JP2022105023A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2022105023A
JP2022105023A JP2022065546A JP2022065546A JP2022105023A JP 2022105023 A JP2022105023 A JP 2022105023A JP 2022065546 A JP2022065546 A JP 2022065546A JP 2022065546 A JP2022065546 A JP 2022065546A JP 2022105023 A JP2022105023 A JP 2022105023A
Authority
JP
Japan
Prior art keywords
signal line
region
electrically connected
signal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2022065546A
Other languages
English (en)
Inventor
圭 高橋
Kei Takahashi
舜平 山崎
Shunpei Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022105023A publication Critical patent/JP2022105023A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】解像度の高い表示装置を提供する。表示品位の高い表示装置を提供する。【解決手段】表示部、第１の端子群、及び第２の端子群を有する表示装置である。表示部は、複数の画素、複数の走査線、及び複数の信号線を有する。第１の端子群と第２の端子群とは互いに離間して設けられる。第１の端子群は、複数の第１の端子を有する。第２の端子群は、複数の第２の端子を有する。複数の走査線は、それぞれ、行方向に配置される複数の画素と電気的に接続される。複数の信号線は、それぞれ、列方向に配置される複数の画素と電気的に接続される。複数の信号線は、それぞれ、第１の端子または第２の端子と電気的に接続される。表示部は、第１の領域を有する。第１の領域は、第１の端子と電気的に接続される信号線と、第２の端子と電気的に接続される信号線と、が混在する領域である。【選択図】図１

Description

本発明の一態様は、表示装置、表示モジュール、及び電子機器に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本発明の一態様の技術分野と
しては、半導体装置、表示装置、発光装置、電子機器、照明装置、入出力装置（例えば、
タッチパネルなど）、それらの駆動方法、またはそれらの製造方法を一例として挙げるこ
とができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指す。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電
気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、及び電子機器などは、半導体
装置といえる場合がある。もしくは、これらは半導体装置を有するといえる場合がある。
近年、解像度の高い表示装置が求められている。例えば、フルハイビジョン（画素数１９
２０×１０８０）、４Ｋ（画素数３８４０×２１６０もしくは４０９６×２１６０等）、
さらには８Ｋ（画素数７６８０×４３２０もしくは８１９２×４３２０等）といった画素
数の多い表示装置が盛んに開発されている。
表示装置としては、液晶表示装置や発光表示装置に代表されるフラットパネルディスプレ
イが広く用いられている。これらの表示装置を構成するトランジスタの半導体材料には主
にシリコンが用いられているが、近年、金属酸化物を用いたトランジスタを表示装置の画
素に用いる技術も開発されている。
特許文献１には、トランジスタの半導体材料に非晶質シリコンを用いる技術が開示されて
いる。特許文献２及び特許文献３には、トランジスタの半導体材料に金属酸化物を用いる
技術が開示されている。
特開２００１－５３２８３号公報 特開２００７－１２３８６１号公報 特開２００７－９６０５５号公報
非晶質シリコンや金属酸化物を用いたトランジスタは、多結晶シリコンを用いたトランジ
スタ等に比べ、生産性が高く、大型の基板で作製しやすいといった利点がある。一方、非
晶質シリコンや金属酸化物を用いたトランジスタは、多結晶シリコンを用いたトランジス
タに比べ電界効果移動度を高くすることが困難であり、トランジスタに接続される負荷が
大きい場合には、高い駆動周波数で動作させることが難しい場合がある。
テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、モニタ装置、及びデ
ジタルサイネージなどの用途において、大画面化が求められている。また、滑らかな動画
表示を行うために、フレーム周波数を高めることが求められている。しかしながら、解像
度が高いほど、または画面サイズが大きいほど、負荷の増大が顕著となり、高いフレーム
周波数で動作させることが困難である。
本発明の一態様は、解像度の高い表示装置を提供することを課題の一とする。本発明の一
態様は、高いフレーム周波数で動作可能な表示装置を提供することを課題の一とする。本
発明の一態様は、大型の表示装置を提供することを課題の一とする。本発明の一態様は、
生産性の高い表示装置を提供することを課題の一とする。本発明の一態様は、表示品位の
高い表示装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は
、必ずしも、これらの課題の全てを解決する必要はないものとする。明細書、図面、請求
項の記載から、これら以外の課題を抽出することが可能である。
［１］本発明の一態様は、表示部、第１の端子群、及び第２の端子群を有する表示装置で
ある。表示部は、複数の画素、複数の走査線、及び複数の信号線を有する。第１の端子群
と第２の端子群とは互いに離間して設けられる。第１の端子群は、複数の第１の端子を有
する。第２の端子群は、複数の第２の端子を有する。複数の走査線は、それぞれ、行方向
に配置される複数の画素と電気的に接続される。複数の信号線は、それぞれ、列方向に配
置される複数の画素と電気的に接続される。複数の信号線は、それぞれ、第１の端子また
は第２の端子と電気的に接続される。表示部は、第１の領域を有する。第１の領域は、第
１の端子と電気的に接続される信号線と、第２の端子と電気的に接続される信号線と、が
混在する領域である。第１の端子と電気的に接続される信号線を第１の信号線と呼び、第
２の端子と電気的に接続される信号線を第２の信号線と呼ぶ場合、例えば、第１の領域で
は、複数の第１の信号線の１本が、複数の第２の信号線の２本の間に位置する。
上記［１］において、複数の画素は、２ｎ列（ｎは２以上の整数）に配置されていてもよ
い。このとき、第１の領域は、ｎ列目の画素と電気的に接続される信号線と、ｎ＋１列目
の画素と電気的に接続される信号線と、を含むことが好ましい。
または、上記［１］において、複数の画素は、ｎ列（ｎは３００以上の整数）に配置され
ていてもよい。このとき、第１の領域は、２本以上３００本以下の信号線を有することが
好ましい。言い換えると、第１の領域が有する第１の信号線と第２の信号線の和は、２本
以上３００本以下であることが好ましい。
または、上記［１］において、複数の画素は、ｍ行ｎ列（ｍ及びｎはそれぞれ２以上の整
数）に配置され、表示部は、２ｎ本の信号線を有していてもよい。このとき、奇数行ｊ列
目（ｊは１以上ｎ以下の整数）の画素と偶数行ｊ列目の画素とは、互いに異なる信号線と
電気的に接続されることが好ましい。また、ｉ－１行ｊ列目（ｉは１以上ｍ以下の整数）
の画素は、第１の端子と電気的に接続される信号線と電気的に接続されることが好ましく
、ｉ行ｊ列目の画素は、第２の端子と電気的に接続される信号線と電気的に接続されるこ
とが好ましい。
上記各構成において、第１の領域では、第１の端子と電気的に接続される信号線と、第２
の端子と電気的に接続される信号線とが規則的に配置されていてもよい。例えば、第１の
領域は、第１の端子と電気的に接続される信号線と、第２の端子と電気的に接続される信
号線と、が、１本おきまたは複数本おきに交互に配置される領域であることが好ましい。
上記各構成において、表示部は、第２の領域及び第３の領域を有していてもよい。このと
き、第２の領域と第３の領域は、第１の領域を挟んで設けられる。第２の領域が有する信
号線は、それぞれ、第１の端子と電気的に接続される。第３の領域が有する信号線は、そ
れぞれ、第２の端子と電気的に接続される。
上記各構成において、画素は、表示素子と、表示素子と電気的に接続されるトランジスタ
と、を有していてもよい。表示素子は、液晶素子または発光素子であることが好ましい。
トランジスタの半導体層は、非晶質シリコンを含むことが好ましい。または、トランジス
タの半導体層は、金属酸化物を含むことが好ましい。
上記各構成において、表示部は、例えば、対角５０インチ以上、対角５５インチ以上、対
角６０インチ以上、または対角６５インチ以上とすることができる。
上記各構成において、表示部は、４Ｋ以上の解像度を有することが好ましく、８Ｋ以上の
解像度を有することがさらに好ましい。
［２］本発明の一態様は、上記構成のいずれかの表示装置と、第１の信号線駆動回路と、
第２の信号線駆動回路と、を有する表示モジュールである。第１の信号線駆動回路は、第
１の端子群と電気的に接続され、第２の信号線駆動回路は、第２の端子群と電気的に接続
される。
上記［２］において、表示モジュールは、さらに、第１の基準電圧生成回路と、第２の基
準電圧生成回路と、を有することが好ましい。第１の基準電圧生成回路は、第１の信号線
駆動回路と電気的に接続される。第２の基準電圧生成回路は、第２の信号線駆動回路と電
気的に接続される。
なお、本明細書等では、表示装置の基板に、フレキシブルプリント基板（Ｆｌｅｘｉｂｌ
ｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ、以下、ＦＰＣと記す）もしくはＴＣＰ（Ｔａｐｅ
Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）などのコネクターが取り付けられたもの、または基
板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式等によりＩＣが実装されたものを、表示
モジュールと記す。
［３］本発明の一態様は、上記構成のいずれかの表示モジュールと、アンテナ、バッテリ
、筐体、カメラ、スピーカ、マイク、または操作ボタンの少なくともいずれか一と、を有
する、電子機器である。
本発明の一態様により、高解像度な表示装置を提供できる。本発明の一態様により、高い
フレーム周波数で動作可能な表示装置を提供できる。本発明の一態様により、大型の表示
装置を提供できる。本発明の一態様により、生産性の高い表示装置を提供できる。本発明
の一態様により、表示品位の高い表示装置を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。本発明の一態様は
、必ずしも、これらの効果の全てを有する必要はない。明細書、図面、請求項の記載から
、これら以外の効果を抽出することが可能である。
表示モジュールを説明する図。 表示モジュールを説明する図。 表示モジュールを説明する図。 表示モジュールを説明する図。 表示モジュールを説明する図。 表示モジュールを説明する図。 表示モジュールを説明する図。 表示モジュールを説明する図。 表示モジュールを説明する図。 表示モジュールを説明する図。 表示モジュールを説明する図。 表示モジュールを説明する図。 表示モジュールを説明する図。 表示モジュールを説明する図。 表示モジュールを説明する図。 画素の構成例を説明する図。 画素回路の構成例を説明する図。 表示装置の構成例を説明する図。 表示装置の構成例を説明する図。 表示装置の構成例を説明する図。 表示装置の構成例を説明する図。 トランジスタの構成例を説明する図。 トランジスタの構成例を説明する図。 トランジスタの構成例を説明する図。 レーザ照射方法及びレーザ結晶化装置を説明する図。 レーザ照射方法を説明する図。 電子機器の一例を示す図。 （Ａ）テレビジョン装置を説明する図。（Ｂ）ニューラルネットワークを説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には
同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様
の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、図面において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際
の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ず
しも、図面に開示された位置、大きさ、範囲などに限定されない。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応
じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能である。または、例えば、「絶縁膜」という用語を、
「絶縁層」という用語に変更することが可能である。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の
酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）
、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）な
どに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属
酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴと記載する場合にお
いては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉ
ｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔ
ａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
（実施の形態１）
本実施の形態では、本発明の一態様の表示装置及び表示モジュールについて図１～図２４
を用いて説明する。
本発明の一態様は、表示部、第１の端子群、及び第２の端子群を有する表示装置である。
表示部は、複数の画素、複数の走査線、及び複数の信号線を有する。第１の端子群と第２
の端子群とは互いに離間して設けられる。第１の端子群は、複数の第１の端子を有する。
第２の端子群は、複数の第２の端子を有する。複数の走査線は、それぞれ、行方向に配置
される複数の画素と電気的に接続される。複数の信号線は、それぞれ、列方向に配置され
る複数の画素と電気的に接続される。複数の信号線は、それぞれ、第１の端子または第２
の端子と電気的に接続される。表示部は、第１の領域を有する。第１の領域は、第１の端
子と電気的に接続される信号線と、第２の端子と電気的に接続される信号線と、が混在す
る領域である。
また、本発明の一態様は、上記構成の表示装置と、第１の信号線駆動回路と、第２の信号
線駆動回路と、第１の基準電圧生成回路と、第２の基準電圧生成回路と、を有する表示モ
ジュールである。第１の信号線駆動回路は、第１の端子群と電気的に接続される。第２の
信号線駆動回路は、第２の端子群と電気的に接続される。第１の基準電圧生成回路は、第
１の信号線駆動回路と電気的に接続される。第２の基準電圧生成回路は、第２の信号線駆
動回路と電気的に接続される。
高解像度で大型の表示モジュールに、電界効果移動度の低いトランジスタを用いる場合、
フレーム期間中に画像の書き換え動作が間に合わず、駆動できないことがある。そこで、
表示部を複数の領域に分断し、それぞれに走査線駆動回路（ゲートドライバともいう）及
び信号線駆動回路（ソースドライバともいう）を電気的に接続する構成を適用することが
できる。このような構成は、複数の領域で同時に画像を書き換えることで、電界効果移動
度の低いトランジスタを適用した場合でも、フレーム期間中の画像の書き換えを実現でき
る。
また、例えば、表示モジュールの解像度が８Ｋである場合、表示部を４分割することで、
１つの領域の解像度は４Ｋとなる。そのため、４Ｋの表示モジュール用のＩＣチップ（単
にＩＣともいう）及びプリント基板（ＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａ
ｒｄ）ともいう）を複数用いて、１つの８Ｋの表示モジュールを駆動させることができる
。つまり、４Ｋの表示モジュール用のＩＣ及びプリント基板などを転用可能であり、また
、低解像度の表示モジュールに係る技術の有効利用が可能である。
しかしながら、各基準電圧生成回路で生成される基準電圧を完全に一致させることは難し
く、信号線駆動回路に供給される基準電圧に差が生じやすい。その差が原因で、各信号線
駆動回路から信号線に供給される信号にばらつきが生じることがある。例えば、２つの領
域で同じ階調を表現する場合、信号線に供給される電位に差が生じることで、異なる輝度
で表示が行われ、２つの領域の境界が分割縞として観察者に認識されてしまうことがある
。
そこで、本発明の一態様の表示モジュールでは、表示部の分割された２つの領域の間に、
第１の信号線駆動回路と電気的に接続される信号線と、第２の信号線駆動回路と電気的に
接続される信号線と、が混在する領域を設ける。当該領域では、２つの信号線駆動回路に
供給される基準電圧が平均化される。つまり、当該領域は、２つの領域の輝度が平均化さ
れた領域になる。そのため、２つの領域の間に当該領域を設けることで、分割縞を見えに
くくすることができる。したがって、表示モジュールの表示品位の低下を抑制できる。
本明細書等において、信号線ｘと信号線ｙが混在する領域における、信号線ｘと信号線ｙ
が配置される順序は、規則的であってもよく、不規則であってもよい。例えば、信号線ｘ
と信号線ｙが１本おきまたは複数本おきに交互に配置されていてもよい。また、２本の信
号線ｙの間に配置される信号線ｘの本数が段階的に変化する領域、２本の信号線ｘの間に
配置される信号線ｙの本数が段階的に変化する領域などを設けてもよい（グラデーション
ともいえる）。また、本発明の一態様の表示装置が有する信号線ｘと信号線ｙの本数は、
同数であることが好ましい。
また、本発明の一態様の表示装置は、第１の端子と電気的に接続される信号線と、第２の
端子と電気的に接続される信号線と、が混在する領域を有する。そのため、第１の端子群
に電気的に接続される信号線駆動回路と、第２の端子群に電気的に接続される信号線駆動
回路とが、異なる基準電圧生成回路と電気的に接続されていた場合であっても、分割縞を
見えにくくすることができる。したがって、表示装置の表示品位の低下を抑制できる。
＜１－１．表示モジュールの構成例１＞
図１～図５を用いて本発明の一態様の表示モジュールの構成例について説明する。
図１に、本発明の一態様の表示モジュールの上面図を示す。
図１に示す表示モジュールは、表示装置１００（表示パネルともいう）を有する。表示装
置１００は、第１の基板１１１と第２の基板１１３によって封止された領域に、表示部１
０１、走査線駆動回路１０２、及び走査線駆動回路１０３を有する。表示部１０１は、領
域１０１ａ、領域１０１ｂ、及び領域１１０を有する。
第１の基板１１１と第２の基板１１３によって封止された領域とは異なる領域において、
第１の基板１１１には４つのＦＰＣ１６２が接続されている。各ＦＰＣ１６２には、ＣＯ
Ｆ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式によって、ＩＣが接続されている。ＩＣ１６０ａ、
ＩＣ１６０ｂ、ＩＣ１６０ｃ、及びＩＣ１６０ｄは、それぞれ、信号線駆動回路を有する
。
また、図１に示す表示モジュールは、２つのプリント基板（プリント基板１５０ａ及びプ
リント基板１５０ｂ）を有する。１つのプリント基板あたり、２つのＦＰＣ１６２が接続
されており、プリント基板は、当該ＦＰＣ１６２を介して、第１の基板１１１に接続され
る。
図１では、表示装置１００の１辺に２つのプリント基板が接続されている例を示す。
プリント基板１５０ａには、タイミングコントローラ１５１ａ及び基準電圧生成回路１５
２ａが設けられている。同様に、プリント基板１５０ｂには、タイミングコントローラ１
５１ｂ及び基準電圧生成回路１５２ｂが設けられている。各プリント基板は、さらに、他
の集積回路を有していてもよい。
タイミングコントローラ１５１ａ、１５１ｂは、クロック信号、スタートパルス信号など
の信号を生成し、ＩＣが有する信号線駆動回路に、当該信号を供給する。
基準電圧生成回路１５２ａ、１５２ｂは、ＩＣが有する信号線駆動回路に、基準電圧を供
給する。
図１に示す表示モジュールは、表示装置１００にＩＣ及びプリント基板が実装された構成
である。本発明の一態様において、表示装置への集積回路の接続方法は、特に限定されず
、ワイヤボンディング法、ＣＯＧ法、ＴＣＰ法、ＣＯＦ法などを用いることができる。ま
た、表示装置に実装されるＩＣ及びプリント基板の数は限定されない。
図１に示す表示モジュールは、表示装置１００が走査線駆動回路を内蔵する構成である。
本発明の一態様はこれに限定されず、信号線駆動回路と同様に、走査線駆動回路も表示装
置が有する基板に外付けされていてもよい。
図２に、本発明の一態様の表示モジュールのブロック図を示す。
図２に示すように、表示部１０１は、複数の画素１１５を有する。図２では、表示部１０
１が、ｍ行４ｎ列（ｍ及びｎはそれぞれ１以上の整数）のマトリクス状に配置された複数
の画素１１５を有する例を示す。
表示装置１００は、ｍ本の走査線ＧＬを有する。ｍ本の走査線ＧＬは、それぞれ、行方向
に延在する。また、ｍ本の走査線ＧＬは、それぞれ、表示部１０１において行方向に並ぶ
複数の画素１１５と電気的に接続する。
本明細書等において、特に断りがない限り、ｉ行目（ｉは１以上ｍ以下の整数）の画素１
１５と電気的に接続する走査線ＧＬを走査線ＧＬ＿ｉと示す。
走査線ＧＬの一端は走査線駆動回路１０２と電気的に接続され、走査線ＧＬの他端は走査
線駆動回路１０３と電気的に接続される。よって、走査線駆動回路１０２と走査線駆動回
路１０３は、表示部１０１を挟んで向かい合う位置に設けられている。
走査線駆動回路１０２及び走査線駆動回路１０３は、走査線ＧＬに選択信号を供給する機
能を有する。走査線ＧＬは、走査線駆動回路１０２及び走査線駆動回路１０３から供給さ
れた選択信号を画素１１５に伝える機能を有する。
また、走査線駆動回路１０２及び走査線駆動回路１０３は、走査線ＧＬ＿１から走査線Ｇ
Ｌ＿ｍまで順に選択信号を供給する機能を有する。言い換えると、走査線駆動回路１０２
及び走査線駆動回路１０３は、走査線ＧＬ＿１乃至走査線ＧＬ＿ｍを順に走査する機能を
有する。走査線ＧＬ＿ｍまで走査した後、再び走査線ＧＬ＿１から順に走査する。
同じ走査線ＧＬに、走査線駆動回路１０２及び走査線駆動回路１０３から同時に選択信号
を供給することで、走査線ＧＬへの選択信号の供給能力を高めることができる。なお、目
的などに応じて、走査線駆動回路１０２または走査線駆動回路１０３の一方を省略しても
よい。
表示装置１００は、４ｎ本の信号線ＳＬを有する。４ｎ本の信号線ＳＬは、それぞれ、列
方向に延在する。また、４ｎ本の信号線ＳＬは、それぞれ、表示部１０１において列方向
に並ぶ複数の画素１１５と電気的に接続する。
本明細書等では、特に断りがない限り、ｊ列目（ｊは１以上４ｎ以下の整数）の画素１１
５と電気的に接続する信号線ＳＬを信号線ＳＬ＿ｊと示す。
４ｎ本の信号線ＳＬは、それぞれ、信号線駆動回路と電気的に接続される。信号線駆動回
路は、信号線ＳＬに画像信号を供給する機能を有する。信号線ＳＬは、信号線駆動回路か
ら供給された画像信号を画素１１５に伝える機能を有する。
表示装置１００は、４つの端子群（端子群１３０ａ～端子群１３０ｄ）を有し、各端子群
は複数の端子（端子群１３０ａであれば、複数の端子１３５ａ）を有する。４つの端子群
は、互いに離間して設けられ、それぞれ異なるＩＣと接続される。同じ端子群に含まれる
複数の端子は、同じＩＣ（つまり、同じ信号線駆動回路）と電気的に接続される。１つの
端子は、１本の信号線ＳＬと接続される。つまり、接続される端子が同じ端子群に含まれ
る複数の信号線ＳＬは、同じＩＣ（同じ信号線駆動回路）と電気的に接続される。
図２及び図３（Ａ）を用いて、各信号線と信号線駆動回路の接続関係について説明する。
なお、図３（Ａ）は、図２に示す表示部１０１における、領域１０１ａと領域１１０の境
界、領域１１０と領域１０１ｂの境界、及びこれらの近傍の構成を詳細に示す図である。
各領域は、ｍ本の走査線ＧＬを有する。図３（Ａ）では、そのうちの１行目の走査線ＧＬ
＿１から５行目の走査線ＧＬ＿５までを示す。
領域１０１ａは、１列目の信号線ＳＬ＿１から２ｎ－２列目の信号線ＳＬ＿２ｎ－２まで
を含む。
１列目の信号線ＳＬ＿１からｎ列目の信号線ＳＬ＿ｎまでは、それぞれ端子群１３０ａが
有する複数の端子１３５ａのいずれか一と接続され、ＩＣ１６０ａが有する信号線駆動回
路と電気的に接続される。
ｎ＋１列目の信号線ＳＬ＿ｎ＋１から２ｎ－２列目の信号線ＳＬ＿２ｎ－２までは、それ
ぞれ端子群１３０ｂが有する複数の端子１３５ｂのいずれか一と接続され、ＩＣ１６０ｂ
が有する信号線駆動回路と電気的に接続される。
ＩＣ１６０ａとＩＣ１６０ｂはいずれも、タイミングコントローラ１５１ａ及び基準電圧
生成回路１５２ａと電気的に接続されている。
つまり、領域１０１ａは、タイミングコントローラ１５１ａ及び基準電圧生成回路１５２
ａと電気的に接続された信号線駆動回路から、信号線ＳＬに、画像信号が供給される領域
である。
このように、領域１０１ａでは、信号線によって、ＩＣ１６０ａが有する信号線駆動回路
と電気的に接続されるものと、ＩＣ１６０ｂが有する信号線駆動回路と電気的に接続され
るものとがあるが、どちらの信号線駆動回路も、タイミングコントローラ１５１ａ及び基
準電圧生成回路１５２ａと電気的に接続されている。そのため、２つの信号線駆動回路に
供給される基準電圧に大きな差は生じにくい。したがって、領域１０１ａは、観察者から
分割縞が認識されにくく、高い表示品位を実現できる。
領域１０１ｂは、２ｎ＋３列目の信号線ＳＬ＿２ｎ＋３から４ｎ列目の信号線ＳＬ＿４ｎ
までを含む。
２ｎ＋３列目の信号線ＳＬ＿２ｎ＋３から３ｎ列目の信号線ＳＬ＿３ｎまでは、それぞれ
端子群１３０ｃが有する複数の端子１３５ｃのいずれか一と接続され、ＩＣ１６０ｃが有
する信号線駆動回路と電気的に接続される。
３ｎ＋１列目の信号線ＳＬ＿３ｎ＋１から４ｎ列目の信号線ＳＬ＿４ｎまでは、それぞれ
端子群１３０ｄが有する複数の端子１３５ｄのいずれか一と接続され、ＩＣ１６０ｄが有
する信号線駆動回路と電気的に接続される。
ＩＣ１６０ｃとＩＣ１６０ｄはいずれも、タイミングコントローラ１５１ｂ及び基準電圧
生成回路１５２ｂと電気的に接続されている。
つまり、領域１０１ｂは、タイミングコントローラ１５１ｂ及び基準電圧生成回路１５２
ｂと電気的に接続された信号線駆動回路から、信号線ＳＬに、画像信号が供給される領域
である。
このように、領域１０１ｂでは、信号線によって、ＩＣ１６０ｃが有する信号線駆動回路
と電気的に接続されるものと、ＩＣ１６０ｄが有する信号線駆動回路と電気的に接続され
るものとがあるが、どちらの信号線駆動回路も、タイミングコントローラ１５１ｂ及び基
準電圧生成回路１５２ｂと電気的に接続されている。そのため、２つの信号線駆動回路に
供給される基準電圧に大きな差は生じにくい。したがって、領域１０１ｂも、領域１０１
ａと同様、観察者から分割縞が認識されにくく、高い表示品位を実現できる。
領域１０１ａと領域１０１ｂの間の領域１１０は、２ｎ－１列目の信号線ＳＬ＿２ｎ－１
から２ｎ＋２列目の信号線ＳＬ＿２ｎ＋２までを含む。
２ｎ－１列目の信号線ＳＬ＿２ｎ－１と、２ｎ＋１列目の信号線ＳＬ＿２ｎ＋１は、それ
ぞれ端子群１３０ｃが有する複数の端子１３５ｃのいずれか一と接続され、ＩＣ１６０ｃ
が有する信号線駆動回路と電気的に接続される。
２ｎ列目の信号線ＳＬ＿２ｎと、２ｎ＋２列目の信号線ＳＬ＿２ｎ＋２は、それぞれ端子
群１３０ｂが有する複数の端子１３５ｂのいずれか一と接続され、ＩＣ１６０ｂが有する
信号線駆動回路と電気的に接続される。
つまり、領域１１０は、タイミングコントローラ１５１ａ及び基準電圧生成回路１５２ａ
と電気的に接続された信号線駆動回路から画像信号が供給される信号線ＳＬと、タイミン
グコントローラ１５１ｂ及び基準電圧生成回路１５２ｂと電気的に接続された信号線駆動
回路から画像信号が供給される信号線ＳＬと、が交互に設けられている領域である。
図３（Ｂ）に、図３（Ａ）に示す表示モジュールにおける、信号線と、当該信号線が信号
線駆動回路を介して電気的に接続される基準電圧生成回路との対応関係を示す。図３（Ｂ
）では、信号線が、基準電圧生成回路１５２ａと電気的に接続される場合を「ａ」、基準
電圧生成回路１５２ｂと電気的に接続される場合を「ｂ」と記す。
領域１０１ａが有する全ての信号線は、基準電圧生成回路１５２ａと電気的に接続される
。領域１０１ｂが有する全ての信号線は、基準電圧生成回路１５２ｂと電気的に接続され
る。領域１１０が有する４本の信号線は、基準電圧生成回路１５２ａと基準電圧生成回路
１５２ｂに交互に電気的に接続される。領域１１０では、基準電圧生成回路１５２ａと電
気的に接続される１本の信号線が、基準電圧生成回路１５２ｂと電気的に接続される２本
の信号線の間に位置する、ということができる。
なお、領域１１０が有する、最も領域１０１ａ側の画素は、領域１０１ａが有する画素と
は異なる信号線駆動回路と電気的に接続される。同様に、領域１１０が有する、最も領域
１０１ｂ側の画素は、領域１０１ｂが有する画素とは異なる信号線駆動回路と電気的に接
続される。
このように、領域１１０は、信号線によって、ＩＣ１６０ｂが有する信号線駆動回路と電
気的に接続されるものと、ＩＣ１６０ｃが有する信号線駆動回路と電気的に接続されるも
のとがある。これら２つの信号線駆動回路は、異なる基準電圧生成回路と電気的に接続さ
れているため、供給される基準電圧に差が生じることがある。しかし、領域１１０では、
複数の信号線が、２つの信号線駆動回路と交互に電気的に接続される。このような構成の
領域１１０では、２つの信号線駆動回路に供給される基準電圧が平均化される。そのため
、例えば、同じ階調を表現する場合、観察者には、領域１１０の表示の輝度が、領域１０
１ａの表示の輝度と領域１０１ｂの表示の輝度の間の輝度と認識される。つまり、領域１
０１ａと領域１０１ｂが接する場合に比べて、領域１０１ａと領域１０１ｂの間に領域１
１０が設けられている方が、観察者は、同じ階調を表現する場合に各領域の境界で生じる
表示の輝度の差を認識しにくい。したがって、表示装置の表示品位の低下を抑制できる。
なお、領域１１０は、表示部１０１の中央及びその近傍を含むことが好ましい。例えば、
２ｎ列（ｎは２以上の整数）に複数の画素１１５が配置される場合、領域１１０は、ｎ列
目の画素１１５と電気的に接続される信号線ＳＬを含むことが好ましい。これにより、表
示部１０１の中央に分割縞が見えることを抑制でき、表示装置の表示品位の低下を抑制で
きる。
また、領域１１０に含まれる信号線ＳＬの本数は、例えば、２本以上３００本以下、また
は４本以上１００本以下とすることができる。領域１１０に含まれる信号線ＳＬの本数が
多いほど、一部の信号線ＳＬにおいて引き回す長さが長くなり、他の信号線ＳＬよりも配
線抵抗が大きくなる場合がある。そのため、表示部１０１の一部にのみ、領域１１０を設
けることが好ましい。
ここで、領域１１０を有していない表示モジュールを比較例に挙げて説明する。
図４に、比較例の表示モジュールの上面図を示す。図４に示す表示モジュールは、表示部
１０１が領域１１０を有さず、領域１０１ａと領域１０１ｂとが接している点で、図１に
示す表示モジュールと異なる。
図５に、比較例の表示モジュールのブロック図を示す。
領域１０１ａは、１列目の信号線ＳＬ＿１から２ｎ列目の信号線ＳＬ＿２ｎまでを含む。
１列目の信号線ＳＬ＿１からｎ列目の信号線ＳＬ＿ｎまでは、それぞれ端子群１３０ａが
有する複数の端子１３５ａのいずれか一と接続され、ＩＣ１６０ａが有する信号線駆動回
路と電気的に接続される。
ｎ＋１列目の信号線ＳＬ＿ｎ＋１から２ｎ列目の信号線ＳＬ＿２ｎまでは、それぞれ端子
群１３０ｂが有する複数の端子１３５ｂのいずれか一と接続され、ＩＣ１６０ｂが有する
信号線駆動回路と電気的に接続される。
ＩＣ１６０ａとＩＣ１６０ｂはいずれも、タイミングコントローラ１５１ａ及び基準電圧
生成回路１５２ａと電気的に接続されている。
つまり、領域１０１ａは、タイミングコントローラ１５１ａ及び基準電圧生成回路１５２
ａと電気的に接続された信号線駆動回路から、信号線ＳＬに、画像信号が供給される領域
である。
領域１０１ｂは、２ｎ＋１列目の信号線ＳＬ＿２ｎ＋１から４ｎ列目の信号線ＳＬ＿４ｎ
までを含む。
２ｎ＋１列目の信号線ＳＬ＿２ｎ＋１から３ｎ列目の信号線ＳＬ＿３ｎまでは、それぞれ
端子群１３０ｃが有する複数の端子１３５ｃのいずれか一と接続され、ＩＣ１６０ｃが有
する信号線駆動回路と電気的に接続される。
３ｎ＋１列目の信号線ＳＬ＿３ｎ＋１から４ｎ列目の信号線ＳＬ＿４ｎまでは、それぞれ
端子群１３０ｄが有する複数の端子１３５ｄのいずれか一と接続され、ＩＣ１６０ｄが有
する信号線駆動回路と電気的に接続される。
ＩＣ１６０ｃとＩＣ１６０ｄはいずれも、タイミングコントローラ１５１ｂ及び基準電圧
生成回路１５２ｂと電気的に接続されている。
つまり、領域１０１ｂは、タイミングコントローラ１５１ｂ及び基準電圧生成回路１５２
ｂと電気的に接続された信号線駆動回路から、信号線ＳＬに、画像信号が供給される領域
である。
このように、領域１０１ａと領域１０１ｂでは、信号線と電気的に接続される信号線駆動
回路が異なり、信号線駆動回路と電気的に接続されるタイミングコントローラ及び基準電
圧生成回路も異なる。そのため、例えば領域１０１ａと領域１０１ｂで同じ階調を表現す
る場合、異なる輝度で表示が行われ、２つの領域の境界が分割縞１０８（図４）として観
察者に認識されてしまうことがある。
一方、図１、図２、及び図３（Ａ）に示す本発明の一態様の表示モジュールは、上述の領
域１１０を有する。領域１０１ａと領域１０１ｂの間に領域１１０を設けることで、分割
縞を見えにくくすることができる。したがって、高解像度で大型の表示装置の表示品位を
高めることができる。
＜１－２．表示モジュールの構成例２＞
図６及び図７を用いて本発明の一態様の表示モジュールの構成例について説明する。なお
、以降の構成例において、先の構成例と同様の部分については詳細な説明を省略すること
がある。
図６に、本発明の一態様の表示モジュールの上面図を示す。
図６に示す表示モジュールは、表示装置１００の対向する２辺に１つずつプリント基板が
実装されている点で図１に示す表示モジュールと異なる。
図７は、図６に示す表示部１０１における、領域１０１ａと領域１１０との境界、領域１
１０と領域１０１ｂとの境界、及びこれらの近傍の構成を詳細に示すブロック図である。
図７における信号線と、当該信号線が信号線駆動回路を介して電気的に接続される基準電
圧生成回路との対応関係は、図３（Ｂ）に示した対応関係と同様である。
図３（Ａ）に示す構成では、端子群１３０ｂに接続される信号線と、端子群１３０ｃに接
続される信号線とが交差する。一方、図７に示す構成では、端子群１３０ｂに接続される
信号線と、端子群１３０ｃに接続される信号線とが交差しない。２本の信号線が交差する
と、寄生容量が増え、負荷が増大し、信号の遅延が生じることがある。これにより、高い
フレーム周波数での動作が困難となる場合がある。また、２本の信号線が交差すると、一
方の信号線の電気的なノイズが他方の信号線に伝達し、表示に影響を及ぼす場合がある。
これらのことから、信号線が交差する面積を小さくする、さらにはなくすことが望ましい
。
＜１－３．変形例＞
図８（Ａ）～（Ｅ）に、本発明の一態様の表示モジュールにおける、信号線と、当該信号
線が信号線駆動回路を介して電気的に接続される基準電圧生成回路との対応関係の例を示
す。
図８（Ａ）～（Ｅ）では、図２に示す表示モジュールのように、信号線が４ｎ本設けられ
ている場合を例に挙げて説明する。つまり、２ｎ列目の信号線ＳＬ＿２ｎと２ｎ＋１列目
の信号線ＳＬ＿２ｎ＋１の間が、表示部１０１の中央といえる。
図８（Ａ）～（Ｅ）では、信号線が２つの基準電圧生成回路の一方（基準電圧生成回路Ａ
ともいう）と電気的に接続される場合を「ａ」、他方（基準電圧生成回路Ｂともいう）と
電気的に接続される場合を「ｂ」と記す。２つの基準電圧生成回路は、例えば、図２にお
ける、基準電圧生成回路１５２ａ及び基準電圧生成回路１５２ｂと読み替えてもよい。
図８（Ａ）は、領域１１０が、２本の信号線ＳＬを有する例であり、図８（Ｂ）は、６本
の信号線ＳＬを有する例である。図８（Ａ）では、領域１０１ａ側に基準電圧生成回路Ｂ
に電気的に接続される信号線（信号線Ｂともいう）が配置され、領域１０１ｂ側に基準電
圧生成回路Ａに電気的に接続される信号線（信号線Ａともいう）が配置されている。図８
（Ｂ）では、領域１１０において、信号線Ａと信号線Ｂとが、１本おきに交互に配置され
ている。
図８（Ｃ）は、領域１１０が、８本の信号線ＳＬを有する例であり、信号線Ａと信号線Ｂ
とが、２本おきに交互に配置されている。
図８（Ｄ）は、領域１１０が、７本の信号線ＳＬを有する例であり、信号線Ａと信号線Ｂ
とが、不規則に配置されている。
図８（Ｅ）は、領域１１０が、１６本の信号線ＳＬを有する例である。領域１１０におい
て、２本の信号線Ｂの間に配置される信号線Ａの本数が、領域１０１ａ側から３本、２本
、１本、と段階的に変化している。同様に、領域１１０において、２本の信号線Ａの間に
配置される信号線Ｂの本数が、領域１０１ｂ側から３本、２本、１本、と段階的に変化し
ている。
以上のように、領域１１０における信号線Ａと信号線Ｂが配置される順序は、様々な態様
をとることができる。
＜１－４．表示モジュールの構成例３＞
図９～図１２を用いて本発明の一態様の表示モジュールの構成例について説明する。
図９に、本発明の一態様の表示モジュールのブロック図を示す。
図９に示す表示モジュールは、表示部１０１に、１列の画素１１５に対して２本の信号線
ＳＬを設け、画素１１５が電気的に接続する信号線ＳＬを一行毎に切り替える方式が適用
されている点で、図２に示す表示モジュールと異なる。
例えば、表示部１０１は、２ｍ行２ｎ列（ｍ及びｎはそれぞれ１以上の整数）のマトリク
ス状に配置された複数の画素１１５を有する。このとき、表示装置１００は、ｍ本の走査
線ＧＬ０と２ｍ本の走査線ＧＬと４ｎ本の信号線ＳＬを有する。
図９に示す表示モジュールでは、２本の走査線ＧＬに同時に選択信号が供給され、列方向
に隣接する画素１１５が２つ同時に選択される。走査線ＧＬ０の一端は走査線駆動回路１
０２と電気的に接続され、走査線ＧＬ０の他端は走査線駆動回路１０３と電気的に接続さ
れる。走査線ＧＬ０＿ｉは、走査線ＧＬ＿ｉ及び走査線ＧＬ＿ｉ＋１と電気的に接続され
ており、ｉ行目とｉ＋１行目は２行同時に選択される。
走査線ＧＬを２行同時に選択することができるため、画像信号の書き込み時間を長くする
ことができる。よって、フレーム周波数を高めた高速駆動時においても、画像信号の書き
込み不足を防ぐことができる。例えば、フレーム周波数が１２０Ｈｚ以上である場合にも
、画像信号の書き込み不足を防ぐことができる。
また、本発明の一態様の表示装置において、フレーム周波数を１Ｈｚから１２０Ｈｚまで
の可変としてもよい。例えば、静止画を表示する場合はフレーム周波数を小さくすること
で、表示装置の消費電力を低減することができる。また、フレーム周波数を大きくするこ
とで、動画表示時の視認性を高めることができる。
また、本発明の一態様の表示装置において、１列の画素１１５に対して２本の信号線ＳＬ
を設ける構成に限らず、１列の画素１１５に対して３本、４本、または５本以上の信号線
ＳＬを設けてもよい。
図９～図１２において、ｊ列目（ｊは１以上２ｎ以下の整数）の画素１１５と電気的に接
続する信号線ＳＬは、信号線ＳＬ＿２ｊ－１と信号線ＳＬ＿２ｊの２本である。
図９及び図１０（Ａ）を用いて、各信号線と信号線駆動回路の接続関係について説明する
。なお、図１０（Ａ）は、図９に示す表示部１０１における、領域１０１ａと領域１１０
の境界、領域１１０と領域１０１ｂの境界、及びこれらの近傍の構成を詳細に示す図であ
る。各領域は、２ｍ本の走査線ＧＬを有する。図１０（Ａ）では、そのうちの１行目の走
査線ＧＬ＿１から６行目の走査線ＧＬ＿６までを示す。
また、図１０（Ｂ）に、図１０（Ａ）に示す表示モジュールにおける、信号線と、当該信
号線が信号線駆動回路を介して電気的に接続される基準電圧生成回路との対応関係を示す
。図１０（Ｂ）では、信号線が、基準電圧生成回路１５２ａと電気的に接続される場合を
「ａ」、基準電圧生成回路１５２ｂと電気的に接続される場合を「ｂ」と記す。
図１０（Ｂ）において、走査線ＧＬ＿ｉは、奇数行の走査線であり、走査線ＧＬ＿ｉ＋１
は偶数行の走査線である。
領域１０１ａは、１列目の信号線ＳＬ＿１から２ｎ－４列目の信号線ＳＬ＿２ｎ－４まで
を含む。
１列目の信号線ＳＬ＿１からｎ列目の信号線ＳＬ＿ｎまでは、それぞれ端子群１３０ａが
有する複数の端子１３５ａのいずれか一と接続され、ＩＣ１６０ａが有する信号線駆動回
路と電気的に接続される。
ｎ＋１列目の信号線ＳＬ＿ｎ＋１から２ｎ－４列目の信号線ＳＬ＿２ｎ－４までは、それ
ぞれ端子群１３０ｂが有する複数の端子１３５ｂのいずれか一と接続され、ＩＣ１６０ｂ
が有する信号線駆動回路と電気的に接続される。
ＩＣ１６０ａとＩＣ１６０ｂはいずれも、タイミングコントローラ１５１ａ及び基準電圧
生成回路１５２ａと電気的に接続されている。
つまり、領域１０１ａは、タイミングコントローラ１５１ａ及び基準電圧生成回路１５２
ａと電気的に接続された信号線駆動回路から、信号線ＳＬに、画像信号が供給される領域
である。
領域１０１ｂは、２ｎ＋５列目の信号線ＳＬ＿２ｎ＋５から４ｎ列目の信号線ＳＬ＿４ｎ
までを含む。
２ｎ＋５列目の信号線ＳＬ＿２ｎ＋５から３ｎ列目の信号線ＳＬ＿３ｎまでは、それぞれ
端子群１３０ｃが有する複数の端子１３５ｃのいずれか一と接続され、ＩＣ１６０ｃが有
する信号線駆動回路と電気的に接続される。
３ｎ＋１列目の信号線ＳＬ＿３ｎ＋１から４ｎ列目の信号線ＳＬ＿４ｎまでは、それぞれ
端子群１３０ｄが有する複数の端子１３５ｄのいずれか一と接続され、ＩＣ１６０ｄが有
する信号線駆動回路と電気的に接続される。
ＩＣ１６０ｃとＩＣ１６０ｄはいずれも、タイミングコントローラ１５１ｂ及び基準電圧
生成回路１５２ｂと電気的に接続されている。
つまり、領域１０１ｂは、タイミングコントローラ１５１ｂ及び基準電圧生成回路１５２
ｂと電気的に接続された信号線駆動回路から、信号線ＳＬに、画像信号が供給される領域
である。
領域１０１ａと領域１０１ｂの間の領域１１０は、２ｎ－３列目の信号線ＳＬ＿２ｎ－３
から２ｎ＋４列目の信号線ＳＬ＿２ｎ＋４までを含む。
２ｎ－３列目の信号線ＳＬ＿２ｎ－３、２ｎ－２列目の信号線ＳＬ＿２ｎ－２、２ｎ＋１
列目の信号線ＳＬ＿２ｎ＋１、２ｎ＋２列目の信号線ＳＬ＿２ｎ＋２は、それぞれ端子群
１３０ｃが有する複数の端子１３５ｃのいずれか一と接続され、ＩＣ１６０ｃが有する信
号線駆動回路と電気的に接続される。
２ｎ－１列目の信号線ＳＬ＿２ｎ－１、２ｎ列目の信号線ＳＬ＿２ｎ、２ｎ＋３列目の信
号線ＳＬ＿２ｎ＋３、２ｎ＋４列目の信号線ＳＬ＿２ｎ＋４は、それぞれ端子群１３０ｂ
が有する複数の端子１３５ｂのいずれか一と接続され、ＩＣ１６０ｂが有する信号線駆動
回路と電気的に接続される。
つまり、領域１１０は、タイミングコントローラ１５１ａ及び基準電圧生成回路１５２ａ
と電気的に接続された信号線駆動回路から画像信号が供給される信号線ＳＬと、タイミン
グコントローラ１５１ｂ及び基準電圧生成回路１５２ｂと電気的に接続された信号線駆動
回路から画像信号が供給される信号線ＳＬと、が２本おきに交互に設けられている領域で
ある。したがって、同じ列であれば、奇数行の画素１１５と偶数行の画素１１５には、同
じ信号線駆動回路から画像信号が供給される。
領域１１０は、信号線によって、ＩＣ１６０ｂが有する信号線駆動回路と電気的に接続さ
れるものと、ＩＣ１６０ｃが有する信号線駆動回路と電気的に接続されるものとがある。
これら２つの信号線駆動回路は、異なる基準電圧生成回路と電気的に接続されているため
、供給される基準電圧に差が生じることがある。しかし、領域１１０では、複数の信号線
が、２つの信号線駆動回路と２本おきに交互に電気的に接続される。このような構成の領
域１１０では、２つの信号線駆動回路に供給される基準電圧が平均化される。そのため、
例えば同じ階調を表現する場合、観察者には、領域１１０の表示の輝度が、領域１０１ａ
の表示の輝度と領域１０１ｂの表示の輝度の間の輝度と認識される。つまり、領域１０１
ａと領域１０１ｂが接する場合に比べて、領域１０１ａと領域１０１ｂの間に領域１１０
が設けられている方が、観察者は、同じ階調を表現する場合に各領域の境界で生じる表示
の輝度の差を認識しにくい。したがって、表示装置の表示品位の低下を抑制できる。
図１１（Ａ）に、図９及び図１０（Ａ）とは異なる領域１１０の構成を示す。また、図１
１（Ｂ）に、図１１（Ａ）に示す表示モジュールにおける、信号線と、当該信号線が信号
線駆動回路を介して電気的に接続される基準電圧生成回路との対応関係を示す。図１１（
Ｂ）では、信号線が、基準電圧生成回路１５２ａと電気的に接続される場合を「ａ」、基
準電圧生成回路１５２ｂと電気的に接続される場合を「ｂ」と記す。
図１１（Ｂ）において、走査線ＧＬ＿ｉは、奇数行の走査線であり、走査線ＧＬ＿ｉ＋１
は偶数行の走査線である。
図１１（Ａ）に示す領域１１０は、２ｎ－５列目の信号線ＳＬ＿２ｎ－５から２ｎ＋６列
目の信号線ＳＬ＿２ｎ＋６までを含む。
図１１（Ａ）に示す領域１１０は、タイミングコントローラ１５１ａ及び基準電圧生成回
路１５２ａと電気的に接続された信号線駆動回路から画像信号が供給される信号線ＳＬと
、タイミングコントローラ１５１ｂ及び基準電圧生成回路１５２ｂと電気的に接続された
信号線駆動回路から画像信号が供給される信号線ＳＬと、が１本おきに交互に設けられて
いる領域である。
図１１（Ａ）、（Ｂ）に示すように、領域１１０の奇数行の画素１１５は、タイミングコ
ントローラ１５１ｂ及び基準電圧生成回路１５２ｂと電気的に接続された信号線駆動回路
から画像信号が供給される信号線ＳＬと電気的に接続されている。領域１１０の偶数行の
画素１１５は、タイミングコントローラ１５１ａ及び基準電圧生成回路１５２ａと電気的
に接続された信号線駆動回路から画像信号が供給される信号線ＳＬと電気的に接続されて
いる。つまり、例えば同じ階調を表現する場合、奇数行では、領域１０１ａと領域１１０
とで表示の輝度に差が生じることがあり、偶数行では、領域１０１ｂと領域１１０とで表
示の輝度に差が生じることがある。行によって、信号線が、基準電圧生成回路１５２ａと
電気的に接続される列と基準電圧生成回路１５２ｂと電気的に接続される列との境界が異
なることで、観察者に分割縞を認識されにくくすることができる。
図１２（Ａ）に、図９、図１０（Ａ）、及び図１１（Ａ）とは異なる表示部１０１の構成
を示す。また、図１２（Ｂ）に、図１２（Ａ）に示す表示モジュールにおける、信号線と
、当該信号線が信号線駆動回路を介して電気的に接続される基準電圧生成回路との対応関
係を示す。図１２（Ｂ）では、信号線が、基準電圧生成回路１５２ａと電気的に接続され
る場合を「ａ」、基準電圧生成回路１５２ｂと電気的に接続される場合を「ｂ」と記す。
図１２（Ｂ）において、走査線ＧＬ＿ｉは、奇数行の走査線であり、走査線ＧＬ＿ｉ＋１
は偶数行の走査線である。
図１２（Ａ）に示す領域１１０は、２ｎ－５列目の信号線ＳＬ＿２ｎ－５から２ｎ＋６列
目の信号線ＳＬ＿２ｎ＋６までを含む。
図１０（Ａ）及び図１１（Ａ）に示す表示部１０１は、奇数行の画素と電気的に接続され
る信号線と、偶数行の画素と電気的に接続される信号線と、が１つずつ交互に配置される
構成である。一方、図１２（Ａ）に示す表示部１０１は、奇数行の画素と電気的に接続さ
れる信号線と、偶数行の画素と電気的に接続される信号線と、が２つずつ交互に配置され
る構成である。
また、図１２（Ａ）に示す領域１１０は、タイミングコントローラ１５１ａ及び基準電圧
生成回路１５２ａと電気的に接続された信号線駆動回路から画像信号が供給される信号線
ＳＬと、タイミングコントローラ１５１ｂ及び基準電圧生成回路１５２ｂと電気的に接続
された信号線駆動回路から画像信号が供給される信号線ＳＬと、が１本おきに交互に設け
られている領域である。
図１２（Ａ）、（Ｂ）に示すように、領域１１０内では、奇数行の画素１１５と偶数行の
画素１１５とで、電気的に接続される基準電圧生成回路の順序が異なる。つまり、領域１
１０内のある画素は、電気的に接続される基準電圧生成回路が、当該画素の上下左右に隣
接する画素と異なる。このような構成であっても、観察者に分割縞を認識されにくくする
ことができる。
＜１－５．表示モジュールの構成例４＞
図１３～図１５を用いて本発明の一態様の表示モジュールの構成例について説明する。
図１３に、本発明の一態様の表示モジュールの上面図を示す。
図１３に示す表示モジュールは、表示装置１００を有する。表示装置１００は、第１の基
板１１１と第２の基板１１３によって封止された領域に、表示部１０１、走査線駆動回路
１０２、及び走査線駆動回路１０３を有する。表示部１０１は、領域１０１ａ、領域１０
１ｂ、領域１０１ｃ、領域１０１ｄ、領域１１０ａ、領域１１０ｂ、領域１１０ｃ、及び
領域１１０ｄを有する。各領域は、電気的に接続される走査線駆動回路と信号線駆動回路
の組み合わせが異なる。
第１の基板１１１と第２の基板１１３によって封止された領域とは異なる領域において、
第１の基板１１１には１２個のＦＰＣ１６２が接続されている。各ＦＰＣ１６２には、Ｃ
ＯＦ方式によって、ＩＣが接続されている。ＩＣは、それぞれ、信号線駆動回路を有する
。
また、図１３に示す表示モジュールは、４つのプリント基板を有する。１つのプリント基
板あたり、３つのＦＰＣ１６２が接続されており、プリント基板は、当該ＦＰＣ１６２を
介して、第１の基板１１１に接続される。
図１３では、表示装置１００の対向する２辺に２つずつプリント基板が接続されている例
を示す。
各プリント基板の構成は、図１に示すプリント基板と同様である。具体的には、各プリン
ト基板には、１つのタイミングコントローラと１つの基準電圧生成回路が設けられている
。
図１４に、本発明の一態様の表示モジュールのブロック図を示す。
図１４に示すように、表示部１０１は、複数の画素１１５を有する。図１４では、表示部
１０１が、２ｍ行４ｎ列（ｍ及びｎは、それぞれ１以上の整数）のマトリクス状に配置さ
れた複数の画素１１５を有する例を示す。
表示装置１００は、２ｍ本の走査線ＧＬａと２ｍ本の走査線ＧＬｂを有する。２ｍ本の走
査線ＧＬａ及び２ｍ本の走査線ＧＬｂは、それぞれ、行方向に延在する。２ｍ本の走査線
ＧＬａは、それぞれ、表示部１０１において行方向に並ぶ１列目から２ｎ列目までの画素
１１５と電気的に接続する。２ｍ本の走査線ＧＬｂは、それぞれ、表示部１０１において
行方向に並ぶ２ｎ＋１列目から４ｎ列目までの画素１１５と電気的に接続する。
走査線ＧＬａの一端は走査線駆動回路１０２と電気的に接続される。走査線ＧＬｂの一端
は走査線駆動回路１０３と電気的に接続される。
走査線駆動回路１０２は、走査線ＧＬａに選択信号を供給する機能を有する。走査線駆動
回路１０３は、走査線ＧＬｂに選択信号を供給する機能を有する。走査線ＧＬａ及び走査
線ＧＬｂは、走査線駆動回路１０２または走査線駆動回路１０３から供給された選択信号
を画素１１５に伝える機能を有する。
表示装置１００は、４ｎ本の信号線ＳＬａと４ｎ本の信号線ＳＬｂを有する。４ｎ本の信
号線ＳＬａ及び４ｎ本の信号線ＳＬｂは、それぞれ、列方向に延在する。４ｎ本の信号線
ＳＬａは、それぞれ、表示部１０１において列方向に並ぶ１行目からｍ行目までの画素１
１５と電気的に接続する。４ｎ本の信号線ＳＬｂは、それぞれ、表示部１０１において列
方向に並ぶｍ＋１行目から２ｍ行目までの画素１１５と電気的に接続する。
信号線ＳＬａ及び信号線ＳＬｂは、それぞれ、信号線駆動回路と電気的に接続される。信
号線駆動回路は、信号線ＳＬａまたは信号線ＳＬｂに画像信号を供給する機能を有する。
信号線ＳＬａ及び信号線ＳＬｂは、信号線駆動回路から供給された画像信号を画素１１５
に伝える機能を有する。
表示装置１００は、８つの端子群（端子群１３０ａ～端子群１３０ｈ）を有し、各端子群
は複数の端子（端子群１３０ａであれば、複数の端子１３５ａ）を有する。８つの端子群
は、互いに離間して設けられ、それぞれ異なるＩＣと接続される。同じ端子群に含まれる
複数の端子は、同じＩＣ（つまり、同じ信号線駆動回路）と電気的に接続される。１つの
端子は、１本の信号線ＳＬａまたは１本の信号線ＳＬｂと接続される。つまり、接続され
る端子が同じ端子群に含まれる複数の信号線は、同じＩＣ（同じ信号線駆動回路）と電気
的に接続される。
図１４及び図１５を用いて、各信号線と信号線駆動回路の接続関係について説明する。な
お、図１５は、図１４に示す表示部１０１における、８つの領域の境界とその近傍の構成
を詳細に示す図である。各領域は、ｍ本の走査線ＧＬａまたはｍ本の走査線ＧＬｂを有す
る。図１５では、そのうちのｍ－４行目からｍ＋５行目までの走査線を示す。
領域１０１ａは、１行目の走査線ＧＬａ＿１からｍ行目の走査線ＧＬａ＿ｍまでを含む。
領域１０１ａは、１列目の信号線ＳＬａ＿１から２ｎ－２列目の信号線ＳＬａ＿２ｎ－２
までを含む。
１列目の信号線ＳＬａ＿１からｎ列目の信号線ＳＬａ＿ｎまでは、それぞれ端子群１３０
ａが有する複数の端子１３５ａのいずれか一と接続され、ＩＣ１６０ａが有する信号線駆
動回路と電気的に接続される。
ｎ＋１列目の信号線ＳＬａ＿ｎ＋１から２ｎ－２列目の信号線ＳＬａ＿２ｎ－２までは、
それぞれ端子群１３０ｂが有する複数の端子１３５ｂのいずれか一と接続され、ＩＣ１６
０ｂが有する信号線駆動回路と電気的に接続される。
ＩＣ１６０ａとＩＣ１６０ｂはいずれも、タイミングコントローラ１５１ａ及び基準電圧
生成回路１５２ａと電気的に接続されている。
つまり、領域１０１ａは、タイミングコントローラ１５１ａ及び基準電圧生成回路１５２
ａと電気的に接続された信号線駆動回路から、信号線ＳＬａに、画像信号が供給される領
域である。
領域１０１ｂは、１行目の走査線ＧＬｂ＿１からｍ行目の走査線ＧＬｂ＿ｍまでを含む。
領域１０１ｂは、２ｎ＋３列目の信号線ＳＬａ＿２ｎ＋３から４ｎ列目の信号線ＳＬａ＿
４ｎまでを含む。
２ｎ＋３列目の信号線ＳＬａ＿２ｎ＋３から３ｎ列目の信号線ＳＬａ＿３ｎまでは、それ
ぞれ端子群１３０ｃが有する複数の端子１３５ｃのいずれか一と接続され、ＩＣ１６０ｃ
が有する信号線駆動回路と電気的に接続される。
３ｎ＋１列目の信号線ＳＬａ＿３ｎ＋１から４ｎ列目の信号線ＳＬａ＿４ｎまでは、それ
ぞれ端子群１３０ｄが有する複数の端子１３５ｄのいずれか一と接続され、ＩＣ１６０ｄ
が有する信号線駆動回路と電気的に接続される。
ＩＣ１６０ｃとＩＣ１６０ｄはいずれも、タイミングコントローラ１５１ｂ及び基準電圧
生成回路１５２ｂと電気的に接続されている。
つまり、領域１０１ｂは、タイミングコントローラ１５１ｂ及び基準電圧生成回路１５２
ｂと電気的に接続された信号線駆動回路から、信号線ＳＬａに、画像信号が供給される領
域である。
領域１０１ｃは、ｍ＋１行目の走査線ＧＬａ＿ｍ＋１から２ｍ行目の走査線ＧＬａ＿２ｍ
までを含む。領域１０１ｃは、１列目の信号線ＳＬｂ＿１から２ｎ－２列目の信号線ＳＬ
ｂ＿２ｎ－２までを含む。
１列目の信号線ＳＬｂ＿１からｎ列目の信号線ＳＬｂ＿ｎまでは、それぞれ端子群１３０
ｅが有する複数の端子１３５ｅのいずれか一と接続され、ＩＣ１６０ｅが有する信号線駆
動回路と電気的に接続される。
ｎ＋１列目の信号線ＳＬｂ＿ｎ＋１から２ｎ－２列目の信号線ＳＬｂ＿２ｎ－２までは、
それぞれ端子群１３０ｆが有する複数の端子１３５ｆのいずれか一と接続され、ＩＣ１６
０ｆが有する信号線駆動回路と電気的に接続される。
ＩＣ１６０ｅとＩＣ１６０ｆはいずれも、タイミングコントローラ１５１ｃ及び基準電圧
生成回路１５２ｃと電気的に接続されている。
つまり、領域１０１ｃは、タイミングコントローラ１５１ｃ及び基準電圧生成回路１５２
ｃと電気的に接続された信号線駆動回路から、信号線ＳＬｂに、画像信号が供給される領
域である。
領域１０１ｄは、ｍ＋１行目の走査線ＧＬｂ＿ｍ＋１から２ｍ行目の走査線ＧＬｂ＿２ｍ
までを含む。領域１０１ｄは、２ｎ＋３列目の信号線ＳＬｂ＿２ｎ＋３から４ｎ列目の信
号線ＳＬｂ＿４ｎまでを含む。
２ｎ＋３列目の信号線ＳＬｂ＿２ｎ＋３から３ｎ列目の信号線ＳＬｂ＿３ｎまでは、それ
ぞれ端子群１３０ｇが有する複数の端子１３５ｇのいずれか一と接続され、ＩＣ１６０ｇ
が有する信号線駆動回路と電気的に接続される。
３ｎ＋１列目の信号線ＳＬｂ＿３ｎ＋１から４ｎ列目の信号線ＳＬｂ＿４ｎまでは、それ
ぞれ端子群１３０ｈが有する複数の端子１３５ｈのいずれか一と接続され、ＩＣ１６０ｈ
が有する信号線駆動回路と電気的に接続される。
ＩＣ１６０ｇとＩＣ１６０ｈはいずれも、タイミングコントローラ１５１ｄ及び基準電圧
生成回路１５２ｄと電気的に接続されている。
つまり、領域１０１ｄは、タイミングコントローラ１５１ｄ及び基準電圧生成回路１５２
ｄと電気的に接続された信号線駆動回路から、信号線ＳＬｂに、画像信号が供給される領
域である。
領域１０１ａと領域１０１ｂの間の領域１１０ａは、２ｎ－１列目の信号線ＳＬａ＿２ｎ
－１及び２ｎ列目の信号線ＳＬａ＿２ｎを含む。領域１１０ａは、１行目の走査線ＧＬａ
＿１からｍ行目の走査線ＧＬａ＿ｍまでを含む。
領域１０１ａと領域１０１ｂの間の領域１１０ｂは、２ｎ＋１列目の信号線ＳＬａ＿２ｎ
＋１及び２ｎ＋２列目の信号線ＳＬａ＿２ｎ＋２を含む。領域１１０ｂは、１行目の走査
線ＧＬｂ＿１からｍ行目の走査線ＧＬｂ＿ｍまでを含む。
領域１１０ａ及び領域１１０ｂは、タイミングコントローラ１５１ａ及び基準電圧生成回
路１５２ａと電気的に接続された信号線駆動回路から画像信号が供給される信号線ＳＬａ
と、タイミングコントローラ１５１ｂ及び基準電圧生成回路１５２ｂと電気的に接続され
た信号線駆動回路から画像信号が供給される信号線ＳＬａと、が交互に設けられている領
域である。
領域１０１ｃと領域１０１ｄの間の領域１１０ｃは、２ｎ－１列目の信号線ＳＬｂ＿２ｎ
－１及び２ｎ列目の信号線ＳＬｂ＿２ｎを含む。領域１１０ｃは、ｍ＋１行目の走査線Ｇ
Ｌａ＿ｍ＋１から２ｍ行目の走査線ＧＬａ＿２ｍまでを含む。
領域１０１ｃと領域１０１ｄの間の領域１１０ｄは、２ｎ＋１列目の信号線ＳＬｂ＿２ｎ
＋１及び２ｎ＋２列目の信号線ＳＬｂ＿２ｎ＋２を含む。領域１１０ｄは、ｍ＋１行目の
走査線ＧＬｂ＿ｍ＋１から２ｍ行目の走査線ＧＬｂ＿２ｍまでを含む。
領域１１０ｃ及び領域１１０ｄは、タイミングコントローラ１５１ｃ及び基準電圧生成回
路１５２ｃと電気的に接続された信号線駆動回路から画像信号が供給される信号線ＳＬｂ
と、タイミングコントローラ１５１ｄ及び基準電圧生成回路１５２ｄと電気的に接続され
た信号線駆動回路から画像信号が供給される信号線ＳＬｂと、が交互に設けられている領
域である。
領域１１０ａ、領域１１０ｂ、領域１１０ｃ、及び領域１１０ｄでは、２つの信号線駆動
回路に供給される基準電圧が平均化される。そのため、例えば、同じ階調を表現する場合
、観察者には、領域１１０ａ及び領域１１０ｂの表示の輝度が、領域１０１ａの表示の輝
度と領域１０１ｂの表示の輝度の間の輝度と認識される。つまり、領域１０１ａと領域１
０１ｂが接する場合に比べて、領域１０１ａと領域１０１ｂの間に領域１１０ａ及び領域
１１０ｂが設けられている方が、観察者は、同じ階調を表現する場合に各領域の境界で生
じる表示の輝度の差を認識しにくい。領域１１０ｃ及び領域１１０ｄについても同様のこ
とがいえる。このような構成を適用することで、表示装置の表示品位の低下を抑制できる
。
＜１－６．画素の構成例＞
次に、図１６（Ａ）～（Ｅ）を用いて、画素１２０の構成例を説明する。
画素１２０は、複数の画素１１５を有する。複数の画素１１５は、それぞれ、副画素とし
て機能する。それぞれ異なる色を呈する複数の画素１１５によって１つの画素１２０が構
成されることで、表示部では、フルカラーの表示を行うことができる。
図１６（Ａ）、（Ｂ）に示す画素１２０は、それぞれ、３つの副画素を有する。図１６（
Ａ）に示す画素１２０が有する画素１１５が呈する色の組み合わせは、赤（Ｒ）、緑（Ｇ
）、及び青（Ｂ）である。図１６（Ｂ）に示す画素１２０が有する画素１１５が呈する色
の組み合わせは、シアン（Ｃ）、マゼンタ（Ｍ）、黄色（Ｙ）である。
図１６（Ｃ）～（Ｅ）に示す画素１２０は、それぞれ、４つの副画素を有する。図１６（
Ｃ）に示す画素１２０が有する画素１１５が呈する色の組み合わせは、赤（Ｒ）、緑（Ｇ
）、青（Ｂ）、白（Ｗ）である。白色を呈する副画素を用いることで、表示部の輝度を高
めることができる。図１６（Ｄ）に示す画素１２０が有する画素１１５が呈する色の組み
合わせは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、黄（Ｙ）である。図１６（Ｅ）に示す画素１
２０が有する画素１１５が呈する色の組み合わせは、シアン（Ｃ）、マゼンタ（Ｍ）、黄
色（Ｙ）、白（Ｗ）である。
１つの画素として機能させる副画素の数を増やし、赤、緑、青、シアン、マゼンタ、及び
黄などの色を呈する副画素を適宜組み合わせることにより、中間調の再現性を高めること
ができる。よって、表示品位を高めることができる。
また、本発明の一態様の表示装置は、さまざまな規格の色域を再現することができる。例
えば、テレビ放送で使われるＰＡＬ（Ｐｈａｓｅ Ａｌｔｅｒｎａｔｉｎｇ Ｌｉｎｅ）
規格及びＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍ
ｉｔｔｅｅ）規格、パーソナルコンピュータ、デジタルカメラ、プリンタなどの電子機器
に用いる表示装置で広く使われているｓＲＧＢ（ｓｔａｎｄａｒｄ ＲＧＢ）規格及びＡ
ｄｏｂｅ ＲＧＢ規格、ＨＤＴＶ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｔｅｌｅｖｉｓｉ
ｏｎ、ハイビジョンともいう）で使われるＩＴＵ－Ｒ ＢＴ．７０９（Ｉｎｔｅｒｎａｔ
ｉｏｎａｌ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｕｎｉｏｎ Ｒａｄｉｏｃｏｍｍｕ
ｎｉｃａｔｉｏｎ Ｓｅｃｔｏｒ Ｂｒｏａｄｃａｓｔｉｎｇ Ｓｅｒｖｉｃｅ（Ｔｅｌ
ｅｖｉｓｉｏｎ） ７０９）規格、デジタルシネマ映写で使われるＤＣＩ－Ｐ３（Ｄｉｇ
ｉｔａｌ Ｃｉｎｅｍａ Ｉｎｉｔｉａｔｉｖｅｓ Ｐ３）規格、ＵＨＤＴＶ（Ｕｌｔｒ
ａ Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｔｅｌｅｖｉｓｉｏｎ、スーパーハイビジョンと
もいう）で使われるＩＴＵ－Ｒ ＢＴ．２０２０（ＲＥＣ．２０２０（Ｒｅｃｏｍｍｅｎ
ｄａｔｉｏｎ ２０２０））規格などの色域を再現することができる。
また、画素１２０を１９２０×１０８０のマトリクス状に配置すると、いわゆるフルハイ
ビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、または「２Ｋ」などともいう）の解像度でフ
ルカラー表示可能な表示装置を実現することができる。また、例えば、画素１２０を３８
４０×２１６０のマトリクス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解
像度」、「４Ｋ２Ｋ」、または「４Ｋ」などともいう）の解像度でフルカラー表示可能な
表示装置を実現することができる。また、例えば、画素１２０を７６８０×４３２０のマ
トリクス状に配置すると、いわゆるスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ
」、または「８Ｋ」などともいう）の解像度でフルカラー表示可能な表示装置を実現する
ことができる。画素１２０を増やすことで、１６Ｋや３２Ｋの解像度でフルカラー表示可
能な表示装置を実現することも可能である。
＜１－７．画素回路の構成例＞
本発明の一態様の表示装置が有する表示素子としては、無機ＥＬ素子、有機ＥＬ素子、Ｌ
ＥＤ等の発光素子、液晶素子、電気泳動素子、ＭＥＭＳ（マイクロ・エレクトロ・メカニ
カル・システム）を用いた表示素子等が挙げられる。
以下では、図１７（Ａ）を用いて、発光素子を有する画素回路の構成例を説明する。また
、図１７（Ｂ）を用いて、液晶素子を有する画素回路の構成例を説明する。
図１７（Ａ）に示す画素回路４３８は、トランジスタ４３６と、容量素子４３３と、トラ
ンジスタ２５１と、トランジスタ４３４と、を有する。また、画素回路４３８は、表示素
子４３２として機能する発光素子１７０と電気的に接続されている。
トランジスタ４３６のソース電極及びドレイン電極の一方は、画像信号が与えられる信号
線ＳＬ＿ｊに電気的に接続される。さらに、トランジスタ４３６のゲート電極は、選択信
号が与えられる走査線ＧＬ＿ｉに電気的に接続される。
トランジスタ４３６は、画像信号のノード４３５への書き込みを制御する機能を有する。
容量素子４３３の一対の電極の一方は、ノード４３５に電気的に接続され、他方は、ノー
ド４３７に電気的に接続される。また、トランジスタ４３６のソース電極及びドレイン電
極の他方は、ノード４３５に電気的に接続される。
容量素子４３３は、ノード４３５に書き込まれたデータを保持する保持容量としての機能
を有する。
トランジスタ２５１のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気
的に接続され、他方はノード４３７に電気的に接続される。さらに、トランジスタ２５１
のゲート電極は、ノード４３５に電気的に接続される。
トランジスタ４３４のソース電極及びドレイン電極の一方は、電位供給線Ｖ０に電気的に
接続され、他方はノード４３７に電気的に接続される。さらに、トランジスタ４３４のゲ
ート電極は、走査線ＧＬ＿ｉに電気的に接続される。
発光素子１７０のアノードまたはカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続
され、他方は、ノード４３７に電気的に接続される。
なお、電源電位としては、例えば相対的に高電位側の電位または低電位側の電位を用いる
ことができる。高電位側の電源電位を高電源電位（「ＶＤＤ」ともいう）といい、低電位
側の電源電位を低電源電位（「ＶＳＳ」ともいう）という。また、接地電位を高電源電位
または低電源電位として用いることもできる。例えば高電源電位が接地電位の場合には、
低電源電位は接地電位より低い電位であり、低電源電位が接地電位の場合には、高電源電
位は接地電位より高い電位である。
例えば、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には高電源電位ＶＤＤが与え
られ、他方には低電源電位ＶＳＳが与えられる。
図１７（Ａ）の画素回路４３８を有する表示装置では、走査線駆動回路１０２及び／また
は走査線駆動回路１０３によって各行の画素回路４３８を順次選択し、トランジスタ４３
６及びトランジスタ４３４をオン状態にして画像信号をノード４３５に書き込む。
ノード４３５にデータが書き込まれた画素回路４３８は、トランジスタ４３６及びトラン
ジスタ４３４がオフ状態になることで保持状態になる。さらに、ノード４３５に書き込ま
れたデータの電位に応じてトランジスタ２５１のソース電極とドレイン電極の間に流れる
電流量が制御され、発光素子１７０は、流れる電流量に応じた輝度で発光する。これを行
毎に順次行うことにより、画像を表示できる。
図１７（Ｂ）に示す画素回路４３８は、トランジスタ４３６と、容量素子４３３と、を有
する。また、画素回路４３８は、表示素子４３２として機能する液晶素子１８０と電気的
に接続されている。
液晶素子１８０の一対の電極の一方の電位は、画素回路４３８の仕様に応じて適宜設定さ
れる。液晶素子１８０は、ノード４３５に書き込まれるデータにより配向状態が設定され
る。なお、複数の画素回路４３８のそれぞれが有する液晶素子１８０の一対の電極の一方
に、共通の電位（コモン電位）を与えてもよい。また、各行の画素回路４３８毎の液晶素
子１８０の一対の電極の一方に異なる電位を与えてもよい。
ｉ行ｊ列目の画素回路４３８において、トランジスタ４３６のソース電極及びドレイン電
極の一方は、信号線ＳＬ＿ｊに電気的に接続され、他方はノード４３５に電気的に接続さ
れる。トランジスタ４３６のゲート電極は、走査線ＧＬ＿ｉに電気的に接続される。トラ
ンジスタ４３６は、ノード４３５への画像信号の書き込みを制御する機能を有する。
容量素子４３３の一対の電極の一方は、特定の電位が供給される配線（以下、容量線ＣＬ
）に電気的に接続され、他方は、ノード４３５に電気的に接続される。また、液晶素子１
８０の一対の電極の他方はノード４３５に電気的に接続される。なお、容量線ＣＬの電位
の値は、画素回路４３８の仕様に応じて適宜設定される。容量素子４３３は、ノード４３
５に書き込まれたデータを保持する保持容量としての機能を有する。
図１７（Ｂ）の画素回路４３８を有する表示装置では、走査線駆動回路１０２及び／また
は走査線駆動回路１０３によって各行の画素回路４３８を順次選択し、トランジスタ４３
６をオン状態にしてノード４３５に画像信号を書き込む。
ノード４３５に画像信号が書き込まれた画素回路４３８は、トランジスタ４３６がオフ状
態になることで保持状態になる。これを行毎に順次行うことにより、表示部１０１に画像
を表示できる。
＜１－８．表示装置の構成例＞
次に、図１８～図２１を用いて、表示装置の構成例について説明する。
図１８に、カラーフィルタ方式が適用されたトップエミッション構造の発光表示装置の断
面図を示す。
図１８に示す表示装置は、表示部６２及び走査線駆動回路６４を有する。
表示部６２において、第１の基板１１１上には、トランジスタ２５１ａ、トランジスタ４
３６ａ、及び発光素子１７０等が設けられている。走査線駆動回路６４において、第１の
基板１１１上には、トランジスタ２０１ａ等が設けられている。
トランジスタ２５１ａは、第１のゲート電極として機能する導電層２２１と、第１のゲー
ト絶縁層として機能する絶縁層２１１と、半導体層２３１と、ソース電極及びドレイン電
極として機能する導電層２２２ａ及び導電層２２２ｂと、第２のゲート電極として機能す
る導電層２２３と、第２のゲート絶縁層として機能する絶縁層２２５と、を有する。半導
体層２３１は、チャネル領域と低抵抗領域とを有する。チャネル領域は、絶縁層２２５を
介して導電層２２３と重なる。低抵抗領域は、導電層２２２ａと接続される部分、及び、
導電層２２２ｂと接続される部分を有する。
トランジスタ２５１ａは、チャネルの上下にゲート電極を有する。２つのゲート電極は、
電気的に接続されていることが好ましい。２つのゲート電極が電気的に接続されている構
成のトランジスタは、他のトランジスタと比較して電界効果移動度を高めることが可能で
あり、オン電流を増大させることができる。その結果、高速動作が可能な回路を作製する
ことができる。さらには回路部の占有面積を縮小することが可能となる。オン電流の大き
なトランジスタを適用することで、表示装置を大型化、または高精細化して配線数が増大
したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制す
ることが可能である。また、回路部の占有面積を縮小できるため、表示装置の狭額縁化が
可能である。また、このような構成を適用することで、信頼性の高いトランジスタを実現
することができる。
導電層２２３上には絶縁層２１２及び絶縁層２１３が設けられており、その上に、導電層
２２２ａ及び導電層２２２ｂが設けられている。トランジスタ２５１ａの構造は、導電層
２２１と導電層２２２ａまたは導電層２２２ｂとの物理的な距離を離すことが容易なため
、これらの間の寄生容量を低減することが可能である。
表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトラン
ジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジ
スタとしてもよい。また、トップゲート構造またはボトムゲート構造のいずれのトランジ
スタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。
トランジスタ２５１ａは、半導体層２３１に、金属酸化物を有する。金属酸化物は、酸化
物半導体として機能することができる。
トランジスタ４３６ａ及びトランジスタ２０１ａは、トランジスタ２５１ａと同様の構成
を有する。本発明の一態様において、これらのトランジスタの構成が異なっていてもよい
。駆動回路部が有するトランジスタと表示部６２が有するトランジスタは、同じ構造であ
ってもよく、異なる構造であってもよい。駆動回路部が有するトランジスタは、全て同じ
構造であってもよく、２種類以上の構造が組み合わせて用いられていてもよい。同様に、
表示部６２が有するトランジスタは、全て同じ構造であってもよく、２種類以上の構造が
組み合わせて用いられていてもよい。
トランジスタ４３６ａは、絶縁層２１５を介して、発光素子１７０と重なる。トランジス
タ、容量素子、及び配線等を、発光素子１７０の発光領域と重ねて配置することで、表示
部６２の開口率を高めることができる。
発光素子１７０は、画素電極１７１、ＥＬ層１７２、及び共通電極１７３を有する。発光
素子１７０は、着色層１３１側に光を射出する。
画素電極１７１及び共通電極１７３のうち、一方は、陽極として機能し、他方は、陰極と
して機能する。画素電極１７１及び共通電極１７３の間に、発光素子１７０の閾値電圧よ
り高い電圧を印加すると、ＥＬ層１７２に陽極側から正孔が注入され、陰極側から電子が
注入される。注入された電子と正孔はＥＬ層１７２において再結合し、ＥＬ層１７２に含
まれる発光物質が発光する。
画素電極１７１は、トランジスタ２５１ａが有する導電層２２２ｂと電気的に接続される
。これらは、直接接続されてもよいし、他の導電層を介して接続されてもよい。画素電極
１７１は、画素電極として機能し、発光素子１７０ごとに設けられている。隣り合う２つ
の画素電極１７１は、絶縁層２１６によって電気的に絶縁されている。
ＥＬ層１７２は、発光性の物質を含む層である。
共通電極１７３は、共通電極として機能し、複数の発光素子１７０にわたって設けられて
いる。共通電極１７３には、定電位が供給される。
発光素子１７０は、接着層１７４を介して着色層１３１と重なる。絶縁層２１６は、接着
層１７４を介して遮光層１３２と重なる。
発光素子１７０には、マイクロキャビティ構造を採用してもよい。カラーフィルタ（着色
層１３１）とマイクロキャビティ構造との組み合わせにより、表示装置からは、色純度の
高い光を取り出すことができる。
着色層１３１は特定の波長域の光を透過する有色層である。例えば、赤色、緑色、青色、
又は黄色の波長域の光を透過するカラーフィルタなどを用いることができる。着色層１３
１に用いることのできる材料としては、金属材料、樹脂材料、顔料又は染料が含まれた樹
脂材料などが挙げられる。
なお、本発明の一態様は、カラーフィルタ方式に限られず、塗り分け方式、色変換方式、
又は量子ドット方式等を適用してもよい。
遮光層１３２は、隣接する着色層１３１の間に設けられている。遮光層１３２は隣接する
発光素子１７０からの光を遮光し、隣接する発光素子１７０間における混色を抑制する。
ここで、着色層１３１の端部を、遮光層１３２と重なるように設けることにより、光漏れ
を抑制することができる。遮光層１３２としては、発光素子１７０からの発光を遮る材料
を用いることができ、例えば、金属材料、又は、顔料もしくは染料を含む樹脂材料等を用
いてブラックマトリクスを形成することができる。なお、遮光層１３２は、走査線駆動回
路６４などの表示部６２以外の領域に設けると、導波光などによる意図しない光漏れを抑
制できるため好ましい。
第１の基板１１１と第２の基板１１３は、接着層１７４によって貼り合わされている。
本発明の一態様の表示装置は、ある端子群に接続される信号線と、他の端子群に接続され
る信号線とが交差する部分を有する（図３（Ａ）等参照）。当該部分の断面構成例を、図
１８では交差部２６０として示す。交差部２６０では、導電層６５ａと導電層６５ｂが導
電層６９によって電気的に接続されており、導電層６９と導電層６６が絶縁層２１１、絶
縁層２１２、及び絶縁層２１３を介して重なっている。導電層６５ａ、導電層６５ｂ、及
び導電層６９は、１本の信号線（または引き回し配線）の一部に相当し、導電層６６は、
他の１本の信号線（または引き回し配線）の一部に相当する。これらの導電層は、トラン
ジスタが有する導電層と同一の材料及び同一の工程で形成されることが好ましい。本実施
の形態では、導電層６５ａ、導電層６５ｂ、及び導電層６６が、ソース電極及びドレイン
電極として機能する導電層と同一の材料及び同一の工程で形成され、導電層６９が、ゲー
ト電極として機能する導電層と同一の材料及び同一の工程で形成される例を示す。導電層
６５ａは、導電層２５５及び接続体２４２を介して、ＦＰＣ１６２と電気的に接続される
。導電層６６は、他のＦＰＣと電気的に接続される。
接続体２４２としては、様々な異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ
Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）及び異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏ
ｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
図１９に、塗り分け方式が適用されたボトムエミッション構造の発光表示装置の断面図を
示す。
図１９に示す表示装置は、表示部６２及び走査線駆動回路６４を有する。
表示部６２において、第１の基板１１１上には、トランジスタ２５１ｂ、及び発光素子１
７０等が設けられている。走査線駆動回路６４において、第１の基板１１１上には、トラ
ンジスタ２０１ｂ等が設けられている。
トランジスタ２５１ｂは、ゲート電極として機能する導電層２２１と、ゲート絶縁層とし
て機能する絶縁層２１１と、半導体層２３１と、ソース電極及びドレイン電極として機能
する導電層２２２ａ及び導電層２２２ｂと、を有する。絶縁層２１６は、下地膜として機
能する。
トランジスタ２５１ｂは、半導体層２３１に、低温ポリシリコン（ＬＴＰＳ（Ｌｏｗ Ｔ
ｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ－Ｓｉｌｉｃｏｎ））を有する。
発光素子１７０は、画素電極１７１、ＥＬ層１７２、及び共通電極１７３を有する。発光
素子１７０は、第１の基板１１１側に光を射出する。画素電極１７１は、絶縁層２１５に
設けられた開口を介して、トランジスタ２５１ｂが有する導電層２２２ｂと電気的に接続
される。ＥＬ層１７２は、発光素子１７０ごとに分離して設けられている。共通電極１７
３は、複数の発光素子１７０にわたって設けられている。
発光素子１７０は、絶縁層１７５によって封止されている。絶縁層１７５は、発光素子１
７０に水などの不純物が拡散することを抑制する保護層として機能する。
第１の基板１１１と第２の基板１１３は、接着層１７４によって貼り合わされている。
交差部２６０では、導電層６５ａと導電層６５ｂが導電層６９によって電気的に接続され
ており、導電層６９と導電層６６が絶縁層２１２を介して重なっている。導電層６５ａ、
導電層６５ｂ、及び導電層６９は、１本の信号線（または引き回し配線）の一部に相当し
、導電層６６は、他の１本の信号線（または引き回し配線）の一部に相当する。導電層６
５ａは、導電層２５５及び接続体２４２を介して、ＦＰＣ１６２と電気的に接続される。
導電層６６は、他のＦＰＣと電気的に接続される。
図２０に、横電界方式が適用された透過型液晶表示装置の断面図を示す。
図２０に示す表示装置は、表示部６２及び走査線駆動回路６４を有する。
表示部６２において、第１の基板１１１上には、トランジスタ４３６ｃ、及び液晶素子１
８０等が設けられている。走査線駆動回路６４において、第１の基板１１１上には、トラ
ンジスタ２０１ｃ等が設けられている。
トランジスタ４３６ｃは、ゲート電極として機能する導電層２２１と、ゲート絶縁層とし
て機能する絶縁層２１１と、半導体層２３１と、不純物半導体層２３２と、ソース電極及
びドレイン電極として機能する導電層２２２ａ及び導電層２２２ｂと、を有する。トラン
ジスタ４３６ｃは、絶縁層２１２に覆われている。
トランジスタ４３６ｃは、半導体層２３１に、アモルファスシリコンを有する。
液晶素子１８０は、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードが
適用された液晶素子である。液晶素子１８０は、画素電極１８１、共通電極１８２、及び
液晶層１８３を有する。画素電極１８１と共通電極１８２との間に生じる電界により、液
晶層１８３の配向を制御することができる。液晶層１８３は、配向膜１３３ａと配向膜１
３３ｂの間に位置する。画素電極１８１は、絶縁層２１５に設けられた開口を介して、ト
ランジスタ４３６ｃが有する導電層２２２ｂと電気的に接続される。共通電極１８２は、
櫛歯状の上面形状（平面形状ともいう）、またはスリットが設けられた上面形状を有して
いてもよい。共通電極１８２には、１つまたは複数の開口を設けることができる。
画素電極１８１と共通電極１８２の間には、絶縁層２２０が設けられている。画素電極１
８１は、絶縁層２２０を介して共通電極１８２と重なる部分を有する。また、画素電極１
８１と着色層１３１とが重なる領域において、画素電極１８１上に共通電極１８２が配置
されていない部分を有する。
液晶層１８３と接する配向膜を設けることが好ましい。配向膜は、液晶層１８３の配向を
制御することができる。
バックライトユニット５２からの光は、第１の基板１１１、画素電極１８１、共通電極１
８２、液晶層１８３、着色層１３１、及び第２の基板１１３を介して、表示装置の外部に
射出される。バックライトユニット５２の光が透過するこれらの層の材料には、可視光を
透過する材料を用いる。
着色層１３１及び遮光層１３２と、液晶層１８３と、の間には、オーバーコート１２１を
設けることが好ましい。オーバーコート１２１は、着色層１３１及び遮光層１３２等に含
まれる不純物が液晶層１８３に拡散することを抑制できる。
第１の基板１１１と第２の基板１１３は、接着層１４１によって貼り合わされている。第
１の基板１１１、第２の基板１１３、接着層１４１に囲まれた領域に、液晶層１８３が封
止されている。
表示装置の表示部６２を挟むように、偏光板１２５ａ及び偏光板１２５ｂが配置されてい
る。偏光板１２５ａよりも外側に配置されたバックライトユニット５２からの光は偏光板
１２５ａを介して表示装置に入射する。このとき、画素電極１８１と共通電極１８２の間
に与える電圧によって液晶層１８３の配向を制御し、光の光学変調を制御することができ
る。すなわち、偏光板１２５ｂを介して射出される光の強度を制御することができる。ま
た、入射光は着色層１３１によって特定の波長領域以外の光が吸収されるため、射出され
る光は例えば赤色、青色、または緑色を呈する光となる。
交差部２６０では、導電層６５ａと導電層６５ｂが導電層６９によって電気的に接続され
ており、導電層６９と導電層６６が絶縁層２１２を介して重なっている。導電層６５ａ、
導電層６５ｂ、及び導電層６９は、１本の信号線（または引き回し配線）の一部に相当し
、導電層６６は、他の１本の信号線（または引き回し配線）の一部に相当する。導電層６
５ａは、導電層２５５及び接続体２４２を介して、ＦＰＣ１６２と電気的に接続される。
導電層６６は、他のＦＰＣと電気的に接続される。
図２１に、縦電界方式が適用された透過型液晶表示装置の断面図を示す。
図２１に示す表示装置は、表示部６２及び走査線駆動回路６４を有する。
表示部６２において、第１の基板１１１上には、トランジスタ４３６ｄ、及び液晶素子１
８０等が設けられている。走査線駆動回路６４において、第１の基板１１１上には、トラ
ンジスタ２０１ｄ等が設けられている。図２１に示す表示装置では、着色層１３１が第１
の基板１１１側に設けられている。これにより、第２の基板１１３側の構成を簡略化でき
る。
トランジスタ４３６ｄは、ゲート電極として機能する導電層２２１と、ゲート絶縁層とし
て機能する絶縁層２１１と、半導体層２３１と、不純物半導体層２３２と、ソース電極及
びドレイン電極として機能する導電層２２２ａ及び導電層２２２ｂと、を有する。トラン
ジスタ４３６ｄは、絶縁層２１７及び絶縁層２１８に覆われている。
トランジスタ４３６ｄは、半導体層２３１に、金属酸化物を有する。
液晶素子１８０は、画素電極１８１、共通電極１８２、及び液晶層１８３を有する。液晶
層１８３は、画素電極１８１と共通電極１８２との間に位置する。配向膜１３３ａは画素
電極１８１に接して設けられている。配向膜１３３ｂは共通電極１８２に接して設けられ
ている。画素電極１８１は、絶縁層２１５に設けられた開口を介して、トランジスタ４３
６ｄが有する導電層２２２ｂと電気的に接続される。
バックライトユニット５２からの光は、第１の基板１１１、着色層１３１、画素電極１８
１、液晶層１８３、共通電極１８２、及び第２の基板１１３を介して、表示装置の外部に
射出される。バックライトユニット５２の光が透過するこれらの層の材料には、可視光を
透過する材料を用いる。
遮光層１３２と、共通電極１８２と、の間には、オーバーコート１２１が設けられている
。
第１の基板１１１と第２の基板１１３は、接着層１４１によって貼り合わされている。第
１の基板１１１、第２の基板１１３、接着層１４１に囲まれた領域に、液晶層１８３が封
止されている。
表示装置の表示部６２を挟むように、偏光板１２５ａ及び偏光板１２５ｂが配置されてい
る。
交差部２６０では、導電層６５ａと導電層６５ｂが導電層６９によって電気的に接続され
ており、導電層６９と導電層６６が絶縁層２１２を介して重なっている。導電層６５ａ、
導電層６５ｂ、及び導電層６９は、１本の信号線（または引き回し配線）の一部に相当し
、導電層６６は、他の１本の信号線（または引き回し配線）の一部に相当する。導電層６
５ａは、導電層２５５及び接続体２４２を介して、ＦＰＣ１６２と電気的に接続される。
導電層６６は、他のＦＰＣと電気的に接続される。
＜１－９．トランジスタの構成例＞
次に、図２２～図２４を用いて、図１８～図２１に示した構成とは異なるトランジスタの
構成例について説明する。
図２２（Ａ）～（Ｃ）及び図２３（Ａ）～（Ｄ）に、半導体層３２に金属酸化物を有する
トランジスタを示す。半導体層３２に金属酸化物を用いることにより、映像に変化がない
期間、又は変化が一定以下である期間において、映像信号の更新の頻度を極めて低く設定
することができ、消費電力の削減を図ることができる。
各トランジスタは、絶縁表面１１上に設けられている。各トランジスタは、ゲート電極と
して機能する導電層３１と、ゲート絶縁層として機能する絶縁層３４と、半導体層３２と
、ソース電極及びドレイン電極として機能する一対の導電層３３ａ及び導電層３３ｂと、
を有する。半導体層３２の、導電層３１と重畳する部分は、チャネル形成領域として機能
する。導電層３３ａ及び導電層３３ｂは、それぞれ半導体層３２と接して設けられる。
図２２（Ａ）に示すトランジスタは、半導体層３２のチャネル形成領域上に、絶縁層８４
を有する。絶縁層８４は、導電層３３ａ及び導電層３３ｂのエッチングの際のエッチング
ストッパーとして機能する。
図２２（Ｂ）に示すトランジスタは、絶縁層８４が、半導体層３２を覆って絶縁層３４上
に延在している構成を有する。この場合、導電層３３ａ及び導電層３３ｂは、絶縁層８４
に設けられた開口を介して、半導体層３２と接続される。
図２２（Ｃ）に示すトランジスタは、絶縁層８５及び導電層８６を有する。絶縁層８５は
、半導体層３２、導電層３３ａ、導電層３３ｂを覆って設けられている。また、導電層８
６は絶縁層８５上に設けられ、半導体層３２と重なる領域を有する。
導電層８６は、半導体層３２を挟んで導電層３１とは反対側に位置している。導電層３１
を第１のゲート電極とした場合、導電層８６は、第２のゲート電極として機能することが
できる。導電層３１と導電層８６に同じ電位を与えることで、トランジスタのオン電流を
高めることができる。また、導電層３１と導電層８６の一方にしきい値電圧を制御するた
めの電位を与え、他方に駆動のための電位を与えることで、トランジスタのしきい値電圧
を制御することができる。
図２３（Ａ）はトランジスタ２００ａのチャネル長方向の断面図であり、図２３（Ｂ）は
トランジスタ２００ａのチャネル幅方向の断面図である。
トランジスタ２００ａは、図２１に示すトランジスタ２０１ｄの変形例である。
トランジスタ２００ａは、トランジスタ２０１ｄと比較して、半導体層３２が異なる。
トランジスタ２００ａにおいて、半導体層３２は、絶縁層３４上の半導体層３２＿１と、
半導体層３２＿１上の半導体層３２＿２と、を有する。
半導体層３２＿１及び半導体層３２＿２は同じ元素を有することが好ましい。半導体層３
２＿１及び半導体層３２＿２はそれぞれＩｎと、Ｍ（ＭはＧａ、Ａｌ、Ｙ、またはＳｎ）
と、Ｚｎと、を有すると好ましい。
半導体層３２＿１及び半導体層３２＿２は、それぞれ、Ｉｎの原子数比がＭの原子数比よ
り多い領域を有すると好ましい。一例としては、半導体層３２＿１及び半導体層３２＿２
のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝４：２：３近傍とすると好まし
い。ここで、近傍とは、Ｉｎが４の場合、Ｍが１．５以上２．５以下であり、かつＺｎが
２以上４以下を含む。または、半導体層３２＿１及び半導体層３２＿２のＩｎ、Ｍ、及び
Ｚｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝５：１：６近傍とすると好ましい。このように、
半導体層３２＿１及び半導体層３２＿２を概略同じ組成とすることで、同じスパッタリン
グターゲットを用いて形成できるため、製造コストを抑制することが可能である。また、
同じスパッタリングターゲットを用いる場合、同一チャンバーにて真空中で連続して半導
体層３２＿１及び半導体層３２＿２を成膜することができるため、半導体層３２＿１と半
導体層３２＿２との界面に不純物が取り込まれるのを抑制することができる。
半導体層３２＿１は、半導体層３２＿２よりも結晶性が低い領域を有していてもよい。な
お、半導体層３２＿１及び半導体層３２＿２の結晶性は、例えば、Ｘ線回折（ＸＲＤ：Ｘ
－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）を用いて分析する、あるいは、透過型電子顕微鏡（
ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用い
て分析することで解析できる。
半導体層３２＿１の結晶性が低い領域が過剰酸素の拡散経路となり、半導体層３２＿１よ
りも結晶性の高い半導体層３２＿２にも過剰酸素を拡散させることができる。このように
、結晶構造が異なる半導体層の積層構造とし、結晶性の低い領域を過剰酸素の拡散経路と
することで、信頼性の高いトランジスタを提供することができる。
また、半導体層３２＿２が、半導体層３２＿１より結晶性が高い領域を有することにより
、半導体層３２に混入しうる不純物を抑制することができる。特に、半導体層３２＿２の
結晶性を高めることで、導電層３３ａ及び導電層３３ｂを加工する際のダメージを抑制す
ることができる。半導体層３２の表面、すなわち半導体層３２＿２の表面は、導電層３３
ａ及び導電層３３ｂの加工の際のエッチャントまたはエッチングガスに曝される。しかし
ながら、半導体層３２＿２は、結晶性が高い領域を有する場合、結晶性が低い半導体層３
２＿１と比較してエッチング耐性に優れる。したがって、半導体層３２＿２は、エッチン
グストッパーとしての機能を有する。
半導体層３２＿１は、半導体層３２＿２よりも結晶性が低い領域を有することで、キャリ
ア密度が高くなる場合がある。
半導体層３２＿１のキャリア密度が高くなると、半導体層３２＿１の伝導帯に対してフェ
ルミ準位が相対的に高くなる場合がある。これにより、半導体層３２＿１の伝導帯の下端
が低くなり、半導体層３２＿１の伝導帯下端と、ゲート絶縁層（ここでは、絶縁層３４）
中に形成されうるトラップ準位とのエネルギー差が大きくなる場合がある。該エネルギー
差が大きくなることにより、ゲート絶縁層中にトラップされる電荷が少なくなり、トラン
ジスタのしきい値電圧の変動を小さくできる場合がある。また、半導体層３２＿１のキャ
リア密度が高くなると、半導体層３２の電界効果移動度を高めることができる。
なお、トランジスタ２００ａにおいては、半導体層３２を２層の積層構造にする例を示し
たが、これに限定されず、３層以上積層する構成にしてもよい。
また、導電層３３ａ及び導電層３３ｂ上に設けられた絶縁層３６の構成について説明する
。
トランジスタ２００ａにおいて、絶縁層３６は、絶縁層３６ａと、絶縁層３６ａ上の絶縁
層３６ｂとを有する。絶縁層３６ａは、半導体層３２に酸素を供給する機能と、不純物（
代表的には、水、水素等）の入り込みを抑制する機能と、を有する。絶縁層３６ａとして
は、酸化アルミニウム膜、酸化窒化アルミニウム膜、または窒化酸化アルミニウム膜を用
いることができる。特に、絶縁層３６ａは、反応性スパッタリング法によって形成される
酸化アルミニウム膜であることが好ましい。なお、反応性スパッタリング法で酸化アルミ
ニウム膜を形成する方法の一例としては、以下に示す方法が挙げられる。
まず、スパッタリングチャンバー内に、不活性ガス（代表的にはＡｒガス）と、酸素ガス
と、を混合したガスを導入する。続けて、スパッタリングチャンバーに配置されたアルミ
ニウムターゲットに電圧を印加することで、酸化アルミニウム膜を成膜することができる
。なお、アルミニウムターゲットに電圧を印加する電源としては、ＤＣ電源、ＡＣ電源、
またはＲＦ電源が挙げられる。特に、ＤＣ電源を用いると生産性が向上するため好ましい
。
絶縁層３６ｂは、不純物（代表的には水、水素等）の入り込みを抑制する機能を有する。
絶縁層３６ｂとしては、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜を用
いることができる。特に、絶縁層３６ｂとしては、ＰＥＣＶＤ法によって形成される窒化
シリコン膜が好ましい。ＰＥＣＶＤ法によって形成される窒化シリコン膜は、高い膜密度
を得られやすいため好ましい。なお、ＰＥＣＶＤ法によって形成される窒化シリコン膜は
、膜中の水素濃度が高い場合がある。
トランジスタ２００ａにおいては、絶縁層３６ｂの下層には絶縁層３６ａが配置されてい
るため、絶縁層３６ｂに含まれる水素は、半導体層３２側に拡散しない、または拡散し難
い。
なお、トランジスタ２００ａは、シングルゲートのトランジスタである。シングルゲート
のトランジスタとすることで、マスク枚数を低減できるため、生産性を高めることができ
る。
図２３（Ｃ）はトランジスタ２００ｂのチャネル長方向の断面図であり、図２３（Ｄ）は
トランジスタ２００ｂのチャネル幅方向の断面図である。
トランジスタ２００ｂは、図２２（Ｂ）に示すトランジスタの変形例である。
トランジスタ２００ｂは、図２２（Ｂ）に示すトランジスタと比較し、半導体層３２及び
絶縁層８４の構成が異なる。具体的には、トランジスタ２００ｂは、半導体層３２が２層
構造であり、絶縁層８４の代わりに絶縁層８４ａを有する。さらに、トランジスタ２００
ｂは、絶縁層３６ｂ及び導電層８６を有する。
絶縁層８４ａは、上記絶縁層３６ａと同様の機能を有する。
開口部５３では、絶縁層３４、絶縁層８４ａ、及び絶縁層３６ｂに開口が設けられている
。導電層８６は、開口部５３を介して、導電層３１と電気的に接続される。
トランジスタ２００ａ及びトランジスタ２００ｂの構造とすることで、大きな設備投資を
行わずに、既存の生産ラインを用いて製造することができる。例えば、水素化アモルファ
スシリコンの製造工場を、酸化物半導体の製造工場に簡易的に置き換えることが可能とな
る。
図２４（Ａ）～（Ｆ）に、半導体層３２にシリコンを有するトランジスタを示す。
各トランジスタは、絶縁表面１１上に設けられている。各トランジスタは、ゲート電極と
して機能する導電層３１と、ゲート絶縁層として機能する絶縁層３４と、半導体層３２及
び半導体層３２ｐの一方または双方と、ソース電極及びドレイン電極として機能する一対
の導電層３３ａ及び導電層３３ｂと、不純物半導体層３５と、を有する。半導体層の、導
電層３１と重畳する部分は、チャネル形成領域として機能する。半導体層と導電層３３ａ
または導電層３３ｂとは接して設けられる。
図２４（Ａ）に示すトランジスタは、ボトムゲート・チャネルエッチ構造のトランジスタ
である。半導体層３２と導電層３３ａ及び導電層３３ｂとの間に、不純物半導体層３５を
有する。
図２４（Ａ）に示すトランジスタは、半導体層３２と不純物半導体層３５の間に、半導体
層３７を有する。
半導体層３７は、半導体層３２と同様の半導体膜により形成されていてもよい。半導体層
３７は、不純物半導体層３５のエッチングの際に、半導体層３２がエッチングにより消失
することを防ぐためのエッチングストッパーとして機能させることができる。なお、図２
４（Ａ）において、半導体層３７が左右に分離している例を示しているが、半導体層３７
の一部が半導体層３２のチャネル形成領域を覆っていてもよい。
また、半導体層３７は、不純物半導体層３５よりも低濃度の不純物が含まれていてもよい
。これにより、半導体層３７をＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域
として機能させることができ、トランジスタを駆動させたときのホットキャリア劣化を抑
制することができる。
図２４（Ｂ）に示すトランジスタは、半導体層３２のチャネル形成領域上に、絶縁層８４
が設けられている。絶縁層８４は、不純物半導体層３５のエッチングの際のエッチングス
トッパーとして機能する。
図２４（Ｃ）に示すトランジスタは、半導体層３２に代えて、半導体層３２ｐを有する。
半導体層３２ｐは、結晶性の高い半導体膜を含む。例えば半導体層３２ｐは、多結晶半導
体または単結晶半導体を含む。これにより、電界効果移動度の高いトランジスタとするこ
とができる。
図２４（Ｄ）に示すトランジスタは、半導体層３２のチャネル形成領域に半導体層３２ｐ
を有する。例えば図２４（Ｄ）に示すトランジスタは、半導体層３２となる半導体膜に対
してレーザ光などを照射し、当該半導体膜を局所的に結晶化することにより形成すること
ができる。これにより、電界効果移動度の高いトランジスタを実現できる。
図２４（Ｅ）に示すトランジスタは、図２４（Ａ）で示したトランジスタの半導体層３２
のチャネル形成領域に、結晶性の半導体層３２ｐを有する。
図２４（Ｆ）に示すトランジスタは、図２４（Ｂ）で示したトランジスタの半導体層３２
のチャネル形成領域に、結晶性の半導体層３２ｐを有する。
［半導体層について］
本発明の一態様で開示されるトランジスタに用いる半導体材料の結晶性は特に限定されず
、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、
または一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体
を用いると、トランジスタ特性の劣化を抑制できるため好ましい。
トランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましく
は２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。
代表的には、インジウムを含む金属酸化物などであり、例えば、後述するＣＡＣ－ＯＳな
どを用いることができる。
シリコンよりもバンドギャップが広く、且つキャリア密度の小さい金属酸化物を用いたト
ランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量素子に蓄
積した電荷を長期間に亘って保持することが可能である。
半導体層は、例えばインジウム、亜鉛、及びＭ（アルミニウム、チタン、ガリウム、ゲル
マニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハ
フニウム等の金属）を含むＩｎ－Ｍ－Ｚｎ系酸化物で表記される膜とすることができる。
半導体層を構成する金属酸化物がＩｎ－Ｍ－Ｚｎ系酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物
を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、
Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原
子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：
Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１
、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１
：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリ
ングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
半導体層に好適な金属酸化物の詳細については、実施の形態４を参照できる。
また、トランジスタに用いる半導体材料としては、例えばシリコンを用いることができる
。シリコンとして、特にアモルファスシリコンを用いることが好ましい。アモルファスシ
リコンを用いることで、大型の基板上に歩留り良くトランジスタを形成でき、量産性を高
めることができる。
また、微結晶シリコン、多結晶シリコン、単結晶シリコンなどの結晶性を有するシリコン
を用いることもできる。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成で
き、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。
以上のように、本発明の一態様の表示モジュールでは、表示部を複数の領域に分断し、そ
れぞれに走査線駆動回路及び信号線駆動回路を電気的に接続する。そして、複数の領域で
同時に画像を書き換えることで、電界効果移動度の低いトランジスタを適用した場合でも
、フレーム期間中の画像の書き換えを実現できる。また、例えば、８Ｋの表示モジュール
を作製する際に、４Ｋの表示モジュール用のＩＣ及びプリント基板を転用でき、高解像度
の表示モジュールの作製が容易となる。
また、本発明の一態様の表示モジュールでは、表示部の分割された２つの領域の間に、第
１の信号線駆動回路と電気的に接続される信号線と、第２の信号線駆動回路と電気的に接
続される信号線と、が混在する領域を設ける。これにより、２つの領域の境界が分割縞と
して観察者に認識されることを抑制できる。したがって、高解像度で大型の表示モジュー
ルの表示品位を高めることができる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。また、本明細書にお
いて、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わ
せることが可能である。
（実施の形態２）
本実施の形態では、本発明の一態様で開示されるトランジスタの半導体層に用いることが
できる金属酸化物について説明する。なお、トランジスタの半導体層に金属酸化物を用い
る場合、当該金属酸化物を酸化物半導体と読み替えてもよい。
酸化物半導体は、単結晶酸化物半導体と、非単結晶酸化物半導体と、に分けられる。非単
結晶酸化物半導体としては、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ｃｒｙｓ
ｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎ
ｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ
）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏ
ｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及び非晶質酸化物半導体などがある。
また、本発明の一態様で開示されるトランジスタの半導体層には、ＣＡＣ－ＯＳ（Ｃｌｏ
ｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ
）を用いてもよい。
なお、本発明の一態様で開示されるトランジスタの半導体層は、上述した非単結晶酸化物
半導体またはＣＡＣ－ＯＳを好適に用いることができる。また、非単結晶酸化物半導体と
しては、ｎｃ－ＯＳまたはＣＡＡＣ－ＯＳを好適に用いることができる。
なお、本発明の一態様では、トランジスタの半導体層として、ＣＡＣ－ＯＳを用いると好
ましい。ＣＡＣ－ＯＳを用いることで、トランジスタに高い電気特性または高い信頼性を
付与することができる。
以下では、ＣＡＣ－ＯＳの詳細について説明する。
ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、材料の一部では導電性の機能と
、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。
なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタのチャネル
形成領域に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機
能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と
、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏ
ｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与す
ることができる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞ
れの機能を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性
領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性
の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベ
ルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に
偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察され
る場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶
縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ
以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを
有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉ
ｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナ
ローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に
、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップ
を有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有す
る成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記Ｃ
ＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に
用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、
及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材
（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）または金属マトリックス複合材（ｍｅｔａｌ ｍ
ａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
ＣＡＣ－ＯＳは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、
好ましくは、１ｎｍ以上２ｎｍ以下またはその近傍のサイズで偏在した材料の一構成であ
る。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、
該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎ
ｍ以下またはその近傍のサイズで混合した状態をモザイク状またはパッチ状ともいう。
なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウム及び
亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリ
ウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマ
ニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タン
タル、タングステン、またはマグネシウムなどから選ばれた一種または複数種が含まれて
いてもよい。
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇ
ａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物
（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸
化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、及びＺ２は０よりも大きい実数）と
する。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。
）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、及びＺ４
は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、
モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成
（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、
またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合金属酸化物で
ある。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が
、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２
の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、及びＯによる１つの化合物をいう場合
がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１
＋ｘ０）Ｇａ（１－ｘ０）Ｏ３（ＺｎＯ）ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表さ
れる結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ－ａｘｉｓ ａｌ
ｉｇｎｅｄ ｃｒｙｓｔａｌ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯ
のナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造であ
る。
一方、ＣＡＣ－ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ
、Ｚｎ、及びＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察さ
れる領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザ
イク状にランダムに分散している構成をいう。従って、ＣＡＣ－ＯＳにおいて、結晶構造
は副次的な要素である。
なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。
例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含ま
ない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が
主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム
、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン
、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネ
シウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一部
に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とする
ナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成を
いう。
ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成
することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスと
して、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたい
ずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガ
スの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好まし
くは０％以上１０％以下とすることが好ましい。
ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひ
とつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに
、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域
のａ－ｂ面方向、及びｃ軸方向の配向は見られないことが分かる。
またＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照
射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リ
ング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ－ＯＳの
結晶構造が、平面方向、及び断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃｒ
ｙｓｔａｌ）構造を有することがわかる。
また例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線
分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓ
ｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と
、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合し
ている構造を有することが確認できる。
ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧ
ＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３などが主成分で
ある領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互い
に相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３
などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ
２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化
物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ
１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果
移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ
１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが
主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なス
イッチング動作を実現できる。
従って、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、
ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用するこ
とにより、高いオン電流（Ｉｏｎ）、及び高い電界効果移動度（μ）を実現することがで
きる。
また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ－ＯＳは、デ
ィスプレイをはじめとするさまざまな半導体装置に最適である。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、トランジスタの半導体層に用いることのできるシリコンの結晶化方法
（多結晶シリコンの形成方法）及びレーザ結晶化装置の一例について説明する。
結晶性の良好な多結晶シリコン層を形成するには、基板上に非晶質シリコン層を設け、当
該非晶質シリコン層にレーザ光を照射して結晶化することが好ましい。例えば、レーザ光
を線状ビームとし、当該線状ビームを非晶質シリコン層に照射しながら基板を移動させる
ことで、基板上の所望の領域に多結晶シリコン層を形成することができる。
線状ビームを用いた方法は、スループットが比較的良好である。一方で、ある領域に対し
てレーザ光が相対的に移動しながら複数回照射される方法であるため、レーザ光の出力変
動及びそれに起因するビームプロファイルの変化による結晶性のばらつきが生じやすい。
例えば、当該方法で結晶化させた半導体層を表示装置の画素が有するトランジスタに用い
ると、結晶性のばらつきに起因したランダムな縞模様が表示に見えることがある。
また、線状ビームの長さは基板の一辺の長さ以上であることが理想的であるが、線状ビー
ムの長さは、レーザ発振器の出力と光学系の構成によって制限される。したがって、大型
基板の処理では基板面内を折り返してレーザ照射することが現実的である。そのため、レ
ーザ光をオーバーラップして照射する領域が生じる。当該領域の結晶性は、他の領域の結
晶性と異なりやすいため、当該領域では表示ムラが生じることがある。
上記のような問題を抑えるために、基板上に形成した非晶質シリコン層に局所的にレーザ
照射を行って結晶化させてもよい。局所的なレーザ照射では、結晶性のばらつきの少ない
多結晶シリコン層を形成しやすい。
図２５（Ａ）は、基板上に形成した非晶質シリコン層に局所的にレーザ照射を行う方法を
説明する図である。
光学系ユニット８２１から射出されるレーザ光８２６は、ミラー８２２で反射されてマイ
クロレンズアレイ８２３に入射する。マイクロレンズアレイ８２３は、レーザ光８２６を
集光して複数のレーザビーム８２７を形成する。
ステージ８１５には、非晶質シリコン層８４０を形成した基板８３０が固定される。非晶
質シリコン層８４０に複数のレーザビーム８２７を照射することで、複数の多結晶シリコ
ン層８４１を同時に形成することができる。
マイクロレンズアレイ８２３が有する個々のマイクロレンズは、表示装置の画素ピッチに
合わせて設けることが好ましい。または、画素ピッチの整数倍の間隔で設けてもよい。い
ずれの場合においても、レーザ照射とステージ８１５のＸ方向またはＹ方向の移動を繰り
返すことで、全ての画素に対応した領域に多結晶シリコン層を形成することができる。
例えば、マイクロレンズアレイ８２３が画素ピッチでＭ行Ｎ列（Ｍ、Ｎは自然数）のマイ
クロレンズを有するとき、まず所定の開始位置でレーザ光を照射し、Ｍ行Ｎ列の多結晶シ
リコン層８４１を形成することができる。そして、行方向にＮ列分の距離だけ移動させて
レーザ光を照射し、さらにＭ行Ｎ列の多結晶シリコン層８４１を形成することで、Ｍ行２
Ｎ列の多結晶シリコン層８４１を形成することができる。当該工程を繰り返し行うことで
所望の領域に複数の多結晶シリコン層８４１を形成することができる。また、折り返して
レーザ照射工程を行う場合は、行方向にＮ列分の距離だけ移動させてレーザ照射を行い、
さらに列方向にＭ行分の距離の移動とレーザ光の照射を繰り返せばよい。
なお、レーザ光の発振周波数とステージ８１５の移動速度を適切に調整すれば、ステージ
８１５を一方向に移動させながらレーザ照射を行う方法でも、画素ピッチで多結晶シリコ
ン層を形成することができる。
レーザビーム８２７のサイズは、例えば、一つのトランジスタの半導体層全体が含まれる
程度の面積とすることができる。または、一つのトランジスタのチャネル領域全体が含ま
れる程度の面積とすることができる。または、一つのトランジスタのチャネル領域の一部
が含まれる程度の面積とすることができる。これらは、必要とするトランジスタの電気特
性に応じて使い分ければよい。
なお、一つの画素に複数のトランジスタを有する表示装置を対象とした場合、レーザビー
ム８２７のサイズは、一つの画素内の各トランジスタの半導体層全体が含まれる程度の面
積とすることができる。また、レーザビーム８２７のサイズは、複数の画素が有するトラ
ンジスタの半導体層全体が含まれる程度の面積としてもよい。
また、図２６（Ａ）に示すように、ミラー８２２とマイクロレンズアレイ８２３との間に
マスク８２４を設けてもよい。マスク８２４には、各マイクロレンズに対応した複数の開
口部が設けられる。当該開口部の形状はレーザビーム８２７の形状に反映させることがで
き、図２６（Ａ）のようにマスク８２４が円形の開口部を有する場合は、円形のレーザビ
ーム８２７を得ることができる。また、マスク８２４が矩形の開口部を有する場合は、矩
形のレーザビーム８２７を得ることができる。マスク８２４は、例えば、トランジスタの
チャネル領域のみを結晶化させたい場合などに有効である。なお、マスク８２４は、図２
６（Ｂ）に示すように光学系ユニット８２１とミラー８２２との間に設けてもよい。
図２５（Ｂ）は、上記に示した局所的なレーザ照射の工程に用いることのできるレーザ結
晶化装置の主要な構成を説明する斜視図である。レーザ結晶化装置は、Ｘ－Ｙステージの
構成要素である移動機構８１２、移動機構８１３及びステージ８１５を有する。また、レ
ーザビーム８２７を成形するためのレーザ発振器８２０、光学系ユニット８２１、ミラー
８２２、マイクロレンズアレイ８２３を有する。
移動機構８１２及び移動機構８１３は、水平方向に往復直線運動をする機能を備える。移
動機構８１２及び移動機構８１３に動力を与える機構としては、例えば、モータで駆動す
るボールネジ機構８１６などを用いることができる。移動機構８１２及び移動機構８１３
のそれぞれの移動方向は垂直に交わるため、移動機構８１３に固定されるステージ８１５
はＸ方向及びＹ方向に自在に移動させることができる。
ステージ８１５は真空吸着機構などの固定機構を有し、基板８３０などを固定することが
できる。また、ステージ８１５は、必要に応じて加熱機構を有していてもよい。なお、図
示はしていないが、ステージ８１５はプッシャーピン及びその上下機構を有し、基板８３
０などを搬出入する際は、基板８３０などを上下に移動させることができる。
レーザ発振器８２０は、処理の目的に適した波長及び強度の光が出力できればよく、パル
スレーザが好ましいがＣＷレーザであってもよい。代表的には、波長３５１～３５３ｎｍ
（ＸｅＦ）、３０８ｎｍ（ＸｅＣｌ）などの紫外光を照射できるエキシマレーザを用いる
ことができる。または、固体レーザ（ＹＡＧレーザ、ファイバーレーザなど）の二倍波（
５１５ｎｍ、５３２ｎｍなど）または三倍波（３４３ｎｍ、３５５ｎｍなど）を用いても
よい。また、レーザ発振器８２０は複数であってもよい。
光学系ユニット８２１は、例えば、ミラー、ビームエクスパンダ、ビームホモジナイザ等
を有し、レーザ発振器８２０から出力されるレーザ光８２５のエネルギーの面内分布を均
一化させつつ伸張させることができる。
ミラー８２２には、例えば、誘電体多層膜ミラーを用いることができ、レーザ光の入射角
が略４５°となるように設置する。マイクロレンズアレイ８２３には、例えば、石英板の
上面または上下面に複数の凸レンズが設けられたような形状とすることができる。
以上のレーザ結晶化装置を用いることにより、結晶性のばらつきの少ない多結晶シリコン
層を形成することができる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の電子機器について、図２７を用いて説明する。
本実施の形態の電子機器は、表示部に本発明の一態様の表示装置を有する。したがって、
高い解像度が実現された電子機器である。また高い解像度と、大きな画面が両立された電
子機器とすることができる。
本実施の形態の電子機器の表示部には、例えばフルハイビジョン、４Ｋ２Ｋ、８Ｋ４Ｋ、
１６Ｋ８Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。また、表
示部の画面サイズとしては、対角２０インチ以上、対角３０インチ以上、対角５０インチ
以上、対角６０インチ以上、または対角７０インチ以上とすることができる。
電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパー
ソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａ
ｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機などの比較的大きな画
面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレ
ーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
本実施の形態の電子機器は、家屋もしくはビルの内壁もしくは外壁、または、自動車の内
装もしくは外装の曲面に沿って組み込むことができる。
本実施の形態の電子機器は、アンテナを有していてもよい。アンテナで信号を受信するこ
とで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び
二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本実施の形態の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、
距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放
射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有し
ていてもよい。
本実施の形態の電子機器は、様々な機能を有することができる。例えば、様々な情報（静
止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダ
ー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する
機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能
等を有することができる。
図２７（Ａ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１
０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１
０１を支持した構成を示している。
表示部７０００に、本発明の一態様の表示装置を適用することができる。
図２７（Ａ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイ
ッチや、別体のリモコン操作機７１１１により行うことができる。または、表示部７００
０にタッチセンサを備えていてもよく、指等で表示部７０００に触れることで操作しても
よい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示
する表示部を有していてもよい。リモコン操作機７１１１が備える操作キーまたはタッチ
パネルにより、チャンネル及び音量の操作を行うことができ、表示部７０００に表示され
る映像を操作することができる。
なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とする。受信機
により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無
線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双
方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能であ
る。
図２７（Ｂ）に、ノート型パーソナルコンピュータの一例を示す。ノート型パーソナルコ
ンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７
２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込
まれている。
表示部７０００に、本発明の一態様の表示装置を適用することができる。
図２７（Ｃ）、（Ｄ）に、デジタルサイネージの一例を示す。
図２７（Ｃ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、及
びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、また
は操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができ
る。
図２７（Ｄ）は円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である
。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７０００
を有する。
図２７（Ｃ）、（Ｄ）において、表示部７０００に、本発明の一態様の表示装置を適用す
ることができる。
表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表示
部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることがで
きる。
表示部７０００にタッチパネルを適用することで、表示部７０００に画像または動画を表
示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報も
しくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作により
ユーザビリティを高めることができる。
また、図２７（Ｃ）、（Ｄ）に示すように、デジタルサイネージ７３００またはデジタル
サイネージ７４００は、ユーザが所持するスマートフォン等の情報端末機７３１１または
情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７
０００に表示される広告の情報を、情報端末機７３１１または情報端末機７４１１の画面
に表示させることができる。また、情報端末機７３１１または情報端末機７４１１を操作
することで、表示部７０００の表示を切り替えることができる。
また、デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機７
３１１または情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行
させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむ
ことができる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、本発明の一態様のテレビジョン装置について、図２８を用いて説明す
る。
図２８（Ａ）に、テレビジョン装置６００のブロック図を示す。
なお、本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロ
ックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けるこ
とが難しく、一つの構成要素が複数の機能に係わることもあり得る。
テレビジョン装置６００は、制御部６０１、記憶部６０２、通信制御部６０３、画像処理
回路６０４、デコーダ回路６０５、映像信号受信部６０６、タイミングコントローラ６０
７、ソースドライバ６０８、ゲートドライバ６０９、表示パネル６２０等を有する。
実施の形態１で例示した表示装置は、図２８（Ａ）における表示パネル６２０に適用する
ことができる。これにより、大型かつ高解像度であって、高い表示品位を有するテレビジ
ョン装置６００を実現できる。
制御部６０１は、例えば中央演算装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ
Ｕｎｉｔ）として機能することができる。例えば制御部６０１は、システムバス６３０
を介して記憶部６０２、通信制御部６０３、画像処理回路６０４、デコーダ回路６０５、
及び映像信号受信部６０６等のコンポーネントを制御する機能を有する。
制御部６０１と各コンポーネントとは、システムバス６３０を介して信号の伝達が行われ
る。また制御部６０１は、システムバス６３０を介して接続された各コンポーネントから
入力される信号を処理する機能、各コンポーネントへ出力する信号を生成する機能等を有
し、これによりシステムバス６３０に接続された各コンポーネントを統括的に制御するこ
とができる。
記憶部６０２は、制御部６０１及び画像処理回路６０４がアクセス可能なレジスタ、キャ
ッシュメモリ、メインメモリ、二次メモリなどとして機能する。
二次メモリとして用いることのできる記憶装置としては、例えば書き換え可能な不揮発性
の記憶素子が適用された記憶装置を用いることができる。例えば、フラッシュメモリ、Ｍ
ＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒ
ｙ）、ＰＲＡＭ（Ｐｈａｓｅ ｃｈａｎｇｅ ＲＡＭ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖ
ｅ ＲＡＭ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）などを用いることが
できる。
また、レジスタ、キャッシュメモリ、メインメモリなどの一時メモリとして用いることの
できる記憶装置としては、ＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）や、ＳＲＡＭ（Ｓｔａｔ
ｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の揮発性の記憶素子を用いてもよ
い。
例えば、メインメモリに設けられるＲＡＭとしては、例えばＤＲＡＭが用いられ、制御部
６０１の作業空間として仮想的にメモリ空間が割り当てられ利用される。記憶部６０２に
格納されたオペレーティングシステム、アプリケーションプログラム、プログラムモジュ
ール、プログラムデータ等は、実行のためにＲＡＭにロードされる。ＲＡＭにロードされ
たこれらのデータやプログラム、プログラムモジュールは、制御部６０１に直接アクセス
され、操作される。
一方、ＲＯＭには書き換えを必要としないＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ／Ｏｕｔｐ
ｕｔ Ｓｙｓｔｅｍ）やファームウェア等を格納することができる。ＲＯＭとしては、マ
スクＲＯＭや、ＯＴＰＲＯＭ（Ｏｎｅ Ｔｉｍｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ
Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌ
ｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等を用いることができる。ＥＰＲＯＭとしては
、紫外線照射により記憶データの消去を可能とするＵＶ－ＥＰＲＯＭ（Ｕｌｔｒａ－Ｖｉ
ｏｌｅｔ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍ
ｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａ
ｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリなどが挙げられ
る。
また、記憶部６０２の他に、取り外し可能な記憶装置を接続可能な構成としてもよい。例
えばストレージデバイスとして機能するハードディスクドライブ（Ｈａｒｄ Ｄｉｓｋ
Ｄｒｉｖｅ：ＨＤＤ）やソリッドステートドライブ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖ
ｅ：ＳＳＤ）などの記録メディアドライブ、フラッシュメモリ、ブルーレイディスク、Ｄ
ＶＤなどの記録媒体と接続する端子を有することが好ましい。これにより、映像を記録す
ることができる。
通信制御部６０３は、コンピュータネットワークを介して行われる通信を制御する機能を
有する。例えば、制御部６０１からの命令に応じてコンピュータネットワークに接続する
ための制御信号を制御し、当該信号をコンピュータネットワークに発信する。これによっ
て、Ｗｏｒｌｄ Ｗｉｄｅ Ｗｅｂ（ＷＷＷ）の基盤であるインターネット、イントラネ
ット、エクストラネット、ＰＡＮ（Ｐｅｒｓｏｎａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、Ｌ
ＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＣＡＮ（Ｃａｍｐｕｓ Ａｒｅａ Ｎ
ｅｔｗｏｒｋ）、ＭＡＮ（Ｍｅｔｒｏｐｏｌｉｔａｎ Ａｒｅａ Ｎｅｔｗｏｒｋ）、Ｗ
ＡＮ（Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＧＡＮ（Ｇｌｏｂａｌ Ａｒｅａ Ｎｅ
ｔｗｏｒｋ）等のコンピュータネットワークに接続し、通信を行うことができる。
また、通信制御部６０３は、Ｗｉ－Ｆｉ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標
）、ＺｉｇＢｅｅ（登録商標）等の通信規格を用いてコンピュータネットワークまたは他
の電子機器と通信する機能を有していてもよい。
通信制御部６０３は、無線により通信する機能を有していてもよい。例えばアンテナと高
周波回路（ＲＦ回路）を設け、ＲＦ信号の送受信を行えばよい。高周波回路は、各国法制
により定められた周波数帯域の電磁信号と電気信号とを相互に変換し、当該電磁信号を用
いて無線で他の通信機器との間で通信を行うための回路である。実用的な周波数帯域とし
て数１０ｋＨｚ～数１０ＧＨｚが一般に用いられている。アンテナと接続される高周波回
路には、複数の周波数帯域に対応した高周波回路部を有し、高周波回路部は、増幅器（ア
ンプ）、ミキサ、フィルタ、ＤＳＰ、ＲＦトランシーバ等を有する構成とすることができ
る。
映像信号受信部６０６は、例えばアンテナ、復調回路、及びＡ－Ｄ変換回路（アナログ－
デジタル変換回路）等を有する。復調回路は、アンテナから入力した信号を復調する機能
を有する。またＡ－Ｄ変換回路は、復調されたアナログ信号をデジタル信号に変換する機
能を有する。映像信号受信部６０６で処理された信号は、デコーダ回路６０５に送られる
。
デコーダ回路６０５は、映像信号受信部６０６から入力されるデジタル信号に含まれる映
像データを、送信される放送規格の仕様に従ってデコードし、画像処理回路に送信する信
号を生成する機能を有する。例えば８Ｋ放送における放送規格としては、Ｈ．２６５ ｜
ＭＰＥＧ－Ｈ Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｖｉｄｅｏ Ｃｏｄｉｎｇ（略称：
ＨＥＶＣ）などがある。
映像信号受信部６０６が有するアンテナにより受信できる放送電波としては、地上波、ま
たは衛星から送信される電波などが挙げられる。またアンテナにより受信できる放送電波
として、アナログ放送、デジタル放送などがあり、また映像及び音声、または音声のみの
放送などがある。例えばＵＨＦ帯（約３００ＭＨｚ～３ＧＨｚ）またはＶＨＦ帯（３０Ｍ
Ｈｚ～３００ＭＨｚ）のうちの特定の周波数帯域で送信される放送電波を受信することが
できる。また例えば、複数の周波数帯域で受信した複数のデータを用いることで、転送レ
ートを高くすることができ、より多くの情報を得ることができる。これによりフルハイビ
ジョンを超える解像度を有する映像を、表示パネル６２０に表示させることができる。例
えば、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、またはそれ以上の解像度を有する映像を表示さ
せることができる。
また、映像信号受信部６０６及びデコーダ回路６０５は、コンピュータネットワークを介
したデータ伝送技術により送信された放送のデータを用いて、画像処理回路６０４に送信
する信号を生成する構成としてもよい。このとき、受信する信号がデジタル信号の場合に
は、映像信号受信部６０６は復調回路及びＡ－Ｄ変換回路等を有していなくてもよい。
画像処理回路６０４は、デコーダ回路６０５から入力される映像信号に基づいて、タイミ
ングコントローラ６０７に出力する映像信号を生成する機能を有する。
タイミングコントローラ６０７は、画像処理回路６０４が処理を施した映像信号等に含ま
れる同期信号を基に、ゲートドライバ６０９及びソースドライバ６０８に出力する信号（
クロック信号、スタートパルス信号などの信号）を生成する機能を有する。また、タイミ
ングコントローラ６０７は、上記信号に加え、ソースドライバ６０８に出力するビデオ信
号を生成する機能を有する。
表示パネル６２０は、複数の画素６２１を有する。各画素６２１は、ゲートドライバ６０
９及びソースドライバ６０８から供給される信号により駆動される。ここでは、画素数が
７６８０×４３２０である、８Ｋ４Ｋ規格に応じた解像度を有する表示パネルの例を示し
ている。なお、表示パネル６２０の解像度はこれに限られず、フルハイビジョン（画素数
１９２０×１０８０）または４Ｋ２Ｋ（画素数３８４０×２１６０）等の規格に応じた解
像度であってもよい。
図２８（Ａ）に示す制御部６０１や画像処理回路６０４としては、例えばプロセッサを有
する構成とすることができる。例えば、制御部６０１は、ＣＰＵとして機能するプロセッ
サを用いることができる。また、画像処理回路６０４として、例えばＤＳＰ（Ｄｉｇｉｔ
ａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓ
ｓｉｎｇ Ｕｎｉｔ）等の他のプロセッサを用いることができる。また制御部６０１や画
像処理回路６０４に、上記プロセッサをＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌ
ｅ Ｇａｔｅ Ａｒｒａｙ）やＦＰＡＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ａｎ
ａｌｏｇ Ａｒｒａｙ）といったＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅ
ｖｉｃｅ）によって実現した構成としてもよい。
プロセッサは、種々のプログラムからの命令を解釈し実行することで、各種のデータ処理
やプログラム制御を行う。プロセッサにより実行しうるプログラムは、プロセッサが有す
るメモリ領域に格納されていてもよいし、別途設けられる記憶装置に格納されていてもよ
い。
また、制御部６０１、記憶部６０２、通信制御部６０３、画像処理回路６０４、デコーダ
回路６０５、及び映像信号受信部６０６、及びタイミングコントローラ６０７のそれぞれ
が有する機能のうち、２つ以上の機能を１つのＩＣチップに集約させ、システムＬＳＩを
構成してもよい。例えば、プロセッサ、デコーダ回路、チューナ回路、Ａ－Ｄ変換回路、
ＤＲＡＭ、及びＳＲＡＭ等を有するシステムＬＳＩとしてもよい。
なお、制御部６０１や、他のコンポーネントが有するＩＣ等に、チャネル形成領域に酸化
物半導体を用い、極めて低いオフ電流が実現されたトランジスタを利用することもできる
。当該トランジスタは、オフ電流が極めて低いため、当該トランジスタを記憶素子として
機能する容量素子に流入した電荷（データ）を保持するためのスイッチとして用いること
で、データの保持期間を長期にわたり確保することができる。この特性を制御部６０１等
のレジスタやキャッシュメモリに用いることで、必要なときだけ制御部６０１を動作させ
、他の場合には直前の処理の情報を当該記憶素子に待避させることにより、ノーマリーオ
フコンピューティングが可能となる。これにより、テレビジョン装置６００の低消費電力
化を図ることができる。
なお、図２８（Ａ）のテレビジョン装置６００の構成は一例であり、全ての構成要素を含
む必要はない。テレビジョン装置６００は、図２８（Ａ）に示す構成要素のうち必要な構
成要素を有していればよい。また、テレビジョン装置６００は、図２８（Ａ）に示す構成
要素以外の構成要素を有していてもよい。
例えば、テレビジョン装置６００は、図２８（Ａ）に示す構成のほか、外部インターフェ
ース、音声出力部、タッチパネルユニット、センサユニット、カメラユニットなどを有し
ていてもよい。例えば外部インターフェースとしては、例えばＵＳＢ（Ｕｎｉｖｅｒｓａ
ｌ Ｓｅｒｉａｌ Ｂｕｓ）端子、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）接
続用端子、電源受給用端子、音声出力用端子、音声入力用端子、映像出力用端子、映像入
力用端子などの外部接続端子、赤外線、可視光、紫外線などを用いた光通信用の送受信機
、筐体に設けられた物理ボタンなどがある。また、例えば音声入出力部としては、サウン
ドコントローラ、マイクロフォン、スピーカなどがある。
以下では、画像処理回路６０４についてより詳細な説明を行う。
画像処理回路６０４は、デコーダ回路６０５から入力される映像信号に基づいて、画像処
理を実行する機能を有することが好ましい。
画像処理としては、例えばノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理
などが挙げられる。色調補正処理や輝度補正処理としては、例えばガンマ補正などがある
。
また、画像処理回路６０４は、解像度のアップコンバートに伴う画素間補間処理や、フレ
ーム周波数のアップコンバートに伴うフレーム間補間処理などの処理を実行する機能を有
していることが好ましい。
例えば、ノイズ除去処理としては、文字などの輪郭の周辺に生じるモスキートノイズ、高
速の動画で生じるブロックノイズ、ちらつきを生じるランダムノイズ、解像度のアップコ
ンバートにより生じるドットノイズなどのさまざまなノイズを除去する。
階調変換処理は、画像の階調を表示パネル６２０の出力特性に対応した階調へ変換する処
理である。例えば階調数を大きくする場合、小さい階調数で入力された画像に対して、各
画素に対応する階調値を補間して割り当てることで、ヒストグラムを平滑化する処理を行
うことができる。また、ダイナミックレンジを広げる、ハイダイナミックレンジ（ＨＤＲ
）処理も、階調変換処理に含まれる。
また、画素間補間処理は、解像度をアップコンバートした際に、本来存在しないデータを
補間する。例えば、目的の画素の周囲の画素を参照し、それらの中間色を表示するように
データを補間する。
また、色調補正処理は、画像の色調を補正する処理である。また輝度補正処理は、画像の
明るさ（輝度コントラスト）を補正する処理である。例えば、テレビジョン装置６００が
設けられる空間の照明の種類や輝度、または色純度などを検知し、それに応じて表示パネ
ル６２０に表示する画像の輝度や色調が最適となるように補正する。または、表示する画
像と、あらかじめ保存してある画像リスト内の様々な場面の画像と、を照合し、最も近い
場面の画像に適した輝度や色調に表示する画像を補正する機能を有していてもよい。
フレーム間補間は、表示する映像のフレーム周波数を増大させる場合に、本来存在しない
フレーム（補間フレーム）の画像を生成する。例えば、ある２枚の画像の差分から２枚の
画像の間に挿入する補間フレームの画像を生成する。または２枚の画像の間に複数枚の補
間フレームの画像を生成することもできる。例えばデコーダ回路６０５から入力される映
像信号のフレーム周波数が６０Ｈｚであったとき、複数枚の補間フレームを生成すること
で、タイミングコントローラ６０７に出力する映像信号のフレーム周波数を、２倍の１２
０Ｈｚ、または４倍の２４０Ｈｚ、または８倍の４８０Ｈｚなどに増大させることができ
る。
また、画像処理回路６０４は、ニューラルネットワークを利用して、画像処理を実行する
機能を有していることが好ましい。図２８（Ａ）では、画像処理回路６０４がニューラル
ネットワーク６１０を有している例を示している。
例えば、ニューラルネットワーク６１０により、例えば映像に含まれる画像データから特
徴抽出を行うことができる。また画像処理回路６０４は、抽出された特徴に応じて最適な
補正方法を選択することや、または補正に用いるパラメータを選択することができる。
または、ニューラルネットワーク６１０自体に画像処理を行う機能を持たせてもよい。す
なわち、画像処理を施す前の画像データをニューラルネットワーク６１０に入力すること
で、画像処理が施された画像データを出力させる構成としてもよい。
また、ニューラルネットワーク６１０に用いる重み係数のデータは、データテーブルとし
て記憶部６０２に格納される。当該重み係数を含むデータテーブルは、例えば通信制御部
６０３により、コンピュータネットワークを介して最新のものに更新することができる。
または、画像処理回路６０４が学習機能を有し、重み係数を含むデータテーブルを更新可
能な構成としてもよい。
図２８（Ｂ）に、画像処理回路６０４が有するニューラルネットワーク６１０の概略図を
示す。
なお、本明細書等においてニューラルネットワークとは、生物の神経回路網を模し、学習
によってニューロンどうしの結合強度を決定し、問題解決能力を持たせるモデル全般を指
す。ニューラルネットワークは入力層、中間層（隠れ層ともいう）、出力層を有する。ニ
ューラルネットワークのうち、２層以上の中間層を有するものをディープニューラルネッ
トワーク（ＤＮＮ）と呼称し、ディープニューラルネットワークによる学習を「ディープ
ラーニング」と呼称する。
また、本明細書等において、ニューラルネットワークについて述べる際に、既にある情報
からニューロンとニューロンの結合強度（重み係数とも言う）を決定することを「学習」
と呼ぶ場合がある。また、本明細書等において、学習によって得られた結合強度を用いて
ニューラルネットワークを構成し、そこから新たな結論を導くことを「推論」と呼ぶ場合
がある。
ニューラルネットワーク６１０は、入力層６１１、１つ以上の中間層６１２、及び出力層
６１３を有する。入力層６１１には入力データが入力される。出力層６１３からは出力デ
ータが出力される。
入力層６１１、中間層６１２、及び出力層６１３は、それぞれニューロン６１５を有する
。ここでニューロン６１５は、積和演算を実現しうる回路素子（積和演算素子）を指す。
図２８（Ｂ）では、２つの層が有する２つのニューロン６１５間におけるデータの入出力
方向を矢印で示している。
それぞれの層における演算処理は、前層が有するニューロン６１５の出力と重み係数との
積和演算により実行される。例えば、入力層６１１の第ｉ番目のニューロンの出力をｘｉ
とし、出力ｘｉと次の中間層６１２の第ｊニューロンとの結合強度（重み係数）をｗｊｉ
とすると、当該中間層の第ｊニューロンの出力はｙｊ＝ｆ（Σｗｊｉ・ｘｉ）である。な
お、ｉ、ｊは１以上の整数とする。ここで、ｆ（ｘ）は活性化関数でシグモイド関数、閾
値関数などを用いることができる。以下同様に、各層のニューロン６１５の出力は、前段
層のニューロン６１５の出力と重み係数の積和演算結果に活性化関数を演算した値となる
。また、層と層との結合は、全てのニューロン同士が結合する全結合としてもよいし、一
部のニューロン同士が結合する部分結合としてもよい。
図２８（Ｂ）では、３つの中間層６１２を有する例を示している。なお、中間層６１２の
数はこれに限られず、１つ以上の中間層を有していればよい。また、１つの中間層６１２
が有するニューロンの数も、仕様に応じて適宜変更すればよい。例えば１つの中間層６１
２が有するニューロン６１５の数は、入力層６１１または出力層６１３が有するニューロ
ン６１５の数よりも多くてもよいし、少なくてもよい。
ニューロン６１５同士の結合強度の指標となる重み係数は、学習によって決定される。学
習は、テレビジョン装置６００が有するプロセッサにより実行してもよいが、専用サーバ
ーやクラウドなどの演算処理能力の優れた計算機で実行することが好ましい。学習により
決定された重み係数は、テーブルとして上記記憶部６０２に格納され、画像処理回路６０
４により読み出されることにより使用される。また、当該テーブルは、必要に応じてコン
ピュータネットワークを介して更新することができる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
１００ 表示装置
１０１ 表示部
１０１ａ～１０１ｄ 領域
１０２ 走査線駆動回路
１０３ 走査線駆動回路
１０８ 分割縞
１１０ 領域
１１０ａ～１１０ｄ 領域
１１１ 基板
１１３ 基板
１１５ 画素
１３０ａ～１３０ｈ 端子群
１３５ａ～１３５ｈ 端子
１５０ａ、１５０ｂ プリント基板
１５１ａ～１５１ｄ タイミングコントローラ
１５２ａ～１５２ｄ 基準電圧生成回路
１６０ａ～１６０ｈ ＩＣ

Claims (1)

  1. 表示部、第１の端子群、第２の端子群、第３の端子群および第４の端子群を有し、
    前記表示部は、複数の画素、複数の第１の走査線、複数の第２の走査線、複数の第１の信号線、複数の第２の信号線、複数の第３の信号線および複数の第４の信号線を有し、
    前記第１の端子群および前記第２の端子群は、前記表示部の上方に設けられ、
    前記第３の端子群および前記第４の端子群は、前記表示部の下方に設けられ、
    前記第１の端子群と前記第２の端子群とは互いに離間して設けられ、
    前記第３の端子群と前記第４の端子群とは互いに離間して設けられ、
    前記第１の端子群は、複数の第１の端子を有し、
    前記第２の端子群は、複数の第２の端子を有し、
    前記第３の端子群は、複数の第３の端子を有し、
    前記第４の端子群は、複数の第４の端子を有し、
    前記複数の第１の走査線および前記複数の第２の走査線は、それぞれ、行方向に配置される前記複数の画素と電気的に接続され、
    前記複数の第１の信号線、前記複数の第２の信号線、前記複数の第３の信号線及び前記複数の第４の信号線は、それぞれ、列方向に配置される前記複数の画素と電気的に接続され、
    前記複数の第１の信号線は、それぞれ、前記複数の第１の端子の１つと電気的に接続され、
    前記複数の第２の信号線は、それぞれ、前記複数の第２の端子の１つと電気的に接続され、
    前記複数の第３の信号線は、それぞれ、前記複数の第３の端子の１つと電気的に接続され、
    前記複数の第４の信号線は、それぞれ、前記複数の第４の端子の１つと電気的に接続され、
    前記表示部は、第１の領域、第２の領域、第３の領域および第４の領域を有し、
    前記第１の領域では、前記複数の第１の走査線と前記複数の第２の走査線のうち、前記複数の第１の走査線が配置され、
    前記第１の領域では、前記複数の第１の信号線、前記複数の第２の信号線、前記第３の信号線および前記複数の第４の信号線のうち、前記複数の第１の信号線と前記複数の第２の信号線が配置され、
    前記第２の領域では、前記複数の第１の走査線と前記複数の第２の走査線のうち、前記複数の第２の走査線が配置され、
    前記第２の領域では、前記複数の第１の信号線、前記複数の第２の信号線、前記第３の信号線および前記複数の第４の信号線のうち、前記複数の第１の信号線と前記複数の第２の信号線が配置され、
    前記第３の領域では、前記複数の第１の走査線と前記複数の第２の走査線のうち、前記複数の第１の走査線が配置され、
    前記第３の領域では、前記複数の第１の信号線、前記複数の第２の信号線、前記第３の信号線および前記複数の第４の信号線のうち、前記複数の第３の信号線と前記複数の第４の信号線が配置され、
    前記第４の領域では、前記複数の第１の走査線と前記複数の第２の走査線のうち、前記複数の第２の走査線が配置され、
    前記第４の領域では、前記複数の第１の信号線、前記複数の第２の信号線、前記第３の信号線および前記複数の第４の信号線のうち、前記複数の第３の信号線と前記複数の第４の信号線が配置される、表示装置。
JP2022065546A 2017-01-31 2022-04-12 表示装置 Withdrawn JP2022105023A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017015379 2017-01-31
JP2017015379 2017-01-31
JP2018012215A JP7058507B2 (ja) 2017-01-31 2018-01-29 表示装置、表示モジュール、及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018012215A Division JP7058507B2 (ja) 2017-01-31 2018-01-29 表示装置、表示モジュール、及び電子機器

Publications (1)

Publication Number Publication Date
JP2022105023A true JP2022105023A (ja) 2022-07-12

Family

ID=62980762

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018012215A Active JP7058507B2 (ja) 2017-01-31 2018-01-29 表示装置、表示モジュール、及び電子機器
JP2022065546A Withdrawn JP2022105023A (ja) 2017-01-31 2022-04-12 表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018012215A Active JP7058507B2 (ja) 2017-01-31 2018-01-29 表示装置、表示モジュール、及び電子機器

Country Status (5)

Country Link
US (3) US10608017B2 (ja)
JP (2) JP7058507B2 (ja)
KR (1) KR102561463B1 (ja)
CN (2) CN115755476A (ja)
TW (1) TWI742228B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10575376B2 (en) * 2004-02-25 2020-02-25 Lynk Labs, Inc. AC light emitting diode and AC LED drive methods and apparatus
US10484577B1 (en) * 2017-08-15 2019-11-19 Facebook Technologies, Llc Real-time interleaved multi-scan-out
US11195446B2 (en) * 2017-11-06 2021-12-07 Imax Theatres International Limited Wide color gamut LED pixel with screen-door reduction and high LED selection yield
CN109976562A (zh) * 2017-12-27 2019-07-05 鸿富锦精密工业(武汉)有限公司 触控显示器
CN108320693B (zh) * 2018-02-27 2022-04-19 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、阵列基板及显示装置
CN109273490B (zh) * 2018-08-20 2020-11-24 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法
KR102608951B1 (ko) * 2018-09-06 2023-12-04 삼성전자주식회사 디스플레이 장치 및 디스플레이 장치의 제어방법
US11139562B2 (en) * 2018-09-14 2021-10-05 Innolux Corporation Antenna device
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置
CN109326262B (zh) * 2018-12-03 2021-07-09 惠科股份有限公司 一种显示面板的驱动方法和驱动电路
CN109637418B (zh) * 2019-01-09 2022-08-30 京东方科技集团股份有限公司 一种显示面板及其驱动方法、显示装置
JP2020160244A (ja) * 2019-03-26 2020-10-01 シャープ株式会社 表示装置
TWI749501B (zh) * 2019-04-02 2021-12-11 力領科技股份有限公司 顯示裝置
US11562249B2 (en) 2019-05-01 2023-01-24 International Business Machines Corporation DNN training with asymmetric RPU devices
TWI733465B (zh) * 2019-08-20 2021-07-11 友達光電股份有限公司 顯示面板
US20210263366A1 (en) * 2019-09-11 2021-08-26 Sitronix Technology Corp. Display Panel Driving Chip, Display Panel Driving Structure and Display Device Thereof
CN110716355B (zh) * 2019-10-23 2022-05-03 厦门天马微电子有限公司 显示面板和显示装置
CN110738968A (zh) * 2019-11-29 2020-01-31 京东方科技集团股份有限公司 覆晶薄膜及显示装置
KR20210087792A (ko) * 2020-01-03 2021-07-13 엘지전자 주식회사 사용자 인증
TWI779445B (zh) * 2020-01-22 2022-10-01 台灣愛司帝科技股份有限公司 顯示模組及其影像顯示器
JP7379194B2 (ja) * 2020-02-05 2023-11-14 ラピスセミコンダクタ株式会社 表示装置及びソースドライバ
KR20220072051A (ko) * 2020-11-24 2022-06-02 삼성디스플레이 주식회사 표시 장치의 제조 장치와 제조 방법
CN113674667A (zh) * 2021-08-09 2021-11-19 Tcl华星光电技术有限公司 显示装置及移动终端
US11538427B1 (en) * 2022-01-07 2022-12-27 Stmicroelectronics S.R.L. High efficiency ghost illumination cancelation in emissive and non-emissive display panels
US11978416B2 (en) * 2022-01-07 2024-05-07 Stmicroelectronics S.R.L. High efficiency ghost illumination cancelation in emissive and non-emissive display panels

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10325962A (ja) * 1997-05-26 1998-12-08 Mitsubishi Electric Corp 液晶表示装置ならびに該装置のゲート線およびソース線の形成方法
JP2005049822A (ja) * 2003-07-11 2005-02-24 Seiko Epson Corp 電気光学装置、及びその駆動方法、並びに電子機器
JP2005070722A (ja) * 2003-08-22 2005-03-17 Ind Technol Res Inst ディスプレイのゲートドライバ装置
JP2005189758A (ja) * 2003-12-26 2005-07-14 Sony Corp 表示デバイス及び投射型表示装置
JP2008216436A (ja) * 2007-03-01 2008-09-18 Ｎｅｃディスプレイソリューションズ株式会社 画像表示装置
JP2010176013A (ja) * 2009-01-30 2010-08-12 Casio Computer Co Ltd ディスプレイ装置
CN103150988A (zh) * 2012-10-24 2013-06-12 友达光电股份有限公司 显示面板及其驱动方法
JP2013178480A (ja) * 2012-02-28 2013-09-09 Samsung Display Co Ltd 表示装置

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100733879B1 (ko) 2000-12-30 2007-07-02 엘지.필립스 엘시디 주식회사 액정표시장치
KR100456151B1 (ko) 2002-04-17 2004-11-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4036210B2 (ja) * 2004-05-24 2008-01-23 セイコーエプソン株式会社 電流供給回路、電流供給装置、電圧供給回路、電圧供給装置、電気光学装置、及び電子機器
US7575959B2 (en) 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TW200641774A (en) 2005-04-28 2006-12-01 Sanyo Electric Co Electroluminescense display device and data line driving circuit
JP2006308860A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP4348318B2 (ja) * 2005-06-07 2009-10-21 シャープ株式会社 階調表示基準電圧発生回路および液晶駆動装置
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP4938685B2 (ja) * 2005-11-30 2012-05-23 シャープ株式会社 表示装置および表示部材の駆動方法
JP4923557B2 (ja) 2005-12-16 2012-04-25 エプソンイメージングデバイス株式会社 表示装置
KR20070077682A (ko) 2006-01-24 2007-07-27 삼성전자주식회사 표시장치
JP2007322747A (ja) 2006-05-31 2007-12-13 Sharp Corp 表示パネル、及び表示装置
KR20080078289A (ko) 2007-02-23 2008-08-27 삼성전자주식회사 표시 장치
JP5116359B2 (ja) 2007-05-17 2013-01-09 株式会社半導体エネルギー研究所 液晶表示装置
KR101433109B1 (ko) 2007-10-16 2014-08-26 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP5199638B2 (ja) * 2007-10-16 2013-05-15 株式会社ジャパンディスプレイイースト 液晶表示装置
JP4655085B2 (ja) 2007-12-21 2011-03-23 ソニー株式会社 表示装置及び電子機器
KR101376044B1 (ko) * 2007-12-28 2014-04-02 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
WO2009148006A1 (ja) 2008-06-05 2009-12-10 シャープ株式会社 表示装置
JP5376723B2 (ja) 2008-06-09 2013-12-25 株式会社半導体エネルギー研究所 液晶表示装置
KR100994479B1 (ko) 2008-06-12 2010-11-15 주식회사 토비스 액정 표시 장치 및 영상 표시 방법
CN104597651B (zh) 2009-05-02 2017-12-05 株式会社半导体能源研究所 显示设备
JP5073712B2 (ja) 2009-06-16 2012-11-14 シャープ株式会社 データ信号線駆動回路、液晶表示装置、および液晶表示装置の駆動方法
KR101319345B1 (ko) * 2009-08-04 2013-10-16 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
CN102479491B (zh) 2010-11-23 2013-09-11 汉王科技股份有限公司 一种双源同屏显示的液晶显示屏及液晶显示装置
WO2012090817A1 (ja) 2010-12-27 2012-07-05 シャープ株式会社 表示装置およびその製造方法
US9097921B2 (en) * 2011-07-15 2015-08-04 Sharp Kabushiki Kaisha Active matrix display device
CN103250202B (zh) * 2011-08-02 2014-08-20 夏普株式会社 显示装置及其驱动方法
JP2013104988A (ja) * 2011-11-14 2013-05-30 Funai Electric Co Ltd 液晶表示装置
US9685131B2 (en) * 2013-03-15 2017-06-20 Sharp Kabushiki Kaisha Active-matrix substrate, method of manufacturing active-matrix substrate, and display panel
JP6196319B2 (ja) 2013-11-05 2017-09-13 シャープ株式会社 表示装置およびその駆動方法
KR102317600B1 (ko) * 2014-07-21 2021-10-27 삼성디스플레이 주식회사 표시 장치
CN106716519B (zh) 2014-09-17 2019-11-01 夏普株式会社 显示装置及其驱动方法
US10228595B2 (en) 2014-11-21 2019-03-12 Sharp Kabushiki Kaisha Display device with layered wiring structure for external connection
CN107004386B (zh) 2014-11-21 2019-10-15 夏普株式会社 显示装置
US9905312B2 (en) 2014-12-03 2018-02-27 Nlt Technologies, Ltd. Shift register circuit, gate driver and display apparatus
KR102275693B1 (ko) * 2014-12-22 2021-07-09 엘지디스플레이 주식회사 선택회로 및 이를 구비한 표시장치
KR102357288B1 (ko) 2015-07-31 2022-02-04 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105185326B (zh) * 2015-08-12 2017-10-17 深圳市华星光电技术有限公司 一种液晶显示面板及其驱动电路
CN105068349A (zh) * 2015-09-16 2015-11-18 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置以及阵列基板的制作方法
CN105390114B (zh) * 2015-12-15 2017-12-22 武汉华星光电技术有限公司 液晶显示装置
JP2016170443A (ja) 2016-06-14 2016-09-23 シャープ株式会社 液晶表示装置、データ線駆動回路、および液晶表示装置の駆動方法
KR102385629B1 (ko) 2017-08-25 2022-04-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판
JP6907992B2 (ja) 2018-04-10 2021-07-21 株式会社デンソー 駆動装置および駆動ユニット

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10325962A (ja) * 1997-05-26 1998-12-08 Mitsubishi Electric Corp 液晶表示装置ならびに該装置のゲート線およびソース線の形成方法
JP2005049822A (ja) * 2003-07-11 2005-02-24 Seiko Epson Corp 電気光学装置、及びその駆動方法、並びに電子機器
JP2005070722A (ja) * 2003-08-22 2005-03-17 Ind Technol Res Inst ディスプレイのゲートドライバ装置
JP2005189758A (ja) * 2003-12-26 2005-07-14 Sony Corp 表示デバイス及び投射型表示装置
JP2008216436A (ja) * 2007-03-01 2008-09-18 Ｎｅｃディスプレイソリューションズ株式会社 画像表示装置
JP2010176013A (ja) * 2009-01-30 2010-08-12 Casio Computer Co Ltd ディスプレイ装置
JP2013178480A (ja) * 2012-02-28 2013-09-09 Samsung Display Co Ltd 表示装置
CN103150988A (zh) * 2012-10-24 2013-06-12 友达光电股份有限公司 显示面板及其驱动方法

Also Published As

Publication number Publication date
US11515340B2 (en) 2022-11-29
CN108375856B (zh) 2022-11-04
TWI742228B (zh) 2021-10-11
KR20180089293A (ko) 2018-08-08
CN115755476A (zh) 2023-03-07
US20210210512A1 (en) 2021-07-08
JP7058507B2 (ja) 2022-04-22
US11329071B2 (en) 2022-05-10
TW201833646A (zh) 2018-09-16
US20200185421A1 (en) 2020-06-11
KR102561463B1 (ko) 2023-08-01
CN108375856A (zh) 2018-08-07
US20180219025A1 (en) 2018-08-02
JP2018124551A (ja) 2018-08-09
US10608017B2 (en) 2020-03-31

Similar Documents

Publication Publication Date Title
JP7058507B2 (ja) 表示装置、表示モジュール、及び電子機器
CN110178170B (zh) 显示装置
KR102578536B1 (ko) 표시 시스템 및 데이터 처리 방법
JP7466745B2 (ja) 表示装置
JP2023009074A (ja) 半導体装置
JP2023129417A (ja) 表示装置
JP2022142796A (ja) 表示装置
JP2022126666A (ja) 表示装置
JPWO2019048966A1 (ja) 表示システム
CN115857237A (zh) 显示装置及电子设备
CN110226219B (zh) 半导体装置以及半导体装置的制造方法
TWI814754B (zh) 顯示裝置及其工作方法
JP2019054028A (ja) 半導体装置、及び表示装置
JP2018163949A (ja) 半導体装置、及び半導体装置の作製方法
JP2018133508A (ja) 半導体装置、及び半導体装置の作製方法
JP2018148051A (ja) 成膜装置、成膜方法、及び半導体装置の作製方法
WO2018178798A1 (ja) 表示装置および表示装置の駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230411

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230522

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20230531