JP4923557B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP4923557B2
JP4923557B2 JP2005364099A JP2005364099A JP4923557B2 JP 4923557 B2 JP4923557 B2 JP 4923557B2 JP 2005364099 A JP2005364099 A JP 2005364099A JP 2005364099 A JP2005364099 A JP 2005364099A JP 4923557 B2 JP4923557 B2 JP 4923557B2
Authority
JP
Japan
Prior art keywords
display
display device
pixel
blue
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005364099A
Other languages
English (en)
Other versions
JP2007164100A5 (ja
JP2007164100A (ja
Inventor
洋史 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2005364099A priority Critical patent/JP4923557B2/ja
Publication of JP2007164100A publication Critical patent/JP2007164100A/ja
Publication of JP2007164100A5 publication Critical patent/JP2007164100A5/ja
Application granted granted Critical
Publication of JP4923557B2 publication Critical patent/JP4923557B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、互いに異なる表示色の複数のドットによって1画素を構成し、この画素をマトリクス状に配置する表示パネル、特にデータラインの配置に関する。
従来より、各種の表示装置が知られており、液晶表示装置は薄型軽量の表示装置として広く普及している。特に、各画素(表示ドット)毎にスイッチングトランジスタを設け、表示を表示ドット毎に制御するアクティブマトリクス型の装置では、高精細な表示が可能である。また、このような表示装置において、フルカラー表示を行う場合には、各表示ドットにR(赤)、G(緑)、B(青)のいずれかのカラーフィルタを設け、3つの表示ドットで1画素を形成する。
一方、パーソナルコンピュータなどにおいて、表示された画像について印刷すると、色合いが異なったものになる。これは、表示装置において表示可能な色の領域と、プリンタにおいて印刷可能な色の表示領域が異なっているからである。
そこで、表示装置において、RGBに加えC(シアン)の表示ドットを追加することが提案されている(特許文献1参照)。これによって、表示装置における表示画像と印刷物の画像の色合いを近づけることができる。
特開2001−306023号公報
ここで、上述のように、4色の表示とした場合、4つの表示ドットを横方向に並べると、1画素が横長になってしまう。そこで、4つの表示ドットを田の字配置した方が表示として好ましいと考えられる。ところが、表示ドットを田の字配列にすると、1画素の表示ドットにデータを同時に書き込もうとすると、ゲートラインから遠い表示ドットにおいてはゲートラインからスイッチングトランジスタのゲートまでの間が1表示ドット分遠くなり配線が長くなってしまうという問題がある。
本発明は、田の字状に配置される4色の表示ドットによって1画素が構成され、この画素をマトリクス状に配置して形成された表示装置において、各表示ドットには、列方向に配置されたデータ線からデータ信号の取り入れを制御する選択トランジスタが配置されており、前記田の字状に配置される1画素分の表示ドットの行方向に沿う間隙に、前記選択トランジスタのオンオフを制御する選択ラインが配置され、前記各表示ドットにおける前記選択トランジスタは、各々前記選択ラインに接続され、前記各表示ドットには、前記選択トランジスタを介し取り入れられたデータ電圧を保持する保持容量が配置されており、前記マトリクス状に配置される前記画素と前記画素との前記行方向に沿う間隙には、前記保持容量の一方の電極に所定の電圧を供給する容量ラインが配置され、前記保持容量を構成する前記一方の電極と他方の電極が、前記表示ドットの前記行方向の中央部分において、前記列方向に延在して配置されているとともに、各表示ドットには、前記選択トランジスタによって取り入れたデータ信号が印加される画素電極がそれぞれ形成されており、この画素電極にVAタイプの液晶を介し、対向する対向電極の前記保持容量に対向する部分に液晶の配向を制御する配向制御手段が形成されていることを特徴とする。
また、前記1画素を構成する表示ドットの列と列の間隙には、2本のデータラインが配置されていることが好適である。
また、前記4色は、青系の色相、赤系の色相、青から黄までの色相の中で選択された2種の色相の4色であることが好適である。
以上説明したように、本発明によれば、1画素を構成する田の字型の表示ドットの中間の間隙に各表示ドットにおける選択トランジスタを制御する選択ラインを配置する。従って、この選択ラインに1画素の選択トランジスタの制御端を接続して効率的な配置が行え、表示装置としての開口率を向上することができる。
以下、本発明の実施形態について、図面に基づいて説明する。
図1は、実施形態の概略構成を示す。データラインDLは列方向の配置されている。C(シアン)およびR(赤)のデータを供給する2本のデータラインDLと、G(緑)およびB(青)のデータを供給する2本のデータラインDLが、表示ドットの間隙に交互に配置されている。
一方、行方向には、1画素を形成する4つの表示ドットの間(列方向の1つおきの表示ドット間)の間隙にゲートライン(選択ライン)GLが配置されている。また、ゲートラインGLが設けられない画素間の間隙には、容量ラインSCが配置されている。
各表示ドットには、ゲートがゲートラインGLに接続されたスイッチングトランジスタ(この例では、nチャネルTFT(薄膜トランジスタ))SWが設けられ、そのスイッチングトランジスタSWの一端(ドレインまたはソース)がデータラインDLに接続されている。このスイッチングトランジスタSWの他端(ソースまたはドレイン)は、保持容量CSの一端(一方の電極)が接続され、その保持容量CSの他端(他方の電極)は、所定の電圧に保持される容量ラインSCに接続されている。
また、スイッチングトランジスタSWの他端には、液晶素子LCの一端が接続されている。この液晶素子の一端は表示ドット毎に設けられている画素電極であり、全画素電極に対向して所定の電圧に保持される対向電極COMが設けられ、その間に液晶が封入されている。
ここで、田の字型の4つの表示ドットが1画素を構成する。図1の例では、4つの表示ドットについて、左上がR、右上がC、左下がG、右下がBを表示するようになっており、各表示ドットのスイッチングトランジスタSWがそれぞれR,C,G,BのデータラインDLにそれぞれ接続されている。そして、1画素を形成する4つの表示ドットのスイッチングトランジスタSWは、全て同じゲートラインGLに接続されている。従って、1つのゲートラインGLをHレベルに設定することで、1行分の画素(2行分の表示ドット)の全てにデータラインDLからのデータ電圧(映像信号)を供給することができる。このため、表示ドットの2行分に対して1本のゲートラインGLが配置され、列方向の表示ドット2行分に対し1本のゲートラインが設けられる。
そして、図1に模式的に示されるように、左上の表示ドットにおいては、スイッチングトランジスタSWは、左下隅に配置されている。従って、ゲートは対応するゲートラインGLに近接し、また一端(ドレインまたはソース)は、接続されるRのデータラインDLに近接している。右上の表示ドットでは右下隅、左下の表示ドットでは右上隅、右下の表示ドットでは左上隅にスイッチングトランジスタSWを配置している。従って、全ての画素において、スイッチングトランジスタSWとゲートラインGL、データラインDLとの接続配線距離を短くすることができ、さらに表示パネルの開口率を上昇することができる。
また、容量ラインSCは、画素(表示ドット)間の間隙に配置され、列方向において上下に隣接する表示ドットの保持容量CSが接続されている。このように、容量ラインSCを表示ドット間の間隙に配置することで、開口率を向上することができる。
なお、どのデータラインDLにどの色のデータ電圧を供給するかは任意であり、4本のデータラインに1色ずつデータ電圧を供給すればよい。
このように、本実施形態によれば、画素の1行分のデータ電圧がデータラインDLに供給されているタイミングで、対応する画素行のゲートラインGLをHレベルに設定することで、接続されているスイッチングトランジスタSWがオンして各データ電圧が該当画素行の表示ドットの保持容量CSに供給され、液晶素子LCにおいてデータ電圧に応じた表示が行われる。これを各画素行について順次繰り返すことで全画素における表示が行われる。
また、データラインDLに沿って保持容量CSを形成することで、ゲートラインGLが配置されていない表示ドットの行間に容量ラインSCを配置することで、非常に効率的な素子配置を行うことができる。
図2には、1表示ドット(図におけるBの表示ドット)における各素子の配置例が示されている。
データラインDLには、半導体層20の一端(図における左端)がコンタクトを介し接続され、この半導体層20はゲートラインGLに沿って右方向(行方向)に伸びる。この半導体層20には、図における上側からゲートラインGLの一部が突出しており、ここがスイッチングトランジスタSWのゲート電極になっている。従って、ゲート電極と、その下方(厚み方向)の半導体層20によってスイッチングトランジスタSWが形成される。なお、この例ではスイッチングトランジスタSWはダブルゲートタイプになっている。半導体層20は、表示ドットの中央部まで伸びここで、図における下方向に向けて曲がり表示ドット中央部分をその下端まで伸びている。そして、表示ドットの下方からは容量ラインSCの一部が中央部分の半導体層20の厚み方向上方には、容量ラインSCの一部が下方から伸びており、ここが保持容量CSを形成する。
そして、半導体層20の図における上側の中央部分を通り過ぎた部分にはコンタクトが設けられ、これに半導体層20が画素電極22に接続されている。なお、画素電極22は、ITOなどの透明電極であり、表示ドットの図における下側の大部分に配置される。
なお、液晶表示装置のスイッチングトランジスタSWが形成されるTFT基板は、通常ガラス基板上にバッファ層が形成され、その上の所定領域に半導体層20が形成される。そして、少なくとも半導体層20上にはゲート絶縁膜が形成される。このゲート絶縁膜上にゲートラインGL、容量ラインSCが形成され、スイッチングトランジスタSWと、保持容量CSが形成される。
次に、これらを覆って、層間絶縁膜が形成され、その上にデータラインDLが形成される。そして、これを覆って平坦化膜が形成され、平坦化膜状に画素電極が形成される。なお、半導体膜20の一端と、データラインDLとは、層間絶縁膜およびゲート絶縁膜を貫通するコンタクトによって接続され、半導体膜20の他端と画素電極22は、平坦化膜、層間絶縁膜、ゲート絶縁膜を貫通するコンタクトによって接続する。通常の場合、画素電極コンタクトは、層間絶縁膜、ゲート絶縁膜についてのコンタクトはデータラインDLのコンタクトと同様のプロセスで形成しておき、その上に平坦化膜を貫通するコンタクトを形成する。
また、図2においては、厚み方向の一番下に位置する半導体層20を破線、ゲート絶縁膜上に位置するゲートラインGL、容量ラインSCを実線、層間絶縁膜上に位置するデータラインDLを一点鎖線、平坦化膜上の画素電極22を二点鎖線で示してある。
図3には、対向電極COMに配向制御手段を設ける例を示してある。液晶LCとして、VAタイプを利用した場合、液晶の配向方位を制御するための配向制御手段を設けることが好適である。図3においては、中央部分を表示ドットの列方向に伸びる配向制御手段30を設けている。この配向制御手段30は、図に示すように対向電極COMに設けた開口による配向制御窓30aまたは畝状(三角柱状)の突起による配向制御突起30bである。このような配向制御手段によって、電圧印加時における電気力線の方向を制御して、液晶の応答速度を改善するとともに、視野角依存性を小さくすることができる。
そして、この配向制御手段の配置平面位置が、保持容量CSの配置位置と重畳されるため、保持容量CSを表示ドットの真ん中を通過するようにしたことによる開口率の減少を少なくすることができる。
また、各表示ドットの表示色はカラーフィルタによって決定され、従ってカラーフィルタの着色領域は4色の着色領域で1画素を構成する。
4色の着色領域は、波長に応じて色相が変化する可視光領域(380−780nm)のうち、青系の色相の着色領域、赤系の色相の着色領域と、青から黄までの色相の中で選択された2種の色相の着色領域からなる。ここで系と用いているが、例えば青系であれば純粋の青の色相に限定されるものでなく、青紫や青緑等を含むものである。赤系の色相であれば、赤に限定されるものでなく橙を含む。また、これら着色領域は単一の着色層で構成されても良いし、複数の異なる色相の着色層を重ねて構成されても良い。また、これら着色領域は色相で述べているが、当該色相は、彩度、明度を適宜変更し、色を設定し得るものである。
具体的な色相の範囲は、例えば次の通りである。
・青系の色相の着色領域は、青紫から青緑であり、より好ましくは藍から青である、
・赤系の色相の着色領域は、橙から赤である、
・青から黄までの色相で選択される一方の着色領域は、青から緑であり、より好ましくは青緑から緑である、
・青から黄までの色相で選択される他方の着色領域は、緑から橙であり、より好ましくは緑から黄である。もしくは緑から黄緑である。
ここで、各着色領域は、同じ色相を用いることはない。例えば、青から黄までの色相で選択される2つの着色領域で緑系の色相を用いる場合は、他方は一方の緑に対して青系もしくは黄緑系の色相を用いる。
これにより、従来のRGBの着色領域よりも広範囲の色再現性を実現することができる。
また、広範囲の色再現性を色相で述べたが、以下に、着色領域を透過する波長で表現する。
・青系の着色領域は、波長のピークが415−500nmにある着色領域、好ましくは、435−485nmにある着色領域である、
・赤系の着色領域は、波長のピークが600nm以上にある着色領域で、好ましくは、605nm以上にある着色領域である、
・青から黄までの色相で選択される一方の着色領域は、波長のピークが485−535nmにある着色領域で、好ましくは、495−520nmにある着色領域である、
・青から黄までの色相で選択される他方の着色領域は、波長のピークが500−590nmにある着色領域、好ましくは510−585nmにある着色領域、もしくは530−565nmにある着色領域である。
次に、x、y色度図で表現する。
・青系の着色領域は、x≦0.151、y≦0.056にある着色領域であり、好ましくは、0.134≦x≦0.151、0.034≦y≦0.056にある着色領域である、・赤系の着色領域は、0.643≦x、y≦0.333にある着色領域であり、好ましくは、0.643≦x≦0.690、0.299≦y≦0.333にある着色領域である、・青から黄までの色相で選択される一方の着色領域は、x≦0.164、0.453≦yにある着色領域であり、好ましくは、0.098≦x≦0.164、0.453≦y≦0.759にある着色領域である、
・青から黄までの色相で選択される他方の着色領域は、0.257≦x、0.606≦yにある着色領域であり、好ましくは、0.257≦x≦0.357、0.606≦y≦0
.670にある着色領域である。
これら4色の着色領域は、サブ画素に透過領域と反射領域を備えた場合、透過領域及び反射領域も上述した範囲で適用することができるものである。
バックライトとして、RGBの光源としてLED、蛍光管、有機ELを用いても良い。または白色光源を用いても良い。なお、白色光源は青の発光体とYAG蛍光体により生成される白色光源でもよい。
RGB光源としては、以下のものが好ましい。
・Bは波長のピークが435nm−485nmにあるもの
・Gは波長のピークが520nm−545nmにあるもの
・Rは波長のピークが610nm−650nmにあるもの
そして、RGB光源の波長によって、上記CFを適切に選定すればより広範囲の色再現性を得ることができる。
また、波長が例えば、450nmと565nmにピークがくるような、複数のピークを持つ光源を用いても良い。
上記4色の着色領域の構成の例として、以下のものがあげられる。
・色相が、赤、青、緑、シアン(青緑)の着色領域
・色相が、赤、青、緑、黄の着色領域
・色相が、赤、青、深緑、黄の着色領域
・色相が、赤、青、エメラルド、黄の着色領域
・色相が、赤、青、深緑、黄緑の着色領域
・色相が、赤、青緑、深緑、黄緑の着色領域
実施形態の概略平面を示す図である。 1表示ドットにおける素子の配置を示す図である。 配向制御手段を説明する図である。
符号の説明
S 保持容量、COM 対向電極、DL データライン、GL ゲートライン、LC 液晶素子、SC 容量ライン、SW スイッチングトランジスタ。

Claims (3)

  1. 田の字状に配置される4色の表示ドットによって1画素が構成され、この画素をマトリクス状に配置して形成された表示装置において、
    各表示ドットには、列方向に配置されたデータ線からデータ信号の取り入れを制御する選択トランジスタが配置されており、
    前記田の字状に配置される1画素分の表示ドットの行方向に沿う間隙に、前記選択トランジスタのオンオフを制御する選択ラインが配置され、
    前記各表示ドットにおける前記選択トランジスタは、各々前記選択ラインに接続され、
    前記各表示ドットには、前記選択トランジスタを介し取り入れられたデータ電圧を保持する保持容量が配置されており、
    前記マトリクス状に配置される前記画素と前記画素との前記行方向に沿う間隙には、前記保持容量の一方の電極に所定の電圧を供給する容量ラインが配置され、
    前記保持容量を構成する前記一方の電極と他方の電極が、前記表示ドットの前記行方向の中央部分において、前記列方向に延在して配置されているとともに、
    各表示ドットには、前記選択トランジスタによって取り入れたデータ信号が印加される画素電極がそれぞれ形成されており、
    この画素電極にVAタイプの液晶を介し、対向する対向電極の前記保持容量に対向する部分に液晶の配向を制御する配向制御手段が形成されていることを特徴とする表示装置。
  2. 請求項1に記載の表示装置において、
    各表示ドットの列間の間隙には、2色分の2本のデータラインが配置されていることを特徴とする表示装置。
  3. 請求項1または2に記載の表示装置において、
    前記4色は、青系の色相、赤系の色相、青から黄までの色相の中で選択された2種の色相の4色であることを特徴とする表示装置。
JP2005364099A 2005-12-16 2005-12-16 表示装置 Expired - Fee Related JP4923557B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005364099A JP4923557B2 (ja) 2005-12-16 2005-12-16 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005364099A JP4923557B2 (ja) 2005-12-16 2005-12-16 表示装置

Publications (3)

Publication Number Publication Date
JP2007164100A JP2007164100A (ja) 2007-06-28
JP2007164100A5 JP2007164100A5 (ja) 2008-12-25
JP4923557B2 true JP4923557B2 (ja) 2012-04-25

Family

ID=38247016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005364099A Expired - Fee Related JP4923557B2 (ja) 2005-12-16 2005-12-16 表示装置

Country Status (1)

Country Link
JP (1) JP4923557B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009092912A (ja) * 2007-10-09 2009-04-30 Hitachi Displays Ltd 液晶表示装置
US8791928B2 (en) * 2007-11-06 2014-07-29 Hannstar Display Corp. Pixel driving method, pixel driving device and liquid crystal display using thereof
US8975638B2 (en) 2010-12-28 2015-03-10 Sharp Kabushiki Kaisha High-performance active matrix substrate with high signal quality
US8334859B2 (en) 2011-03-28 2012-12-18 Au Optronics Corporation Electroluminescent display and method of driving same
US10608017B2 (en) 2017-01-31 2020-03-31 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02296286A (ja) * 1989-05-10 1990-12-06 Nec Corp 液晶表示用基板とその駆動方法
JPH10197894A (ja) * 1996-12-28 1998-07-31 Casio Comput Co Ltd 液晶表示装置及び液晶表示装置の駆動方法
JP2000284317A (ja) * 1999-03-31 2000-10-13 Casio Comput Co Ltd 液晶表示素子
JP2001306023A (ja) * 2000-04-18 2001-11-02 Seiko Epson Corp 画像表示装置
JP3918147B2 (ja) * 2001-06-22 2007-05-23 株式会社日立製作所 液晶表示装置および携帯情報機器
JP3905436B2 (ja) * 2002-07-17 2007-04-18 株式会社アドバンスト・ディスプレイ 液晶表示装置

Also Published As

Publication number Publication date
JP2007164100A (ja) 2007-06-28

Similar Documents

Publication Publication Date Title
JP4480365B2 (ja) 液晶表示装置
JP4003714B2 (ja) 電気光学装置及び電子機器
JP4572854B2 (ja) 液晶装置及び電子機器
US9989823B2 (en) Array substrate and display panel
JP4302172B2 (ja) 表示装置
JP4804466B2 (ja) 表示装置
JP4404072B2 (ja) 液晶パネル
US20090073099A1 (en) Display comprising a plurality of pixels and a device comprising such a display
US8704990B2 (en) Electro-optical display apparatus
JP2006259135A (ja) 表示装置およびカラーフィルタ基板
US10102788B2 (en) Display device having white pixel and driving method therefor
US20110019262A1 (en) Display device
JP4923557B2 (ja) 表示装置
JP2006139058A (ja) 液晶表示装置および電子機器
JP2007139948A (ja) 電気光学装置及び電子機器
JP2007206635A (ja) 液晶表示装置
JP2007206392A (ja) 電気光学装置、電気光学装置の駆動方法、および電子機器
JP2006350281A (ja) 電気光学装置及び電子機器
WO2013080520A1 (ja) 表示装置
JP4952246B2 (ja) 液晶表示装置
JP4930529B2 (ja) 表示装置
JP2007133059A (ja) 電気光学装置及びその製造方法並びに電子機器
US20050007522A1 (en) Liquid crystal display device
US9477020B2 (en) Display apparatus
JP2007147802A (ja) 表示装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4923557

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees