KR940005239B1 - 칼라 액정 표시장치의 디스플레이 제어 시스템 - Google Patents

칼라 액정 표시장치의 디스플레이 제어 시스템 Download PDF

Info

Publication number
KR940005239B1
KR940005239B1 KR1019910007338A KR910007338A KR940005239B1 KR 940005239 B1 KR940005239 B1 KR 940005239B1 KR 1019910007338 A KR1019910007338 A KR 1019910007338A KR 910007338 A KR910007338 A KR 910007338A KR 940005239 B1 KR940005239 B1 KR 940005239B1
Authority
KR
South Korea
Prior art keywords
display
scanning
signal
vertical
flat panel
Prior art date
Application number
KR1019910007338A
Other languages
English (en)
Inventor
히로키 젠다
하지메 시마모토
Original Assignee
가부시기가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2117350A external-priority patent/JPH0413180A/ja
Priority claimed from JP2142007A external-priority patent/JPH0434591A/ja
Application filed by 가부시기가이샤 도시바, 아오이 죠이치 filed Critical 가부시기가이샤 도시바
Application granted granted Critical
Publication of KR940005239B1 publication Critical patent/KR940005239B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G06F3/1475—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels with conversion of CRT control signals to flat panel control signals, e.g. adapting the palette memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0442—Handling or displaying different aspect ratios, or changing the aspect ratio
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0464—Positioning
    • G09G2340/0471—Vertical positioning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0464—Positioning
    • G09G2340/0485—Centering horizontally or vertically
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

내용 없음.

Description

칼라 액정 표시장치의 디스플레이 제어 시스템
제1도는 종래 LCD의 회로도.
제2a도 내지 제4d도는 640×480도트의 디스플레이 해상도에 있어서 수직 및 수평방향의 신호에 대한 타이밍도로서, 제2a도 및 제2B도는 CRT 디스플레이의 수평방향 타이밍도, 제3a도 내지 제3C도는 CRT 표시장치의 수직방향 타이밍도, 제4a도 내지 제4d도는 LCD의 타이밍도.
제5도는 본 발명에 따른 디스플레이 제어 시스템 블록도.
제6도는 제5f도의 LCD 내부장치의 블록도.
제7a도 내지 제7g도는 제6도 장치의 동작을 설명하기 위한 타이밍도로서, 제7A도는 수직동기신호, 제7b도는 수평동기신호, 제7c도는 디스플레이 라인 데이터, 제7d도는 X 드라이버 출력(래치 데이터), 제7e도는 스캐닝 데이터(SD), 제7f도는 카운터 출력, 제7g도는 Y 드라이버 출력을 나타낸 도면.
제8a도 내지 제8c도는 각각 제6도의 장치에서 다른 디스플레이 해상도를 가진 라인 스캔 동작을 설명하기 위한 것으로 제8a도는 350라인 모드에서의 라인 스캔 동작을, 제8b도는 400라인 모드에서의 라인 스캔 동작을, 제8c도는 480라인 모드에서의 라인 스캔 동작을 설명하기 위한 도면.
제9a도 내지 제9c도는 각각 다른 디스플레이 해상도를 갖는 표시 및 비표시 영역을 나타내는 것으로, 제9a도는 640×480도트의 경우, 제9b도는 640×400도트의 경우, 제9c도는 640×350도트의 경우를 나타낸 도면.
제10도는 제9a도 내지 제9c도에 도시된 각각의 디스플레이 모드에서 각 신호의 설정 기간을 나타낸 도면.
제11a도 내지 제11h도는 제10도의 신호 t1∼t11의 타이밍도.
제12도는 본 빌명의 다른 실시예에 따른 LCD 내부장치의 블록도.
제13도는 제12도의 Y 드라이버 타이밍 발생기의 내부장치의 블록도.
제14a도 내지 제14g도는 제13도의 Y 드라이버 타이밍 발생기에서 사용하는 신호의 타이밍도로서, 제14a도는 수평동기신호, 제14b도는 수직동기신호, 제14c도는 이네이블신호, 제14d도는 F/F43의 출력신호, 제14e도는 수직변위클록신호, 제14f도는 F/F 47의 출력신호, 제14g도는 스캐닝 데이터를 나타낸 도면.
제15도는 Y 드라이버 타이밍 발생기에 설비된 수직변위클록(VSC1) 발생기의 블록도.
제16a도 내지 제16m도는 640×400도트 디스플레이 동작에서 수직방향 표시주기 및 비표시주기를 나타내는 타이밍도.
제17a도 내지 제17d도 및 제18a도 내지 제18h도는 제15도의 각 성분에서의 신호의 타이밍 챠트.
제19도는 제12도의 Y 드라이버의 내부 회로장치의 블록도.
제20도는 제12도의 Y 드라이버의 스캐닝 데이터 발생기의 블록도.
제21a도 내지 제21p도는 제2실시예에 따른 640×400도트의 디스플레이 해상도인 경우에 각각의 라인 스캐닝 타이밍을 나타내는 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
11 : CRT 제어기 13 : 클록모듈
15 : 드라이버 17 : 액정표시장치(LCD)
19 : 음극선관 21 : 표시데이터
25 : 카운터 27 : 레지스터
29 : 비교기 31 : Y 드라이버
33 : X 드라이버 35 : LCD 패널
본 발명은 음극선관(CRT) 제어기의 CRT 디스플레이 타이밍시에 액정표시장치 (LCD)와 같은 평판형 패널 디스플레이의 디스플레이/드라이브 제어를 수행하는 디스플레이 제어 시스템에 관한 것이다.
종래 시스템에 있어서, CRT 디스플레이의 디스플레이 제어는 수직동기신호 및 수직 블랭킹 주기를 필요로 한다. 이와 대조적으로 LCD의 디스플레이는 CRT 디스플레이 드라이브에서와 같은 긴 수직 블랭킹 주기를 요하지 않는다. 이 때문에, LCD 및 CRT 디스플레이는 디스플레이/드라이브 동작에 대해 다른 디스플레이 타이밍을 갖는다.
따라서, 예를들면 LCD를 구비한 랩톱 퍼스널 컴퓨터가 선택 사양으로써 CRT 디스플레이와 접속가능하게 설계된다면, LCD 디스플레이 드라이브용으로 설계된 디스플레이 타이밍 회로 및 CRT 디스플레이 드라이브용으로 설계된 디스플레이 타이밍 회로를 별도로 준비하여야 한다. 또한, 디스플레이 타이밍 회로를 스위칭하기 위한 회로가 필요하기 때문에 컴퓨터의 구조가 상당히 복잡하다.
더욱이, 디스플레이 라인의 수(수직방향으로 계수한 전체 수평 디스플레이 라인)가 다른 여러 가지 다른 형태의 디스플레이 해상도(예를들면, 640×350도트, 640×400도트, 640×480도트)에 LCD를 사용하면 디스플레이 해상도를 스위칭하기 위한 인터페이스 회로가 필요하다. 따라서, 인터페이스 회로의 구조가 복잡하다.
상기한 종래 기술은 이하 제1도 내지 제4D도를 참조하여 설명한다.
제1도는 종래 LCD의 회로장치를 블록도로 나타낸 것이다. 제1도에 도시된 종래의 장치에서 X 드라이버(1)와 Y드라이버(3)는 여러 가지 형태의 타이밍 신호에 의해 구동 및 제어되고, X 드라이버(1)의 시프트 레지스터에 로드된 디스플레이 데이터는 LCD 패널(5)상에 디스플레이 된다. 상기 타이밍 신호는 1라인 주기에 대응하는 래치펄스(LP)와 1프레임 주기에 대응하는 필드펄스(FP) 및 X 드라이버(1)의 시프트 레지스터에 데이터를 로드하는 변위클록(SCK)을 포함한다. X 드라이버(1)로부터 연장된 신호라인(9) 및 Y 드라이버(3)로부터 연장된 신호라인(7)은 매트릭스 형태로 LCD 패널(5)내에 배열된다.
이러한 구성을 갖는 LCD에 있어서, LCD 패널(5)의 특정라인들은 Y 드라이버(3)에 의해 발생된 변위클록 펄스에 의해 선택되고 신호라인(7)을 통하여 공급되며, 신호라인(9)을 통해 X 드라이버(1)로부터 출력된 데이터는 선택된 화소에 가가 공급되어 데이터를 스트린 상에 디스플레이 한다.
제2A도 내지 제4D도는 640×480도트의 디스플레이 해상도가 설정된 경우에 수직 및 수평방향의 신호에 대한 타이밍 챠트를 도시한 것이다. 제2A도 및 제2B도는 CRT 디스플레이의 수평방향의 타이밍도이다. 제3A도 내지 제3C도는 CRT 디스플레이의 수직방향의 타이밍도이다. 제2A도 및 제2B도에 도시된 수평방향의 타이밍도에 의하면, 제2A도에 도시된 래치펄스(LP)는 제2B도에 도시된 수평비 디스플레이 주기내에 입력된다. 수평방향 타이밍도에 있어서, 제3B도에 도시된 480라인(0 내지 479)이 추출된 후에, 수직방향 비표시주기가 나타난다(제3C도).
제4A도 내지 제4D도는 LCD의 타이밍도를 도시한 것이다. 1프레임의 모든 라인의 디스플레이 데이터는 라인 단위로 X 드라이버(1)로부터 순차적으로 출력된다. 디스플레이 데이터는 신호라인(9)를 통하여 LCD패널(5)에 공급되고, 1프레임이 형성된다(수직방향 표시주기+수직방향 표시주기).
LCD는 구동 동작의 원리를 생각함에 있어서 비표시주기를 요하지 않는다(즉, 표시데이터는 X 드라이버(1)에 래치되고, 특정라인은 Y 드라이버(3)에 의해 선택되며, X 드라이버(1)는 선택된 라인에 대응하는 화소를 통하여 그 데이터를 순차적으로 표시한다). 이 때문에, 종래 LCD의 동작 타이밍은 비표시주기가 최소화되도록 설정이 된다. 즉, LCD의 동작 타이밍은 독립적으로 세트되고 CRT 디스플레이의 동작 타이밍과 다르다. 따라서, 표준 LCD를 구비하고 선택 사양으로서 CRT 디스플레이를 접속할 수 있는 종래의 랩톱 퍼스널 컴퓨터에 있어서, LCD 및 CRT 디스플레이의 디스플레이 타이밍은 독립적으로 발생되고, CRT 디스플레이 제어기에 세트된다. 그러나, 이러한 장치에서는 LCD 및 CRT 디스플레이가 정보를 동시에 디스플레이 할 수 없다.
또한, 시스템이 복수의 디스플레이 해상도를 갖는다면, 다음과 같은 문제가 발생한다. LCD상에 디스플레이되는 프레임의 수직방향에서 수평방향 디스플레이 라인의 총수(수직방향 표시주기+수직방향 비표시주기)가 수직방향으로 LCD상의 디스플레이 도트의 수(LCD의 물리적 해상도)보다 더 적다고 가정한다.(예를 들면 640×400도트 디스플레이는 640×480도트의 디스플레이 해상도를 갖는 LCD를 사용함으로써 수행된다). 이 경우에, 40라인에 각각 대응하는 비표시 영역이 물리적 스크린의 상부 및 하부에 형성되기 때문에, 디스플레이 타이밍 발생회로를 포함한 디스플레이 인터페이스 회로는 상당히 복잡해진다.
또한 복수의 디스플레이 해상도는 일반적으로 디스플레이 동작이 CRT 디스플레이에 의해 행하여진다는 가정하에 시스템에 설정된다. 이 때문에 수직방향 표시주기 및 수직방향 비표시주기는 CRT 디스플레이용으로 설정된다. 따라서 640×480도트 LCD가 다른 해상도(예컨대, 640×400도트)를 갖는 프레임을 디스플레이하도록 사용된다면, 디스플레이 데이터가 제공되지 않는 화소에 대응한 라인들은 구동되지 않을 것이다. 그러나, 라인들이 구동되지 않으면, 그 라인에 대응하는 액정 부분에 부적합한 전압이 인가되어 디스플레이질을 저하시킨다. 이 때문에 종래 시스템에서는, CRT 디스플레이의 각 디스플레이 해상도에 대한 디스플레이 타이밍 신호 및 LCD의 각 디스플레이 해상도에 대한 디스플레이 타이밍 신호가 발생되고 CRT 제어기에 각각 설정된다. 즉, 종래 LCD는 LCD의 최적 디스플레이 타이밍에서 구동된다. 따라서, CRT 디스플레이 및 LCD의 디스플레이 동작이 동시에 이루어질 수 없다.
본 발명의 목적은 CRT 디스플레이의 디스플레이 타이밍을 이용하여 복수의 디스플레이 해상도를 갖는 LCD를 고동할 수 있고 CRT 디스플레이 및 LCD의 디스플레이 동작을 동시에 행할 수 있는 평판형 패널 디스플레이 제어 시스템을 제공하는데에 있다.
본 발명의 제1특징에 따르면, 복수의 디스플레이 모드로부터 선택된 각각의 모드에서 동작할 수 있는 평판형 패널 디스플레이 유닛, 및 선택 사양으로서, 수직 및 수평 동기 신호를 출력하여 CRT 디스플레이 유닛의 디스플레이 타이밍을 제어하는 CRT 제어기를 구비한 음극선관(CRT) 디스플레이 유닛용의 평판형 패널 디스플레이 제어 시스템이 제공되는데, 상기 평판형 패널 디스플레이 유닛은 CRT 제어기에서 출력된 신호에 기초하여 디스플레이 해상도에 대응하고 평판형 패널 디스플레이 유닛은 지정된 디스플레이 해상도를 식별하는 수단과, 식별 수단에 의해 식별된 디스플레이 해상도에 대응하는 스캐닝 개시신호를 발생하고, 그 스캐닝 개시신호를 평판형 패널 디스플레이 유닛에 출력하는 수단과, 스캐닝 개시신호 발생수단으로부터 출력된 스캐닝 개시신호를 평판형 패널 디스플레이의 비표시 영역을 동시에 스캐닝하는 수단을 포함한다.
본 발명의 제2특징에 따르면, 수직 및 수평방향으로 소정수의 디스플레이 도트를 갖는 액정표시장치(LCD)와, 데이터가 LCD상에 표시되어야 하고 수직방향 및 수평방향의 적어도 어느 한 방향에서의 도트수가 대응하는 방향의 LCD의 도트수보다 더 적게 설정될 때 비표시 영역에서 복수의 라인을 동시에 스캐닝하는 수단을 구비한 디스플레이 시스템이 제공된다.
본 발명의 제3특징에 따르면, 복수의 디스플레이 모드로부터 선택된 각각의 모드에서 동작될 수 있는 평판형 패널 디스플레이 유닛 및 선택 사양으로서, 수직 및 수평 동기신호를 출력하여 CRT 디스플레이 유닛의 디스플레이 타이밍 및 평판형 패널 디스플레이 유닛의 디스플레이 타이밍 및 평판형 패널 디스플레이 유닛의 유효 표시주기를 나타내는 신호를 제어하는 CRT 제어기를 구비한 음극선관(CRT) 디스플레이 유닛용의 평판형 패널 디스플레이 제어 시스템이 제공되는데, 상기 평판형 패널 디스플레이 유닛의 유효 표시주기를 나나태는 스캐닝 개시신호를 발생하고 그 스캐닝 개시신호를 평판형 패널 디스플레이 유닛에 출력하는 수단과, 상기 스캐닝 개시신호 발생수단으로부터 출력된 스캐닝 개시신호에 따라 평판형 패널 디스플레이의 비표시 영역을 동시에 스캐닝하는 수단을 포함한다.
본 발명의 제4특징에 따르면, 복수의 디스플레이 모드로부터 선택된 각각의 모드에서 동작할 수 있는 평판형 패널 디스플레이 유닛, 및 선택 사양으로서, 수직 및 수평 동기신호를 출력하여 CRT 디스플레이 유닛의 디스플레이 타이밍을 제어하는 CRT 제어기를 구비한 음극선과(CRT) 디스플레이 유닛용의 평판형 패널 디스플레이 제어 시스템이 제공되는데, 상기 평판형 패널 디스플레이 유닛은 저장된 디스플레이 해상도를 식별하는 수단과, 식별수단에 의해 식별된 디스플레이 해상도에 따라 평판형 패널 디스플레이 유닛의 유효 표시 영역의 1-라인 스캔 주기에 대응하는 주기동안 평판형 패널 디스플레이 유닛의 비표시 영역에 복수의 타이밍을 스캐닝하는 수단을 포함한다.
본 발명의 제5특징에 따르면, 수직 및 수평방향으로 소정수의 디스플레이 도트를 갖는 액정표시장치(LCD)와, 데이터가 LCD상에 표시되어야 하고 수직방향 및 수평방향의 적어도 어느 한 방향에서의 도트수가 대응하는 방향의 LCD의 도트수보다 더 적게 설정될 때 유효 표시 영역에서 1-라인 스캔에 대응하는 주기동안 비표시 영역에 복수의 라인을 동시에 스캐닝하는 수단을 구비한 디스플레이 시스템이 제공된다.
본 발명의 제6특징에 따르면, 복수의 디스플레이 모드로부터 선택된 각각의 모드에서 동작될 수 있는 평판형 패널 디스플레이 유닛, 및 선택 사양으로서, 수직 및 수평 동기신호를 출력하여 CRT 디스플레이 유닛의 디스플레이 타이밍 및 평판형 패널 디스플레이 유닛의 유효 표시주기를 나타내는 신호를 제어하는 CRT 제어기를 구비한 음극선관(CRT) 디스플레이 유닛용의 평판형 패널 디스플레이 제어 시스템이 제공되는데, 상기 평판형 패널 디스플레이 유닛은 CRT 제어기에서 출력된 신호에 기초하여 디스플레이 해상도에 대응하고 평판형 패널 디스플레이 유닛의 유효 표시주기를 나타내는 스캐닝 개시신호를 발생하고 그 스캐닝개시신호를 평판형 패널 디스플레이 유닛에 출력하는 수단고, 상기 스캐닝 개시신호 발생수단으로부터 출력된 스캐닝 개시신호에 따라 유효표시 영역의 1-라인 스캔 주기에 대응하는 주기동안 복수의 타이밍을 평판형 패널 디스플레이의 비표시 영역에 동시에 스캐닝하는 수단을 포함한다.
본 발명에 따르면, 지정된 디스플레이 모드의 디스플레이 해상도가 LCD의 물리적 디스플레이 해상도보다 더 낮을 때, 물리적 스크린상의 상부 및 하부의 비표시 부분은 동시에 스캔된다. 이러한 동작에 의해 복수의 디스플레이 해상도를 갖는 LCD의 디스플레이 동작이 CRT 디스플레이 타이밍에서 행하여질 수 있다. 따라서, 응용 프로그램을 변경하지 않고 CRT 디스플레이 타이밍을 사용함으로써, 및 CRT 디스플레이용으로 설계된 기본 입출력 시스템(BIOS)을 사용함으로써, 전체 수평 디스플레이 라인수가 LCD의 물리적 수직 디스플레이 도트수보다 더 적은 복수의 디스플레이 해상도 모드에서 디스플레이 동작이 행하여 질 수 있다. 또한, LCD가 CRT 디스플레이의 디스플레이 타이밍을 사용하여 구동될 수 있기 때문에 LCD 및 CRT 디스플레이의 표시 동작이 동시에 이루어질 수 있다.
더욱이, 본 발명에 따르면, LCD의 표시 동작이 LCD의 수직 해상도보다 더 낮은 해상도에서 시행될 때에, 유효 표시 영역 이외의 영역에서의 라인 스캔은 유효 표시 영역의 1-라인 스캔에 대응하는 주기동안 2회 시행된다. 이러한 동작에 의해 LCD의 비표시 영역의 스캐닝은 CRT 디스플레이의 디스플레이 타이밍(수직방향 비표시주기)내에서 시행된다. 따라서, LCD의 디스플레이 동작은 수직방향에서의 전체 수평라인(수직방향 비표시주기+수평방향 비표시주기)이 LCD의 물리적 수직 디스플레이 도트수보다 더 적은 여러 가지의 디스플레이 모드에서 CRT 디스플레이의 디스플레이 타이밍을 사용함으로써 시행될 수 있다.
또, CRT 디스플레이용으로 설계된 디스플레이 소프트웨어(BIOS 및 응용 소프트웨어)가 어떠한 수정도 없이 LCD에 적용될 수 있으므로 소프트웨어가 효울적으로 사용될 수 있고 따라서 경제적으로 유익한 장치를 제공한다.
이하, 본 발명의 실시예를 첨부도면을 참조하여 상세히 설명한다.
제5도는 본 발명의 실시예에 따른 디스플레이 제어 시스템의 블록도이다. 제5도를 참조하면, CRT 제어기(11)는 드라이버(15)를 통해 음극선관(CRT, 19) 및 액정표시장치(LCD, 17)로 데이터 신호, 수평동기신호 및 수직동기신호를 포함하는 다양한 형태의 신호들을 제공한다. 클록모듈(13)은 CRT 제어기(11) 및 드라이버(15)를 통해 LCD(17)에 데이터 로드 동작에 대한 변위클록으로써 사용되는 클록신호(CLK)을 제공한다.
또, 디스플레이 데이터의 유효 표시주기를 나타내는 표시주기신호(ENAB)는 드라이버(15)를 통해 CRT제어기(11)로부터 LCD 패널(17)에 제공된다. 이 경우에 있어서, 수직동기신호 및 수평동기신호의 극성(포지티브/네가티브)은 제10도에 도시한 바와같이 디스플레이의 해상도에 따라 변경된다(3가지 형태의 해상도는, 640×480도트, 640×400도트 및 640×350도트가 있는데, 이에 대해서는 제9A 내지 제9C도에 도시되어 있다). 수평 및 수직 동기신호의 극성에 따라 디스플레이 해상도를 결정하는 방법은 본 발명의 양수인과 동일한 양수인에 의해 1989년 5월 23일자로 출원된 "플라즈마 디스플레이 제어 시스템"이란 명칭의 미합중국 특허원 제355,613호에 기재되어 있다.
제6도는 상기 LCD(17)의 내부 구성을 나타내는 블록도이다.
제6도를 참조하면, 표시데이타(21)의 각 도트는 4비트로 구성되어 있다(16개의 등급레벨). 제어기(23)는 게이트 어레이에 의해 구성된다. 이 제어기(23)는 계속적으로 디스플레이 데이터를 수신하여 그것을 등급 데이터(GD)로써 출력한다.
카운터(25)는 수직동기신호에 의해 개시되며(클리어), 카운트 동작을 수행하도록 수평동기신호에 의해 동작된다. 레지스터(27)는 디스플레이 모드에서 설정된 고유값을 유지한다(본원 발명에 있어서는 480라인에 대해서는 33, 400라인에 대해서는 435, 350라인에 대해서는 410이다). 비교기(COM,29)는 레지스터(27)에서 유지된 디스플레이 모드의 고유값을 카운터(25)의 카운트 값과 비교한다. 카운터(25)의 카운트 값이 레지스터(27)에 유지된 디스플레이 모드의 고유값에 도달하는 경우 비교기(29)가 Y 드라이버(31)로 스캔 개시신호(SD)를 출력한다. Y 드라이버(31)는 비교기(29)로부터 발생된 스캔 개시신호(SD)와, 수평동기신호에 의해 제어된 스캔 펄스(SC)를 수신한 후에 LCD 패널(35)의 Y 전극(라인 0 내지 479)을 구동한다(라인주사), X 드라이버(33)는 제어기(23)로부터 등급 데이터(GD)의 출력, 수평동기신호에 의해 제어된 래치펄스(LP) 및 클록모듈(13)로부터 클록신호(CLK)에 의해 제어되는 수평변위클록(HSC)등을 수신한다. 이 X 드라이버(33)는 클록(HSC)에 따라 시프트 레지스터에 배열된 등급 데이터(GD)를 로드하며, 래치펄스(LP)에 따라 래치회로 내에 배열된 640개의 픽셀 데이터를 래치하고, 이어서 LCD 패널(35)의 X 전극을 구동하기 위해 펄스(0 내지 639)를 출력한다. 상기 LCD 패널(35)은 640×480도트의 최대 해상도를 가지며, 16개의 등급 레벨의 표시를 수행한다. 수평 및 수직 동기신호의 극성으로부터 디스플레이의 해상도를 결정하여 내부 클록신호를 발생하는 모드 식별 클록 발생기와, 제5도에 도시한 바와같이 클록(CLK)과 ENAB 신호(t)에 따라 수편변위클록(HSC) 및 래치펄스(LP)를 출력하기 위한 양극 타이밍 발생기와, 모드 식별 클록 발생기로부터의 내부 클록에 대해서는 본 발명의 양수인과 동일한 양수인에 의해 1989년 5월 23일자로 출원된 "플라즈마 디스플레이 제어 시스템"이란 명칭의 미합중국의 특허원 제355,613호에 상세히 기재되어 있다.
제7a도 내지 제7g도는 제6도에 도시한 실시예의 동작을 나타내는 타이밍도이다. 제6도의 실시예에서, 타이밍도는 640×350도트 디스플레이 모드와 관련된다. 640×350도트 디스플레이 모드에서, 디스플레이 모드의 고유값으로 "410"은 한꺼번에 480(0번째 내지 479번째)라인중 0번째 내지 63번째 라인 및 416번째 내지 479번째 라인의 2라인을 동시에 스캔하도록 레지스터(27)에 설정된다. 카운터(25)의 카운트 값이 레지스터(27)에 설정된 디스플레이 모드의 고유값과 일치하는 경우, 스캔 개시신호(SD)가 비교기(29)에 의해 발생되어 Y 드라이버(31)로 제공된다. 카운터(25)는 제7a도에 도시한 수직동기신호에 의해 클리어되며 제7b도에 도시한 수평동기신호에 의해 +1만큼 갱신되도록 제어됨을 주목해야 한다. 레지스터(27)에 설정된 디스플레이 모드의 고유값 410은 지정된 디스플레이 모드(640×350)의 도트에 대응하는 라인의 수(350라인)와, 지정된 디스플레이 모드에서 수직동기신호를 따르는 수직 후부 포치(vertical back porch, 제10도, 제11a도 및 제11b도에 도시한 t3=59H)의 합에 따라 얻어진다.
제8a도 내지 제8c도는 각각의 디스플레이 해상도에 대해 시간축으로 전개한 라인 스캔 동작을 나타내는 도면이다.
제8a도는 640×350도트(350-라인) 스캔을 나타내고, 제8도는 640×400도트 (400라인) 스캔을 나타내며, 제8c도는 640×480도트(480라인) 스캔을 나타낸다. 제8a도에 도시한 350라인 모드에 있어서, 각각이 65라인을 갖는 상부 및 하부 디스플레이 스크린 영역의 디스플레이 라인들은 한번에 둘씩 주시된다. 즉 라인 0 및 라인 415와, 라인 1 및 라인 416이 한번에 주사된다. 제8b도에 도시한 400-라인 모드에 있어서는 각각이 40라인을 갖는 상부 및 하부 디스플레이 스크린 영역의 디스플레이 라인들이 한번에 둘씩 주사된다.
제8a도에서, 640×350도트의 디스플레이 해상도를 가진 CRT 디스플레이의 디스플레이 타이밍시에는 수직동기신호가 출력되고, 수직 후부 포치(t3) 주기가 종료된 후, 즉 59H 주기후에 유효 표시 영역의 표시동작이 개시된다. 즉, 59H+350라인의 주기(H)가 경과될 때 유효 표시 영역의 디스플레이가 완료된다. 따라서, 각각의 디스플레이 해상도 모드에서 수직 후부 포치주기(t3)와 수평 디스플레이 라인의 전체수의 합이 카운터(25)에 의해 카운트될 때 스캔 데이터 신호(SD)가 상기 합에 대응하는 주기가 경과될 때 라인 0의 스캔을 개시하도록 비교기(29)로부터 Y 드라이버(31)에 공급되고, 상기 스크린상의 상기 상부 및 하부 부분에 형성된 비표시 영역이 동시에 스캔된다. 구체적으로 말하면, 제8A도에 도시한 640×350도트의 디스플레이 해상도에서 레지스터(27)내에 "410"은 수직 후부 포치 주기(t3)와, 수직방향으로의 수평라인(350)의 총수의 합보다 1만큼 크다. 이러한 차이는 타이밍을 고려하여 구성한 것으로 제7c도에 도시한 라인 데이터의 제1라인 데이터에 대한 클록에 대응한다. 이러한 이유로 인하여 레지스터(27)내에 실질적으로 "410"이 세트된다.
제8b도는 640×400도트의 디스플레이 해상도에서 수직 후부 포치 주기(t3) 및 수직방향으로의 수평 유효 표시 라인 카운터를 나타낸다. 이 경우에 있어서, 0번째 및 440번째 라인의 동시 스캔은 수직 후부 포치 주기(34H)와 유효 표시 라인 카운트(400(H))의 합에 "1"을 추가함으로써 얻어진 "435"의 주기의 경과후에 개시된다.
제8c도는 상부 및 하부 영역에 어떤 디스플레이 영역도 형성되어 있지 않은 640×480도트의 디스플레이 해상도의 경우를 나타낸다. 따라서 제8c도로부터 알 수 있는 바와같이, 유효 표시 영역의 표시동작은 수직 동기신호가 출력된 후, 즉 "32H"의 주기가 종료된 후 수행된다. 이 경우에 있어서, "32(H)"에 1을 추가하여 얻어진 값"33"이 레지스터(27)내에 세트된다.
제9a도 내지 제9c도 각각은 다른 디스플레이 해상도를 가진 표시 및 비표시 영역을 나타낸다. 제9a도는 640×480도트(480라인) 디스플레이 모드에서의 표시 및 비표시 영역을 나타내며, 제9b도 및 제9c도 각각은 640×400도트(400라인) 모드 및 640×350도트(350라인) 모드 각각에서의 표시 및 비표시 영역을 나타낸다. 제9b도 및 제9c도를 참조하면, 스크린의 상부 및 하부 부분의 각각의 빗금친 부분이 비표시 영역이다.
제10도는 3가지 형태의 디스플레이 모드, 즉 640×480도트, 640×400도트 및 640×350도트 디스클레이 모드에서의 각 신호의 세트 기간을 나타낸다. 제11a도 내지 제11h도는 제10도에 도시한 각각의 신호에 대한 타이밍도이다.
제10도 및 제11a도 내지 제11h도를 참조하면, 참조부호(t1)는 1프레임주기; 참조부호(t2)는 수직동기 주기; 참조부호(t3)는 수직 후부 포치; 참조부호(t4)는 수직방향 표시주기; 참조부호(t5)는 수직 전방 포치; 참조부호(t6)는 수직동기신호가 로우레벨로 설정되는 순간과, 수평동기신호가 하이레벨로 설정되는 순간의 시간 간격; 참조부호(t7)는 1수평 주기; 참조부호(t8)는 수평 동기 주기; 참조부호(t9)는 수평 후부 포치; 참조부호(t10)는 1라인의 표시주기; 참조부호(t11)는 수평 전방 포치; 참조부호(t12)는 데이터 세트업 시간; 참조부호(t13)는 데이터 유지시간; 참조부호(t14)는 이네이블 유지시간(하이레벨로부터 로우레벨로); 참조부호(t15)는 이네이블 세트업 시간(하이레벨로부터 로우레벨로); 참조부호(t16)는 이네이블 유지시간(로우레벨로부터 하이레벨로); 참조부호(t17)는 이네이블 세트업 시간(로우레벨로부터 하이레벨로); 참조부호(t18)는 클록하강시간; 참조부호(t19)는 클록 상승시간; 참조부호(t20)는 클록주기를 나타낸다. 제10도의 괄호안에 있는 "H" 및 "D"는 각각 제11b도 및 제11g도에서의 수평 동기 주기 및 클록 주기를 나타낸다.
이제부터 본 발명의 실시예에 따른 전술한 구성을 갖는 디스플레이 제어 시스템의 동작을 제5도 내지 제11j도를 참조로 하여 설명하도록 하겠다.
CRT 제어기(11)는 CRT 디스플레이(19)의 디스플레이 타이밍시 수직동RL호, 수평동기신호, 디스플레이 데이터 및 이네이블 신호(ENAB) 등을 발생시킨다. 이들 신호들은 드라이버(15)를 통해 LCD(17) 및 CRT 디스플레이(19)에 제공된다. 또한 클록신호(CLK)는 드라이버(15)를 통해 클록모듈(13)로부터 LCD(17)에 제공된다.
LCD(17)는 공급된 신호, 즉 수직동기신호, 수평동기신호 및 데이터에 따라 LCD 패널(35)을 구동/제어한다.
각각의 픽셀이 4비트(16개의 등급 레벨 디스플레이)로 구성되어 있는 디스플레이 데이터는 제어기(23)를 통해 등급 데이터(GD)로써 X 드라이버(33)에 제공된다.
X 드라이버(33)는 제어기(23)로부터 등급 데이터(GD), 수평변위클록(HSC) 및 래치펄스(LP)를 수신한다. 이 X 드라이버(33)는 수평변위클록(HSC)에 응답하여 등급 데이터(GD)의 640개 픽셀 데이터를 래치하여 픽셀 데이터에 대응하는 펄스(0 내지 639)를 LCD 패널(35)에 출력한다.
비교기(24)에 의해 발생된 스캔 개시신호(SD)와 수평동기신호에 의해 제어된 스캔펄스(SC)의 수령시 Y 드라이버(31)가 LCD 패널(35)의 Y전극(라인 0 내지 479)을 구동한다(라인주사). Y 드라이버(31)가 비교기(29)에 의해 발생된 스캔 개시신호(SD)를 수신할 때마다 Y 드라이버(31)가 스캔펄스(SC)에 응답하여 LCD 패널(35)의 1프레임에 대응하는 라인주사(0 내지 479)를 실행한다. Y 드라이버(31)는 시프트 레지스터로 구성되어 있으며, 클록신호로서의 스캔펄스는 통상적으로 각 플립플롭에 제공된다. 지정된 디스플레이 해상도가 LCD 패널(35)의 해상도보다 낮은 경우 스캔 개시신호(SD)는 LCD 패널(35)의 모든 라인(0 내지 479)의 스캔이 완료되기 전에 출력되므로 제8a도 및 제8b도에 도시한 바와 같이 LCD 패널(35)의 상부 및 하부의 비표시 부분에 대해 2라인을 동시 스캔을 실행한다. 비표시 영역은 제9b도 및 제9c도에 빗금친 부분으로 도시한 바와같이 디스플레이 스크린의 상부 및 하부 부분에 형성된다. 그 결과, 지정된 도트수에 대응하는 유효 표시 영역은 LCD 패널 (35)의 스크린 중앙에 형성된다.
이제부터 640×350도트로 디스플레이 해상도가 지정되는 경우에 대한 동작을 제7a도 내지 제7g도와 관련한 타이밍도를 참조로 하여 설명하도록 하겠다.
640×350도트 모드에서, 주사라인의 수는 350이고, 수직 후부 포치(t3)는 59H(59라인에 대응)이다. 350라인에 대응하는 유효 표시주기는 제9a도에 도시한 바와같이 수직동기신호가 출력되고 59H의 주기가 경과 된 후에 개시된다. 따라서, 유효 표시주기 및 수직 후부 주기를 추가함으로써 얻어진 값 "410"이 레지스터(27)에 설정된다. "509"는 유효 표시주기(350라인)와 수직 후부 포치 주기(59H)가 간단히 동시에 추가되는 경우에 얻어진 것이지만 제7c도에 도시한 라인 데이터 중 제1라인 데이터에 대응하는 값이 타이밍을 고려하여 추가된 것이므로 실질적으로 "410"이 레지스터(27)에 설정된다.
카운터(25)는 2H의 폭을 가진 수직동기신호에 의해 클리어되며 수직동기신호에 의해 +1만큼 갱신된다.
카운터(25)가 수직 후부 포치에 대응하는 59H를 카운트할 때 제1라인에 대응하는 640픽셀의 모든 등급 데이터(GD)가 X 드라이버(33)에 배열된 시프트 레지스터에 로드된다. 다음의 1수평 주기(1H)의 타이밍시 등급 데이터(GD)에 대응하는 X 전극을 구동하기 위해 펄스(0 내지 639)가 X 드라이버(33)로부터 LCD 패널(35)에 출력된다.
한편, 비교기(29)에 의해 발생된 각각의 스캔 개시신호(SD)의 수령시 Y 드라이버(31)는 스캔펄스(SC)에 응답하여 LCD 패널(35)의 1프레임에 대응하는 라인(0 내지 479)의 스캔을 실행한다.
지정된 디스플레이 해상도(640×350도트)는 LCD 패널(35)의 해상도(640×480도트)보다 낮다. 따라서, LCD 패널(35)의 라인 주사가 수행되고, 카운터(25)의 카운트 값이 "410"이 되는 경우 카운트 값은 레지스터(27)에 설정된 디스플레이 모드의 고유값 "420"과 일치한다. 그 결과, 스캔 개시신호(SD)는 비교기(29)로부터 Y 드라이버(31)에 제공된다. 640개의 픽셀로 구성된 제1라인의 등급 데이터(GD)에 대응하는 X 전극을 구동하기 위해 펄스(0 내지 639)가 X 드라이버(33)로부터 LCD 패널(35)에 출력되는 경우 스캔 개시신호(SD)의 발생시 Y 드라이버(31) 0번째 내지 64번째 라인을 스캔하고 있게 된다. 따라서, 표시데이터(11)에 따른 유효 표시는 65번째 라인으로부터 개시되며, 640개의 픽셀로 구성된 제1라인의 등급 데이터(GD)는 65번째 라인에 대해 표시된다.
전술한 바와같이, 지정된 디스플레이 모드의 디스플레이 해상도가 LCD 패널(35)의해상도보다 낮은 경우 스캔 개시신호(SD)는 LCD 패널(35)의 모든 라인(0 내지 479)의 스캔이 완료되기 전에 출력되고, 제8A도에 도시한 바와같이 LCD 패널(35)의 상부 및 하부의 비표시 부분의 동시 주사가 수행된다. 그 결과, 지정된 디스플레이 모드(640×350도트)의 라인(350) 수에 대응하는 16개의 등급 레벨의 유효 데이터 표시가 제9C도에 빗금친 부분으로 나타낸 바와같이 LCD 패널(35)의 스크린 중심에서 수행된다. 따라서, 무효 데이터 디스플레이에 의해 65라인에 각각 대응하는 상부 및 하부 비표시 영역을 형성할 수 있다.
640×400도트 디스플레이 모드에서, 레지스터(27)에는 타이밍을 고려하여 디스플레이 라인(400C)의 수 및 수직 후부 포치 주기(34H)의 합에 제1디스플레이 데이터의 1라인에 대응하는 값을 추가함으로써 얻어진 "435"가 설정된다. 후속 동작은 640×350도트 디스플레이 모드에서와 같은 방식으로 수행된다. 한편, 640×350도트 디스플레이 모드에서는 상부 및 하부의 표시 영역이 형성되지 않는다. 따라서, 수직 후부 포치 주기(32H)에 제1디스플레이 데이터의 1라인에 대응하는 값을 추가함으로써 얻어진 값이 레지스터(27)에 설정된다. 후속 동작은 640×350도트 디스플레이 모드에서와 동일한 방식으로 수행된다.
진술한 바와같이, 본 발명의 실시예에 따르면, CRT 디스플레이(19) 및 LCD(17)는 단일의 CRT 제어기를 사용하여 간단하게 구성함으로써 동시에 구동될 수 있다. 또 복수의 디스플레이 모드의 형태(이 경우에 640×350도트 및 640×400도트 모드) 각각에서는 수직방향에서의 전체 수평라인 계수(수직방향 비표시주기+수평방향 비표시주기)가 LCD(17)상의 수직방향에서의 물리적 디스플레이 도트 계수 보다 작게 지지될 수 있다. 한편, CRT 디스플레이용으로서 설계된 디스플레이 소프트웨어(즉, BIOS 또는 응용 소프트웨어)가 어떤 수정없이 LCD(17)용으로 사용될 수 있기 때문에 소프트웨어가 효과적으로 사용될 수 있어서 경제적인 잇점을 제공할 수 있다.
전술한 실시예에서, 지정된 디스플레이 모드에 맞는 타이밍에 대응하는 스캔 개시신호(SD)를 발생하기 위한 회로는 LCD 유닛에 구성되며 카운터(25), 레지스터 및 비교기(29)와 같은 회로 요소로 이루어질 수 있다. 그러나, 본 발명은 상기한 것에 제한되지 않으며, 장치본체의 CPU 기능을 사용하는 다른 하드웨어 구성이 사용될 수도 있다. 전술한 실시예에서는 16개의 등급 레벨에 대한 표시 동작이 예시되었다. 그러나 본 발명은 이것에 제한되지 않으며 16개의 등급 레벨과 다른 등급 레벨의 다른 표시 동작 또는 칼라 디스플레이 패널에 적용될 수 있다.
제12도는 본 발명의 다른 실시예에 따른 LCD(17)의 내부 구성을 나타내는 블록도이다.
제12도의 참조부호들은 제6도의 참조부호들과 동일한 곳을 가르킴을 알 수 있다.
제12도를 참조하면, 디스플레이 데이터(21)의 1도트는 4비트(16개의 등급 레벨)로 구성된다. 제어기(23)는 계속해서 상기 표시데이터(21)를 수신하여 수신된 데이터를 등급 데이터(GD)로써 츨력한다.
X 드라이버 타이밍 발생기(37)는 모든 결정 클록 발생기(39)로부터 출력된 클록(MD)과 함께 클록 및 표시주기신호(ENAB)를 수신하며, 수평변위클록(HSC) 및 래치펄스(LP)등을 발생 및 출력한다. 모든 결정 클록 발생기(39)는 수직 및 수평 동기신호의 포지티브/네가티브 극성으로부터 디스플레이 스크린(제9A도 내지 제9C도)의 디스플레이 해상도를 결정한다. 상기 결정결과에 따라, 모드 결정 클록 발생기(39)가 모드 스위칭 신호(MS)를 출력하고 다양한 형태의 내부클록(MC)를 발생한다. 640×480도트 디스플레이 모드에서, 모드 결정 클록 발생기(39)는 논리 "0"로 설정된 모든 스위칭 신호(MS0, MS1)를 출력한다. 이와 유사하게, 640×400도트 디스플레이 모드에서, 발생기(39)는 각각 논리 "1" 논리 "0"로 설정된 모든 스위칭 신호(MS0, MS1)를 출력한다. 640×350도트 디스플레이 모드에서, 발생기(39)는 각각 논리 "0" 및 논리 "1"로 설정되는 신호(MS0, MS1)를 출력한다.
Y 드라이버 타이밍 발생기(41)는 표시주기신호(ENAB), 클록(CLK), 모드 결정 클록 발생기(39)로부터 출력된 수직 및 수평 동기신호, 및 2비트 모드 수위칭 신호(MD) 등을 수신하고, Y 전극을 구동하기 위해 스캔 데이터(SD) 및 수직변위클록(VSC1)의 수령시 Y 드라이버(31)는 Y 전극을 구동하기 위해 펄스(0 내지 479)를 출력한다.
X 드라이버(33)는 제어기(23)으로부터 출력된 등급 데이터(GD), X 드라이버 타이밍 발생기(37)로부터 출력된 수평변위클록(HSC) 및 래치펄스(LP)를 수신한다. 클록(HSC)에 따라, X 드라이버(33)는 시프트 레지스터에 배열된 등급 데이터(GD)를 판독한다. 래치펄스(LP)에 따라, X 드라이버)는 래치회로에 배열되어 있는 640개의 픽셀 데이터를 래치하고, X 전극을 구동하기 위해 펄스(0 내지 639)를 출력한다.
디스플레이 패널(액정패널, 35)은 640×480도트의 최대 디스플레이 해상도를 가지며 16개의 순서 레벨을 가진 표시 데이터를 갖는다.
제11a도 내지 제11J도는 제12도에 도시한 LCD의 각 구성부분에 제공된 각 신호에 대한 타이밍도이다.
제13도는 드라이버 타이밍 발생기(14)의 내부회로 구성을 나타내는 블록도이다.
제13도를 참조하면, 플립플롭(F/F, 43)은 수직동기신호(VSYNC) 및 표시주기신호(ENAB)에 따라 수직 변위클록(VSC)의 발생 타이밍 신호(51)를 발생한다. AND 게이트(45)는 타이밍 신호(51)와 수평동기신호(HSYNC)에 따라 수직변위클록(VSC)을 발생시킨다. 플립플롭(F/F, 47)은 수직동기신호(VSYNC) 및 표시주기신호(ENAB)에 따라 스캔 데이터(SD)으 발생 타이밍 신호(53)를 발생시킨다. 플립-플롭(F/F, 49)은 (F/F, 47)에 의해 발생된 타이밍 신호(53)와 AND게이트(45)에 의해 발생된 수직변위클록(VSC)에 따라 스캔 데이터(SD)를 발생시킨다. X 드리이버 타이밍 발생기(41)와 동일한 회로 구성을 하고 있기 때문에 설명은 생략하기로 한다.
제14a도 내지 제14g도는 제13도에 도시한 각각의 구성 부품에 대한 신호 타이밍을 나타내는 타이밍도이다.
제15도는 데이터가 LCD의 수직 해상도보다 낮은 해상도로 LCD상에 디스플레이될 때 유효 표시 영역의 1라인 주사에 대응하는 주기동안 유효 표시 영역과 다른 비표시 영역에 대해 복수배의 라인 주사를 행하도록 이네이블되는 회로를 포함하며, Y 드라이버 타이밍 발생기(41)에 배열된 수직변위클록(VSC1)발생기의 구성을 나타내고 있다. 제15도를 참조하면, 디코더(55)는 모드 결정 클록 발생기(39)로부터 출력된 2비트 모드 스위칭 신호(MS0,)(MS1)에 따라 디스플레이 모드를 식별한다(즉 3가지 형태의 디스플레이 해상도중의 하나; 640×480도트, 640×400도트 및 640×350도트).
640×400도트의 디스플레이 모드가 디코더(55)에 의해 식별되는 경우, 2치 동기업(up) 카운터(57)가 수직변위클록(VSC)에 따라 카운트 동작을 수행하게 된다. 카운터(57)에는 초기값으로서 "20"이 설정된다. 카운터(57)가 "20"을 카운트한 후(F/F, 59)에 카운트 종료 신호를 출력한다. 2치 동기업 카운터(61)는 카운터(57)와 동일한 구성을 갖는다. 카운터(61)는 디코더(35)에 의해 64×350 디스플레이 모드 식별시 이네이블되며 수직변위클록(VSC)에 따라 카운트 동작을 수행한다. 카운터(61)에는 초기값 “33”이 설정된다. 이 카운터(61)에는 (F/F,63)에 카운트 종료 신호를 출력한다.
플립플롭(F/F,59,63)은 각각 카운터(57,61)로부터의 출력신호를 하이레벨로 유지한다. 플립플롭(59,63)중의 하나가 하이레벨로 세트되는 경우 OR 게이트(65)가 게이트 오픈 제어신호(101)을 출력한다. 2치 동기업 카운터(67,69)는 카운터 (65,61)와 동일한 구성을 갖는다. 카운터(67,69)는 대응(F/F,59,63)로부터의 하이레벨 출력(Q=1)에 의해 각각 이네이블되므로 수직변위클록(VSC)에 따라 카운트 동작을 수행한다. 카운터(57,69)에는 각각 초기값 “400” 및 “350”이 설정된다.
AND 게이트(71)는 출력신호(101)에 따라 제13도에 도시한 회로에 의해 발생된 수직변위클록(VSC)의 출력 동작을 제어한다.
플립플롭(F/F,73,75,77,79,)의 각각은 클록(CLK)과 동기하여 수평동기신호 (HSYNC)를 변위/출력하는데 사용된다. AND 게이트(81)는 (F/F,75)로부터의 출력 Q와 클록(CLK)의 반전 신호의 AND 곱을 계산하는 역할을 한다. 점선으로 둘러싸인 회로는 플립플롭(73,75,77,79)과 AND 게이트981)를 포함하고 있으며 유효 표시 영역의 1라인 주사에 대응하는 주기동안 무효표시 영역에서 2번 라인주가(2번 선택)를 수행하도록 가상 수직변위클록을 발생시킨다.
AND게이트(83)는 OR 게이트(65)로부터의 출력에 따라 AND 게이트(81)로부터의 출력은 선택적으로 디스에이블한다. OR 게이트(85)는 AND 게이트(71,83)로부터의 출력의 OR 곱을 계산한다.
AND 게이트(87)는 2치 동기업 카운터(67)로부터의 반전출력과 수직동기신호 (VSYNC)의 반전출력과의 AND 곱을 계산하며, 2치 동기업 카운터(67)의 카운트 동작동안(유효 표시 영역에서의 400라인 주사기간동안) 2치 동기업 카운터(57) 및 플립플롭(F/F,59)을 디스에이블한다.
AND 게이트(89)는 2치 동기업 카운터(69)로부터의 반전출력과, 수직동기신호 (VSYNC)의 반전출력의 AND 적을 계산하며 2치 동기업 카운터(69)의 카운트 동작동안(유효 표시 영역에서의 350라인 주사기간 동안) 2치 동기업 카운터(61) 및 플립플롭(F/F, 63)을 디스에이블한다.
제16a도 내지 제16M도는 수직 디스플레이 동안의 라인 주사 타이밍과 640×400도트 디스플레이 모드에서의 비표시주기를 나타내는 타이밍도이다. 제16a도 내지 제16m도에 도시한 바와같이, 640×400도트의 디스플레이 모드에서, 라인 0 내지 라인 39 및 라인 440 내지 라인 479는 비표시주기에 대응하는 반면, 라인 40 내지 라인 439는 표시주기에 대응한다.
제17a도 내지 제17o도 및 제18a도 내지 제18h도는 제15도에 도시한 각각의 구성 부분에 대한 신호 타이밍 및 라인 스캔 타이밍을 나타내는 타이밍도이다.
제18b도는 디코더(55)로부터의 신호출력을 나타내며 640×400도트의 디스플레이 해상도를 나타냄을 주목해야 한다.
제19도는 Y 드라이버(31)의 내부 구성을 나타내는 블록도이다. 제19도에서, 시프트 레지스터는 복수의 플립플롭으로 구성된다. 또 Y 드라이버(31)는 시프트 레지스터에 스캔 데이터(SD, SD1)를 입력하기 위한 게이트(선택기)를 포함한다. 이 실시예에서, 시프트 레지스터는 480개의 플립플롭으로 구성된다. 640×400도트의 디스플레이 해상도가 설정되는 경우 스캔 데이터(SD)는 41번째의 플립플롭에 대한 입력 신호로써 사용되며, 주사데이타(SD1)는 제19도에 도시한 바와같이 441번째의 플립플롭에 대한 입력신호로써 사용된다.
예시는 생략하였지만, 640×350도트의 디스플레이 해상도가 설정되는 경우에는 시프트 레지스터에 입력되는 스캔 데이터(SD, SD1)의 입력위치만이 변경된다.
제20도는 OR 게이트(46)으로부터 출력된 스캔 데이터(SD)와 수직변위클록 (VSC1)을 사용하여 스캔 데이터(SD1)를 발생하는 회로 구성을 나타내고 있다.
제20도에 도시한 바와 같이, 640×400도트의 디스플레이 해상도가 설정되는 경우 카운터(91)에는 카운트 값"400"이 설정된다. 수직클록신호(VSC1)는 카운터 (91)와 플립플롭(93, 95)의 각각의 클록 입력단자에 제공된다. 스캔 데이터 신호 (SD)에 따라, 카운터(91)는 "400"을 계수하고 플립플롭(93) 및 AND 게이트(97)에 출력을 제공한다. 제21f도 및 제21g도에 도시한 바와같이, 카운터(91)로부터의 출력은 스캔 데이터 신호(SD1)가 제1의 수직변위클록신호(VSC1)에 의해 이네이블되고 제3의 클록(VSC1)에 의해 디스에이블 되도록 2개의 플립플롭(93, 95)을 통해 AND 게이트(97)로 출력된다.
제21a도 내지 제21p도는 스캔 데이터(SD) 및 수직변위클록(VSC1)의 타이밍을 고려하여 640×400도트의 디스플레이 모드시에 라인 주사 타이밍을 각각 나타내는 타이밍도이다.
이제부터 제12도 내지 제21p도를 참조하여 본 발명의 다른 실시예에 따른 전술한 구성을 가진 디스플레이 제어 시스템에 대한 동작을 설명하도록 하겠다.
CRT 제어기(11)는 CRT 디스플레이(19)의 타이밍시 수직동기신호(VSYNC), 수평동기신호(HSYNC), 표시데이타(DATA) 및 유효 표시주기를 나타내는 이네이블 신호 (ENAB)4등을 발생시킨다. 이들 신호들은 드라이버(15)를 통해 CRT 디스플레이(19)에 제공된다. 이때에, 수직동기신호 및 수평동기신호의 극성은 제10도에 도시한 바와같이 디스플레이 해상도에 따라 변경된다.
또, 표시데이터 유효 표시주기를 나타내는 표시주기신호(ENAB)는 드라이버 (15)를 통해 CRT 제어기로부터 LCD(17)로 제공된다. 아울러 클록신호(CLK)는 드라이버(15)를 통해 클록모듈(13)로부터 LCD(17)에 제공된다. 상기 LCD(17)는 제공된 신호, 즉 수직동기신호, 수평동기신호, 데이터 및 ENAB에 따라 LCD 패널(35)를 구동 및 제어한다.
각 픽셀이 4비트(16개의 등급 레벨 디스플레이) 구성되는 표시데이터(DATA)는 등급 데이터(GD)로서 제어기(23)를 통해 드라이버(33)에 제공된다.
X 드라이버 타이밍 발생기(37)는 클록(CLK), 표시주기신호(ENAB) 및 모드 결정 클록 발생기(39)로부터의 클록(MD)를 수신하여 수평변위클록(HSC) 및 래치펄스(LP) 등을 발생하고 이들은 X 드라이버(33)에 출력한다.
모드 결정 클록 발생기(39)는 수직동기신호(VSYNC) 및 수평동기신호(HSYNC)의 네가티브 및 포지티브 극성에 따라 디스플레이 스크린의 디스플레이 해상도(제9a도 내지 제9c도)를 결정한다(제10도 참조). 이어서 이 발생기(39)는 모드 스위칭 신호(MS)를 출력한다. 동시에, 발생기(39)는 여러 가지 형태의 내부 클록(MC)을 발생하며 디스플레이 해상도 결정 결과와 함께 수직동기신호(VSYNC) 및 수평동기신호(HSYNC)를 출력한다.
Y 드라이버 타이밍 발생기(41)는 모드 결정 클록 발생기(39)로부터 출력된 수직동기신호(VSYNC), 수평동기신호(HSYNC), 모드 스위칭 신호(MS) 클록(CLK) 및 표시주기신호(ENAB)를 수신한 다음, 디스플레이 패널(35)의 전극을 구동하기 위해 스캔 데이터(SD) 및 수직변위클럭(VSC1)과 같은 신호를 발생시켜 이들을 드라이버(31)에 제공한다.
Y 드라이버 타이밍 발생기(41)로부터 출력되는 스캔 데이터(SD) 및 수직변위클록(VSC1)의 수평시 Y 드라이버(31)는 Y 전극을 구동하기 위해 펄스(0 내지 479)를 출력한다.
X 드라이버(33)는 제어기(23)으로부터 등급 데이터(GD), 수평변위클록(HSC) 및 래치펄스(LP)를 수신한다. 수평변위클록에 따라, X 드라이버(33)는 시프트 레지스터에 배열된 등급 데이터(GD)를 로드한다. 래치펄스(LP)에 따라, X 드라이버(33)는 640개의 픽셀 데이타를 래치하여 펄스(0 내지 639)를 출력한다.
X 드라이버(33)로부터 출력된 펄스에 따라, 디스플레이 패널(35)은 640×480도트/16개의 등급 레벨의 최대 디스플레이 해상도를 가진 표시데이타를 출력한다. 제11a도 내지 제11j도는 LCD에 제공된 각 신호의 타이밍을 나타내는 타이밍도이다 제10도에 도시한 바와같이, 각 신호의 설정기간은 전술한 디스플레이 해상도에 따라 변한다.
제15도는 표시영역에서 동작 타이밍을 억제하지 않고 비표시 영역의 이중선택을 수행하도록 수직변위클록(VSCI)을 발생하는 회로를 도시한다. 이 회로는 LCD상에 표시된 프레임의 디스플레이 해상도가 LCD(17)의 최대 해상도보다 낮을 때 유리하다. 이하에서는 LCD(17)상에 표시된 프레임이 640×400도트의 디스플레이 해상도를 갖는 경우에 대하여 설명하도록 하겠다. 상기 회로는 Y 드라이버 타이밍 발생기(41)내에 포함되어 있음을 주목해야 한다.
640×400도트의 디스플레이 해상도가 설정되는 경우, 모드 스위칭 신호(MS0,MS1)는 각각 논리 "1" 및 논리 "0"로 설정되는 디코더(55)로 입력되므로 640×400도트의 디스플레이 모드를 나타내는 신호를 선택할 수 있다. 디코더(55)로부터 출력된 640×480도트의 디스플레이 모드를 나타내는 신호는 신호 NC(비접속), 즉 어떤 곳에도 접속되지 않는 신호임을 주목해야 한다. 640×400도트의 디스플레이 모드를 나타내는 신호가 개시신호로써 2치 동기업 카운터(초기값=20)에 제공되므로 카운터(57)가 활성화된다. 그 결과 수직변위클록(VSC)은 2치 동기업 카운터 (57)에 대한 클록으로써 작용하며 카운터(57)는 "20"까지 카운트한다.
640×400도트의 디스플레이 모드에서는 640×480도트의 스크린의 상부 및 하부 각각에 어떤 디스플레이 라인도 형성되지 않는다. 카운터(57)에 "20"이 설정되는 이유는 수직변위클록(VSC)의 주파수가 AND 게이트(81)로부터의 신호의 주파수의 1/2이기 때문이다(비표시 영역의 이중 선택동작은 이 실시예로 수행된다). AND 게이트(83)가 제1카운터(57)가 "20"을 카운트할 때까지 액티브 상태를 유지하고 있기 때문에, AND 게이트(81)로부터의 신호는 수직변위클록(VSCI)으로써 출력된다. 카운터(57)가 "20"을 카운트하면 카운터(57)로부터의 출력이 플립플롭(59)에 의해 하이레벨로 유지되고 카운터(67)에 제공된다. 그 결과, 카운터(67)가 400개의 라인을 카운트하기 시작하며, AND 게이트(83)는 AND 게이트(81)로부터의 출력을 막도록 디스에이블된다. 따라서, 수직변위클록(VSC)은 유효 표시 영역에서의 400개의라인에 관하여 신호(VSCI) 로서 출력된다. 카운터(67)가 400개의 라인을 카운트하면 카운터(67)로부터의 출력이 인버터(99) 및 AND 게이트(87)를 통해 카운터(57)에 초기값 "20"을 설정하게 되므로 카운터(57)가 라인 440 내지 479 을 카운트한다. 동시에, 카운터(57)로부터의 출력은 인버터(99) 및 AND 게이트(87)를 통해 플립플롭(59)의 리세트 단자에 제공되며, 플립플롭(59)이 레세트된다. 그 결과, 카운터(67)가 비활성화 상태로 되며 액티브 신호가 OR 게이트(65) 및 인버터(101)를 통해 ANS 게이트(83)에 제공됨으로 AND 게이트(83)를 활성화시킬 수 있다. 또, AND 게이트 (81)로부터의 출력신호는 다시 OR 게이트(85)를 통해 신호(VSC1)로써 출력된다.
각각이 40개의 라인을 가진 상부 및 하부의 비표시 영역에 대한 이중 선택 동작을 수행하도록 하기 위한 수직변위클록신호(VSC1)는 제15도에 점선으로 둘러싸인 회로에 의해 발생된다. 즉, 제17c도에 도시한 바와같이 플립플롭(73)으로부터의 출력은 제17a도에 도시한 수평동기신호(HSYNC)의 선단 에지에 동기하여 상승하며, 하이레벨(논리"1"레벨)로 유지된다. 이어서, 플립플롭(75)으로부터의 출력은 제17d도에 도시한 바와같이 클록신호(CLK, 제17도)의 펄스의 선단 에지에 동기하여 상승하고, 플립플롭(77)으로부터의 출력은 클록신호(제17b도)의 다음 펄스의 선단 에제에 동기하여 상승하다. 플립플롭(79)으로부터의 출력은 플립플롭(75,77)으로부터의 출력의 트레일링(trailing) 에지에 동기하여 로우레벨로 되며 제17F도에 도시한 바와같이 로우레벨로 유지된다. 플립플롭(79)으로부터의 출력이 플립플롭(79)으로부터의 출력이 플립플롭(73, 75, 77)의 리세트 단자에 제공되므로, 플립플롭(73, 75, 77)으로부터의 출력은 제17c도 내지 제17e도에 도시한 바와같이 떨어진다. 또, 클록신호(CLK)는 제 17g도에 도시한 반전 클록신호를 얻도록 인버터(103)에 의해 반전된다. 플립플롭(75)으로부터의 Q출력이 하이레벨로 유지되는 동안 AND 게이트 (81)는 2개의 클록신호를 출력하며 제17h도에 도시한 바와같이 제17g도에 도시한 반전된 클록에 동기하여 AND 게이트(83)에 클록신호를 제공한다. 이러한 상태가 제16a도 내지 제16m도, 제17a도 및 제21a도 내지 제21p도에 타이밍도로 표시되어 있다.
각각의 타이밍도는 Y 방향의 제1라인(0라인) 내지 40번째의 라인, 즉 상부 40라인에 대응하는 39라인이 2번 선택되고, 이어서 41번째 라인(40라인) 내지 440번째 라인(439라인)이 한번 선택되며, 그 다음으로 441번째 라인(440라인) 내지 480번째 라인(479) 라인이 다시 두 번 선택되는 상태를 나타낸다.
이와 같은 방식으로, 제15도에 도시한 회로는 한번 및 2번 선택된 라인에 따라 다른 주기의 타이밍 수직변위클록(VSC1)을 발생 및 출력한다.
플립플롭(59)이 하이레벨("1")로 유지될 때 2치 동기업 카운터(초기값"400")가 선택된다. 동시에, OR 게이트(65)는 하이레벨("1")로 설정되고, AND 게이트(71)는 오픈 제어상태로 선택되지만 AND 게이트(83)는 폐쇄 제어상태로 선택된다.
이러한 동작에 따라, 수직동기신호(VSC)는 2차 동기업 카운터(67)가 "400"을 카운트할 때까지 수직변위클록(VSC1)으로써 선택된다.
2치 동기업 카운터(67)가 "400"의카운트 업 동작을 완료할 때 2치 동기업 카운터(57) 및 플립플롭(59)이 클리어된다.
2치 동기업 카운터(57)는 "20"까지 카운트 동작을 수행한다. 한편, 점선으로 둘러싸인 회로는 OR 게이트(65)로부터의 출력에 의해 선택되며, AND 게이트(83)로부터 출력된 신호는 Y 드라이버(31)에 제공되도록 수직변위클록(VSC1)으로써 선택된다.
수직변위클록신호(VSC1)는 OR 게이트(85)로부터의 출력을 사용함으로써 다음의 2가지 형태의 수직변위클록중 하나로써 설정될 수 있다. 즉 제13도에 도시한 회로에 의해 발생되는 수평동기신호(HSYNC)에 따라 라인 주사에 대한 수직변위클록 (VSC)와, 1수평 주사 주기내에 계속해서 2번 제공되는 제15도에 도시한 회로에 의해 발생된 수직변위클록중 하나로 설정될 수 있다.
제21a도 내지 제21h도는 각 신호들에 대한 타이밍도를 나타낸다. 수직변위클록(VSC1) 및 스캔 데이터(SD, SD1)의 수령시 Y 드라이버(31)는 전술한 표시 및 비표시주기내에서 라인 주사를 수행한다. Y 드라이버(31)의 내부 구성은 제19도에 도시되어 있다. 이 실시예에서, 시프트 레지스터는 480개의 플립플롭으로 구성된다. 640×400도트의 디스플레이 해상도가 설정되면 스캔 데이터(SD)가 41번째의 플립플롭에 대한 입력신호로써 사용되고, 스캔 데이터(SD)는 441번째의 플립플롭에 대한 입력신호로써 사용된다. 640×350도트의 디스플레이 해상도가 설정되면, 시프트 레지스터에 입력되는 단지 스캔 데이터(SD, SD1)의 입력 위치가 변경되며, 전술한 바와 동일한 2번 선택/한번 선택 동작이 제15도에 도시한 회로에 의해 라인 주사를 수행하도록 행하여진다.
전술한 각각의 실시예에서, 스캔 개시신호(SD)를 발생하는 회로는 카운터 (25), 레지스터(25) 및 비교기(29)와 같은 회로 소자로 이루어지며 LCD 유닛에 설치된다. 그러나, 본 발명은 전술한 실시예에 제한되지 않는다. 예컨대, 상기 회로는 장치 본체의 CPU 기능을 사용하는 다른 하드웨어 구성을 통해 구성될 수도 있다. 한편, 전술한 각각의 실시예에서는 16개의 등급 레벨의 표시 동작을 예시하였지만, 본 발명은 이것에 제한되지 않으며 다른 등급 레벨의 표시 동작, 다른 칼라 디스플레이 패널등에도 동일하게 적용될 수 있다.

Claims (19)

  1. 복수개의 디스플레이 모드로부터 선택된 각 모드에서 동작될 수 있는 평판형 디스플레이 유닛 및 선택 사양에 따라 사용할 수 있는 CRT 디스플레이 유닛용 평판형 디스플레이 제어 시스템에 있어서, 상기 CRT 디스플레이 유닛의 디스플레이 타이밍을 제어하기 위해 수직 및 수평 동기신호를 출력하는 CRT 제어기를 구비하는데, 상기 평판형 디스플레이 유니트가 지정된 디스플레이 해상도를 식별하는 수단과; 상기 식별 수단에 의해 식별된 디스플레이 해상도에 대응하는 스캐닝 개시신호를 발생시키고, 이 스캐닝 개시신호를 상기 평판형 디스플레이 유닛으로 출력하는 수단과; 상기 스캐닝 개시신호 발생 수단에서 발생된 스캐닝 개시신호에 따라 상기 평판형 디스플레이 유닛의 비-표시 영역을 동시에 스캐닝하는 수단을 구비하는 것을 특징으로 하는 평판형 디스플레이 제어 시스템.
  2. 제1항에 있어서, 상기 스캐닝 개시신호 발생 수단이 지정된 디스플레이 해상도와 수직한 방향에서 수직동기신호에 잇따르는 후부 포치 주기 및 전체 수평 디스플레이 라인수에 따라 스캐닝 개시신호 발생 수단을 구비하는 것을 특징으로 하는 평판형 디스플레이 제어 시스템.
  3. 제1항에 있어서, 상기 디스플레이 해상도 식별 수단이 상기 CRT 제어기에서의 수평 및 수직 동기 신호 출력의 극성에 따라 표시 해상도 식별 수단을 구비하는 것을 특징으로 하는 평판형 디스플레이 제어 시스템.
  4. 제1항에 있어서, 상기 비-표시 영역을 동시에 스캐닝하는 수단이, 카운트 동작을 상기 CRT 제어기에서의 수직동기신호 출력으로 동기화해 실행하는 카운터 수단과; 카운트 값을 지정된 디스플레이 해상도로 설정하는 수단과; 상기 카운터 수단이 상기 카운트 값을 지정된 디스플레이 해상도로 카운트할 때 스캐닝 개시신호를 출력하는 수단과; LCD의 물리적 디스플레이 해상도에 대해 스캐닝 동작이 완료되기 전에 스캐닝 개시신호를 출력함으로써, 상기 LCD의 상부 및 하부 비-표시 부분을 동시에 스캐닝하는 수단을 구비하는 것을 특징으로 하는 평판형 디스플레이 제어 시스템.
  5. 제1항에 있어서, 상기 비-표시 영역을 동시에 스캐닝하는 수단이, 데이터를 포함하는 타이밍 신호와 상기 CRT 제어기에 의해 발생된 수직 및 수평 동기신호를 입력하는 제1입력 수단과; 상기 디스플레이 시스템이 접속된 프로세싱 유닛에서 공급되는 수직 디스플레이 해상도를 나타내는 정보를 입력하는 제2입력 수단과; 상기 LCD를 구성하는 수직 및 수평 화소를 각기 구동하는 Y 및 X 드라이버와; 수직동기신호 및 표시 해상도를 나타내는 정보에 따라 상기 Y 드라이버에 대해 스캐닝 개시 타이밍 신호를 발생시키는 수단을 구비하는 것을 특징으로 하는 평판형 디스플레이 제어 시스템.
  6. 수직 및 수평 방향에서 소정수의 디스플레이 도트들을 갖는 액정 디스플레이와; 수직 및 수평방향 중의 한 방향에서 다수의 도트가 그 대응하는 방향에서 상기 LCD의 도트수보다 작게 설정되는 동안 데이터가 상기 LCD상에 표시될 때 비-표시 영역내의 복수계 라인들을 동시에 스캐닝하는 수단을 구비하는 것을 특징으로 하는 디스플레이 시스템.
  7. 제6항에 있어서, CRT 디스플레이 유닛의 디스플레이 타이밍을 제어하기 위해 수직 및 수평 동기신호를 출력하는 CRT 제어기를 추가로 구비하는데, 비-표시 영역내의 복수계 라인들을 동시에 스캐닝하는 상기 수단은 상기 CRT 제어기로부터 수직동기신호에 따라 상기 LCD에 대해 스캐닝 개시신호를 발생시키는 것을 특징으로 하는 디스플레이 시스템.
  8. 제7항에 있어서, 비-표시 영역내의 복수개 라인들을 동시에 스캐닝하는 상기 수단이, 수직동기신호에 따라 스캐닝 개시신호 발생 타이밍과 수직방향에서 상기 LCD의 물리적 도트 카운트를 계산하는 수단과; 스캐닝 신호에 응답해 상기 LCD의 상부 및 하부 비-표시 부분을 동시에 스캐닝하는 수단을 구비하는 것을 특징으로 하는 디스플레이 시스템.
  9. 제7항에 있어서, 비-표시 영역내의 복수개 라인들을 동시에 스캐닝하는 상기 수단이, 상기 CRT 제어기를 수직동기신호 출력으로 동기화해 카운트 동작을 실행하는 카운터 수단과; 지정된 디스플레이 해상도에 대응하는 카운트 값을 설정하는 수단과; 지정된 디스플레이 해상도에 대응하는 카운트 값을 출력시켜 상기 카운터 수단을 야기시키는 수단과; LCD의 물리적 디스플레이 해상도에 대해 스캐닝 동작이 완료되기 전에 스캐닝 개시신호를 출력시킴으로써, 상기 LCD의 상부 및 하부 비-표시 부분을 동시에 스캐닝하는 수단을 구비하는 것을 특징으로 하는 디스플레이 시스템.
  10. 제6항에 있어서, 상기 CRT 디스플레이 유닛의 디스플레이 타이밍을 제어하기 위해 수직 및 수평 동기신호를 출력하는 CRT 제어기를 추가로 구비하는데, 비-표시 영역에서 복수개의 라인들을 동시에 스캐닝하는 상기 수단은, 데이터와 상기 CRT 제어기에 의해 발생된 수직 및 수평동기신호들을 포함하는 타이밍 신호들을 출력하는 제1입력 수단과; 상기 디스플레이 유닛이 접속되는 프로세싱 유닛으로부터 공급된 수직 디스플레이 해상도를 나타내는 정보를 입력하는 제2입력 수단과; 상기 LCD를 구성하는 수직 및 수평 화소들을 각각 구동하는 X 및 Y 드라이버와; 수직동기신호와 디스플레이 해상도를 나타내는 정보에 따라 상기 Y 드라이버에 대해 스캐닝 개시 타이밍 신호를 발생시키는 수단을 구비하는 것을 특징으로 하는 디스플레이 시스템.
  11. 복수개의 디스플레이 모드로부터 선택된 각 모드에서 동작될 수 있는 평판형 디스플레이 유닛과 선택 사양에 따라 사용할 수 있는 CRT 디스플레이 유닛용 평판형 디스플레이 제어 시스템에 있어서, 상기 CRT 디스플레이 유닛의 디스플레이 타이밍과 상기 평판형 디스플레이 유닛의 유효 디스플레이 주기를 나타내는 신호를 제어하는 수직 및 수평 동기신호들을 출력하는 CRT 제어기를 구비하는데, 상기 평판형 디스플레이 유닛은, 상기 CRT 제어기로부터의 출력과 신호에 따라 디스플레이 해상도에 대응하는 스캐닝 개시신호를 발생시키고, 상기 평판형 디스플레이 유닛의 유효 디스플레이 주기를 나타내며, 스캐닝 개시신호를 상기 평판형 디스플레이 유닛에 출력하는 수단과; 상기 스캐닝 개시신호 발생수단으로부터의 스캐닝 개시신호에 따라 상기 평판형 디스플레이의 비-표시 영역을 동시에 스캐닝하는 수단을 구비하는 것을 특징으로 하는 평판형 디스플레이 제어 시스템.
  12. 복수개의 디스플레이 모드에서 선택된 각 모드에서 선택될 수 있는 평판형 디스플레이 유닛과 선택사양에 따라 사용할 수 있는 CRT 디스플레이 유닛용 평판형 디스플레이 제어 시스템에 있어서, 상기 CRT 디스플레이 유닛의 디스플레이 타이밍을 제어하는 수직 및 수평 동기신호들을 출력하는 CRT 제어기를 구비하는데, 상기 평판형 디스플레이 유닛은, 지정된 디스플레이 해상도를 식별하는 수단과; 상기 식별 수단에 의해 식별된 디스플레이 해상도에 따라 상기 평판형 디스플레이 유닛의 유효 디스플레이 영역내의 1라인 스캔 주기에 대응하는 주기동안 상기 평판형 디스플레이 유닛의 비-표시 영역을 여러번 스캐닝하는 수단을 구비하는 것을 특징으로 하는 평판형 디스플레이 제어 시스템.
  13. 제12항에 있어서, 디스플레이 분할을 식별하는 수단이 상기 CRT 제어기에서의 수직 및 수평 동기신호 출력의 극성에 따라 디스플레이 해상도를 식별하는 수단을 구비하는 것을 특징으로 하는 평판형 디스플레이 제어 시스템.
  14. 제12항에 있어서, 상기 비-표시 영역을 여러번 스캐닝하는 상기 수단은, 유효 디스플레이 영역내의 다수의 디스플레이 라인들을 카운트하는 제1카운터 수단과; 비-표시 영역내의 다수의 스캐닝 라인들을 카운트하는 제2카운터 수단과; 상기제1카운터 수단이 카운트 동작을 행하는 동안 제1스캐닝 주기에서 상기 평판형 디스플레이의 유효 디스플레이 영역을 스캐닝하는 수단과; 상기 제2카운터 수단이 카운터 동작을 행하는 동안 상기 제1스캐닝 주기보다 짧은 주기에서 상기 평판형 디스플레이의 비-표시 영역을 스캐닝하는 수단을 구비하는 것을 특징으로 하는 평판형 디스플레이 제어 시스템.
  15. 제12항에 있어서, 상기 비-표시 영역을 여러번 스캐닝하는 상기 수단은, 데이터와, 상기 CRT 제어기에 의해 발생된 수직 및 수평 동기신호들을 포함하는 타이밍 신호들을 입력하는 제1입력 수단과; 상기 디스플레이 시스템이 접속되는 프로세싱 유닛으로부터 공급된 수직 디스플레이 해상도를 나타내는 정보를 입력하는 제2입력 수단과; LCD를 구성하는 수직 및 수평 화소들을 각각 구동하는 X 및 Y 드라이버와; 유효 디스플레이 영역내의여러 디스플레이 라인들을 카운트하는 제1카운터 수단과; 비-표시 영역내의 여러 스캐닝 라인들을 카운트하는 제2카운터 수단과; 제1클럭 주파수를 갖는 스캐닝 신호를 발생시켜 상기 제1카운터 수단이 카운트 동작을 행하는 동안 상기 발생된 스캐닝 신호를 상기 드라이버로 출력하는 수단과; 제1클럭 주파수의 스캐닝 신호보다 짧은 기간을 가지며, 제2클럭 주파수를 갖는 스캐닝 신호를 발생시켜 상기 제2카운터 수단이 카운트 동작을 행하는 동안 상기 발생된 스캐닝 신호를 상기 드라이버로 출력하는 수단을 구비하는 것을 특징으로 하는 평판형 디스플레이 제어 시스템.
  16. 수직 및 수평 방향에서 사전 설정된 디스플레이 도트수를 갖는 액정 디스플레이(LCD)와 수직 및 수평 방향중의 적어도 한 방향에서 도트수가 대응하는 방향에서 상기 LCD의 도트수보다 작게 설정되는 동안 데이터가 상기 LCD상에 표시될 때 유효 디스플레이 영역내의 1-라인 스캔에 대응하는 주기 동안 비-표시 영역내의 복수개 라인들을 동시에 스캐닝하는 수단을 구비하는 것을 특징으로 하는 디스플레이 제어 시스템.
  17. 제16항에 있어서, 상기 비-표시 영역을 여러번 스캐닝하는 상기 수단은 유효 디스플레이 영역내의 여러 디스플레이 라인들을 카운트하는 제1카운터 수단과; 비-표시 영역내의 여러 스캐닝 라인들을 카운트하는 제2카운터 수단과; 상기 제1카운터 수단이 카운트 동작을 행하는 동안 제1스캐닝 주기에서 상기 평판형 디스플레이의 유효 디스플레이 영역을 스캐닝하는 수단과; 상기 제2카운터 수단이 카운트 동작을 행하는 동안 제1스캐닝 주기보다 짧은 주기에서 상기 평판형 표시기의 비-표시 영역을 스캐닝하는 수단을 구비하는 것을 특징으로 하는 디스플레이 제어 시스템.
  18. 제16항에 있어서, 상기 비-표시 영역들을 여러번 스캐닝하는 상기 수단은, 데이터와 상기 CRT 제어기에 의해 발생된 수직 및 수평 동기신호들을 포함하는 타이밍 신호들을 입력하는 제1입력 수단과; 상기 디스플레이 유닛이 접속되는 프로세싱 유닛으로부터 공급된 수직 디스플레이 해상도를 나타내는 정보를 입력한 제1입력 수단과; 상기 LCD를 구성하는 수직 및 수평 화소들을 각기 구동시키는 X 및 Y 드라이버와; 유효 디스플레이 영역에서 디스플레이 라인 수를 카운트하는 제1카운터 수단과; 비-표시 영역에서 스캐닝 라인수를 카운트하는 제2카운터 수단과; 제1클럭 주파수를 갖는 스캐닝 신호를 발생시켜 상기 제1카운터 수단이 카운트 동작을 행하는 동안 상기 발생된 스캐닝 신호를 상기 Y 드라이버로 출력하는 수단과; 제1클럭 주파수의 스캐닝 신호보다 짧은 기간을 가지며, 제2클럭 주파수를 갖는 스캐닝 신호를 발생시켜 상기 제2카운터 수단이 카운트 동작을 행하는 동안 상기 발생된 스캐닝 신호를 상기 Y 드라이버로 출력시키는 수단을 구비하는 것을 특징으로 하는 디스플레이 시스템.
  19. 복수개 디스플레이 모드로부터 선택된 각 모드에서 동작될 수 있는 평판형 디스플레이 유닛과 선택사양에 따라 사용할 수 있는 CRT 디스플레이 유닛용 평판형 디스플레이 제어 시스템에 있어서, 상기 CRT 디스플레이 유닛의 디스플레이 타이밍과 상기 평판형 디스플레이 유닛의 유효 디스플레이 주기를 나타내는 신호를 제어하는 수직 및 수평 동기신호들을 출력하는 CRT 제어기를 구비하는데, 상기 평판형 디스플레이 유닛은, 상기 CRT 제어기로부터의 출력과 신호에 따라 디스플레이 해상도에 대응하는 스캐닝 개시신호를 발생시키고, 상기 평판형 디스클레이 유닛의 유효 디스플레이 주기를 나타내며, 스캐닝 개시신호를 상기 평판형 디스플레이 유닛에 출력시키는 수단과; 상기 스캐닝 개시신호 발생 수단에서의 스캐닝 개시 신호에 따라 유효 디스플레이 영역내의 1-라인 스캔 주기에 대응하는 주기 동안 상기 평판형 디스플레이 유닛이 비-표시 영역을 여러번 스캐닝하는 수단을 구비하는 것을 특징으로 하는 평판형 디스플레이 제어 시스템.
KR1019910007338A 1990-05-07 1991-05-07 칼라 액정 표시장치의 디스플레이 제어 시스템 KR940005239B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2117350A JPH0413180A (ja) 1990-05-07 1990-05-07 Ｌｃｄ表示制御方式
JP2-117350 1990-05-07
JP2142007A JPH0434591A (ja) 1990-05-31 1990-05-31 Ｌｃｄ表示制御方式
JP2-142007 1990-05-31

Publications (1)

Publication Number Publication Date
KR940005239B1 true KR940005239B1 (ko) 1994-06-15

Family

ID=26455483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910007338A KR940005239B1 (ko) 1990-05-07 1991-05-07 칼라 액정 표시장치의 디스플레이 제어 시스템

Country Status (7)

Country Link
US (1) US5448260A (ko)
EP (1) EP0456165B1 (ko)
KR (1) KR940005239B1 (ko)
CN (1) CN1027322C (ko)
AU (1) AU633730B2 (ko)
CA (1) CA2041819C (ko)
DE (1) DE69127016T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420443B1 (ko) * 2008-12-23 2014-07-16 엘지디스플레이 주식회사 액정표시장치

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5579029A (en) * 1992-07-31 1996-11-26 Hitachi, Ltd. Display apparatus having automatic adjusting apparatus
DE4129459A1 (de) * 1991-09-05 1993-03-11 Thomson Brandt Gmbh Verfahren und vorrichtung zur ansteuerung von matrixdisplays
JP2735451B2 (ja) * 1993-01-05 1998-04-02 日本電気株式会社 マルチスキャン型液晶ディスプレイ装置
US5481651A (en) * 1993-04-26 1996-01-02 Motorola, Inc. Method and apparatus for minimizing mean calculation rate for an active addressed display
JP2956738B2 (ja) * 1993-04-27 1999-10-04 株式会社メルコ 映像表示装置およびコンピュータ
JP3329009B2 (ja) * 1993-06-30 2002-09-30 ソニー株式会社 アクティブマトリクス表示装置
US5801672A (en) * 1993-09-09 1998-09-01 Kabushiki Kaisha Toshiba Display device and its driving method
JP3243932B2 (ja) * 1994-04-22 2002-01-07 ソニー株式会社 アクティブマトリクス表示装置
JP3424320B2 (ja) * 1994-04-22 2003-07-07 ソニー株式会社 アクティブマトリクス表示装置
JPH0879663A (ja) * 1994-09-07 1996-03-22 Sharp Corp 駆動回路及び表示装置
JPH08234701A (ja) * 1995-02-28 1996-09-13 Sony Corp 映像表示装置
JP2820061B2 (ja) * 1995-03-30 1998-11-05 日本電気株式会社 液晶表示装置の駆動方法
CN1128399C (zh) * 1995-07-28 2003-11-19 北京新兴生物医学工程研究发展中心 双显示卡(tvga)组合的显示卡及其运行方法
US5926166A (en) * 1995-08-21 1999-07-20 Compaq Computer Corporation Computer video display switching system
JP3350302B2 (ja) * 1995-09-01 2002-11-25 パイオニアビデオ株式会社 平面表示装置の駆動装置
JPH09212139A (ja) * 1996-02-02 1997-08-15 Sony Corp 画像表示システム
US5790083A (en) * 1996-04-10 1998-08-04 Neomagic Corp. Programmable burst of line-clock pulses during vertical retrace to reduce flicker and charge build-up on passive LCD display panels during simultaneous LCD and CRT display
KR970076451A (ko) * 1996-05-13 1997-12-12 가나이 츠토무 디스플레이장치 및 표시방법
JPH09325741A (ja) * 1996-05-31 1997-12-16 Sony Corp 画像表示システム
US6005990A (en) * 1996-06-10 1999-12-21 International Business Machines Corporation System for optically scanning images using optical shutter
US5758135A (en) * 1996-09-24 1998-05-26 Seiko Epson Corporation System and method for fast clocking a digital display in a multiple concurrent display system
JPH10105107A (ja) * 1996-09-30 1998-04-24 Toshiba Corp フラットパネル表示装置
KR100186500B1 (ko) * 1996-10-30 1999-04-15 문정환 디스플레이 포맷 변환 장치
US5953074A (en) * 1996-11-18 1999-09-14 Sage, Inc. Video adapter circuit for detection of analog video scanning formats
US6195079B1 (en) 1996-11-18 2001-02-27 Sage, Inc. On-screen user interface for a video adapter circuit
AU5435898A (en) * 1996-11-18 1998-06-10 Sage, Inc. Adapter circuit for a flat panel display monitor
JP2982722B2 (ja) * 1996-12-04 1999-11-29 日本電気株式会社 映像表示装置
US6075510A (en) * 1997-10-28 2000-06-13 Nortel Networks Corporation Low power refreshing (smart display multiplexing)
US6137466A (en) * 1997-11-03 2000-10-24 Motorola, Inc. LCD driver module and method thereof
US6295048B1 (en) * 1998-09-18 2001-09-25 Compaq Computer Corporation Low bandwidth display mode centering for flat panel display controller
US6597373B1 (en) * 2000-01-07 2003-07-22 Intel Corporation System and method of aligning images for display devices
DE10008498A1 (de) * 2000-02-24 2001-08-30 Mannesmann Vdo Ag Anzeigeanordnung mit mindestens zwei Displaymodulen
JP3494127B2 (ja) * 2000-05-30 2004-02-03 日本電気株式会社 映像表示装置
US20020145580A1 (en) * 2001-04-06 2002-10-10 Waterman John Karl Minimizing frame writing time of a liquid crystal display
US20030001845A1 (en) * 2001-05-11 2003-01-02 Willis Donald Henry Black line insertion for overly tall liquid crystal imagers
JP4566459B2 (ja) * 2001-06-07 2010-10-20 株式会社日立製作所 表示装置
KR100408299B1 (ko) * 2001-09-29 2003-12-01 삼성전자주식회사 모드 판단 장치 및 방법
JP3636148B2 (ja) * 2002-03-07 2005-04-06 セイコーエプソン株式会社 表示ドライバ、電気光学装置、及び表示ドライバのパラメータ設定方法
JP2003323164A (ja) * 2002-05-08 2003-11-14 Hitachi Displays Ltd 液晶表示装置とその駆動方法
JP3898091B2 (ja) * 2002-06-03 2007-03-28 Ｎｅｃディスプレイソリューションズ株式会社 画像表示装置および画像表示装置の制御方法
US7113182B2 (en) * 2003-07-17 2006-09-26 Seiko Epson Corporation System and method for sharing general purpose data lines between a display panel and non-display devices
US20050012678A1 (en) * 2003-07-17 2005-01-20 Yun Shon Low System and method for displaying a parallel panel simultaneously with an RGB panel
KR100594240B1 (ko) * 2004-01-29 2006-06-30 삼성전자주식회사 패널 테스트 패턴을 발생하는 패널 구동 드라이버 및 패널테스트 방법
JP4551712B2 (ja) * 2004-08-06 2010-09-29 東芝モバイルディスプレイ株式会社 ゲート線駆動回路
KR20070083350A (ko) * 2006-02-21 2007-08-24 삼성전자주식회사 소스 구동 장치 및 구동 방법과, 이를 갖는 표시 장치 및구동 방법
JP4145937B2 (ja) * 2006-04-24 2008-09-03 セイコーエプソン株式会社 液晶装置、その制御回路および電子機器
JPWO2008088043A1 (ja) * 2007-01-19 2010-05-13 浜松ホトニクス株式会社 ＬＣｏＳ型空間光変調器
US9001016B2 (en) * 2007-09-19 2015-04-07 Nvidia Corporation Hardware driven display restore mechanism
US9110624B2 (en) 2007-09-21 2015-08-18 Nvdia Corporation Output restoration with input selection
US8749662B2 (en) 2009-04-16 2014-06-10 Nvidia Corporation System and method for lens shading image correction
US11532259B2 (en) 2015-09-25 2022-12-20 Apple Inc. Row driver configuration
US10482822B2 (en) 2016-09-09 2019-11-19 Apple Inc. Displays with multiple scanning modes

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3928845A (en) * 1974-12-11 1975-12-23 Rca Corp Character generator system selectively providing different dot-matrix size symbols
US4121283A (en) * 1977-01-17 1978-10-17 Cromemco Inc. Interface device for encoding a digital image for a CRT display
US4430649A (en) * 1978-07-21 1984-02-07 Radio Shack Video processing system
JPS56122132U (ko) * 1980-02-18 1981-09-17
US4344021A (en) * 1980-07-21 1982-08-10 Rca Corporation System for compensating for transfer characteristic variations of electron guns
JPS5733234A (en) * 1980-08-08 1982-02-23 Akebono Brake Ind Co Ltd Cassette type brake shoe
US4454593A (en) * 1981-05-19 1984-06-12 Bell Telephone Laboratories, Incorporated Pictorial information processing technique
US4422163A (en) * 1981-09-03 1983-12-20 Vend-A-Copy, Inc. Power down circuit for data protection in a microprocessor-based system
US4536856A (en) * 1982-06-07 1985-08-20 Sord Computer Systems, Inc. Method of and apparatus for controlling the display of video signal information
US4574279A (en) * 1982-11-03 1986-03-04 Compaq Computer Corporation Video display system having multiple selectable screen formats
US4566005A (en) * 1983-03-07 1986-01-21 International Business Machines Corporation Data management for plasma display
US4679038A (en) * 1983-07-18 1987-07-07 International Business Machines Corporation Band buffer display system
JPS6085678A (ja) * 1983-10-17 1985-05-15 Canon Inc 画像表示装置
US4611203A (en) * 1984-03-19 1986-09-09 International Business Machines Corporation Video mode plasma display
DE3586927T2 (de) * 1984-04-20 1993-06-03 Hitachi Ltd Flaches bildschirmanzeigesystem mit integriertem eingabegeraet.
JPS60227296A (ja) * 1984-04-25 1985-11-12 シャープ株式会社 表示制御方式
US4628534A (en) * 1984-07-06 1986-12-09 Honeywell Information Systems Inc. Method for changing the resolution of compressed image data
JPS6125184A (ja) * 1984-07-13 1986-02-04 株式会社　アスキ− 表示制御装置
JP2583043B2 (ja) * 1984-12-06 1997-02-19 大日本スクリ−ン製造株式会社 画像データ圧縮装置
US4847788A (en) * 1985-03-01 1989-07-11 Hitachi, Ltd. Graphic data processing method and system
JPS61213896A (ja) * 1985-03-19 1986-09-22 株式会社　アスキ− デイスプレイコントロ−ラ
JPH0736104B2 (ja) * 1985-03-27 1995-04-19 株式会社アスキ− デイスプレイコントロ−ラ
US4860246A (en) * 1985-08-07 1989-08-22 Seiko Epson Corporation Emulation device for driving a LCD with a CRT display
US4763279A (en) * 1985-12-26 1988-08-09 International Business Machines Corporation Method and apparatus for converting dot matrix display data of one resolution to a format for displaying on a display device having a different resolution
JPH0782306B2 (ja) * 1986-05-30 1995-09-06 株式会社日立製作所 ビデオインターフェース方法及び装置
DE3744470A1 (de) * 1986-12-30 1988-07-14 Gold Star Co Modusdiskriminator fuer monitoren
EP0295690B1 (en) * 1987-06-19 1994-11-30 Kabushiki Kaisha Toshiba Display area control system for plasma display apparatus
US4965563A (en) * 1987-09-30 1990-10-23 Hitachi, Ltd. Flat display driving circuit for a display containing margins
KR930006455B1 (ko) * 1987-11-30 1993-07-16 니뽄 덴끼 가부시끼가이샤 화상 신호 발생 장치
US5057928A (en) * 1987-12-29 1991-10-15 Sharp Kabushiki Kaisha Drive apparatus for liquid crystal display device utilizing a field discriminating apparatus
JP2892010B2 (ja) * 1988-05-28 1999-05-17 株式会社東芝 表示制御方式
JP2892009B2 (ja) * 1988-05-28 1999-05-17 株式会社東芝 表示制御方式
JPH0269799A (ja) * 1988-09-06 1990-03-08 Toshiba Corp 表示制御装置
KR930000410B1 (ko) * 1988-09-13 1993-01-18 가부시기가이샤 도시바 컬러/모노크로 crt 계조를 pdp 계조로 변환하는 표시 제어장치
JP2909079B2 (ja) * 1988-09-13 1999-06-23 株式会社東芝 表示制御方式
US5018076A (en) * 1988-09-16 1991-05-21 Chips And Technologies, Inc. Method and circuitry for dual panel displays
US4901140A (en) * 1989-03-07 1990-02-13 Gold Stake Solid state 360 degree viewing system having a liquid crystal display (LCD) screen that encircles the rotating real image in space and functions as a multi-color filter system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420443B1 (ko) * 2008-12-23 2014-07-16 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
DE69127016D1 (de) 1997-09-04
AU7637191A (en) 1991-11-07
EP0456165A2 (en) 1991-11-13
EP0456165A3 (en) 1992-04-01
CN1027322C (zh) 1995-01-04
US5448260A (en) 1995-09-05
CA2041819C (en) 1995-06-27
DE69127016T2 (de) 1998-01-02
AU633730B2 (en) 1993-02-04
CN1058479A (zh) 1992-02-05
EP0456165B1 (en) 1997-07-30

Similar Documents

Publication Publication Date Title
KR940005239B1 (ko) 칼라 액정 표시장치의 디스플레이 제어 시스템
KR930000455B1 (ko) 플라즈마 디스플레이 컨트롤 시스템 및 방법
KR920004826B1 (ko) 플라즈마 디스플레이 컨트롤러 시스템
JP3822060B2 (ja) 表示装置用駆動回路、表示装置の駆動方法、および画像表示装置
US6667730B1 (en) Display and method of and drive circuit for driving the display
JP4668202B2 (ja) タイミング信号生成回路、電子デバイス、表示装置、受像装置、及び電子デバイスの駆動方法
US5699076A (en) Display control method and apparatus for performing high-quality display free from noise lines
US6646629B2 (en) Liquid crystal display control device, liquid crystal display device using the same, and information processor
US7176874B2 (en) Controller and control method for liquid-crystal display panel, and liquid-crystal display device
JPH08278769A (ja) マイクロコンピュータ
KR100582402B1 (ko) 패널에서 플리커 프리 디스플레이를 지원하는 메모리읽기/쓰기 타이밍 제어방법 및 그 방법을 이용한 ｔｄｃ패널 구동장치
US6362804B1 (en) Liquid crystal display with picture displaying function for displaying a picture in an aspect ratio different from the normal aspect ratio
JPH06202578A (ja) ドットマトリクス表示装置
US6239775B1 (en) Driving circuit of plasma display panel
JPH0413180A (ja) Ｌｃｄ表示制御方式
JP2742261B2 (ja) マトリクス型表示装置
US4804952A (en) Display device interface circuit
JP2000330521A (ja) 液晶表示装置
EP0519743A2 (en) Image information control apparatus and display device
JPH07301781A (ja) 液晶表示装置及びその駆動方法
JPH0792933A (ja) フラットパネル表示装置
US6448961B2 (en) Driving circuit of plasma display panel
JPH0434591A (ja) Ｌｃｄ表示制御方式
JPH04219727A (ja) 液晶表示装置
JPS62150290A (ja) 文字表示装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080527

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee