JPWO2008088043A1 - ＬＣｏＳ型空間光変調器 - Google Patents

Abstract

表示領域選択回路（４２）は、変調領域（２０６）のうち所望の表示領域を選択する。駆動回路（２０１）は、画素電極の選択位置がシフト開始位置（２０８−１）から表示開始位置（２０８−４５）に達するまでに生成するシフト信号（ｇｃｌｋ）の周期を、画素電極の選択位置が表示開始位置（２０８−４５）から表示終了位置（２０８−５５６）に達するまでに生成するシフト信号（ｇｃｌｋ）の周期より短く設定していることを特徴とする。

Description

本発明はＬＣｏＳ型空間光変調器に関する。

従来、ＬＣｏＳ（Liquid Crystal
on Silicon）を用いた空間光変調装置（ＳＬＭ：Spatial Light Modulator）が知られている。ＬＣｏＳの液晶分子は、画素電極に電圧を印加することで基板に垂直な面で回転する。液晶の回転に応じて、入射した光の位相変調量が変化する。高性能なＬＣｏＳ型の空間光変調器を実現するためには、ＬＣｏＳのフレームレートを表示用途で用いられるよりも高速化する必要がある。

ＬＣｏＳ型表示装置において、表示領域を複数の領域に分割し、分割領域の境界に同時に画像を表示する表示装置が開示されている（例えば特許文献１）。また、単純マトリクス型の液晶表示装置において、画素領域を複数の部分に分割して並列に画素を駆動し、液晶表示装置の低消費電力化を図る方法が提案されている（例えば特許文献２）。また、任意の位置で部分駆動するマトリクス型液晶表示装置が開示されている（例えば特許文献３）。
特開２００５−１８９７５８ 特開２００１−３５６７４４ 特許３７２２３７１

液晶を用いた空間光変調器による光変調には時間的な揺らぎが存在する。この時間的な揺らぎは、液晶への印加電位差が交流信号であること、画素容量からの電荷漏れによって１フレーム時間内での各画素電極への印加電圧が変化すること、液晶に含まれる不純物などの影響があることによる。空間光変調器を表示用途に用いるときには、この時間的揺らぎが人の眼によって時間積分されるため大きな問題にならない。しかしながら、空間光変調器を計測用途に用いるときはこの時間的な揺らぎが問題となる場合がある。この揺らぎはフレームレートを高速化すること、すなわち１フレーム時間を短くすることで抑えることができる。ここで、１フレーム時間は、１画素に電荷が蓄積されるのに必要な時間である電荷蓄積時間に画素数を掛けて得られる時間に、さらに、水平同期期間の総和と垂直同期期間とを足し合わせた時間である。１画素への電荷蓄積時間には回路構成によって決まる下限があるため、１フレーム時間を短縮することは困難である。

特許文献１の方法によってフレームレートを高速化するためには信号線の本数を増やさなければならないが、接続可能な信号線の本数には回路構成による限界がある。したがって、ＬＣｏＳ型表示装置を測定用途で用いるためには十分な光変調の揺らぎの低減は達成されない。

特許文献２の方法では、単純マトリクス型の液晶表示装置の画素領域を複数に分割しそれぞれ独立に駆動する構造を採用し、隣接して配置される画素領域の境界を含む部分駆動を行っている。部分駆動による低消費電力化と分割境界を含む部分駆動による分割境界での表示異常の回避を実現している。しかしながら、この液晶表示装置は単純マトリクスであることからクロストークなどが生じ、高画質化はアクティブマトリクスより難しい。さらに、部分駆動で高フレームレート化を図ることは低消費電力化の妨げになるため好ましくないことから、この文献では高フレームレート化を行う方法については開示されていない。従って、本引例の単純マトリクス型液晶表示装置では、光変調の時間的揺らぎが生じ、測定用途の空間光変調装置に必要な画質を実現することはできない。

特許文献３の方法では、特許文献２と同様に部分駆動により低消費電力化を目指すことから、高フレームレート化が図られていない。また、かかる表示装置では、部分駆動の開始位置を指定するため、各シフトレジスタにメモリ機能を持たせている。そのため、シフトレジスタの構成が複雑になるという問題がある。さらに、開始位置を指定するために、画像を表示する前に予めシフトレジスタの設定を行なう必要があり、部分駆動を行なう位置を動的に変更することができない。

本発明は部分駆動により高速フレームレートを実現することで高画質化を図りながら、簡易な回路構成にて、任意の場所での部分駆動を動的に可能にするＬＣｏＳ型空間光変調器を提供することにある。

上記目的を達成するために、本発明は、２次元状に配列されて変調領域を規定する複数の画素電極と、シフト信号とリセット信号とを生成する信号生成回路と、前記シフト信号と前記リセット信号とに基づき画素電極を選択し、選択した画素にデータ信号を入力するための画素選択回路と、前記変調領域のうち所望の表示領域を選択する表示領域選択回路とを備え、前記変調領域は少なくとも１つの境界線を介して複数の分割変調領域に分割されており、前記表示領域選択回路は、前記変調領域のうち前記少なくとも１つの境界線の少なくとも一部を含む表示領域を選択し、前記表示領域は前記境界線の両側に位置する２つの分割変調領域内に位置した２つの分割表示領域を含み、各分割表示領域は対応する表示開始位置と対応する表示終了位置とを有し、前記画素選択回路は、前記複数の分割変調領域のそれぞれに対して、前記シフト信号に基づいて画素電極の選択位置を所定のシフト開始位置から順次シフトし、前記リセット信号に基づいて画素電極の選択位置を前記所定のシフト開始位置まで戻し、前記信号生成回路は、前記少なくとも２つの分割表示領域に対応する少なくとも２つの分割変調領域のそれぞれにおいて、画素電極の選択位置が対応するシフト開始位置から対応する表示開始位置を経て対応する表示終了位置に達するまで、順次前記シフト信号を生成し、画素電極の選択位置が前記表示終了位置に達すると前記シフト信号の生成を停止して前記リセット信号を生成して画素電極の選択位置を前記シフト開始位置まで戻し、前記信号生成回路は、画素電極の選択位置が前記シフト開始位置から前記表示開始位置に達するまでに生成する前記シフト信号の周期を、画素電極の選択位置が前記表示開始位置から前記表示終了位置に達するまでに生成する前記シフト信号の周期より短く設定していることを特徴とするＬＣｏＳ型空間光変調器を提供している。

このようなＬＣｏＳ型位相変調装置によれば、信号生成回路が、表示領域の表示開始位置までは周期の短いシフト信号を送出し、表示領域の終了位置ではリセット信号を送出するため、表示領域以外の変調領域に費やす時間を短縮することができる。これにより、フレームレートを上げることが出来、光変調の時間的揺らぎを抑えることができる。

ここで、前記画素選択回路は、前記隣り合う２つの分割変調領域のそれぞれにおけるシフト開始位置を、前記隣り合う２つの分割変調領域の境界線に最も隣接した画素電極の選択位置に設定していることが好ましい。シフト開始位置をこのように設定することにより、表示開始位置までのシフト時間を短縮することができる、これにより、フレームレートをさらに上げることができ、光変調の時間的揺らぎを抑えることができる。

ここで、前記所定のシフト開始位置とは異なる少なくとも１つのシフト開始位置を示す少なくとも１つのスタート位置選択回路をさらに備え、前記信号生成回路が前記スタート位置選択回路を指定した場合には、前記画素選択回路は前記スタート位置選択回路が指定するシフト開始位置から画素の選択位置のシフトを開始することが好ましい。スタート位置選択回路が指定するシフト開始位置から画素の選択位置をシフトすることにより、表示領域開始位置までのシフト時間を短縮することができる。これによりフレームレートをさらに上げることができ、光変調の時間的揺らぎを抑えることができる。

また、互いに交差する複数のデータ線と複数の走査線とを更に備え、各画素電極は、対応する１つのデータ線と対応する１つの走査線とに接続されており、前記変調領域は１つの境界線を介して第１及び第２の分割変調領域に分割されており、前記１つの境界線は前記データ線に平行に延びており、前記信号生成回路は、第１及び第２のデータ線シフト信号と走査線シフト信号と第１及び第２のデータ線リセット信号と走査線リセット信号とを生成し、前記画素選択回路は、走査線を選択する走査線選択回路と、第１の分割変調領域内でデータ線を選択し選択したデータ線にデータを入力する第１のデータ線選択回路と、第２の変調領域内でデータ線を選択し選択したデータ線にデータを入力する第２のデータ線選択回路とを有し、前記走査線選択回路は、前記走査線シフト信号に基づいて前記変調領域における所定の走査線シフト開始位置から走査線の選択位置を順次シフトし、前記走査線リセット信号に基づいて走査線の選択位置を前記走査線シフト開始位置まで戻し、前記第１のデータ線選択回路は、前記第１のデータ線シフト信号に基づいて、前記第１の変調領域における第１のデータ線シフト開始位置からデータ線の選択位置を順次シフトし、前記第１のデータ線リセット信号に基づいてデータ線の選択位置を前記データ線シフト開始位置まで戻し、前記第２のデータ線選択回路は、前記第２のデータ線シフト信号に基づいて、前記第２の分割変調領域における第２のデータ線シフト開始位置からデータ線の選択位置を順次シフトし、前記第２のデータ線リセット信号に基づいてデータ線の選択位置を前記データ線シフト開始位置まで戻し、前記第１のデータ線シフト開始位置は前記第１の変調領域内に位置し前記１つの境界線に最も隣接したデータ線の選択位置であり、前記第２のデータ線シフト開始位置は前記第２の変調領域内に位置し前記境界線に最も隣接したデータ線の選択位置であり、前記表示領域選択回路は、前記変調領域のうち前記１つの境界線の少なくとも一部を含む表示領域を選択し、前記表示領域は前記第１及び第２の分割変調領域内にそれぞれ位置した第１及び第２の分割表示領域からなり、前記表示領域は、表示開始位置として、単一の走査線表示開始位置と、前記第１のデータ線シフト開始位置と、前記第２のデータ線シフト開始位置とを有し、前記表示領域は、表示終了位置として、単一の走査線表示終了位置と、前記第１の分割表示領域内に位置した第１のデータ線表示終了位置と、前記第２の分割表示領域内に位置した第２のデータ線表示終了位置とを有し、前記信号生成回路は、走査線の選択位置が前記走査線シフト開始位置から前記走査線表示開始位置を経て前記走査線表示終了位置に達するまで、順次前記走査線シフト信号を生成し、前記第１の分割変調領域において、データ線の選択位置が前記第１のデータ線シフト開始位置から前記第１のデータ線表示終了位置に達するまで順次前記第１のデータ線シフト信号を生成し、データ線の選択位置が前記第１のデータ線表示終了位置に達すると第１のデータ線シフト信号の生成を停止して前記第１のデータ線リセット信号を生成してデータ線の選択位置を前記第１のデータ線シフト開始位置まで戻し、前記第２の分割変調領域において、データ線の選択位置が前記第２のデータ線シフト開始位置から前記第２のデータ線表示終了位置に達するまで順次前記第２のデータ線シフト信号を生成し、データ線の選択位置が前記第２のデータ線表示終了位置に達すると前記第２のデータ線シフト信号の生成を停止して前記第２のデータ線リセット信号を生成してデータ線の選択位置を前記第２のデータ線シフト開始位置まで戻し、走査線の選択位置が前記走査線表示終了位置に達し、前記第１の分割変調領域におけるデータ線の選択位置が前記第１のデータ線表示終了位置に達し、かつ、前記第２の分割変調領域におけるデータ線の選択位置が前記第２のデータ線表示終了位置に達すると、前記走査線シフト信号の生成を停止して前記走査線リセット信号を生成して走査線の選択位置を前記走査線シフト開始位置まで戻し、前記信号生成回路は、走査線の選択位置が前記走査線シフト開始位置から前記走査線表示開始位置に達するまでに生成する前記走査線シフト信号の周期を、走査線の選択位置が前記走査線表示開始位置から前記走査線表示終了位置に達するまでに生成する前記走査線シフト信号の周期より短く設定していることが好ましい。

信号生成回路が、表示領域の走査線表示開始位置までは周期の短い走査線シフト信号を送出し、表示領域の第１、第２のデータ線表示終了位置では第１、第２のデータ線リセット信号を送出し、走査線表示終了領域では、走査線リセット信号を送出している。これにより、表示領域以外の変調領域に費やす時間を短縮することができる。また、第１のデータ線シフト開始位置および第２のデータ線シフト開始位置を上述のように設定することにより、それぞれの表示開始位置までのシフト時間を短縮できる。これにより、フレームレートを上げることが出来、光変調の時間的揺らぎを抑えることができる。

前記走査線選択回路は、前記走査線シフト開始位置とは異なる走査線シフト開始位置を示すスタート位置選択回路を備え、前記信号生成回路が前記スタート位置選択回路を指定した場合には、前記走査線選択回路は前記スタート位置選択回路が指定する走査線シフト開始位置から走査線の選択位置のシフトを開始することが好ましい。スタート位置選択回路が指定するシフト開始位置から画素の選択位置をシフトすることにより、表示領域開始位置までのシフト時間を短縮することができる。これによりフレームレートをさらに上げることができ、光変調の時間的揺らぎを抑えることができる。

本発明のＬＣｏＳ型空間光変調器によれば、表示領域以外の変調領域に費やす時間を短縮することができる。これにより、フレームレートを上げることが出来、光変調の時間的揺らぎを抑えることができる。

実施の形態の空間光変調器を備えた位相変調装置の構成を示すブロック図である。 実施の形態のＬＣｏＳ型空間光変調器の断面図である。 ＬＣｏＳ型空間光変調器の回路基板を示す図である。 画素の回路構成を示す図である。 表示領域を示す概念図である。 部分駆動における表示領域を示す概念図である。 実施の形態における部分駆動の行方向に関するタイミングチャートである。 実施の形態における部分駆動の列方向に関するタイミングチャートである。 第１の変更例の回路基板を示す図である。 第１の変更例における部分駆動の行方向に関するタイミングチャートである。 第１の変更例における部分駆動の列方向に関するタイミングチャートである。 第２の変更例の回路基板を示す図である。 分割表示領域を示す概念図である。 第２の変更例における対称表示の行方向に関するタイミングチャートである。 第２の変更例における対称表示の列方向に関するタイミングチャートである。 第２の変更例の非対称表示に関するタイミングチャートである。 第２の変更例の非対称表示に関するタイミングチャートである。 第３の変更例の回路基板を示す図である。 第３の変更例における対称表示の行方向に関するタイミングチャートである。 第３の変更例における対称表示の列方向に関するタイミングチャートである。 第３の変更例における非対称表示に関するタイミングチャートである。 第３の変更例における非対称表示に関するタイミングチャートである。

符号の説明

１ 位相変調装置
２ Ｌｃｏｓ型空間光変調器
３ 駆動装置
４ 制御装置
４２ 表示領域選択回路
１１３，２１１３，３１１３ 回路基板
２０１ 駆動回路
２０２ マルチプレクサ回路
２０３，２０４ 走査回路
２２２−１，２２２−２０１，２２３−１，２２３−１５０，２２４−１，２２４，１５０ スタート位置選択回路

以下、本発明の実施の形態を添付図面を参照して説明する。図１に示すように、位相変調装置１は、本実施の形態のＬＣｏＳ型空間光変調器２と、ＬＣｏＳ型空間光変調器２を電圧駆動する駆動装置３と、駆動装置３に制御入力値などのデータを送信する制御装置４とを有する。

制御装置４はパーソナルコンピュータ（ＰＣ）であり、入力部４５と、メモリ４４と、中央処理装置４１と、表示領域選択回路４２と、通信装置４３とを備える。メモリ４４にはＬＣｏＳ型空間光変調器２に表示しようとする所望パターンを示す所望パターン信号が外部から入力部４５を介して入力される。表示領域選択回路４２は、表示方法を全体表示とするか部分表示とするかを選択し、部分表示とする場合には表示領域を指定する。表示方法および表示領域の選択は入力部４５を介してユーザーが入力した情報に基づいてなされてもよいし、所望パターン信号に基づいてなされてもよいし、またＬＣｏＳ型空間光変調器２に入射させる光の断面積に基づいてなされてもよい。中央処理装置４１は、所望のパターン信号をメモリ４４から読み出し、通信装置４３を介して駆動装置３に送出する。また、中央処理装置４１は表示領域選択回路４２によって指定された表示方法及び表示領域に基づいてVsync、Hsync及び表示領域指定信号などの制御信号を生成し、通信装置４３を介して駆動装置３に送出する。

駆動装置３は、処理装置３１と、Ｄ／Ａ（デジタルアナログ）回路３２とを備える。処理装置３１は、所望のパターン信号を駆動電圧を制御するＤＡ（デジタルアナログ）入力値に変換し、ＤＡ入力値をＤ／Ａ回路３２へ入力するタイミングを調整する。Ｄ／Ａ回路３２は、ＤＡ入力値を、変調データを含むアナログ信号に変換する。処理装置３１及びＤ／Ａ回路３２は、それぞれデジタル信号線２１６と、入力線２１７とを介してＬＣｏＳ型空間光変調器２と接続される。制御信号と、変調データを含むアナログ信号とはそれぞれ信号線２１６と、入力線２１７とを介してＬＣｏＳ型空間光変調器２に送出される。

図２は、ＬＣｏＳ型空間光変調器２の断面図である。ＬＣｏＳ型空間光変調器２は、電気アドレス機能を有する液晶支持基板１０２と、透明材料で構成された液晶支持基板１０１と、その間に充填された液晶層１０７とを備える。

液晶支持基板１０１は、透明基板１０４と、一定の電圧が印加される透明電極１０５と、配向層１０６とを備えている。液晶支持基板１０２は、半導体基板１１１と、半導体基板１１１への光の入射を抑える遮光層１１０と、光効率を上げる誘電体多層膜ミラー１０９と、液晶を配向する配向層１０８とを備える。半導体基板１１１は、画素電極１１２を備えた回路基板１１３と、シリコン基底基板１１４とを備えている。画素電極１１２は入射光を反射するミラーも兼ねている。

回路基板１１３の回路構成について図３、図４を参照してより詳しく説明する。回路基板１１３は、変調領域２０６と、周辺回路２１４とを備える。周辺回路２１４は、駆動回路２０１と、マルチプレクサ回路２０２と、走査回路２０３，２０４とからなる。

変調領域２０６には、ｘ方向に延びた複数（この例では、６００本）の走査線２０８（２０８−１、２０８−２、・・・、２０８−５９９、２０８−６００）とｙ方向に延びた複数（この例では、８００本）のデータ線２０９（２０９−１，２０９−２、・・・２０９−７９９，２０９−８００）とが配されている。走査線２０８（２０８−１、２０８−２、・・・、２０８−５９９、２０８−６００）は、走査回路２０３，２０４と接続され、データ線２０９（２０９−１，２０９−２、・・・２０９−７９９，２０９−８００）は、マルチプレクサ回路２０２と接続される。１本の走査線２０８と１本のデータ線２０９との交点付近に画素２１５（図４）が１個配置されている。こうして、全体として、変調領域２０６には、行方向（ｘ方向）に８００個、列方向（ｙ方向）に６００個の計４８０，０００個の画素２１５（図４）がマトリクス状に配列されている。尚、図３では、走査線２０８及びデータ線２０９は簡単のため一部のみが記載されており、画素２１５は省略されている。図４は、変調領域２０６のうち、１本の走査線２０８と１本のデータ線２０９とが交差する領域の拡大図である。画素２１５は、スイッチ２１０と、画素容量２１１と、前述の画素電極１１２とで構成され、変調領域２０６全体でアクティブマトリクス回路を構成している。

マルチプレクサ回路２０２は、８００本のデータ線２０９のうち、変調データを入力する２０本のデータ線２０９を選択する。走査回路２０３，２０４は、６００本の走査線２０８のうち変調データを入力する画素に対応した走査線２０８を１本選択する。駆動回路２０１は、デジタル信号線２１６を介して、駆動装置３からVsyncやHsyncや表示領域指定信号や画素駆動クロックなどの制御信号を受けとる。駆動回路２０１は、これら制御信号に基づいて、マルチプレクサ回路２０２に駆動信号（ｄｃｌｋ、ｄｓｔｐ、ｄｒｓｔ）を送出し、走査回路２０３，２０４に駆動信号（ｇｃｌｋ、ｇｓｔｐ、ｇｒｓｔ）を送出する。かかる駆動信号に基づいて、マルチプレクサ回路２０２は、データ線２０９を２０本選択し、走査回路２０３，２０４は走査線２０８を１本選択し、当該走査線２０８にHigh信号を出力する。

マルチプレクサ回路２０２は、図示しないシフトレジスタからなる。シフトレジスタは、４０個のレジスタが並んだレジスタアレイで構成されており、各レジスタは２０個のスイッチが並んだスイッチアレイからなる。８００個のスイッチは８００本のデータ線２０９と１対１に対応している。マルチプレクサ回路２０２は、レジスタをＨｉｇｈにすることにより、Ｈｉｇｈにしたレジスタに備えられたスイッチに対応する２０本のデータ線２０９を選択する。また、マルチプレクサ回路２０２は、入力線２１７を介してＤ／Ａ回路３２から変調データを受け取り、変調データを選択した２０本のデータ線２０９に出力する。シフトレジスタは初段のレジスタから順次入力されたＨｉｇｈ信号を、駆動回路２０１から送信された駆動信号（ｄｃｌｋ）に基づいて、次段のレジスタへ転送する。

走査回路２０３、２０４は、それぞれシフトレジスタからなる。走査回路２０３，２０４のシフトレジスタは、６００個のレジスタのアレイで構成されている。シフトレジスタは初段の１個のレジスタに入力されたＨｉｇｈ信号を、駆動回路２０１から送信された駆動信号（ｇｃｌｋ）に基づいて次段のレジスタへ順に転送する。６００個のレジスタは６００本の走査線２０８と１対１に対応している。走査回路２０３，２０４は、レジスタをＨｉｇｈにすることにより、Ｈｉｇｈにしたレジスタに対応する走査線２０８を選択する。

選択されたデータ線２０９に変調データが入力され、同時に選択された走査線２０８にＨｉｇｈ信号が入力されることにより、走査線２０８とデータ線２０９との交点に位置する画素２１５のスイッチ２１０をオンとし、画素電極１１２に電圧が印加される。

図２に示すように、変調データに対応した電圧が画素電極１１２に印加されると、画素電極１１２と透明電極１０５との間に所望の電位差が生じ、画素電極１１２上の液晶分子の配向が変化する。これにより、ＬＣｏＳ型空間光変調器２に入射した光１０３の位相が変調される。画素電極１１２は２次元のアレイ状に配列されているため、各画素電極１１２に印加される電圧の違いによる光の位相変調の２次元分布を生じさせる。

所望の変調パターンを生成するためには対応する変調データの電圧を対応する画素電極１１２に入力する必要がある。位置（ｘ，ｙ）の画素電極１１２へ変調データを入力するには、マルチプレクサ回路２０２が、位置ｘに対応するデータ線を含む２０本のデータ線を選択する。走査回路２０３、２０４によって位置ｙにある走査線を１本選択する。データ線２０９の選択はｘ方向の時系列のシフトにより行ない、走査線２０８の選択はｙ方向の時系列のシフトで行なう。

また、液晶に直流電圧を印加すると液晶寿命が短くなる。このため、液晶１０７に交流電圧を印加し、画素電極１１２と透明電極１０５との電位差の符号をフレーム単位で反転させる。このような電位差の符号の反転を実現する手法には、フレーム反転、ライン反転、ドット反転などがあるが、いずれの手法においても一つの画素２１５に着目すれば、画素電極１１２と透明電極との間の電位差の符号がフレーム単位で反転する。

図５は、全体駆動における変調領域２０６の表示範囲を概念的に示した図である。図５より明らかなように、全体駆動においては、変調領域２０６の全ての範囲（８００画素×６００画素）が、斜線部で示した表示領域５００になる。図６は、部分駆動における変調領域２０６の表示範囲を概念的に示した図である。変調領域２０６は、中央に位置する表示領域５０３と、非表示領域５０１，５０２，５０４，５０５とに分割される。

制御装置４の表示領域選択回路４２は、表示領域５００もしくは部分駆動における表示領域５０３を選択することができる。本実施の形態では、上部に位置する非表示領域５０１は、長さＬ５０１が４４画素分であり、幅Ｗ５０１が８００画素分である。非表示領域５０１の下部に左から、非表示領域５０２、表示領域５０３、非表示領域５０４が配置されている。非表示領域５０２及び５０４の幅Ｗ５０２と、Ｗ５０４とは共に１４４画素分であり、長さＬ５０２とＬ５０４とは共に５１２画素分である。表示領域５０３においては、幅Ｗ５０３、長さＬ５０３が共に５１２画素分である。非表示領域５０５の、長さＬ５０５が４４画素分であり、幅Ｗ５０５は８００画素分となる。表示開始信号は、変調領域２０６の左上端部からｘ方向にＷ５０２シフトした位置であって、ｙ方向にＬ５０１シフトした位置を表示開始位置として示し、かつ、表示サイズ（Ｗ５０３，Ｌ５０３）を示す信号として生成される。

次に、図７（Ａ）、７（Ｂ）のタイミングチャートを参照して、本実施の形態の変調データの書き込み方法について説明を行う。１フレームの表示にあたり、図７（Ａ）に示すように、駆動回路２０１は、表示領域５０３を示す表示領域指定信号やVsyncやHsyncや画素駆動クロックに基づいて走査回路２０３，２０４に駆動信号（ｇｃｌｋ、ｇｓｔｐ、ｇｒｓｔ）を入力する。ここで、１フレーム区間は、以下の時間区間に分けることができる。
・区間１Ａ １行目から４４行目の４４行（非表示領域５０１）の選択
・区間１Ｂ ４５行目から５５６行目の５１２行（非表示領域５０２、表示領域５０３、非表示領域５０４）の選択
・区間１Ｃ ５５７行目から６００行目の４４行（非表示領域５０５）の選択

駆動回路２０１は、マルチプレクサ回路２０２に対し、区間１Ｂにおいて、図７（Ｂ）に示すように、駆動信号（ｄｃｌｋ、ｄｓｔｐ、ｄｒｓｔ）を入力する。なお、図７（Ｂ）には、図７（Ａ）のｇｃｌｋも示している。区間１Ｂでは、以下の３つの時間区分を５１２回（５１２行分）繰り返している。
・区間１Ｂ−１ １列目から１４０列目の１４０列分（非表示領域５０２）の選択
・区間１Ｂ−２ １４１列目から６６０列目の５２０列分（表示領域５０３）の選択
・区間１Ｂ−３ ６６１行目から８００列目の１４０列分（非表示領域５０４）の選択

図７（Ａ）を参照して、ｙ方向に関する駆動信号ｇｃｌｋ、ｇｓｔｐ、ｇｒｓｔの入力タイミングについて説明する。以下ではｇｃｌｋ、ｄｃｌｋのパルスをそれぞれ行シフト信号、列シフト信号と呼び、ｇｒｓｔ、ｄｒｓｔのパルスをそれぞれフレームリセット信号、列リセット信号と呼ぶ。まず最初に、ｇｒｓｔにフレームリセット信号６１２が立ち上がる。これにより走査回路２０３，２０４のレジスタがすべてリセットされ、走査回路２０３，２０４は、いずれの走査線も選択しない状態になる。次に、ｇｓｔｐにパルス６１４が立ち上がる。このパルス６１４の立ち上がりが区間１Ａの開始タイミングである。パルス６１４がＨｉｇｈの間であるタイミング６１３において、行シフト信号ｇｃｌｋが立ち上がることにより、走査回路２０３，２０４の１段目のレジスタがＨｉｇｈになり、走査回路２０３，２０４は、１行目の走査線２０８−１を選択する。ｇｃｌｋの区間１Ａにおけるパルス周期はＴ６０４である。尚、ｇｓｔｐがＨｉｇｈになっている期間に、ｇｃｌｋの立ち上がりが１度だけになるようにｇｓｔｐのパルス幅（パルス６１４の立ち上がっている時間の長さ）は調整されている。以降、行シフト信号の立ち上がり毎に、選択される走査線２０８が順次１行づつｙ方向にシフトする。区間１Ａにおいて行シフト信号は４４回送出される。尚、区間１Ａでは、ｘ方向のシフトに関する駆動信号ｄｒｓｔ、ｄｓｔｐ、ｄｃｌｋはすべてＬｏｗにしてマルチプレクサ回路２０２により変調データが外部より入力されないようにする。

図７（Ａ）に示すように、区間１Ｂにおいて、行シフト信号６１１は、５１２回送出される。行シフト信号６１１の立ち上がり毎に、選択される走査線２０８が順次１行づつｙ方向にシフトする。尚、区間１Ｂの開始タイミングは、１回目の行シフト信号６１１の立ち上がりより前である。区間１Ｂではデータを各画素に入力するため、行シフト信号６１１の周期Ｔ６０５は周期Ｔ６０４より長い。区間１Ｂ−１，１Ｂ−２，１Ｂ−３において、ｘ方向の位置選択が行われる。区間１Ｃでは、フレームリセット信号６１２が立ち上がり、走査回路２０３，２０４のレジスタがリセットされる。区間１Ｃの時間が垂直ブランキング時間（Ｖ−ｂ）に相当する。その後、次のフレームの制御に移り、区間１Ａ〜１Ｃが再び行なわれることで順次フレームの表示が行なわれる。

次に、図７（Ｂ）を用いてｘ方向の位置選択に関して説明する。尚、区間１Ｂ−１から１Ｂ−３にかかる時間は周期Ｔ６０５に等しい。まず、水平ブランキング時間（Ｈ−ｂ）において、ｄｒｓｔの列リセット信号６１５が立ち上がることによりマルチプレクサ回路２０２の全てのレジスタがリセットされる。これによりマルチプレクサ回路２０２は何れのデータ線２０９も選択していない状態になる。区間１Ｂ−１では、ｄｓｔｐのパルス６１６がＨｉｇｈの間に、ｄｃｌｋの列シフト信号６３０が一回立ち上がる。これにより、１列目から２０列目の２０列分がマルチプレクサ回路２０２によって選択される。尚、ｄｔｓｐパルス信号６１６の立ち上がり開始時刻が区間１Ｂ−１の開始時刻である。従って、画素行位置４４行目において立ち上がるｄｔｓｐパルス信号６１６の立ち上がり開始時刻が区間１Ｂの開始時刻である。区間１Ｂ−１では、シフト信号６３０が立ち上がる度に、マルチプレクサ回路２０２が選択するデータ線２０９の位置が２０画素分右にシフトする。マルチプレクサ回路２０２はデータ線２０９を２０本一度に選択する。例えば１回目の列シフト信号６３０によってデータ線２０９−１から２０９−２０までが選択され、次の列シフト信号６３０によってデータ線２０９−２１から２０９−４０までが選択される。７回目の列シフト信号６３０によってデータ線２０９−１２１から２０９−１４０が選択され、区間１Ｂ−２に移行する。区間１Ｂ−２では、列シフト信号６３１が立ち上がる。尚、列方向の画素の指定は２０列をまとめて指定するため、図７（Ｂ）の画素列位置は指定している２０列の内先頭（最も左側）の画素を示している。また、図７（Ｂ）では、７回目の列シフト信号６３０の後、１回目の列シフト信号６３１が立ち上がる直前の時刻ｔ６１９にｇｃｌｋの行シフト信号６１１が立ち上がっている。しかし、ｇｃｌｋの行シフト信号６１１の立ち上り時刻は、区間１Ｂ−１の範囲内であればよい。尚、区間１Ｂ−１の範囲では、データ線に入力する電圧値は変調が起きないほど小さな値にする必要がある。ｇｃｌｋの立ち上がりが図７（Ａ）の区間１Ｂにおけるシフト信号６１１の立ち上がりに対応する。

区間１Ｂ−２の一回目の列シフト信号６３１によって、書き込み位置がｘ方向に２０画素シフトし、マルチプレクサ回路２０２は、１４１−１６０画素を選択する。同時に変調データが画素電極１１２へ書き込まれる。順次、列シフト信号６３１が立ち上がる度に書き込み位置が２０画素シフトし、２６回目の列シフト信号６３１によって、６４１−６６０画素に変調データが書き込まれる。区間１Ｂ−２では、列シフト信号６３１の周期Ｔ６１０の間に画素にデータを入力するため、周期Ｔ６１０は電荷蓄積時間以上の長さである。これに対し、区間１Ｂ−１における列シフト信号６３０の周期Ｔ６０９は、データを各画素に入力する必要がないため、周期Ｔ６１０より小さくしている。尚、１４５−６５６列目の画素が表示領域であるため、区間１Ｂ−２における初めの１４１−１４４画素及び最後の６５７−６６０画素は、それぞれ非表示領域５０２、５０４に属することになる。このため、これらの画素に変調がおきない電圧値を入力してもよいし、当該画素を変調させダミーとして表示してもよい。

区間１Ｂ−３では、変調データ入力の必要がなく、シフト信号を先に進めておく必要もないため、ｄｒｓｔの列リセット信号６１５が立ち上がる。この結果、データ線２０９の選択がリセットされる。区間１Ｂ−３の時間（シフト最終画素列（６４１）の電荷蓄積時間（Ｔ６１０）が終了してからシフト開始画素列（１）のシフトが開始されるまでの時間）が水平ブランキング時間（Ｈ−ｂ）に相当する。その後、次の行における列の選択の制御に移り、区間１Ｂ−１から区間１Ｂ−３が繰り返し行なわれる。こうして、４５行目から５５６行目までの表示が行なわれる。尚、図７（Ｂ）は、３００行目の駆動信号（ｄｃｌｋ、ｄｓｔｐ、ｄｒｓｔ及びｇｃｌｋ）の様子を示したが、４５行目から５５６行目まで全て同じである。

全画面表示と本実施の形態における部分表示とのフレームレートの比較を行う。以下の計算では、変調データを２０並列に入力し、各画素への電荷蓄積時間を８０ｎｓ、水平ブランキング時間を０．３μｓ、垂直ブランキング時間を３００μｓとしている。全画面表示（８００画素×６００画素）のフレームレートは以下の式から４２０フレーム（Ｈｚ）と求めることができる。
１フレーム時間＝（電荷蓄積時間×画素列サイズ／並列データ入力数＋水平ブランキング時間）×画素行サイズ＋垂直ブランキング時間 （式１）
フレームレート＝１／（１フレーム時間） （式２）

一方、上記の方法により５１２×５１２画素の部分駆動を行なった場合、以下より６３０フレーム（Ｈｚ）と求めることができる。

まず、区間１Ａでは、行シフト信号６１０の周期Ｔ６０４は、電荷蓄積時間８０ｎｓより短くすることができ、本実施の形態では２０ｎｓである。従って、区間１Ａで必要な時間は２０ｎｓ×４４行＝０．８８μｓである。

区間１Ｂ−１では、変調データを入力するデータ線２０９の数は１４４列であるが、変調データが２０並列で入力されることにより列のシフトは７回である。また。列シフト信号６３０の周期Ｔ６０９は最小でいいことから２０ｎｓとする。これより、区間１Ｂ−１に必要な時間は２０ｎｓ×７回＝１４０ｎｓである。

区間１Ｂ−２では、部分駆動は５１２列であるが、変調データを２０並列毎に入力するため、５２０列のデータ入力時間を必要とする。この５２０列のうち、変調データを入力するのは５１２画素であり、残りの８画素はダミーとして表示するかあるいは、変調が起きない電圧値を入力してもよい。いずれの場合も必要な列のシフトは２６回である。また、列シフト信号６３１の周期Ｔ６１０は電荷蓄積時間８０ｎｓであるから、区間１Ｂ−２に必要な時間は８０ｎｓ×２６回＝２．０８μｓである。区間１Ｂ−３では、水平ブランキング時間としてリセット信号の長さが０．３μｓである。区間１Ｃでは、垂直ブランキング時間としてリセット信号の長さは３００μｓである。

１フレームでの時間は区間１Ａ時間＋（区間１Ｂ−１時間＋区間１Ｂ−２時間＋区間１Ｂ−３時間）×５１２＋区間１Ｃ時間＝１５９０μｓとなり、フレームレートは６３０Ｈｚとなる。

区間１Ａでは、変調データを各画素に入力する必要がなく、行シフト信号６１０の周期Ｔ６０４は、区間１Ｂの行シフト信号６１１の周期Ｔ６０５より短くすることができる。また、区間１Ｂ−１においても、変調データを各画素に入力する必要がないため、列シフト信号６３０の周期Ｔ６０９は、列シフト信号６３１の周期Ｔ６１０より短くすることができる。

区間１Ｃでは、変調データを入力する必要がなく、シフト信号を先に進めておく必要もないため、すぐに区間１Ａに戻って次フレームの書き込みをはじめることができる。走査回路２０３，２０４をリセットする時間（パルス６１２の長さ）だけが必要となる。区間１Ｃは垂直ブランキング時間に等しい。

本実施の形態において、部分駆動を行なうことにより、フレームレートが４２０Ｈｚから６３０Ｈｚへ高速になった。これにより、変調揺らぎの低減を実現することができ、高画質化を達成できる。また、非表示領域については変調データを入力する必要がないため、変調データを入力する場合に比べて行シフト信号６１０及び列シフト信号６３０を短くすることが出来、特別な回路を追加せずにフレームレートの高速化が実現できる。さらに、周期の短い行シフト信号６１０及び列シフト信号６３０の数を適宜変更することにより、任意位置において部分駆動を行うことが可能である。
（第１の変更例）

ＬＣｏＳ型空間光変調器２において、図３で示した回路基板１１３の代わりに図８の回路基板１１１３を用いてもよい。回路基板１１１３において、マルチプレクサ回路２０２にはスタート位置選択回路２２２−１，２２２−２０１が設けられている。また、走査回路２０３には、スタート位置選択回路２２３−１，２２３−１５０が設けられ、走査回路２０４には、スタート位置選択回路２２４−１，２２４−１５０が設けられている。それ以外の構成に関しては回路基板１１３と同じであるため説明を省略する。

スタート位置選択回路２２３−１，２２４−１は、それぞれ走査回路２０３，２０４による１段目のレジスタの選択に関するものであり、スタート位置選択回路２２３−１５０，２２４−１５０は、それぞれ対応する走査回路２０３，２０４の１５０段目のレジスタの選択に関するものである。スタート位置選択回路２２３−１，２２４−１または、スタート位置選択回路２２３−１５０，２２４−１５０の何れか一方が駆動回路２０１によって指定されると、走査回路２０３，２０４はそれぞれ対応する１段目、または、１５０段目のレジスタを選択する。これにより走査回路２０３，２０４は対応する走査線２０８−１又は２０８−１５０の何れか一つを選択する。その後、ｇｃｌｋの立ち上がりごとに選択される走査線が順次１行ずつｙ方向にシフトする。同様に、スタート位置選択回路２２２−１，２２２−２０１のいずれかが、駆動回路２０１により指定されると、マルチプレクサ回路２０２は、対応する１段目又は１１段目のレジスタを選択する。これによりマルチプレクサ回路２０２は、レジスタに対応したデータ線２０９−１〜２０９−２０、または、２０９−２０１〜２０９−２２０を選択する。その後、ｄｃｌｋの立ち上がりごとに選択されるデータ線が順次２０列ずつｘ方向にシフトする。

以下、スタート位置選択回路２２３−１，２２３−１５０，２２４−１，２２４−１５０，２２２−１，２２２−２０１を用いた部分駆動の例を図９（Ａ）、９（Ｂ）を参照して説明する。この例では、８００画素×６００画素の変調領域２０６に対して、３２０画素×２４０画素の領域で部分駆動する場合の説明を行う。図６において、表示領域５０３の幅Ｗ５０３が３２０画素、長さＬ５０３が２４０画素であり、表示領域５０３を囲む上下の非表示領域５０１，５０５の長さＬ５０１，Ｌ５０５が共に１８０画素分、左右に位置する非表示領域５０２，５０４の幅Ｗ５０２，５０４が共に２４０画素分であるとする。

１フレーム区間は以下の３つの区間に分けられる。
・区間２Ａ １行目から１４９行目の１４９行（非表示領域５０１のうち、スタート位置選択回路２２３−１５０，２２４−１５０による選択前の部分）、及び１５０行目から１８０行目の３１行（非表示領域５０１のうち、スタート位置選択回路２２３−１５０，２２４−１５０による選択後の部分）
・区間２Ｂ １８１行目から４２０行目の２４０行（非表示領域５０２、表示領域５０３、非表示領域５０４）
・区間２Ｃ ４２１行目から６００行目の１８０行（非表示領域５０５）

区間２Ｂでは、列選択に関する以下の３つの時間区分２Ｂ−１、２Ｂ−２、２Ｂ−３が２４０回繰り返される。
・区間２Ｂ−１ １列目から２００列目の２００列（非表示領域５０２のうち、スタート位置選択回路２２２−２０１による選択前の部分）、及び２０１列目から２４０列目の４０列（非表示領域５０２のうち、スタート位置選択回路２２２−２０１による選択後の部分）
・区間２Ｂ−２ ２４１列目から５６０列目の３２０列（表示領域５０３）
・区間２Ｂ−３ ５６１列目から８００列目の２４０列（非表示領域５０４）

区間２Ｂ−２，２Ｂ−３，２Ｃはそれぞれ上記の実施の形態の区間１Ｂ−２，１Ｂ−３，１Ｃと対応しており、区間２Ｂ−２，２Ｂ−３，２Ｃは区間１Ｂ−２，１Ｂ−３，１Ｃと行数、列数が異なる以外は同じである。

図９（Ａ）に示すように、区間２Ａにおいて、まず、ｇｓｔｐにパルス１６１４が立ち上がる。また、駆動回路２０１から走査回路２０３，２０４にそれぞれスタート位置選択回路２２３−１５０，２２４−１５０を指定する駆動信号が送出される。パルス１６１４がＨｉｇｈになっている間にｇｃｌｋに行シフト信号１６１０が立ち上がることにより、スタート位置選択回路２２３−１５０，２２４−１５０はそれぞれ走査回路２０３，２０４の１５０段目のレジスタをＨｉｇｈにする。これにより走査回路２０３，２０４は、走査線２０８−１５０を選択した状態になる。以降、行シフト信号１６１０の立ち上がり毎に、選択される走査線２０８が順次１行づつｙ方向にシフトする。区間２Ａにおいて行シフト信号は３１回送出される。即ち、行シフト信号１６１０が立ち上がる度に、行位置がシフトしていき１８０行目が選択され１８１行目が選択された後、タイミング２Ｂに移行する。行シフト信号１６１０の周期はＴ１６０４である。区間２Ｂにおいても、行シフト信号１６１１の立ち上がり毎に、選択される走査線２０８が順次１行ずつｙ方向にシフトする。区間２Ｂにおいて行シフト信号１６１１は２４０回送出される。尚、区間２Ｂにおける行シフト信号１６１１の周期はＴ１６０５である。周期Ｔ１６０４は周期Ｔ１６０５より小さい。区間２Ｃではｇｒｓｔにリセット信号が立ち上がり、走査線２０８が選択されていない状態になった後、次のフレームへ移行する。

図９（Ｂ）に示すように、ｄｒｓｔのリセット信号１６１５によって、データ線２０９が選択されていない状態になる。次に区間２Ｂ−１において、駆動回路２０１がｄｓｔｐのパルス１６１６をマルチプレクサ回路２０２に送出する。また、駆動回路２０１は、マルチプレクサ回路２０２にスタート位置選択回路２２２−２０１を指定する駆動信号を送出する。パルス１６１６がＨｉｇｈになっている間にｄｃｌｋに列シフト信号１６３０が立ち上がることにより、スタート位置選択回路２２２−２０１はマルチプレクサ回路２０２の１１段目のレジスタをＨｉｇｈにする。これによりマルチプレクサ回路２０２は、データ線２０９−２０１〜２０９−２２０を選択した状態になる。区間２Ｂ−１において行シフト信号１６３０は２回立ち上がり、区間２Ｂ−２に移行する。区間２Ｂ−２では、列シフト信号１６３１が１６回立ち上がる。尚、区間２Ｂ−１における列シフト信号１６３０の周期Ｔ１６０９は、２Ｂ−２における列シフト信号１６３１の周期Ｔ１６１０より短い。

本変更例により３２０画素×２４０画素の部分駆動を行った場合、以下に示すようにフレームレートは１５４０フレーム（Ｈｚ）となる。ここで、上記の実施の形態と同様に電荷蓄積時間を８０ｎｓ、水平ブランキング時間を０．３μｓ、垂直ブランキング時間を３００μｓとした。

区間２Ａの時間は、行シフト信号１６１０の周期Ｔ１６０４が上記の実施の形態と同様に最小周期２０ｎｓであり、１５０行目から１８０行目までの３１行分のシフトを行えばよいので、２０ｎｓ×３１行＝０．６２μｓとなる。区間２Ｃの時間は、垂直ブランキング時間であり３００μｓである。

区間２Ｂ−１では、２０１列目から２４１列目までシフトすればよいので、ｘ方向のシフトは４０列分であるが、変調データが２０並列で入力されることより列シフト信号１６３０は２回である。列シフト信号１６３０の周期Ｔ１６０９は最小での値で２０ｎｓである。よって、必要な時間は２回×２０ｎｓ＝４０ｎｓである。

区間２Ｂ−２では、３２０列に対して、変調データを２０列並列して入力するため、列のシフトは１６回となる。電荷蓄積時間を考慮し、列シフト信号１６３１の周期Ｔ１６１０は８０ｎｓであることから、区間２Ｂ−２に必要な時間は１６回×８０ｎｓ＝１．２８μｓである。区間２Ｂ−３は、水平ブランキング時間であり、０．３μｓである。

１フレームでの時間は区間２Ａ時間＋（区間２Ｂ−１時間＋区間２Ｂ−２時間＋区間２Ｂ−３時間）×２４０＝６８０μｓとなり、フレームレートは１４７０Ｈｚとなる。スタート位置選択回路２２３−１５０，２２４−１５０，２２２−２０１を用いて部分駆動を行なうことによりフレームレートが全画面表示のフレームレート４２０Ｈｚから１４７０Ｈｚへ高速になる。

本変更例によれば、少数のスタート位置選択回路２２２−１，２２２−２０１，２２３−１，２２３−１５０，２２４−１，２２４−１５０を利用して、部分駆動のフレームレートをさらに高速化できる。これにより、高画質化を実現することができる。

また、表示領域のスタート位置が、スタート位置選択回路の示す位置より右下側にあれば、スタート位置選択回路を利用した部分駆動を行うことができ、非表示部のシフト時間を上記の実施の形態より短くすることができる。これにより、上記の実施の形態による部分駆動より更にフレームレートを高速化することができ、高画質化を実現できる。
（第２の変更例）

回路基板１１３の代わりに、図１０に示す回路基板２１１３を用いても良い。回路基板２１１３は、変調領域２０６を分割して駆動するものである。回路基板２１１３は、変調領域２０６が分割変調領域８０６Ａと分割変調領域８０６Ｂとに分割され、それぞれの領域に対してマルチプレクサ回路２１２Ａ、２１２Ｂが設けられている。また、入力線２１７は２本設けられ、それぞれマルチプレクサ回路２１２Ａ、２１２Ｂに接続される。マルチプレクサ回路２１２Ａは、４００本のデータ線２０９−１、・・・２０９−４００と接続され、マルチプレクサ２１２Ｂは残る４００本のデータ線２０９−４０１、・・・、２０９−８００と接続されている。尚、分割変調領域８０６Ａと分割変調領域８０６Ｂとの境界を境界線８０４で仮想的に示した。境界線８０４は、データ線２０９−４００と２０９−４０１とに挟まれている。制御装置４の表示領域選択回路４２は、表示領域を選択する際、必ず、表示領域が境界線８０４の少なくとも一部を含むように選択する。即ち、表示領域選択回路４２は、データ線２０９−４００の少なくとも一部とデータ線２０９−４０１の少なくとも一部とを含む領域を選択する。

駆動回路２０１は、駆動信号ｄｃｌｋ１、ｄｓｔｐ１、ｄｒｓｔ１をマルチプレクサ回路２１２Ａに送出し、駆動信号ｄｃｌｋ２、ｄｓｔｐ２、ｄｒｓｔ２をマルチプレクサ回路２１２Ｂに送出する。マルチプレクサ回路２１２Ａは、データ線２０９−４００から２０９−１まで左方向に１０本ずつデータ線２０９の選択をシフトし、マルチプレクサ回路２１２Ｂは、データ線２０９−４０１から２０９−８００まで右方向１０本ずつにデータ線２０９の選択をシフトする。従って、分割変調領域８０６Ａでは、境界線８０４の左側のデータ線２０９−４００から左端のデータ線２０９−１に向かった方向に順に変調データが入力され、分割変調領域８０６Ｂでは、境界線８０４の右側のデータ線２０９−４０１から右端のデータ線２０９−８００に向かった方向に順に変調データが入力される。分割変調領域８０６Ａ、８０６Ｂのそれぞれで１０並列ずつ変調データを入力し、合計で２０並列の変調データの入力を実現している。部分駆動において、前述の非表示領域の短周期走査の必要がなく、スタート位置選択回路も必要ない。

本変更例における部分駆動の例について、境界線８０４に関して表示領域が対称となる対称表示と、境界線８０４に関して表示領域が非対称となる非対称表示の２つの場合について説明する。まず、対称表示では、制御装置４１は、境界線８０４を含む表示領域５０３を選択し部分駆動を行う。図１１は、変調領域２０６が分割変調領域８０６Ａ，８０６Ｂに分割された場合の表示領域を概念的に説明した図である。表示領域５０３は、部分表示領域５０３Ａと部分表示領域５０３Ｂとに境界線８０４で分割される。非表示領域５０１，５０２，５０４，５０５と表示領域５０３との位置関係は図６で示した場合と同じである。表示領域５０３は、上記の実施の形態と同様に、５１２画素×５１２画素である。非表示領域５０１，５０２，５０４，５０５は、上記の実施の形態と同じである。分割表示領域５０３Ａは、１４５列目から４００列目であって、４５行目から５５６行目の２５６画素×５１２画素である。分割表示領域５０３Ｂは、４０１列目から６５６列目であって、４５行目から５５６行目の２５６画素×５１２画素である。従って、分割表示領域５０３Ａ，５０３Ｂの幅Ｗ５０３Ａ，Ｗ５０３Ｂは共に２５６画素分である。以下ではｇｃｌｋのパルスを行シフト信号、ｄｃｌｋ１、ｄｃｌｋ２のパルスを列シフト信号と呼び、ｇｒｓｔのパルスをフレームリセット信号、ｄｒｓｔ１、ｄｒｓｔ２のパルスを列リセット信号と呼ぶ。

図１２（Ａ）に示すように、１フレーム区間は以下の３つの時間区分に分けられる。
・区間３Ａ １行目から４４行目の４４行（非表示領域５０１）
・区間３Ｂ ４５行目から５５６行目の５１２行（非表示領域５０２、表示領域５０３、非表示領域５０４）
・区間３Ｃ ５５７行目から６００行目の４４行（非表示領域５０５）

さらに図１２（Ｂ）に示すように、区間３Ｂでは以下の２つの時間区分を５１２回くり返す。
・区間３Ｂ−１ ４００列目から１４１列目の２６０列と４０１列目から６６０列目の２６０列の計５２０列（表示領域５０３）
・区間３Ｂ−２ １列目から１４０列目の１４０列と、６６１列目から８００列目の１４０列（非表示領域５０２，５０４）

図１２（Ａ）は、ｙ方向のシフトに関するタイミングチャートである。ｙ方向のシフトに関しては、上記の実施の形態における図７（Ａ）と同様であり、区間３Ａにおいて１行目から４４行目までｇｃｌｋに立ち上がる行シフト信号２６１０（周期Ｔ２６０４）によって走査線２０８の選択位置が１行ずつシフトする。区間３Ａにおける行シフト信号２６１０は４４回送出される。区間３Ｂではｇｃｌｋに行シフト信号２６１１（周期Ｔ２６０５）が立ち上がる。行シフト信号２６１１の立ち上がり毎に、選択される走査線２０８が順次１行づつｙ方向にシフトする。区間３Ｂにおいて行シフト信号２６１１は５１２回送出される。この場合も、周期Ｔ２６０４の長さは、周期Ｔ２６０５の長さより短い。区間３Ｃではｇｒｓｔにフレームリセット信号２６２０が立ち上がり、次のフレームへ移行する。

図１２（Ｂ）は、ｘ方向のシフトに関するタイミングチャートである。図１２（Ｂ）に示す画素列位置は分割変調領域８０６Ａにおいて選択されている１０本のデータ線２０９のうち最も右側のデータ線２０９を示し、括弧でくくられている値は分割変調領域８０６Ｂにおいて選択されている１０本のデータ線２０９のうちもっとも左側のデータ線２０９の値を示している。

まず、ｄｒｓｔ１、ｄｒｓｔ２のそれぞれに立ち上がるリセット信号２６２１Ａ，２６２１Ｂによって、データ線２０９が選択されていない状態になる。次に区間３Ｂ−１においてｄｓｔｐ１がＨｉｇｈになっている間にｄｃｌｋ１に行シフト信号２６３１Ａが１回立ち上がることにより、データ線２０９−４００から左側１０列が選択される。また、区間３Ｂ−１においてｄｓｔｐ２がＨｉｇｈになっている間にｄｃｌｋ２に行シフト信号２６３１Ｂが１回立ち上がることにより、データ線２０９−４０１から右側１０列が選択される。尚、ｄｓｔｐ１、ｄｓｔｐ２の立ち上がり開始時刻は同時であり、当該開始時刻が区間３Ｂ−１の開始時刻である。従って、４４行目におけるｄｓｔｐ１、ｄｓｔｐ２の立ち上がり開始時刻が区間３Ｂの開示時刻になる。列シフト信号２６３１Ａによってデータ線２０９は１０列ずつ左にシフトし、新たに１０列分のデータ線２０９が選択される。列シフト信号２６３１Ｂによってデータ線２０９は１０列ずつ右にシフトし、新たに１０列分のデータ線２０９が選択される。ｄｃｌｋ１、ｄｃｌｋ２の２６回のシフト信号によって、分割変調領域８０６Ａの１行分の変調データが入力される。区間３Ｂ−２ではｄｒｓｔ１、ｄｒｓｔ２にそれぞれ列リセット信号２６２１Ａ，２６２１Ｂが立ち上がることによって列方向のデータ線が選択されていない状態になる。

上記の実施の形態と同様な計算によって、区間３Ａに必要な時間は０．８８μｓである。区間３Ｃに必要な時間は３００μｓである。また、区間３Ｂ−１に必要な時間は２．０８μｓであり、区間３Ｂ−２に必要な時間は０．３μｓである。従って、１フレームでの時間は区間３Ａ時間＋（区間３Ｂ−１時間＋区間３Ｂ−２時間）×５１２＋区間３Ｃ時間＝１５１０μｓとなり、本変更例におけるフレームレートは６７０Ｈｚとなる。

表示領域を分割変調領域８０６Ａ，８０６Ｂに分割して部分駆動を行なうことによりフレームレートが４２０Ｈｚから６７０Ｈｚへ高速になる。このため、液晶の揺らぎが小さくなり、高画質化を実現することができる。また、各分割変調領域８０６Ａ，８０６Ｂは境界線８０４から両端に向けて、部分駆動されるためにスタート位置選択回路などの特別な回路を必要とせず、単純な構成で高画質化を達成することができる。

即ち、上記の変更例２において、走査回路２０３，２０４は、走査線シフト信号である行シフト信号２６１０，２６１１に基づいて変調領域における所定の走査線シフト開始位置である走査線２０８−１から走査線２０８の選択位置を順次シフトし、走査線リセット信号である列リセット信号２６２０に基づいて走査線２０８の選択位置を走査線開始位置まで戻す。マルチプレクサ回路２１２Ａは、第１のデータ線シフト信号である列シフト信号２６３１Ａに基づいて、分割変調領域８０６Ａにおける第１のデータ線シフト開始位置であるデータ線２０９−３９１〜２０９−４００からデータ線２０９の選択位置を順次シフトし、第１のデータ線リセット信号である列リセット信号２６２１Ａに基づいてデータ線２０９の選択位置を第１のデータ線シフト開始位置まで戻す。マルチプレクサ回路２１２Ｂは、第２のデータ線シフト信号である列シフト信号２６３１Ｂに基づいて、分割変調領域８０６Ｂにおける第２のデータ線シフト開始位置であるデータ線２０９−４０１〜２０９−４１０からデータ線２０９の選択位置を順次シフトし、第２のデータ線リセット信号である列リセット信号２６２１Ｂに基づいてデータ線の選択位置を第２のデータ線シフト開始位置まで戻す。第１のデータ線シフト開始位置（データ線２０９−３９１〜２０９−４００）は、分割変調領域８０６Ａ内に位置し、このうちデータ線２０９−４００は境界線８０４に最も隣接したデータ線２０９である。第２のデータ線シフト開始位置（データ線２０９−４０１〜２０９−４１０）は分割変調領域８０６Ｂ内に位置し、このうちデータ線２０９−４０１は境界線８０４に最も隣接したデータ線２０９である。表示領域選択回路４２は、変調領域２０６のうち境界線８０４を含む表示領域５０３を選択する。表示領域５０３は分割変調領域８０６Ａ，８０６Ｂ内にそれぞれ位置した部分表示領域５０３Ａ，５０３Ｂからなる。表示領域５０３では、単一の走査線表示開始位置である走査線２０８−４５と、第１のデータ線シフト開始位置（２０９−３９１〜２０９−４００）と、第２のデータ線シフト開始位置（２０９−４０１〜２０９−４１０）とが表示開始位置である。表示領域５０３では、単一の走査線表示終了位置２０８−５５６と、部分表示領域５０３Ａ内に位置した第１のデータ線表示終了位置であるデータ線２０９−１４１〜２０９−１５０と、第２の分割表示領域内に位置した第２のデータ線表示終了位置２０９−６５１〜６６０とが表示終了位置である。駆動回路２０１は、走査線２０８の選択位置が走査線シフト開始位置から走査線表示開始位置を経て走査線表示終了位置に達するまで、順次行シフト信号２６１０，２６１１を生成している。駆動回路２０１は、分割変調領域８０６Ａにおいて、データ線の選択位置が第１のデータ線シフト開始位置から第１のデータ線表示終了位置に達するまで順次列シフト信号２６３１Ａを生成し、データ線の選択位置が第１のデータ線表示終了位置に達すると列シフト信号２６３１Ａの生成を停止して列リセット信号２６２１Ａを生成してデータ線の選択位置を第１のデータ線シフト開始位置まで戻している。また、駆動回路２０１は、分割変調領域８０６Ｂにおいて、データ線の選択位置が第２のデータ線シフト開始位置から第２のデータ線表示終了位置に達するまで順次列シフト信号２６３１Ｂを生成し、データ線の選択位置が第２のデータ線表示終了位置に達すると第２のデータ線シフト信号の生成を停止して列リセット信号２６２１Ｂを生成してデータ線の選択位置を第２のデータ線シフト開始位置まで戻している。駆動回路２０１は、走査線２０８の選択位置が走査線表示終了位置に達し、分割変調領域８０６Ａにおけるデータ線２０９の選択位置が第１のデータ線表示終了位置に達し、かつ、分割変調領域８０６Ｂにおけるデータ線の選択位置が第２のデータ線表示終了位置に達すると、行シフト信号２６１１の生成を停止してフレームリセット信号２６２０を生成して走査線２０８の選択位置を走査線シフト開始位置まで戻している。駆動回路２０１は、走査線２０８の選択位置が走査線シフト開始位置から走査線表示開始位置に達するまでに生成する行シフト信号２６１０の周期Ｔ２６０４を、走査線２０８の選択位置が走査線表示開始位置から走査線表示終了位置に達するまでに生成する行シフト信号２６１１の周期Ｔ２６０５より短く設定している。尚、４５行目から５５６行目で、１４５列目から４００列目の領域が第１の分割表示領域、４５行目から５５６行目で、４０１列目から６５６列目の領域が第２の分割表示領域として機能する。

次に非対称表示の部分駆動に関して説明を行なう。この例では、表示領域が、上述の対称表示の表示領域を左に６４画素ずらしたものになっている。即ち、図１１において、非表示領域５０１，５０５は上記の実施の形態と同じであり、非表示領域５０２の幅Ｗ５０２が８０画素分、非表示領域５０４の幅Ｗ５０４が２０８画素分となる。分割表示領域５０３Ａは、８１列目から４００列目であって、４５行目から５５６行目の３２０画素×５１２画素である。分割表示領域５０３Ｂは、４０１列目から５９２列目であって、４５行目から５５６行目の１９２画素×５１２画素である。従って、幅Ｗ５０３Ａは３２０画素分、幅Ｗ５０３Ｂは１９２画素分である。

１フレーム区間は、対称表示と同じで以下の３つの時間区分に分けられる。
・区間３Ａ １行目から４４行目の４４行（非表示領域５０１）
・区間３Ｂ ４５行目から５５６行目の５１２行（非表示領域５０２、表示領域５０３、非表示領域５０４）
・区間３Ｃ ５５７行目から６００行目の４４行（非表示領域５０５）

ここで、区間３Ｂでは、対称表示と異なり以下のように２つの時間区分に分けられる。
・区間３Ｂ′−１ ４００列目から８１列目まで３２０列と４０１列目から６００列目まで２００列の計５２０列（表示領域５０３）
・区間３Ｂ′−２ １列目から８０列目の８０列と、６０１列目から８００列目の２００列（非表示領域５０２，５０４）

ｙ方向のタイミングチャートは図１２（Ａ）で示したチャートと同じである。ｘ方向に関するタイミングチャートを図１３（Ａ）、１３（Ｂ）に示した。図１３（Ａ）と図１３（Ｂ）は時間的に連続しており、図１３（Ａ）の右端が図１３（Ｂ）の左端に続いている。区間３Ｂ′−１において、ｄｃｌｋ１に立ち上がる列シフト信号２６３１Ａによって４００列目から８１列目まで境界線８０４から左端へのシフトが行われ、ｄｃｌｋ２に立ち上がる列シフト信号２６３１Ｂによって４０１列目から６００列目まで境界線８０４から右端へのシフトが行われる。分割変調領域８０６Ｂへの変調データの書き込みは、ｄｃｌｋ２に列シフト信号２６３１Ｂが２０回繰り返し立ち上がることによって行なわれる。列シフト信号２６３１Ｂが２０回繰り返された後に、ｄｒｓｔ２にリセット信号２６２１Ａが立ち上がる。一方、分割変調領域８０６Ａへの変調データの書き込みは、ｄｃｌｋ１に列シフト信号２６３１Ｂが３２回立ち上がることによって行なわれる。区間３Ｂ′−２において、ｄｒｓｔ１にリセット信号２６２１Ｂが立ち上がる。

フレームレートの計算において、区間３Ｂ′−１にかかる時間以外は、対称表示の場合と同じである。区間３Ｂ′−１では、ｄｃｌｋ１に立ち上がる列シフト信号２６３１Ａの数が３２回であり、周期は電荷蓄積時間８０ｎｓであることから、必要な時間は３２回×８０ｎｓ＝２．５６μｓとなる。これより、１フレームでの時間は１７６０μｓとなり、フレームレートは５７０Ｈｚとなる。

以上のように、分割変調領域８０６Ａ，８０６Ｂに関して部分駆動を行なうことにより、非対称表示においても高いフレームレートが実現できる。さらに、境界線８０４を挟み、境界線８０４に最も隣接する２つの画素２１５に同時に変調データが入力されるため、境界線８０４付近の表示異常を防ぐことができる。

尚、非対称表示において、データ線２０９−３９１〜２０９−４００が第１のデータ線シフト開始位置および表示開始位置、データ線２０９−４０１〜２０９−４１０が第２のデータ線シフト開始位置および表示開始位置、走査線２０８−１が走査線シフト開始位置、走査線２０８−４５が走査線表示開始位置、データ線２０９−８１〜２０９−９０が第１のデータ線表示終了位置、データ線２０９−５９１〜２０９−６００が第２のデータ線表示終了位置、走査線２０８−５５６が走査線表示終了位置、としてそれぞれ機能する。４５行目から５５６行目で、８１列目から４００列目の領域が第１の分割表示領域、４５行目から５５６行目で、４０１列目から５９２列目の領域が第２の分割表示領域として機能する。
（第３の変更例）

図１４に示すように、回路基板２１１３の代わりに回路基板３１１３を用いてもよい。回路基板３１１３は、スタート位置選択回路２２３−１，２２３−１５０が走査回路２０３に設けられ、スタート位置選択回路２２４−１，２２４−１５０が走査回路２０４に設けられた以外は、第２の変更例の回路基板２１１３と同じである。

スタート位置選択回路２２３−１，２２３−１５０，２２４−１，２２４−１５０によれば、第１の変更例と同様に、スタート位置選択回路２２３−１，２２４−１または、スタート位置選択回路２２３−１５０，２２４−１５０の何れか一方が駆動回路２０１によって指定されると、走査回路２０３，２０４は、指定されたスタート位置選択回路が選択する位置から走査線２０８のシフトを始める。尚、この例でも、制御装置４の表示領域選択回路４２は、表示領域として、境界線８０４の少なくとも一部を含むように選択する。即ち、表示領域選択回路４２は、データ線２０９−４００の少なくとも一部と、データ線２０９−４０１の少なくとも一部を含む表示領域を選択する。

対称表示の例として、第１の変更例と同様な、表示領域５０３が３２０画素×２４０画素の場合を表示例として示す。即ち、図１１において、分割表示領域５０３Ａは、２４１列目から４００列目であって、１８１行目から４２０行目の１６０画素×２４０画素である。１フレーム区分は以下の３つに分けられる。従って、幅Ｗ５０３Ａ，Ｗ５０３Ｂは共に１６０画素分である。
・区間４Ａ １行目から１４９行目までの１４９行（非表示領域５０１のうちスタート位置選択回路２２３−１５０，２２４−１５０選択前の部分）及び１５０行目から１８０行目の３１行（非表示領域５０１のうちスタート位置選択回路２２３−１５０，２２４−１５０選択後の部分）
・区間４Ｂ １８１行目から４２０行目の２４０行（非表示領域５０２、表示領域５０３、非表示領域５０４）
・区間４Ｃ ４２１行目から６００行目の１８０行（非表示領域５０５）

区間４Ｂでは、以下の２つの時間区分が２４０回繰り返される。
・区間４Ｂ−１ ４００列目から２４１列目までの１６０列と、４０１列目から５６０列目までの１６０列の計３２０列（表示領域５０３）
・区間４Ｂ−２ １列目から２４０列目の２４０列（非表示領域５０２）と５６１列目から８００列目の２４０列（非表示領域５０４）

図１５（Ａ）に示すように、ｙ方向のシフトは、図９（Ａ）に示した第１の変更例と同様であり、区間４Ａ，４Ｂ，４Ｃが区間２Ａ，２Ｂ，２Ｃに対応する。また、ｘ方向のシフトは図１５（Ｂ）に示されるように、図１２（Ｂ）で示した第２の変更例における対称表示の場合と同じである。但し、図１２（Ｂ）では、行シフト信号２６３１の数は２６回であったが、本変更例では行シフト信号２６３１の数は１６回である。

区間４Ｃに必要な時間は３００μｓである。区間４Ａに必要な時間は０．６２μｓである。区間４Ｂ−１に必要な時間は１．２８μｓである。区間４Ｂ−２に必要な時間は０．３μｓである。以上より本変更例における対称表示のフレームレートは１５００Ｈｚとなる。

対称表示において、データ線２０９−３９１〜２０９−４００が第１のデータ線シフト開始位置および表示開始位置、データ線２０９−４０１〜２０９−４１０が第２のデータ線シフト開始位置および表示開始位置、走査線２０８−１５０が走査線シフト開始位置、走査線２０８−１８１が走査線表示開始位置、データ線２０９−２４１〜２０９−２５０が第１のデータ線表示終了位置、データ線２０９−５５１〜５６０が第２のデータ線表示終了位置、走査線２０８−４２０が走査線表示終了位置、としてそれぞれ機能する。１８１行目から４２０行目で、２４１列目から４００列目の領域が第１の分割表示領域、１８１行目から４２０行目で、４０１列目から５６０列目の領域が第２の分割表示領域として機能する。

非対称表示の例として、表示領域が、上述の３２０画素×２４０画素の対称表示の表示領域を６０画素左にシフトした表示を例にして説明する。分割表示領域５０３Ａは、１８１列目から４００列目であって、１８１行目から４２０行目の２２０画素×２４０画素である。分割表示領域５０３Ｂは、４０１列目から５００列目であって、１８１行目から４２０行目の１００画素×２４０画素である。この場合、図５において幅Ｗ５０２が１８０画素、幅Ｗ５０４が３００画素になる。幅Ｗ５０３Ａは２２０画素分であり、幅Ｗ５０３Ｂは１００画素分である。

１フレーム区間は対称表示と同じで、図１５（Ａ）と同様に、区間４Ａ，４Ｂ，４Ｃに分類できる。ただし、フレーム区間４Ｂでは、４Ｂ−１、４Ｂ−２の代わりに以下の２つの区分が２４０回くり返される。
・区間４Ｂ′−１ ４００列目から１８１列目までの２２０列と４０１列目から５００列目までの１００列の計３２０列（表示領域５０３）
・区間４Ｂ′−２ １列目から１８０列目までの１８０列（非表示領域５０２）及び５０１列目から８００列目までの３００列（非表示領域５０４）

図１６（Ａ）、１６（Ｂ）は、ｘ方向のタイミングチャートを示した図である。図１６（Ａ）の右端が図１６（Ｂ）の左端と時間的に連続している。ｘ方向のタイミングチャートは、第２の変更例による非対称表示（図１３（Ａ）、図１３（Ｂ））と同様にマルチプレクサ回路２１２Ａとマルチプレクサ回路２１２Ｂのリセットタイミングが異なる。即ち、区間４Ｂ′−１では、マルチプレクサ回路２１２Ａの列シフト信号２６３１Ａが２２回立ち上がりデータ線２０９−１８１〜２０９〜１９０が選択された後、列リセット信号２１２１Ａが立ち上がる。また、マルチプレクサ回路２１２Ｂの列シフト信号２６３１Ａが１０回立ち上がりデータ線２０９−４９１〜２０９−５００が選択された後、列リセット信号２６２１Ａが立ち上がる。マルチプレクサ回路２１２Ｂにリセットがかかった後、マルチプレクサ回路２２２Ａがリセットされるまで（列リセット信号２１２１Ａが立ち上がるまで）、マルチプレクサ回路２２２Ｂは待機状態となる。

フレームレートの計算に関してタイミング４Ｂ′−１以外は対称表示の場合と全く同じである。タイミング４Ｂ′−１では、列シフト信号２６３１Ａの数が２２回であり、列シフト信号２６３１Ａの周期は電荷蓄積時間８０ｎｓであることから、必要な時間は２２回×８０ｎｓ＝１．７６μｓとなる。従って、１フレームでの時間は７９０μｓとなり、フレームレートは１２７０Ｈｚとなる。全画面表示の４２０Ｈｚに比べて１２７０Ｈｚと高速となり、高画質化を実現できる。

尚、非対称表示において、データ線２０９−３９１〜２０９−４００が第１のデータ線シフト開始位置および表示開始位置、データ線２０９−４０１〜２０９−４１０が第２のデータ線シフト開始位置および表示開始位置、走査線２０８−１５０が走査線シフト開始位置、走査線２０８−１８１が走査線表示開始位置、データ線２０９−１８１〜２０９−１９０が第１のデータ線表示終了位置、データ線２０９−４９１〜２０９−５００が第２のデータ線表示終了位置、走査線２０８−４２０が走査線表示終了位置、としてそれぞれ機能する。１８１行目から４２０行目で、１８１列目から４００列目の領域が第１の分割表示領域、１８１行目から４２０行目で、４０１列目から５００列目の領域が第２の分割表示領域として機能する。

以上により、変調領域２０６を領域８０６Ａ，８０６Ｂに分割し、スタート位置選択回路２２３−１，２２３−１５０，２２４−１，２２４−１５０を用いて、部分駆動を行なうことにより、対称表示を行う場合も非対称表示を行う場合も高いフレームレートによる位相変調が実現できる。

本発明によるＬＣｏＳ型空間光変調器２は上述した実施の形態に限定されず、特許請求の範囲に記載した範囲で種々の変形や改良が可能である。例えば、走査回路２０３，２０４をそれぞれ複数に分割し、変調領域２０６を、列方向だけでなく、行方向に関して分割してもよい。さらに、行方向、列方向の分割方法は、２つに限定されず３つ以上の分割であってもよい。その場合、境界線に最も隣接する２つの画素には同時に変調データを入力すればよく、例えば、１つの境界線では、１フレームの開始直後に境界線を挟み境界線に最も隣接する２つの画素に同時に変調データを入力し、別の境界線では、当該境界線を挟む２つの領域の１行のデータ入力の終了直前、あるいは、１フレームの終了直前に境界線を挟み境界線に最も隣接する２つの画素に同時に変調データを入力するようにしてもよい。

また、画素２１５はアクティブマトリクス回路であったが、単純マトリクス回路を用いても良い。上記の実施の形態では、制御装置４において、表示領域選択回路４２は中央処理装置４１と別体で設けられていたが、中央処理装置４１が表示領域選択回路４２を備えていてもよい。また、部分駆動における表示領域の選択は制御装置４の表示領域選択回路４２が行ったが、駆動装置３の処理装置３１が行ってもよい。その場合も駆動装置３に予め部分駆動に関する表示領域の設定情報が登録されており、部分駆動を行う際にその情報に基づいて、駆動信号を生成すればよい。また、図１０，１４の点線で示されるように、駆動回路２０１に表示領域選択回路４２が設けられ、かかる表示領域選択回路４２が部分駆動における表示領域の選択を行ってもよい。その場合、駆動装置２０１に予め部分駆動に関する表示領域の設定情報が登録されており、表示領域選択回路４２は、部分駆動を行う際にその情報に基づいて、部分駆動を実現する駆動信号（ｇｃｌｋ、ｇｓｔｐ、ｇｒｓｔ、ｄｃｌｋ、ｄｓｔｐ、ｄｒｓｔ、ｄｃｌｋ１、ｄｓｔｐ１、ｄｒｓｔ１、ｄｃｌｋ２、ｄｓｔｐ２、ｄｒｓｔ２）を生成すればよい。

また、上記の実施の形態においては、表示領域を上下方向において変調領域の中央に設定しているが、より高いフレームレートを得るために部分表示領域を変調領域の上部に設定しても良い。具体的には、図６において、非表示領域５０１の長さＬ５０１が、非表示領域５０５の長さＬ５０５より小さい値となるように表示領域５０３を設定する。表示領域をこのように設定することにより、シフト開始位置から表示開始位置までのシフト時間を短縮することができる。さらにこのとき、表示開始位置を１行目の走査線、または、スタート位置選択回路が選択する走査線に設定しても良い。表示開始位置をこのように設定することにより、シフト開始位置から表示開始位置までのシフト時間を省略することができる。

回路基板１１３，１１１３，２１１３，３１１３において、データ線２０９と走査線２０８とは直交していたが、斜めに交差していてもよい。

回路基板１１３，１１１３，２１１３，３１１３において、データ線２０９、走査線２０８を用いずに画素を順次選択するようにしてもよい。

本発明のＬＣｏＳ型空間光変調器は、レーザー加工、光ピンセット、適応光学、各種撮像光学系、光通信、非球面レンズ検査、短パルスレーザーのパルス波形制御、光メモリ等に用いるのに適している。

本発明はＬＣｏＳ型空間光変調器に関する。

従来、ＬＣｏＳ（Liquid Crystal on Silicon）を用いた空間光変調装置（ＳＬＭ：Spatial Light Modulator）が知られている。ＬＣｏＳの液晶分子は、画素電極に電圧を印加することで基板に垂直な面で回転する。液晶の回転に応じて、入射した光の位相変調量が変化する。高性能なＬＣｏＳ型の空間光変調器を実現するためには、ＬＣｏＳのフレームレートを表示用途で用いられるよりも高速化する必要がある。

ＬＣｏＳ型表示装置において、表示領域を複数の領域に分割し、分割領域の境界に同時に画像を表示する表示装置が開示されている（例えば特許文献１）。また、単純マトリクス型の液晶表示装置において、画素領域を複数の部分に分割して並列に画素を駆動し、液晶表示装置の低消費電力化を図る方法が提案されている（例えば特許文献２）。また、任意の位置で部分駆動するマトリクス型液晶表示装置が開示されている（例えば特許文献３）。
特開２００５−１８９７５８ 特開２００１−３５６７４４ 特許３７２２３７１

液晶を用いた空間光変調器による光変調には時間的な揺らぎが存在する。この時間的な揺らぎは、液晶への印加電位差が交流信号であること、画素容量からの電荷漏れによって１フレーム時間内での各画素電極への印加電圧が変化すること、液晶に含まれる不純物などの影響があることによる。空間光変調器を表示用途に用いるときには、この時間的揺らぎが人の眼によって時間積分されるため大きな問題にならない。しかしながら、空間光変調器を計測用途に用いるときはこの時間的な揺らぎが問題となる場合がある。この揺らぎはフレームレートを高速化すること、すなわち１フレーム時間を短くすることで抑えることができる。ここで、１フレーム時間は、１画素に電荷が蓄積されるのに必要な時間である電荷蓄積時間に画素数を掛けて得られる時間に、さらに、水平同期期間の総和と垂直同期期間とを足し合わせた時間である。１画素への電荷蓄積時間には回路構成によって決まる下限があるため、１フレーム時間を短縮することは困難である。

特許文献１の方法によってフレームレートを高速化するためには信号線の本数を増やさなければならないが、接続可能な信号線の本数には回路構成による限界がある。したがって、ＬＣｏＳ型表示装置を測定用途で用いるためには十分な光変調の揺らぎの低減は達成されない。

特許文献２の方法では、単純マトリクス型の液晶表示装置の画素領域を複数に分割しそれぞれ独立に駆動する構造を採用し、隣接して配置される画素領域の境界を含む部分駆動を行っている。部分駆動による低消費電力化と分割境界を含む部分駆動による分割境界での表示異常の回避を実現している。しかしながら、この液晶表示装置は単純マトリクスであることからクロストークなどが生じ、高画質化はアクティブマトリクスより難しい。さらに、部分駆動で高フレームレート化を図ることは低消費電力化の妨げになるため好ましくないことから、この文献では高フレームレート化を行う方法については開示されていない。従って、本引例の単純マトリクス型液晶表示装置では、光変調の時間的揺らぎが生じ、測定用途の空間光変調装置に必要な画質を実現することはできない。

特許文献３の方法では、特許文献２と同様に部分駆動により低消費電力化を目指すことから、高フレームレート化が図られていない。また、かかる表示装置では、部分駆動の開始位置を指定するため、各シフトレジスタにメモリ機能を持たせている。そのため、シフトレジスタの構成が複雑になるという問題がある。さらに、開始位置を指定するために、画像を表示する前に予めシフトレジスタの設定を行なう必要があり、部分駆動を行なう位置を動的に変更することができない。

本発明は部分駆動により高速フレームレートを実現することで高画質化を図りながら、簡易な回路構成にて、任意の場所での部分駆動を動的に可能にするＬＣｏＳ型空間光変調器を提供することにある。

上記目的を達成するために、本発明は、２次元状に配列されて変調領域を規定する複数の画素電極と、シフト信号とリセット信号とを生成する信号生成回路と、前記シフト信号と前記リセット信号とに基づき画素電極を選択し、選択した画素にデータ信号を入力するための画素選択回路と、前記変調領域のうち所望の表示領域を選択する表示領域選択回路とを備え、前記変調領域は少なくとも１つの境界線を介して複数の分割変調領域に分割されており、前記表示領域選択回路は、前記変調領域のうち前記少なくとも１つの境界線の少なくとも一部を含む表示領域を選択し、前記表示領域は前記境界線の両側に位置する２つの分割変調領域内に位置した２つの分割表示領域を含み、各分割表示領域は対応する表示開始位置と対応する表示終了位置とを有し、前記画素選択回路は、前記複数の分割変調領域のそれぞれに対して、前記シフト信号に基づいて画素電極の選択位置を所定のシフト開始位置から順次シフトし、前記リセット信号に基づいて画素電極の選択位置を前記所定のシフト開始位置まで戻し、前記信号生成回路は、前記少なくとも２つの分割表示領域に対応する少なくとも２つの分割変調領域のそれぞれにおいて、画素電極の選択位置が対応するシフト開始位置から対応する表示開始位置を経て対応する表示終了位置に達するまで、順次前記シフト信号を生成し、画素電極の選択位置が前記表示終了位置に達すると前記シフト信号の生成を停止して前記リセット信号を生成して画素電極の選択位置を前記シフト開始位置まで戻し、前記信号生成回路は、画素電極の選択位置が前記シフト開始位置から前記表示開始位置に達するまでに生成する前記シフト信号の周期を、画素電極の選択位置が前記表示開始位置から前記表示終了位置に達するまでに生成する前記シフト信号の周期より短く設定していることを特徴とするＬＣｏＳ型空間光変調器を提供している。

このようなＬＣｏＳ型空間光変調器によれば、信号生成回路が、表示領域の表示開始位置までは周期の短いシフト信号を送出し、表示領域の終了位置ではリセット信号を送出するため、表示領域以外の変調領域に費やす時間を短縮することができる。これにより、フレームレートを上げることが出来、光変調の時間的揺らぎを抑えることができる。

ここで、前記画素選択回路は、前記隣り合う２つの分割変調領域のそれぞれにおけるシフト開始位置を、前記隣り合う２つの分割変調領域の境界線に最も隣接した画素電極の選択位置に設定していることが好ましい。シフト開始位置をこのように設定することにより、表示開始位置までのシフト時間を短縮することができる、これにより、フレームレートをさらに上げることができ、光変調の時間的揺らぎを抑えることができる。

ここで、前記所定のシフト開始位置とは異なる少なくとも１つのシフト開始位置を示す少なくとも１つのスタート位置選択回路をさらに備え、前記信号生成回路が前記スタート位置選択回路を指定した場合には、前記画素選択回路は前記スタート位置選択回路が指定するシフト開始位置から画素の選択位置のシフトを開始することが好ましい。スタート位置選択回路が指定するシフト開始位置から画素の選択位置をシフトすることにより、表示領域開始位置までのシフト時間を短縮することができる。これによりフレームレートをさらに上げることができ、光変調の時間的揺らぎを抑えることができる。

また、互いに交差する複数のデータ線と複数の走査線とを更に備え、各画素電極は、対応する１つのデータ線と対応する１つの走査線とに接続されており、前記変調領域は１つの境界線を介して第１及び第２の分割変調領域に分割されており、前記１つの境界線は前記データ線に平行に延びており、前記信号生成回路は、第１及び第２のデータ線シフト信号と走査線シフト信号と第１及び第２のデータ線リセット信号と走査線リセット信号とを生成し、前記画素選択回路は、走査線を選択する走査線選択回路と、第１の分割変調領域内でデータ線を選択し選択したデータ線にデータを入力する第１のデータ線選択回路と、第２の変調領域内でデータ線を選択し選択したデータ線にデータを入力する第２のデータ線選択回路とを有し、前記走査線選択回路は、前記走査線シフト信号に基づいて前記変調領域における所定の走査線シフト開始位置から走査線の選択位置を順次シフトし、前記走査線リセット信号に基づいて走査線の選択位置を前記走査線シフト開始位置まで戻し、前記第１のデータ線選択回路は、前記第１のデータ線シフト信号に基づいて、前記第１の変調領域における第１のデータ線シフト開始位置からデータ線の選択位置を順次シフトし、前記第１のデータ線リセット信号に基づいてデータ線の選択位置を前記データ線シフト開始位置まで戻し、前記第２のデータ線選択回路は、前記第２のデータ線シフト信号に基づいて、前記第２の分割変調領域における第２のデータ線シフト開始位置からデータ線の選択位置を順次シフトし、前記第２のデータ線リセット信号に基づいてデータ線の選択位置を前記データ線シフト開始位置まで戻し、前記第１のデータ線シフト開始位置は前記第１の変調領域内に位置し前記１つの境界線に最も隣接したデータ線の選択位置であり、前記第２のデータ線シフト開始位置は前記第２の変調領域内に位置し前記境界線に最も隣接したデータ線の選択位置であり、前記表示領域選択回路は、前記変調領域のうち前記１つの境界線の少なくとも一部を含む表示領域を選択し、前記表示領域は前記第１及び第２の分割変調領域内にそれぞれ位置した第１及び第２の分割表示領域からなり、前記表示領域は、表示開始位置として、単一の走査線表示開始位置と、前記第１のデータ線シフト開始位置と、前記第２のデータ線シフト開始位置とを有し、前記表示領域は、表示終了位置として、単一の走査線表示終了位置と、前記第１の分割表示領域内に位置した第１のデータ線表示終了位置と、前記第２の分割表示領域内に位置した第２のデータ線表示終了位置とを有し、前記信号生成回路は、走査線の選択位置が前記走査線シフト開始位置から前記走査線表示開始位置を経て前記走査線表示終了位置に達するまで、順次前記走査線シフト信号を生成し、前記第１の分割変調領域において、データ線の選択位置が前記第１のデータ線シフト開始位置から前記第１のデータ線表示終了位置に達するまで順次前記第１のデータ線シフト信号を生成し、データ線の選択位置が前記第１のデータ線表示終了位置に達すると第１のデータ線シフト信号の生成を停止して前記第１のデータ線リセット信号を生成してデータ線の選択位置を前記第１のデータ線シフト開始位置まで戻し、前記第２の分割変調領域において、データ線の選択位置が前記第２のデータ線シフト開始位置から前記第２のデータ線表示終了位置に達するまで順次前記第２のデータ線シフト信号を生成し、データ線の選択位置が前記第２のデータ線表示終了位置に達すると前記第２のデータ線シフト信号の生成を停止して前記第２のデータ線リセット信号を生成してデータ線の選択位置を前記第２のデータ線シフト開始位置まで戻し、走査線の選択位置が前記走査線表示終了位置に達し、前記第１の分割変調領域におけるデータ線の選択位置が前記第１のデータ線表示終了位置に達し、かつ、前記第２の分割変調領域におけるデータ線の選択位置が前記第２のデータ線表示終了位置に達すると、前記走査線シフト信号の生成を停止して前記走査線リセット信号を生成して走査線の選択位置を前記走査線シフト開始位置まで戻し、前記信号生成回路は、走査線の選択位置が前記走査線シフト開始位置から前記走査線表示開始位置に達するまでに生成する前記走査線シフト信号の周期を、走査線の選択位置が前記走査線表示開始位置から前記走査線表示終了位置に達するまでに生成する前記走査線シフト信号の周期より短く設定していることが好ましい。

信号生成回路が、表示領域の走査線表示開始位置までは周期の短い走査線シフト信号を送出し、表示領域の第１、第２のデータ線表示終了位置では第１、第２のデータ線リセット信号を送出し、走査線表示終了領域では、走査線リセット信号を送出している。これにより、表示領域以外の変調領域に費やす時間を短縮することができる。また、第１のデータ線シフト開始位置および第２のデータ線シフト開始位置を上述のように設定することにより、それぞれの表示開始位置までのシフト時間を短縮できる。これにより、フレームレートを上げることが出来、光変調の時間的揺らぎを抑えることができる。

前記走査線選択回路は、前記走査線シフト開始位置とは異なる走査線シフト開始位置を示すスタート位置選択回路を備え、前記信号生成回路が前記スタート位置選択回路を指定した場合には、前記走査線選択回路は前記スタート位置選択回路が指定する走査線シフト開始位置から走査線の選択位置のシフトを開始することが好ましい。スタート位置選択回路が指定するシフト開始位置から画素の選択位置をシフトすることにより、表示領域開始位置までのシフト時間を短縮することができる。これによりフレームレートをさらに上げることができ、光変調の時間的揺らぎを抑えることができる。

本発明のＬＣｏＳ型空間光変調器によれば、表示領域以外の変調領域に費やす時間を短縮することができる。これにより、フレームレートを上げることが出来、光変調の時間的揺らぎを抑えることができる。

実施の形態の空間光変調器を備えた位相変調装置の構成を示すブロック図である。 実施の形態のＬＣｏＳ型空間光変調器の断面図である。 ＬＣｏＳ型空間光変調器の回路基板を示す図である。 画素の回路構成を示す図である。 表示領域を示す概念図である。 部分駆動における表示領域を示す概念図である。 実施の形態における部分駆動の行方向に関するタイミングチャートである。 実施の形態における部分駆動の列方向に関するタイミングチャートである。 第１の変更例の回路基板を示す図である。 第１の変更例における部分駆動の行方向に関するタイミングチャートである。 第１の変更例における部分駆動の列方向に関するタイミングチャートである。 第２の変更例の回路基板を示す図である。 分割表示領域を示す概念図である。 第２の変更例における対称表示の行方向に関するタイミングチャートである。 第２の変更例における対称表示の列方向に関するタイミングチャートである。 第２の変更例の非対称表示に関するタイミングチャートである。 第２の変更例の非対称表示に関するタイミングチャートである。 第３の変更例の回路基板を示す図である。 第３の変更例における対称表示の行方向に関するタイミングチャートである。 第３の変更例における対称表示の列方向に関するタイミングチャートである。 第３の変更例における非対称表示に関するタイミングチャートである。 第３の変更例における非対称表示に関するタイミングチャートである。

１ 位相変調装置
２ Ｌｃｏｓ型空間光変調器
３ 駆動装置
４ 制御装置
４２ 表示領域選択回路
１１３，２１１３，３１１３ 回路基板
２０１ 駆動回路
２０２ マルチプレクサ回路
２０３，２０４ 走査回路
２２２−１，２２２−２０１，２２３−１，２２３−１５０，２２４−１，２２４−１５０ スタート位置選択回路

以下、本発明の実施の形態を添付図面を参照して説明する。図１に示すように、位相変調装置１は、本実施の形態のＬＣｏＳ型空間光変調器２と、ＬＣｏＳ型空間光変調器２を電圧駆動する駆動装置３と、駆動装置３に制御入力値などのデータを送信する制御装置４とを有する。

制御装置４はパーソナルコンピュータ（ＰＣ）であり、入力部４５と、メモリ４４と、中央処理装置４１と、表示領域選択回路４２と、通信装置４３とを備える。メモリ４４にはＬＣｏＳ型空間光変調器２に表示しようとする所望パターンを示す所望パターン信号が外部から入力部４５を介して入力される。表示領域選択回路４２は、表示方法を全体表示とするか部分表示とするかを選択し、部分表示とする場合には表示領域を指定する。表示方法および表示領域の選択は入力部４５を介してユーザーが入力した情報に基づいてなされてもよいし、所望パターン信号に基づいてなされてもよいし、またＬＣｏＳ型空間光変調器２に入射させる光の断面積に基づいてなされてもよい。中央処理装置４１は、所望のパターン信号をメモリ４４から読み出し、通信装置４３を介して駆動装置３に送出する。また、中央処理装置４１は表示領域選択回路４２によって指定された表示方法及び表示領域に基づいてVsync、Hsync及び表示領域指定信号などの制御信号を生成し、通信装置４３を介して駆動装置３に送出する。

駆動装置３は、処理装置３１と、Ｄ／Ａ（デジタルアナログ）回路３２とを備える。処理装置３１は、所望のパターン信号を駆動電圧を制御するＤＡ（デジタルアナログ）入力値に変換し、ＤＡ入力値をＤ／Ａ回路３２へ入力するタイミングを調整する。Ｄ／Ａ回路３２は、ＤＡ入力値を、変調データを含むアナログ信号に変換する。処理装置３１及びＤ／Ａ回路３２は、それぞれデジタル信号線２１６と、入力線２１７とを介してＬＣｏＳ型空間光変調器２と接続される。制御信号と、変調データを含むアナログ信号とはそれぞれ信号線２１６と、入力線２１７とを介してＬＣｏＳ型空間光変調器２に送出される。

図２は、ＬＣｏＳ型空間光変調器２の断面図である。ＬＣｏＳ型空間光変調器２は、電気アドレス機能を有する液晶支持基板１０２と、透明材料で構成された液晶支持基板１０１と、その間に充填された液晶層１０７とを備える。

液晶支持基板１０１は、透明基板１０４と、一定の電圧が印加される透明電極１０５と、配向層１０６とを備えている。液晶支持基板１０２は、半導体基板１１１と、半導体基板１１１への光の入射を抑える遮光層１１０と、光効率を上げる誘電体多層膜ミラー１０９と、液晶を配向する配向層１０８とを備える。半導体基板１１１は、画素電極１１２を備えた回路基板１１３と、シリコン基底基板１１４とを備えている。画素電極１１２は入射光を反射するミラーも兼ねている。

回路基板１１３の回路構成について図３、図４を参照してより詳しく説明する。回路基板１１３は、変調領域２０６と、周辺回路２１４とを備える。周辺回路２１４は、駆動回路２０１と、マルチプレクサ回路２０２と、走査回路２０３，２０４とからなる。

変調領域２０６には、ｘ方向に延びた複数（この例では、６００本）の走査線２０８（２０８−１、２０８−２、・・・、２０８−５９９、２０８−６００）とｙ方向に延びた複数（この例では、８００本）のデータ線２０９（２０９−１，２０９−２、・・・２０９−７９９，２０９−８００）とが配されている。走査線２０８（２０８−１、２０８−２、・・・、２０８−５９９、２０８−６００）は、走査回路２０３，２０４と接続され、データ線２０９（２０９−１，２０９−２、・・・２０９−７９９，２０９−８００）は、マルチプレクサ回路２０２と接続される。１本の走査線２０８と１本のデータ線２０９との交点付近に画素２１５（図４）が１個配置されている。こうして、全体として、変調領域２０６には、行方向（ｘ方向）に８００個、列方向（ｙ方向）に６００個の計４８０，０００個の画素２１５（図４）がマトリクス状に配列されている。尚、図３では、走査線２０８及びデータ線２０９は簡単のため一部のみが記載されており、画素２１５は省略されている。図４は、変調領域２０６のうち、１本の走査線２０８と１本のデータ線２０９とが交差する領域の拡大図である。画素２１５は、スイッチ２１０と、画素容量２１１と、前述の画素電極１１２とで構成され、変調領域２０６全体でアクティブマトリクス回路を構成している。

マルチプレクサ回路２０２は、８００本のデータ線２０９のうち、変調データを入力する２０本のデータ線２０９を選択する。走査回路２０３，２０４は、６００本の走査線２０８のうち変調データを入力する画素に対応した走査線２０８を１本選択する。駆動回路２０１は、デジタル信号線２１６を介して、駆動装置３からVsyncやHsyncや表示領域指定信号や画素駆動クロックなどの制御信号を受けとる。駆動回路２０１は、これら制御信号に基づいて、マルチプレクサ回路２０２に駆動信号（ｄｃｌｋ、ｄｓｔｐ、ｄｒｓｔ）を送出し、走査回路２０３，２０４に駆動信号（ｇｃｌｋ、ｇｓｔｐ、ｇｒｓｔ）を送出する。かかる駆動信号に基づいて、マルチプレクサ回路２０２は、データ線２０９を２０本選択し、走査回路２０３，２０４は走査線２０８を１本選択し、当該走査線２０８にHigh信号を出力する。

マルチプレクサ回路２０２は、図示しないシフトレジスタからなる。シフトレジスタは、４０個のレジスタが並んだレジスタアレイで構成されており、各レジスタは２０個のスイッチが並んだスイッチアレイからなる。８００個のスイッチは８００本のデータ線２０９と１対１に対応している。マルチプレクサ回路２０２は、レジスタをＨｉｇｈにすることにより、Ｈｉｇｈにしたレジスタに備えられたスイッチに対応する２０本のデータ線２０９を選択する。また、マルチプレクサ回路２０２は、入力線２１７を介してＤ／Ａ回路３２から変調データを受け取り、変調データを選択した２０本のデータ線２０９に出力する。シフトレジスタは初段のレジスタから順次入力されたＨｉｇｈ信号を、駆動回路２０１から送信された駆動信号（ｄｃｌｋ）に基づいて、次段のレジスタへ転送する。

走査回路２０３、２０４は、それぞれシフトレジスタからなる。走査回路２０３，２０４のシフトレジスタは、６００個のレジスタのアレイで構成されている。シフトレジスタは初段の１個のレジスタに入力されたＨｉｇｈ信号を、駆動回路２０１から送信された駆動信号（ｇｃｌｋ）に基づいて次段のレジスタへ順に転送する。６００個のレジスタは６００本の走査線２０８と１対１に対応している。走査回路２０３，２０４は、レジスタをＨｉｇｈにすることにより、Ｈｉｇｈにしたレジスタに対応する走査線２０８を選択する。

選択されたデータ線２０９に変調データが入力され、同時に選択された走査線２０８にＨｉｇｈ信号が入力されることにより、走査線２０８とデータ線２０９との交点に位置する画素２１５のスイッチ２１０をオンとし、画素電極１１２に電圧が印加される。

図２に示すように、変調データに対応した電圧が画素電極１１２に印加されると、画素電極１１２と透明電極１０５との間に所望の電位差が生じ、画素電極１１２上の液晶分子の配向が変化する。これにより、ＬＣｏＳ型空間光変調器２に入射した光１０３の位相が変調される。画素電極１１２は２次元のアレイ状に配列されているため、各画素電極１１２に印加される電圧の違いによる光の位相変調の２次元分布を生じさせる。

所望の変調パターンを生成するためには対応する変調データの電圧を対応する画素電極１１２に入力する必要がある。位置（ｘ，ｙ）の画素電極１１２へ変調データを入力するには、マルチプレクサ回路２０２が、位置ｘに対応するデータ線を含む２０本のデータ線を選択する。走査回路２０３、２０４によって位置ｙにある走査線を１本選択する。データ線２０９の選択はｘ方向の時系列のシフトにより行ない、走査線２０８の選択はｙ方向の時系列のシフトで行なう。

また、液晶に直流電圧を印加すると液晶寿命が短くなる。このため、液晶１０７に交流電圧を印加し、画素電極１１２と透明電極１０５との電位差の符号をフレーム単位で反転させる。このような電位差の符号の反転を実現する手法には、フレーム反転、ライン反転、ドット反転などがあるが、いずれの手法においても一つの画素２１５に着目すれば、画素電極１１２と透明電極との間の電位差の符号がフレーム単位で反転する。

図５は、全体駆動における変調領域２０６の表示範囲を概念的に示した図である。図５より明らかなように、全体駆動においては、変調領域２０６の全ての範囲（８００画素×６００画素）が、斜線部で示した表示領域５００になる。図６は、部分駆動における変調領域２０６の表示範囲を概念的に示した図である。変調領域２０６は、中央に位置する表示領域５０３と、非表示領域５０１，５０２，５０４，５０５とに分割される。

制御装置４の表示領域選択回路４２は、表示領域５００もしくは部分駆動における表示領域５０３を選択することができる。本実施の形態では、上部に位置する非表示領域５０１は、長さＬ５０１が４４画素分であり、幅Ｗ５０１が８００画素分である。非表示領域５０１の下部に左から、非表示領域５０２、表示領域５０３、非表示領域５０４が配置されている。非表示領域５０２及び５０４の幅Ｗ５０２と、Ｗ５０４とは共に１４４画素分であり、長さＬ５０２とＬ５０４とは共に５１２画素分である。表示領域５０３においては、幅Ｗ５０３、長さＬ５０３が共に５１２画素分である。非表示領域５０５の、長さＬ５０５が４４画素分であり、幅Ｗ５０５は８００画素分となる。表示開始信号は、変調領域２０６の左上端部からｘ方向にＷ５０２シフトした位置であって、ｙ方向にＬ５０１シフトした位置を表示開始位置として示し、かつ、表示サイズ（Ｗ５０３，Ｌ５０３）を示す信号として生成される。

次に、図７（Ａ）、７（Ｂ）のタイミングチャートを参照して、本実施の形態の変調データの書き込み方法について説明を行う。１フレームの表示にあたり、図７（Ａ）に示すように、駆動回路２０１は、表示領域５０３を示す表示領域指定信号やVsyncやHsyncや画素駆動クロックに基づいて走査回路２０３，２０４に駆動信号（ｇｃｌｋ、ｇｓｔｐ、ｇｒｓｔ）を入力する。ここで、１フレーム区間は、以下の時間区間に分けることができる。
・区間１Ａ １行目から４４行目の４４行（非表示領域５０１）の選択
・区間１Ｂ ４５行目から５５６行目の５１２行（非表示領域５０２、表示領域５０３、非表示領域５０４）の選択
・区間１Ｃ ５５７行目から６００行目の４４行（非表示領域５０５）の選択

駆動回路２０１は、マルチプレクサ回路２０２に対し、区間１Ｂにおいて、図７（Ｂ）に示すように、駆動信号（ｄｃｌｋ、ｄｓｔｐ、ｄｒｓｔ）を入力する。なお、図７（Ｂ）には、図７（Ａ）のｇｃｌｋも示している。区間１Ｂでは、以下の３つの時間区分を５１２回（５１２行分）繰り返している。
・区間１Ｂ−１ １列目から１４０列目の１４０列分（非表示領域５０２）の選択
・区間１Ｂ−２ １４１列目から６６０列目の５２０列分（表示領域５０３）の選択
・区間１Ｂ−３ ６６１行目から８００列目の１４０列分（非表示領域５０４）の選択

図７（Ａ）を参照して、ｙ方向に関する駆動信号ｇｃｌｋ、ｇｓｔｐ、ｇｒｓｔの入力タイミングについて説明する。以下ではｇｃｌｋ、ｄｃｌｋのパルスをそれぞれ行シフト信号、列シフト信号と呼び、ｇｒｓｔ、ｄｒｓｔのパルスをそれぞれフレームリセット信号、列リセット信号と呼ぶ。まず最初に、ｇｒｓｔにフレームリセット信号６１２が立ち上がる。これにより走査回路２０３，２０４のレジスタがすべてリセットされ、走査回路２０３，２０４は、いずれの走査線も選択しない状態になる。次に、ｇｓｔｐにパルス６１４が立ち上がる。このパルス６１４の立ち上がりが区間１Ａの開始タイミングである。パルス６１４がＨｉｇｈの間であるタイミング６１３において、ｇｃｌｋに行シフト信号６１０が立ち上がることにより、走査回路２０３，２０４の１段目のレジスタがＨｉｇｈになり、走査回路２０３，２０４は、１行目の走査線２０８−１を選択する。ｇｃｌｋの区間１Ａにおけるパルス周期はＴ６０４である。尚、ｇｓｔｐがＨｉｇｈになっている期間に、ｇｃｌｋの立ち上がりが１度だけになるようにｇｓｔｐのパルス幅（パルス６１４の立ち上がっている時間の長さ）は調整されている。以降、行シフト信号６１０の立ち上がり毎に、選択される走査線２０８が順次１行づつｙ方向にシフトする。区間１Ａにおいて行シフト信号６１０は４４回送出される。尚、区間１Ａでは、ｘ方向のシフトに関する駆動信号ｄｒｓｔ、ｄｓｔｐ、ｄｃｌｋはすべてＬｏｗにしてマルチプレクサ回路２０２により変調データが外部より入力されないようにする。

図７（Ａ）に示すように、区間１Ｂにおいて、行シフト信号６１１は、５１２回送出される。行シフト信号６１１の立ち上がり毎に、選択される走査線２０８が順次１行づつｙ方向にシフトする。尚、区間１Ｂの開始タイミングは、１回目の行シフト信号６１１の立ち上がりより前である。区間１Ｂではデータを各画素に入力するため、行シフト信号６１１の周期Ｔ６０５は周期Ｔ６０４より長い。区間１Ｂ−１，１Ｂ−２，１Ｂ−３において、ｘ方向の位置選択が行われる。区間１Ｃでは、フレームリセット信号６１２が立ち上がり、走査回路２０３，２０４のレジスタがリセットされる。区間１Ｃの時間が垂直ブランキング時間（Ｖ−ｂ）に相当する。その後、次のフレームの制御に移り、区間１Ａ〜１Ｃが再び行なわれることで順次フレームの表示が行なわれる。

次に、図７（Ｂ）を用いてｘ方向の位置選択に関して説明する。尚、区間１Ｂ−１から１Ｂ−３にかかる時間は周期Ｔ６０５に等しい。まず、水平ブランキング時間（Ｈ−ｂ）において、ｄｒｓｔの列リセット信号６１５が立ち上がることによりマルチプレクサ回路２０２の全てのレジスタがリセットされる。これによりマルチプレクサ回路２０２は何れのデータ線２０９も選択していない状態になる。区間１Ｂ−１では、ｄｓｔｐのパルス６１６がＨｉｇｈの間に、ｄｃｌｋの列シフト信号６３０が一回立ち上がる。これにより、１列目から２０列目の２０列分がマルチプレクサ回路２０２によって選択される。尚、ｄｓｔｐパルス信号６１６の立ち上がり開始時刻が区間１Ｂ−１の開始時刻である。従って、画素行位置４４行目において立ち上がるｄｓｔｐパルス信号６１６の立ち上がり開始時刻が区間１Ｂの開始時刻である。区間１Ｂ−１では、シフト信号６３０が立ち上がる度に、マルチプレクサ回路２０２が選択するデータ線２０９の位置が２０画素分右にシフトする。マルチプレクサ回路２０２はデータ線２０９を２０本一度に選択する。例えば１回目の列シフト信号６３０によってデータ線２０９−１から２０９−２０までが選択され、次の列シフト信号６３０によってデータ線２０９−２１から２０９−４０までが選択される。７回目の列シフト信号６３０によってデータ線２０９−１２１から２０９−１４０が選択され、区間１Ｂ−２に移行する。区間１Ｂ−２では、列シフト信号６３１が立ち上がる。尚、列方向の画素の指定は２０列をまとめて指定するため、図７（Ｂ）の画素列位置は指定している２０列の内先頭（最も左側）の画素を示している。また、図７（Ｂ）では、７回目の列シフト信号６３０の後、１回目の列シフト信号６３１が立ち上がる直前の時刻ｔ６１９にｇｃｌｋの行シフト信号６１１が立ち上がっている。しかし、ｇｃｌｋの行シフト信号６１１の立ち上り時刻は、区間１Ｂ−１の範囲内であればよい。尚、区間１Ｂ−１の範囲では、データ線に入力する電圧値は変調が起きないほど小さな値にする必要がある。ｇｃｌｋの立ち上がりが図７（Ａ）の区間１Ｂにおけるシフト信号６１１の立ち上がりに対応する。

区間１Ｂ−２の一回目の列シフト信号６３１によって、書き込み位置がｘ方向に２０画素シフトし、マルチプレクサ回路２０２は、１４１−１６０画素を選択する。同時に変調データが画素電極１１２へ書き込まれる。順次、列シフト信号６３１が立ち上がる度に書き込み位置が２０画素シフトし、２６回目の列シフト信号６３１によって、６４１−６６０画素に変調データが書き込まれる。区間１Ｂ−２では、列シフト信号６３１の周期Ｔ６１０の間に画素にデータを入力するため、周期Ｔ６１０は電荷蓄積時間以上の長さである。これに対し、区間１Ｂ−１における列シフト信号６３０の周期Ｔ６０９は、データを各画素に入力する必要がないため、周期Ｔ６１０より小さくしている。尚、１４５−６５６列目の画素が表示領域であるため、区間１Ｂ−２における初めの１４１−１４４画素及び最後の６５７−６６０画素は、それぞれ非表示領域５０２、５０４に属することになる。このため、これらの画素に変調がおきない電圧値を入力してもよいし、当該画素を変調させダミーとして表示してもよい。

区間１Ｂ−３では、変調データ入力の必要がなく、シフト信号を先に進めておく必要もないため、ｄｒｓｔの列リセット信号６１５が立ち上がる。この結果、データ線２０９の選択がリセットされる。区間１Ｂ−３の時間（シフト最終画素列（６４１）の電荷蓄積時間（Ｔ６１０）が終了してからシフト開始画素列（１）のシフトが開始されるまでの時間）が水平ブランキング時間（Ｈ−ｂ）に相当する。その後、次の行における列の選択の制御に移り、区間１Ｂ−１から区間１Ｂ−３が繰り返し行なわれる。こうして、４５行目から５５６行目までの表示が行なわれる。尚、図７（Ｂ）は、３００行目の駆動信号（ｄｃｌｋ、ｄｓｔｐ、ｄｒｓｔ及びｇｃｌｋ）の様子を示したが、４５行目から５５６行目まで全て同じである。

全画面表示と本実施の形態における部分表示とのフレームレートの比較を行う。以下の計算では、変調データを２０並列に入力し、各画素への電荷蓄積時間を８０ｎｓ、水平ブランキング時間を０．３μｓ、垂直ブランキング時間を３００μｓとしている。全画面表示（８００画素×６００画素）のフレームレートは以下の式から４２０フレーム（Ｈｚ）と求めることができる。
１フレーム時間＝（電荷蓄積時間×画素列サイズ／並列データ入力数＋水平ブランキング時間）×画素行サイズ＋垂直ブランキング時間 （式１）
フレームレート＝１／（１フレーム時間） （式２）

一方、上記の方法により５１２×５１２画素の部分駆動を行なった場合、以下より６３０フレーム（Ｈｚ）と求めることができる。

まず、区間１Ａでは、行シフト信号６１０の周期Ｔ６０４は、電荷蓄積時間８０ｎｓより短くすることができ、本実施の形態では２０ｎｓである。従って、区間１Ａで必要な時間は２０ｎｓ×４４行＝０．８８μｓである。

区間１Ｂ−１では、変調データを入力するデータ線２０９の数は１４４列であるが、変調データが２０並列で入力されることにより列のシフトは７回である。また。列シフト信号６３０の周期Ｔ６０９は最小でいいことから２０ｎｓとする。これより、区間１Ｂ−１に必要な時間は２０ｎｓ×７回＝１４０ｎｓである。

区間１Ｂ−２では、部分駆動は５１２列であるが、変調データを２０並列毎に入力するため、５２０列のデータ入力時間を必要とする。この５２０列のうち、変調データを入力するのは５１２画素であり、残りの８画素はダミーとして表示するかあるいは、変調が起きない電圧値を入力してもよい。いずれの場合も必要な列のシフトは２６回である。また、列シフト信号６３１の周期Ｔ６１０は電荷蓄積時間８０ｎｓであるから、区間１Ｂ−２に必要な時間は８０ｎｓ×２６回＝２．０８μｓである。区間１Ｂ−３では、水平ブランキング時間としてリセット信号の長さが０．３μｓである。区間１Ｃでは、垂直ブランキング時間としてリセット信号の長さは３００μｓである。

１フレームでの時間は区間１Ａ時間＋（区間１Ｂ−１時間＋区間１Ｂ−２時間＋区間１Ｂ−３時間）×５１２＋区間１Ｃ時間＝１５９０μｓとなり、フレームレートは６３０Ｈｚとなる。

区間１Ａでは、変調データを各画素に入力する必要がなく、行シフト信号６１０の周期Ｔ６０４は、区間１Ｂの行シフト信号６１１の周期Ｔ６０５より短くすることができる。また、区間１Ｂ−１においても、変調データを各画素に入力する必要がないため、列シフト信号６３０の周期Ｔ６０９は、列シフト信号６３１の周期Ｔ６１０より短くすることができる。

区間１Ｃでは、変調データを入力する必要がなく、シフト信号を先に進めておく必要もないため、すぐに区間１Ａに戻って次フレームの書き込みをはじめることができる。走査回路２０３，２０４をリセットする時間（パルス６１２の長さ）だけが必要となる。区間１Ｃは垂直ブランキング時間に等しい。

本実施の形態において、部分駆動を行なうことにより、フレームレートが４２０Ｈｚから６３０Ｈｚへ高速になった。これにより、変調揺らぎの低減を実現することができ、高画質化を達成できる。また、非表示領域については変調データを入力する必要がないため、変調データを入力する場合に比べて行シフト信号６１０及び列シフト信号６３０を短くすることが出来、特別な回路を追加せずにフレームレートの高速化が実現できる。さらに、周期の短い行シフト信号６１０及び列シフト信号６３０の数を適宜変更することにより、任意位置において部分駆動を行うことが可能である。
（第１の変更例）

ＬＣｏＳ型空間光変調器２において、図３で示した回路基板１１３の代わりに図８の回路基板１１１３を用いてもよい。回路基板１１１３において、マルチプレクサ回路２０２にはスタート位置選択回路２２２−１，２２２−２０１が設けられている。また、走査回路２０３には、スタート位置選択回路２２３−１，２２３−１５０が設けられ、走査回路２０４には、スタート位置選択回路２２４−１，２２４−１５０が設けられている。それ以外の構成に関しては回路基板１１３と同じであるため説明を省略する。

スタート位置選択回路２２３−１，２２４−１は、それぞれ走査回路２０３，２０４による１段目のレジスタの選択に関するものであり、スタート位置選択回路２２３−１５０，２２４−１５０は、それぞれ対応する走査回路２０３，２０４の１５０段目のレジスタの選択に関するものである。スタート位置選択回路２２３−１，２２４−１または、スタート位置選択回路２２３−１５０，２２４−１５０の何れか一方が駆動回路２０１によって指定されると、走査回路２０３，２０４はそれぞれ対応する１段目、または、１５０段目のレジスタを選択する。これにより走査回路２０３，２０４は対応する走査線２０８−１又は２０８−１５０の何れか一つを選択する。その後、ｇｃｌｋの立ち上がりごとに選択される走査線が順次１行ずつｙ方向にシフトする。同様に、スタート位置選択回路２２２−１，２２２−２０１のいずれかが、駆動回路２０１により指定されると、マルチプレクサ回路２０２は、対応する１段目又は１１段目のレジスタを選択する。これによりマルチプレクサ回路２０２は、レジスタに対応したデータ線２０９−１〜２０９−２０、または、２０９−２０１〜２０９−２２０を選択する。その後、ｄｃｌｋの立ち上がりごとに選択されるデータ線が順次２０列ずつｘ方向にシフトする。

以下、スタート位置選択回路２２３−１，２２３−１５０，２２４−１，２２４−１５０，２２２−１，２２２−２０１を用いた部分駆動の例を図９（Ａ）、９（Ｂ）を参照して説明する。この例では、８００画素×６００画素の変調領域２０６に対して、３２０画素×２４０画素の領域で部分駆動する場合の説明を行う。図６において、表示領域５０３の幅Ｗ５０３が３２０画素、長さＬ５０３が２４０画素であり、表示領域５０３を囲む上下の非表示領域５０１，５０５の長さＬ５０１，Ｌ５０５が共に１８０画素分、左右に位置する非表示領域５０２，５０４の幅Ｗ５０２，５０４が共に２４０画素分であるとする。

１フレーム区間は以下の３つの区間に分けられる。
・区間２Ａ １行目から１４９行目の１４９行（非表示領域５０１のうち、スタート位置選択回路２２３−１５０，２２４−１５０による選択前の部分）、及び１５０行目から１８０行目の３１行（非表示領域５０１のうち、スタート位置選択回路２２３−１５０，２２４−１５０による選択後の部分）
・区間２Ｂ １８１行目から４２０行目の２４０行（非表示領域５０２、表示領域５０３、非表示領域５０４）
・区間２Ｃ ４２１行目から６００行目の１８０行（非表示領域５０５）

区間２Ｂでは、列選択に関する以下の３つの時間区分２Ｂ−１、２Ｂ−２、２Ｂ−３が２４０回繰り返される。
・区間２Ｂ−１ １列目から２００列目の２００列（非表示領域５０２のうち、スタート位置選択回路２２２−２０１による選択前の部分）、及び２０１列目から２４０列目の４０列（非表示領域５０２のうち、スタート位置選択回路２２２−２０１による選択後の部分）
・区間２Ｂ−２ ２４１列目から５６０列目の３２０列（表示領域５０３）
・区間２Ｂ−３ ５６１列目から８００列目の２４０列（非表示領域５０４）

区間２Ｂ−２，２Ｂ−３，２Ｃはそれぞれ上記の実施の形態の区間１Ｂ−２，１Ｂ−３，１Ｃと対応しており、区間２Ｂ−２，２Ｂ−３，２Ｃは区間１Ｂ−２，１Ｂ−３，１Ｃと行数、列数が異なる以外は同じである。

図９（Ａ）に示すように、区間２Ａにおいて、まず、ｇｓｔｐにパルス１６１４が立ち上がる。また、駆動回路２０１から走査回路２０３，２０４にそれぞれスタート位置選択回路２２３−１５０，２２４−１５０を指定する駆動信号が送出される。パルス１６１４がＨｉｇｈになっている間にｇｃｌｋに行シフト信号１６１０が立ち上がることにより、スタート位置選択回路２２３−１５０，２２４−１５０はそれぞれ走査回路２０３，２０４の１５０段目のレジスタをＨｉｇｈにする。これにより走査回路２０３，２０４は、走査線２０８−１５０を選択した状態になる。以降、行シフト信号１６１０の立ち上がり毎に、選択される走査線２０８が順次１行づつｙ方向にシフトする。区間２Ａにおいて行シフト信号は３１回送出される。即ち、行シフト信号１６１０が立ち上がる度に、行位置がシフトしていき１８０行目が選択され１８１行目が選択された後、タイミング２Ｂに移行する。行シフト信号１６１０の周期はＴ１６０４である。区間２Ｂにおいても、行シフト信号１６１１の立ち上がり毎に、選択される走査線２０８が順次１行ずつｙ方向にシフトする。区間２Ｂにおいて行シフト信号１６１１は２４０回送出される。尚、区間２Ｂにおける行シフト信号１６１１の周期はＴ１６０５である。周期Ｔ１６０４は周期Ｔ１６０５より小さい。区間２Ｃではｇｒｓｔにリセット信号が立ち上がり、走査線２０８が選択されていない状態になった後、次のフレームへ移行する。

図９（Ｂ）に示すように、ｄｒｓｔのリセット信号１６１５によって、データ線２０９が選択されていない状態になる。次に区間２Ｂ−１において、駆動回路２０１がｄｓｔｐのパルス１６１６をマルチプレクサ回路２０２に送出する。また、駆動回路２０１は、マルチプレクサ回路２０２にスタート位置選択回路２２２−２０１を指定する駆動信号を送出する。パルス１６１６がＨｉｇｈになっている間にｄｃｌｋに列シフト信号１６３０が立ち上がることにより、スタート位置選択回路２２２−２０１はマルチプレクサ回路２０２の１１段目のレジスタをＨｉｇｈにする。これによりマルチプレクサ回路２０２は、データ線２０９−２０１〜２０９−２２０を選択した状態になる。区間２Ｂ−１において行シフト信号１６３０は２回立ち上がり、区間２Ｂ−２に移行する。区間２Ｂ−２では、列シフト信号１６３１が１６回立ち上がる。尚、区間２Ｂ−１における列シフト信号１６３０の周期Ｔ１６０９は、２Ｂ−２における列シフト信号１６３１の周期Ｔ１６１０より短い。

本変更例により３２０画素×２４０画素の部分駆動を行った場合、以下に示すようにフレームレートは１５４０フレーム（Ｈｚ）となる。ここで、上記の実施の形態と同様に電荷蓄積時間を８０ｎｓ、水平ブランキング時間を０．３μｓ、垂直ブランキング時間を３００μｓとした。

区間２Ａの時間は、行シフト信号１６１０の周期Ｔ１６０４が上記の実施の形態と同様に最小周期２０ｎｓであり、１５０行目から１８０行目までの３１行分のシフトを行えばよいので、２０ｎｓ×３１行＝０．６２μｓとなる。区間２Ｃの時間は、垂直ブランキング時間であり３００μｓである。

区間２Ｂ−１では、２０１列目から２４１列目までシフトすればよいので、ｘ方向のシフトは４０列分であるが、変調データが２０並列で入力されることより列シフト信号１６３０は２回である。列シフト信号１６３０の周期Ｔ１６０９は最小での値で２０ｎｓである。よって、必要な時間は２回×２０ｎｓ＝４０ｎｓである。

区間２Ｂ−２では、３２０列に対して、変調データを２０列並列して入力するため、列のシフトは１６回となる。電荷蓄積時間を考慮し、列シフト信号１６３１の周期Ｔ１６１０は８０ｎｓであることから、区間２Ｂ−２に必要な時間は１６回×８０ｎｓ＝１．２８μｓである。区間２Ｂ−３は、水平ブランキング時間であり、０．３μｓである。

１フレームでの時間は区間２Ａ時間＋（区間２Ｂ−１時間＋区間２Ｂ−２時間＋区間２Ｂ−３時間）×２４０＝６８０μｓとなり、フレームレートは１４７０Ｈｚとなる。スタート位置選択回路２２３−１５０，２２４−１５０，２２２−２０１を用いて部分駆動を行なうことによりフレームレートが全画面表示のフレームレート４２０Ｈｚから１４７０Ｈｚへ高速になる。

本変更例によれば、少数のスタート位置選択回路２２２−１，２２２−２０１，２２３−１，２２３−１５０，２２４−１，２２４−１５０を利用して、部分駆動のフレームレートをさらに高速化できる。これにより、高画質化を実現することができる。

また、表示領域のスタート位置が、スタート位置選択回路の示す位置より右下側にあれば、スタート位置選択回路を利用した部分駆動を行うことができ、非表示部のシフト時間を上記の実施の形態より短くすることができる。これにより、上記の実施の形態による部分駆動より更にフレームレートを高速化することができ、高画質化を実現できる。
（第２の変更例）

回路基板１１３の代わりに、図１０に示す回路基板２１１３を用いても良い。回路基板２１１３は、変調領域２０６を分割して駆動するものである。回路基板２１１３は、変調領域２０６が分割変調領域８０６Ａと分割変調領域８０６Ｂとに分割され、それぞれの領域に対してマルチプレクサ回路２１２Ａ、２１２Ｂが設けられている。また、入力線２１７は２本設けられ、それぞれマルチプレクサ回路２１２Ａ、２１２Ｂに接続される。マルチプレクサ回路２１２Ａは、４００本のデータ線２０９−１、・・・２０９−４００と接続され、マルチプレクサ２１２Ｂは残る４００本のデータ線２０９−４０１、・・・、２０９−８００と接続されている。尚、分割変調領域８０６Ａと分割変調領域８０６Ｂとの境界を境界線８０４で仮想的に示した。境界線８０４は、データ線２０９−４００と２０９−４０１とに挟まれている。制御装置４の表示領域選択回路４２は、表示領域を選択する際、必ず、表示領域が境界線８０４の少なくとも一部を含むように選択する。即ち、表示領域選択回路４２は、データ線２０９−４００の少なくとも一部とデータ線２０９−４０１の少なくとも一部とを含む領域を選択する。

駆動回路２０１は、駆動信号ｄｃｌｋ１、ｄｓｔｐ１、ｄｒｓｔ１をマルチプレクサ回路２１２Ａに送出し、駆動信号ｄｃｌｋ２、ｄｓｔｐ２、ｄｒｓｔ２をマルチプレクサ回路２１２Ｂに送出する。マルチプレクサ回路２１２Ａは、データ線２０９−４００から２０９−１まで左方向に１０本ずつデータ線２０９の選択をシフトし、マルチプレクサ回路２１２Ｂは、データ線２０９−４０１から２０９−８００まで右方向１０本ずつにデータ線２０９の選択をシフトする。従って、分割変調領域８０６Ａでは、境界線８０４の左側のデータ線２０９−４００から左端のデータ線２０９−１に向かった方向に順に変調データが入力され、分割変調領域８０６Ｂでは、境界線８０４の右側のデータ線２０９−４０１から右端のデータ線２０９−８００に向かった方向に順に変調データが入力される。分割変調領域８０６Ａ、８０６Ｂのそれぞれで１０並列ずつ変調データを入力し、合計で２０並列の変調データの入力を実現している。部分駆動において、前述の非表示領域の短周期走査の必要がなく、スタート位置選択回路も必要ない。

本変更例における部分駆動の例について、境界線８０４に関して表示領域が対称となる対称表示と、境界線８０４に関して表示領域が非対称となる非対称表示の２つの場合について説明する。まず、対称表示では、制御装置４１は、境界線８０４を含む表示領域５０３を選択し部分駆動を行う。図１１は、変調領域２０６が分割変調領域８０６Ａ，８０６Ｂに分割された場合の表示領域を概念的に説明した図である。表示領域５０３は、部分表示領域５０３Ａと部分表示領域５０３Ｂとに境界線８０４で分割される。非表示領域５０１，５０２，５０４，５０５と表示領域５０３との位置関係は図６で示した場合と同じである。表示領域５０３は、上記の実施の形態と同様に、５１２画素×５１２画素である。非表示領域５０１，５０２，５０４，５０５は、上記の実施の形態と同じである。分割表示領域５０３Ａは、１４５列目から４００列目であって、４５行目から５５６行目の２５６画素×５１２画素である。分割表示領域５０３Ｂは、４０１列目から６５６列目であって、４５行目から５５６行目の２５６画素×５１２画素である。従って、分割表示領域５０３Ａ，５０３Ｂの幅Ｗ５０３Ａ，Ｗ５０３Ｂは共に２５６画素分である。以下ではｇｃｌｋのパルスを行シフト信号、ｄｃｌｋ１、ｄｃｌｋ２のパルスを列シフト信号と呼び、ｇｒｓｔのパルスをフレームリセット信号、ｄｒｓｔ１、ｄｒｓｔ２のパルスを列リセット信号と呼ぶ。

図１２（Ａ）に示すように、１フレーム区間は以下の３つの時間区分に分けられる。
・区間３Ａ １行目から４４行目の４４行（非表示領域５０１）
・区間３Ｂ ４５行目から５５６行目の５１２行（非表示領域５０２、表示領域５０３、非表示領域５０４）
・区間３Ｃ ５５７行目から６００行目の４４行（非表示領域５０５）

さらに図１２（Ｂ）に示すように、区間３Ｂでは以下の２つの時間区分を５１２回くり返す。
・区間３Ｂ−１ ４００列目から１４１列目の２６０列と４０１列目から６６０列目の２６０列の計５２０列（表示領域５０３）
・区間３Ｂ−２ １列目から１４０列目の１４０列と、６６１列目から８００列目の１４０列（非表示領域５０２，５０４）

図１２（Ａ）は、ｙ方向のシフトに関するタイミングチャートである。ｙ方向のシフトに関しては、上記の実施の形態における図７（Ａ）と同様であり、区間３Ａにおいて１行目から４４行目までｇｃｌｋに立ち上がる行シフト信号２６１０（周期Ｔ２６０４）によって走査線２０８の選択位置が１行ずつシフトする。区間３Ａにおける行シフト信号２６１０は４４回送出される。区間３Ｂではｇｃｌｋに行シフト信号２６１１（周期Ｔ２６０５）が立ち上がる。行シフト信号２６１１の立ち上がり毎に、選択される走査線２０８が順次１行づつｙ方向にシフトする。区間３Ｂにおいて行シフト信号２６１１は５１２回送出される。この場合も、周期Ｔ２６０４の長さは、周期Ｔ２６０５の長さより短い。区間３Ｃではｇｒｓｔにフレームリセット信号２６２０が立ち上がり、次のフレームへ移行する。

図１２（Ｂ）は、ｘ方向のシフトに関するタイミングチャートである。図１２（Ｂ）に示す画素列位置は分割変調領域８０６Ａにおいて選択されている１０本のデータ線２０９のうち最も右側のデータ線２０９を示し、括弧でくくられている値は分割変調領域８０６Ｂにおいて選択されている１０本のデータ線２０９のうちもっとも左側のデータ線２０９の値を示している。

まず、ｄｒｓｔ１、ｄｒｓｔ２のそれぞれに立ち上がるリセット信号２６２１Ａ，２６２１Ｂによって、データ線２０９が選択されていない状態になる。次に区間３Ｂ−１においてｄｓｔｐ１がＨｉｇｈになっている間にｄｃｌｋ１に行シフト信号２６３１Ａが１回立ち上がることにより、データ線２０９−４００から左側１０列が選択される。また、区間３Ｂ−１においてｄｓｔｐ２がＨｉｇｈになっている間にｄｃｌｋ２に行シフト信号２６３１Ｂが１回立ち上がることにより、データ線２０９−４０１から右側１０列が選択される。尚、ｄｓｔｐ１、ｄｓｔｐ２の立ち上がり開始時刻は同時であり、当該開始時刻が区間３Ｂ−１の開始時刻である。従って、４４行目におけるｄｓｔｐ１、ｄｓｔｐ２の立ち上がり開始時刻が区間３Ｂの開示時刻になる。列シフト信号２６３１Ａによってデータ線２０９は１０列ずつ左にシフトし、新たに１０列分のデータ線２０９が選択される。列シフト信号２６３１Ｂによってデータ線２０９は１０列ずつ右にシフトし、新たに１０列分のデータ線２０９が選択される。ｄｃｌｋ１、ｄｃｌｋ２の２６回のシフト信号によって、分割変調領域８０６Ａの１行分の変調データが入力される。区間３Ｂ−２ではｄｒｓｔ１、ｄｒｓｔ２にそれぞれ列リセット信号２６２１Ａ，２６２１Ｂが立ち上がることによって列方向のデータ線が選択されていない状態になる。

上記の実施の形態と同様な計算によって、区間３Ａに必要な時間は０．８８μｓである。区間３Ｃに必要な時間は３００μｓである。また、区間３Ｂ−１に必要な時間は２．０８μｓであり、区間３Ｂ−２に必要な時間は０．３μｓである。従って、１フレームでの時間は区間３Ａ時間＋（区間３Ｂ−１時間＋区間３Ｂ−２時間）×５１２＋区間３Ｃ時間＝１５１０μｓとなり、本変更例におけるフレームレートは６７０Ｈｚとなる。

表示領域を分割変調領域８０６Ａ，８０６Ｂに分割して部分駆動を行なうことによりフレームレートが４２０Ｈｚから６７０Ｈｚへ高速になる。このため、液晶の揺らぎが小さくなり、高画質化を実現することができる。また、各分割変調領域８０６Ａ，８０６Ｂは境界線８０４から両端に向けて、部分駆動されるためにスタート位置選択回路などの特別な回路を必要とせず、単純な構成で高画質化を達成することができる。

即ち、上記の変更例２において、走査回路２０３，２０４は、走査線シフト信号である行シフト信号２６１０，２６１１に基づいて変調領域における所定の走査線シフト開始位置である走査線２０８−１から走査線２０８の選択位置を順次シフトし、走査線リセット信号である列リセット信号２６２０に基づいて走査線２０８の選択位置を走査線シフト開始位置まで戻す。マルチプレクサ回路２１２Ａは、第１のデータ線シフト信号である列シフト信号２６３１Ａに基づいて、分割変調領域８０６Ａにおける第１のデータ線シフト開始位置であるデータ線２０９−３９１〜２０９−４００からデータ線２０９の選択位置を順次シフトし、第１のデータ線リセット信号である列リセット信号２６２１Ａに基づいてデータ線２０９の選択位置を第１のデータ線シフト開始位置まで戻す。マルチプレクサ回路２１２Ｂは、第２のデータ線シフト信号である列シフト信号２６３１Ｂに基づいて、分割変調領域８０６Ｂにおける第２のデータ線シフト開始位置であるデータ線２０９−４０１〜２０９−４１０からデータ線２０９の選択位置を順次シフトし、第２のデータ線リセット信号である列リセット信号２６２１Ｂに基づいてデータ線の選択位置を第２のデータ線シフト開始位置まで戻す。第１のデータ線シフト開始位置（データ線２０９−３９１〜２０９−４００）は、分割変調領域８０６Ａ内に位置し、このうちデータ線２０９−４００は境界線８０４に最も隣接したデータ線２０９である。第２のデータ線シフト開始位置（データ線２０９−４０１〜２０９−４１０）は分割変調領域８０６Ｂ内に位置し、このうちデータ線２０９−４０１は境界線８０４に最も隣接したデータ線２０９である。表示領域選択回路４２は、変調領域２０６のうち境界線８０４を含む表示領域５０３を選択する。表示領域５０３は分割変調領域８０６Ａ，８０６Ｂ内にそれぞれ位置した部分表示領域５０３Ａ，５０３Ｂからなる。表示領域５０３では、単一の走査線表示開始位置である走査線２０８−４５と、第１のデータ線シフト開始位置（２０９−３９１〜２０９−４００）と、第２のデータ線シフト開始位置（２０９−４０１〜２０９−４１０）とが表示開始位置である。表示領域５０３では、単一の走査線表示終了位置２０８−５５６と、部分表示領域５０３Ａ内に位置した第１のデータ線表示終了位置であるデータ線２０９−１４１〜２０９−１５０と、部分表示領域５０３Ｂ内に位置した第２のデータ線表示終了位置２０９−６５１〜６６０とが表示終了位置である。駆動回路２０１は、走査線２０８の選択位置が走査線シフト開始位置から走査線表示開始位置を経て走査線表示終了位置に達するまで、順次行シフト信号２６１０，２６１１を生成している。駆動回路２０１は、分割変調領域８０６Ａにおいて、データ線の選択位置が第１のデータ線シフト開始位置から第１のデータ線表示終了位置に達するまで順次列シフト信号２６３１Ａを生成し、データ線の選択位置が第１のデータ線表示終了位置に達すると列シフト信号２６３１Ａの生成を停止して列リセット信号２６２１Ａを生成してデータ線の選択位置を第１のデータ線シフト開始位置まで戻している。また、駆動回路２０１は、分割変調領域８０６Ｂにおいて、データ線の選択位置が第２のデータ線シフト開始位置から第２のデータ線表示終了位置に達するまで順次列シフト信号２６３１Ｂを生成し、データ線の選択位置が第２のデータ線表示終了位置に達すると第２のデータ線シフト信号の生成を停止して列リセット信号２６２１Ｂを生成してデータ線の選択位置を第２のデータ線シフト開始位置まで戻している。駆動回路２０１は、走査線２０８の選択位置が走査線表示終了位置に達し、分割変調領域８０６Ａにおけるデータ線２０９の選択位置が第１のデータ線表示終了位置に達し、かつ、分割変調領域８０６Ｂにおけるデータ線の選択位置が第２のデータ線表示終了位置に達すると、行シフト信号２６１１の生成を停止してフレームリセット信号２６２０を生成して走査線２０８の選択位置を走査線シフト開始位置まで戻している。駆動回路２０１は、走査線２０８の選択位置が走査線シフト開始位置から走査線表示開始位置に達するまでに生成する行シフト信号２６１０の周期Ｔ２６０４を、走査線２０８の選択位置が走査線表示開始位置から走査線表示終了位置に達するまでに生成する行シフト信号２６１１の周期Ｔ２６０５より短く設定している。尚、４５行目から５５６行目で、１４５列目から４００列目の領域が第１の分割表示領域、４５行目から５５６行目で、４０１列目から６５６列目の領域が第２の分割表示領域として機能する。

次に非対称表示の部分駆動に関して説明を行なう。この例では、表示領域が、上述の対称表示の表示領域を左に６４画素ずらしたものになっている。即ち、図１１において、非表示領域５０１，５０５は上記の実施の形態と同じであり、非表示領域５０２の幅Ｗ５０２が８０画素分、非表示領域５０４の幅Ｗ５０４が２０８画素分となる。分割表示領域５０３Ａは、８１列目から４００列目であって、４５行目から５５６行目の３２０画素×５１２画素である。分割表示領域５０３Ｂは、４０１列目から５９２列目であって、４５行目から５５６行目の１９２画素×５１２画素である。従って、幅Ｗ５０３Ａは３２０画素分、幅Ｗ５０３Ｂは１９２画素分である。

１フレーム区間は、対称表示と同じで以下の３つの時間区分に分けられる。
・区間３Ａ １行目から４４行目の４４行（非表示領域５０１）
・区間３Ｂ ４５行目から５５６行目の５１２行（非表示領域５０２、表示領域５０３、非表示領域５０４）
・区間３Ｃ ５５７行目から６００行目の４４行（非表示領域５０５）

ここで、区間３Ｂでは、対称表示と異なり以下のように２つの時間区分に分けられる。
・区間３Ｂ′−１ ４００列目から８１列目まで３２０列と４０１列目から６００列目まで２００列の計５２０列（表示領域５０３）
・区間３Ｂ′−２ １列目から８０列目の８０列と、６０１列目から８００列目の２００列（非表示領域５０２，５０４）

ｙ方向のタイミングチャートは図１２（Ａ）で示したチャートと同じである。ｘ方向に関するタイミングチャートを図１３（Ａ）、１３（Ｂ）に示した。図１３（Ａ）と図１３（Ｂ）は時間的に連続しており、図１３（Ａ）の右端が図１３（Ｂ）の左端に続いている。区間３Ｂ′−１において、ｄｃｌｋ１に立ち上がる列シフト信号２６３１Ａによって４００列目から８１列目まで境界線８０４から左端へのシフトが行われ、ｄｃｌｋ２に立ち上がる列シフト信号２６３１Ｂによって４０１列目から６００列目まで境界線８０４から右端へのシフトが行われる。分割変調領域８０６Ｂへの変調データの書き込みは、ｄｃｌｋ２に列シフト信号２６３１Ｂが２０回繰り返し立ち上がることによって行なわれる。列シフト信号２６３１Ｂが２０回繰り返された後に、ｄｒｓｔ２にリセット信号２６２１Ｂが立ち上がる。一方、分割変調領域８０６Ａへの変調データの書き込みは、ｄｃｌｋ１に列シフト信号２６３１Ａが３２回立ち上がることによって行なわれる。区間３Ｂ′−２において、ｄｒｓｔ１にリセット信号２６２１Ａが立ち上がる。

フレームレートの計算において、区間３Ｂ′−１にかかる時間以外は、対称表示の場合と同じである。区間３Ｂ′−１では、ｄｃｌｋ１に立ち上がる列シフト信号２６３１Ａの数が３２回であり、周期は電荷蓄積時間８０ｎｓであることから、必要な時間は３２回×８０ｎｓ＝２．５６μｓとなる。これより、１フレームでの時間は１７６０μｓとなり、フレームレートは５７０Ｈｚとなる。

以上のように、分割変調領域８０６Ａ，８０６Ｂに関して部分駆動を行なうことにより、非対称表示においても高いフレームレートが実現できる。さらに、境界線８０４を挟み、境界線８０４に最も隣接する２つの画素２１５に同時に変調データが入力されるため、境界線８０４付近の表示異常を防ぐことができる。

尚、非対称表示において、データ線２０９−３９１〜２０９−４００が第１のデータ線シフト開始位置および表示開始位置、データ線２０９−４０１〜２０９−４１０が第２のデータ線シフト開始位置および表示開始位置、走査線２０８−１が走査線シフト開始位置、走査線２０８−４５が走査線表示開始位置、データ線２０９−８１〜２０９−９０が第１のデータ線表示終了位置、データ線２０９−５９１〜２０９−６００が第２のデータ線表示終了位置、走査線２０８−５５６が走査線表示終了位置、としてそれぞれ機能する。４５行目から５５６行目で、８１列目から４００列目の領域が第１の分割表示領域、４５行目から５５６行目で、４０１列目から５９２列目の領域が第２の分割表示領域として機能する。
（第３の変更例）

図１４に示すように、回路基板２１１３の代わりに回路基板３１１３を用いてもよい。回路基板３１１３は、スタート位置選択回路２２３−１，２２３−１５０が走査回路２０３に設けられ、スタート位置選択回路２２４−１，２２４−１５０が走査回路２０４に設けられた以外は、第２の変更例の回路基板２１１３と同じである。

スタート位置選択回路２２３−１，２２３−１５０，２２４−１，２２４−１５０によれば、第１の変更例と同様に、スタート位置選択回路２２３−１，２２４−１または、スタート位置選択回路２２３−１５０，２２４−１５０の何れか一方が駆動回路２０１によって指定されると、走査回路２０３，２０４は、指定されたスタート位置選択回路が選択する位置から走査線２０８のシフトを始める。尚、この例でも、制御装置４の表示領域選択回路４２は、表示領域として、境界線８０４の少なくとも一部を含むように選択する。即ち、表示領域選択回路４２は、データ線２０９−４００の少なくとも一部と、データ線２０９−４０１の少なくとも一部を含む表示領域を選択する。

対称表示の例として、第１の変更例と同様な、表示領域５０３が３２０画素×２４０画素の場合を表示例として示す。即ち、図１１において、分割表示領域５０３Ａは、２４１列目から４００列目であって、１８１行目から４２０行目の１６０画素×２４０画素である。従って、幅Ｗ５０３Ａ，Ｗ５０３Ｂは共に１６０画素分である。１フレーム区分は以下の３つに分けられる。
・区間４Ａ １行目から１４９行目までの１４９行（非表示領域５０１のうちスタート位置選択回路２２３−１５０，２２４−１５０選択前の部分）及び１５０行目から１８０行目の３１行（非表示領域５０１のうちスタート位置選択回路２２３−１５０，２２４−１５０選択後の部分）
・区間４Ｂ １８１行目から４２０行目の２４０行（非表示領域５０２、表示領域５０３、非表示領域５０４）
・区間４Ｃ ４２１行目から６００行目の１８０行（非表示領域５０５）

区間４Ｂでは、以下の２つの時間区分が２４０回繰り返される。
・区間４Ｂ−１ ４００列目から２４１列目までの１６０列と、４０１列目から５６０列目までの１６０列の計３２０列（表示領域５０３）
・区間４Ｂ−２ １列目から２４０列目の２４０列（非表示領域５０２）と５６１列目から８００列目の２４０列（非表示領域５０４）

図１５（Ａ）に示すように、ｙ方向のシフトは、図９（Ａ）に示した第１の変更例と同様であり、区間４Ａ，４Ｂ，４Ｃが区間２Ａ，２Ｂ，２Ｃに対応する。また、ｘ方向のシフトは図１５（Ｂ）に示されるように、図１２（Ｂ）で示した第２の変更例における対称表示の場合と同じである。但し、図１２（Ｂ）では、行シフト信号２６３１Ａ、２６３１Ｂの数はそれぞれ２６回であったが、本変更例では行シフト信号２６３１Ａ、２６３１Ｂの数はそれぞれ１６回である。

区間４Ｃに必要な時間は３００μｓである。区間４Ａに必要な時間は０．６２μｓである。区間４Ｂ−１に必要な時間は１．２８μｓである。区間４Ｂ−２に必要な時間は０．３μｓである。以上より本変更例における対称表示のフレームレートは１５００Ｈｚとなる。

対称表示において、データ線２０９−３９１〜２０９−４００が第１のデータ線シフト開始位置および表示開始位置、データ線２０９−４０１〜２０９−４１０が第２のデータ線シフト開始位置および表示開始位置、走査線２０８−１５０が走査線シフト開始位置、走査線２０８−１８１が走査線表示開始位置、データ線２０９−２４１〜２０９−２５０が第１のデータ線表示終了位置、データ線２０９−５５１〜５６０が第２のデータ線表示終了位置、走査線２０８−４２０が走査線表示終了位置、としてそれぞれ機能する。１８１行目から４２０行目で、２４１列目から４００列目の領域が第１の分割表示領域、１８１行目から４２０行目で、４０１列目から５６０列目の領域が第２の分割表示領域として機能する。

非対称表示の例として、表示領域が、上述の３２０画素×２４０画素の対称表示の表示領域を６０画素左にシフトした表示を例にして説明する。分割表示領域５０３Ａは、１８１列目から４００列目であって、１８１行目から４２０行目の２２０画素×２４０画素である。分割表示領域５０３Ｂは、４０１列目から５００列目であって、１８１行目から４２０行目の１００画素×２４０画素である。この場合、図１１において幅Ｗ５０２が１８０画素、幅Ｗ５０４が３００画素になる。幅Ｗ５０３Ａは２２０画素分であり、幅Ｗ５０３Ｂは１００画素分である。

１フレーム区間は対称表示と同じで、図１５（Ａ）と同様に、区間４Ａ，４Ｂ，４Ｃに分類できる。ただし、フレーム区間４Ｂでは、４Ｂ−１、４Ｂ−２の代わりに以下の２つの区分が２４０回くり返される。
・区間４Ｂ′−１ ４００列目から１８１列目までの２２０列と４０１列目から５００列目までの１００列の計３２０列（表示領域５０３）
・区間４Ｂ′−２ １列目から１８０列目までの１８０列（非表示領域５０２）及び５０１列目から８００列目までの３００列（非表示領域５０４）

図１６（Ａ）、１６（Ｂ）は、ｘ方向のタイミングチャートを示した図である。図１６（Ａ）の右端が図１６（Ｂ）の左端と時間的に連続している。ｘ方向のタイミングチャートは、第２の変更例による非対称表示（図１３（Ａ）、図１３（Ｂ））と同様にマルチプレクサ回路２１２Ａとマルチプレクサ回路２１２Ｂのリセットタイミングが異なる。即ち、区間４Ｂ′−１では、マルチプレクサ回路２１２Ａの列シフト信号２６３１Ａが２２回立ち上がりデータ線２０９−１８１〜２０９〜１９０が選択された後、列リセット信号２６２１Ａが立ち上がる。また、マルチプレクサ回路２１２Ｂの列シフト信号２６３１Ｂが１０回立ち上がりデータ線２０９−４９１〜２０９−５００が選択された後、列リセット信号２６２１Ｂが立ち上がる。マルチプレクサ回路２１２Ｂにリセットがかかった後、マルチプレクサ回路２１２Ａがリセットされるまで（列リセット信号２６２１Ａが立ち上がるまで）、マルチプレクサ回路２１２Ｂは待機状態となる。

フレームレートの計算に関してタイミング４Ｂ′−１以外は対称表示の場合と全く同じである。タイミング４Ｂ′−１では、列シフト信号２６３１Ａの数が２２回であり、列シフト信号２６３１Ａの周期は電荷蓄積時間８０ｎｓであることから、必要な時間は２２回×８０ｎｓ＝１．７６μｓとなる。従って、１フレームでの時間は７９０μｓとなり、フレームレートは１２７０Ｈｚとなる。全画面表示の４２０Ｈｚに比べて１２７０Ｈｚと高速となり、高画質化を実現できる。

尚、非対称表示において、データ線２０９−３９１〜２０９−４００が第１のデータ線シフト開始位置および表示開始位置、データ線２０９−４０１〜２０９−４１０が第２のデータ線シフト開始位置および表示開始位置、走査線２０８−１５０が走査線シフト開始位置、走査線２０８−１８１が走査線表示開始位置、データ線２０９−１８１〜２０９−１９０が第１のデータ線表示終了位置、データ線２０９−４９１〜２０９−５００が第２のデータ線表示終了位置、走査線２０８−４２０が走査線表示終了位置、としてそれぞれ機能する。１８１行目から４２０行目で、１８１列目から４００列目の領域が第１の分割表示領域、１８１行目から４２０行目で、４０１列目から５００列目の領域が第２の分割表示領域として機能する。

以上により、変調領域２０６を領域８０６Ａ，８０６Ｂに分割し、スタート位置選択回路２２３−１，２２３−１５０，２２４−１，２２４−１５０を用いて、部分駆動を行なうことにより、対称表示を行う場合も非対称表示を行う場合も高いフレームレートによる位相変調が実現できる。

本発明によるＬＣｏＳ型空間光変調器２は上述した実施の形態に限定されず、特許請求の範囲に記載した範囲で種々の変形や改良が可能である。例えば、走査回路２０３，２０４をそれぞれ複数に分割し、変調領域２０６を、列方向だけでなく、行方向に関して分割してもよい。さらに、行方向、列方向の分割方法は、２つに限定されず３つ以上の分割であってもよい。その場合、境界線に最も隣接する２つの画素には同時に変調データを入力すればよく、例えば、１つの境界線では、１フレームの開始直後に境界線を挟み境界線に最も隣接する２つの画素に同時に変調データを入力し、別の境界線では、当該境界線を挟む２つの領域の１行のデータ入力の終了直前、あるいは、１フレームの終了直前に境界線を挟み境界線に最も隣接する２つの画素に同時に変調データを入力するようにしてもよい。

また、画素２１５はアクティブマトリクス回路であったが、単純マトリクス回路を用いても良い。上記の実施の形態では、制御装置４において、表示領域選択回路４２は中央処理装置４１と別体で設けられていたが、中央処理装置４１が表示領域選択回路４２を備えていてもよい。また、部分駆動における表示領域の選択は制御装置４の表示領域選択回路４２が行ったが、駆動装置３の処理装置３１が行ってもよい。その場合も駆動装置３に予め部分駆動に関する表示領域の設定情報が登録されており、部分駆動を行う際にその情報に基づいて、駆動信号を生成すればよい。また、図１０，１４の点線で示されるように、駆動回路２０１に表示領域選択回路４２が設けられ、かかる表示領域選択回路４２が部分駆動における表示領域の選択を行ってもよい。その場合、駆動装置２０１に予め部分駆動に関する表示領域の設定情報が登録されており、表示領域選択回路４２は、部分駆動を行う際にその情報に基づいて、部分駆動を実現する駆動信号（ｇｃｌｋ、ｇｓｔｐ、ｇｒｓｔ、ｄｃｌｋ、ｄｓｔｐ、ｄｒｓｔ、ｄｃｌｋ１、ｄｓｔｐ１、ｄｒｓｔ１、ｄｃｌｋ２、ｄｓｔｐ２、ｄｒｓｔ２）を生成すればよい。

また、上記の実施の形態においては、表示領域を上下方向において変調領域の中央に設定しているが、より高いフレームレートを得るために部分表示領域を変調領域の上部に設定しても良い。具体的には、図６において、非表示領域５０１の長さＬ５０１が、非表示領域５０５の長さＬ５０５より小さい値となるように表示領域５０３を設定する。表示領域をこのように設定することにより、シフト開始位置から表示開始位置までのシフト時間を短縮することができる。さらにこのとき、表示開始位置を１行目の走査線、または、スタート位置選択回路が選択する走査線に設定しても良い。表示開始位置をこのように設定することにより、シフト開始位置から表示開始位置までのシフト時間を省略することができる。

回路基板１１３，１１１３，２１１３，３１１３において、データ線２０９と走査線２０８とは直交していたが、斜めに交差していてもよい。

回路基板１１３，１１１３，２１１３，３１１３において、データ線２０９、走査線２０８を用いずに画素を順次選択するようにしてもよい。

本発明のＬＣｏＳ型空間光変調器は、レーザー加工、光ピンセット、適応光学、各種撮像光学系、光通信、非球面レンズ検査、短パルスレーザーのパルス波形制御、光メモリ等に用いるのに適している。

Claims (5)

1. ２次元状に配列されて変調領域（２０６）を規定する複数の画素電極（１１２）と、
   シフト信号とリセット信号とを生成する信号生成回路（２０１）と、
   前記シフト信号と前記リセット信号とに基づき画素電極を選択し、選択した画素にデータ信号を入力するための画素選択回路（２０３，２０４，２１２Ａ，２１２Ｂ）と、
   前記変調領域のうち所望の表示領域（５００，５０３）を選択する表示領域選択回路（４２）とを備え、
   前記変調領域は少なくとも１つの境界線（８０４）を介して複数の分割変調領域（８０６Ａ，８０６Ｂ）に分割されており、
   前記表示領域選択回路は、前記変調領域のうち前記少なくとも１つの境界線の少なくとも一部を含む表示領域（５０３）を選択し、前記表示領域は前記境界線の両側に位置する２つの分割変調領域内に位置した２つの分割表示領域を含み、各分割表示領域は対応する表示開始位置と対応する表示終了位置とを有し、
   前記画素選択回路は、前記複数の分割変調領域のそれぞれに対して、前記シフト信号に基づいて画素電極の選択位置を所定のシフト開始位置から順次シフトし、前記リセット信号に基づいて画素電極の選択位置を前記所定のシフト開始位置まで戻し、
   前記信号生成回路は、前記少なくとも２つの分割表示領域に対応する少なくとも２つの分割変調領域のそれぞれにおいて、画素電極の選択位置が対応するシフト開始位置から対応する表示開始位置を経て対応する表示終了位置に達するまで、順次前記シフト信号を生成し、画素電極の選択位置が前記表示終了位置に達すると前記シフト信号の生成を停止して前記リセット信号を生成して画素電極の選択位置を前記シフト開始位置まで戻し、
   前記信号生成回路は、画素電極の選択位置が前記シフト開始位置から前記表示開始位置に達するまでに生成する前記シフト信号の周期を、画素電極の選択位置が前記表示開始位置から前記表示終了位置に達するまでに生成する前記シフト信号の周期より短く設定していることを特徴とするＬＣｏＳ型空間光変調器（２）。
2. 前記画素選択回路は、前記隣り合う２つの分割変調領域のそれぞれにおけるシフト開始位置を、前記隣り合う２つの分割変調領域の境界線に最も隣接した画素電極の選択位置に設定していることを特徴とする、請求項１に記載のＬＣｏＳ型空間光変調器。
3. 前記所定のシフト開始位置とは異なる少なくとも１つのシフト開始位置を示す少なくとも１つのスタート位置選択回路（２２３−１，２２３−１５０，２２４−１，２２４−１５０）をさらに備え、
   前記信号生成回路が前記スタート位置選択回路を指定した場合には、前記画素選択回路は前記スタート位置選択回路が指定するシフト開始位置から画素の選択位置のシフトを開始することを特徴とする請求項１または２に記載のＬＣｏＳ型空間光変調器。
4. 互いに交差する複数のデータ線（２０９）と複数の走査線（２０８）とを更に備え、各画素電極は、対応する１つのデータ線と対応する１つの走査線とに接続されており、
   前記変調領域は１つの境界線（８０４）を介して第１及び第２の分割変調領域（８０６Ａ，８０６Ｂ）に分割されており、前記１つの境界線は前記データ線に平行に延びており、
   前記信号生成回路は、第１及び第２のデータ線シフト信号（ｄｃｌｋ１，ｄｃｌｋ２）と走査線シフト信号（ｇｃｌｋ）と第１及び第２のデータ線リセット信号（ｄｒｓｔ１，ｄｒｓｔ２）と走査線リセット信号（ｇｒｓｔ）とを生成し、
   前記画素選択回路は、走査線を選択する走査線選択回路（２０３）と、第１の分割変調領域内でデータ線を選択し選択したデータ線にデータを入力する第１のデータ線選択回路（２１２Ａ）と、第２の分割変調領域内でデータ線を選択し選択したデータ線にデータを入力する第２のデータ線選択回路（２１２Ｂ）とを有し、
   前記走査線選択回路は、前記走査線シフト信号に基づいて前記変調領域における所定の走査線シフト開始位置（２０８−１；２０８−１５０）から走査線の選択位置を順次シフトし、前記走査線リセット信号に基づいて走査線の選択位置を前記走査線シフト開始位置まで戻し、
   前記第１のデータ線選択回路は、前記第１のデータ線シフト信号に基づいて、前記第１の変調領域における第１のデータ線シフト開始位置（２０９−３９１〜２０９−４００）からデータ線の選択位置を順次シフトし、前記第１のデータ線リセット信号に基づいてデータ線の選択位置を前記データ線シフト開始位置まで戻し、
   前記第２のデータ線選択回路は、前記第２のデータ線シフト信号に基づいて、前記第２の変調領域における第２のデータ線シフト開始位置（２０９−４０１〜２０９−４１０）からデータ線の選択位置を順次シフトし、前記第２のデータ線リセット信号に基づいてデータ線の選択位置を前記データ線シフト開始位置まで戻し、
   前記第１のデータ線シフト開始位置は前記第１の変調領域内に位置し前記１つの境界線に最も隣接したデータ線の選択位置であり、前記第２のデータ線シフト開始位置は前記第２の変調領域内に位置し前記境界線に最も隣接したデータ線の選択位置であり、
   前記表示領域選択回路は、前記変調領域のうち前記１つの境界線の少なくとも一部を含む表示領域（５００，５０３）を選択し、前記表示領域は前記第１及び第２の分割変調領域内にそれぞれ位置した第１及び第２の分割表示領域からなり、
   前記表示領域は、表示開始位置として、単一の走査線表示開始位置（２０８−４５；２０８−１８１）と、前記第１のデータ線シフト開始位置と、前記第２のデータ線シフト開始位置とを有し、
   前記表示領域は、表示終了位置として、単一の走査線表示終了位置（２０８−５５６；２０８−４２０）と、前記第１の分割表示領域内に位置した第１のデータ線表示終了位置（２０９−１４１〜２０９−１５０；２０９−８１〜２０９−９０；２０９−２４１〜２０９−２５０）と、前記第２の分割表示領域内に位置した第２のデータ線表示終了位置（２０９−６５１〜６６０；２０９−５９１〜２０９−６００；２０９−５５１〜５６０）とを有し、
   前記信号生成回路は、走査線の選択位置が前記走査線シフト開始位置から前記走査線表示開始位置を経て前記走査線表示終了位置に達するまで、順次前記走査線シフト信号を生成し、前記第１の分割変調領域において、データ線の選択位置が前記第１のデータ線シフト開始位置から前記第１のデータ線表示終了位置に達するまで順次前記第１のデータ線シフト信号を生成し、データ線の選択位置が前記第１のデータ線表示終了位置に達すると第１のデータ線シフト信号の生成を停止して前記第１のデータ線リセット信号を生成してデータ線の選択位置を前記第１のデータ線シフト開始位置まで戻し、前記第２の分割変調領域において、データ線の選択位置が前記第２のデータ線シフト開始位置から前記第２のデータ線表示終了位置に達するまで順次前記第２のデータ線シフト信号を生成し、データ線の選択位置が前記第２のデータ線表示終了位置に達すると前記第２のデータ線シフト信号の生成を停止して前記第２のデータ線リセット信号を生成してデータ線の選択位置を前記第２のデータ線シフト開始位置まで戻し、走査線の選択位置が前記走査線表示終了位置に達し、前記第１の分割変調領域におけるデータ線の選択位置が前記第１のデータ線表示終了位置に達し、かつ、前記第２の分割変調領域におけるデータ線の選択位置が前記第２のデータ線表示終了位置に達すると、前記走査線シフト信号の生成を停止して前記走査線リセット信号を生成して走査線の選択位置を前記走査線シフト開始位置まで戻し、
   前記信号生成回路は、走査線の選択位置が前記走査線シフト開始位置から前記走査線表示開始位置に達するまでに生成する前記走査線シフト信号の周期を、走査線の選択位置が前記走査線表示開始位置から前記走査線表示終了位置に達するまでに生成する前記走査線シフト信号の周期より短く設定していることを特徴とする、請求項１または２に記載のＬＣｏＳ型空間光変調器。
5. 前記走査線選択回路は、前記走査線シフト開始位置とは異なる走査線シフト開始位置を示すスタート位置選択回路（２２３−１，２２３−１５０）を備え、前記信号生成回路が前記スタート位置選択回路を指定した場合には、前記走査線選択回路は前記スタート位置選択回路が指定する走査線シフト開始位置から走査線の選択位置のシフトを開始することを特徴とする請求項４に記載のＬＣｏＳ型空間光変調器。

Images