JPH05265042A - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置Info
- Publication number
- JPH05265042A JPH05265042A JP4062798A JP6279892A JPH05265042A JP H05265042 A JPH05265042 A JP H05265042A JP 4062798 A JP4062798 A JP 4062798A JP 6279892 A JP6279892 A JP 6279892A JP H05265042 A JPH05265042 A JP H05265042A
- Authority
- JP
- Japan
- Prior art keywords
- signal voltage
- tft
- video signal
- voltage
- scanning signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【構成】 本発明のアクティブマトリクス型表示装置
は、スイッチ回路がソース電極とドレイン電極とが互い
に電気的に接続された第１の薄膜トランジスタと第２の
薄膜トランジスタを備えており、第１の薄膜トランジス
タのゲート電極に第１の電圧を、第２の薄膜トランジス
タのゲート電極に第１の電圧とは異なる第２の電圧を印
加するものである。 【効果】 本発明によれば、書込み電流を低減させるこ
となく、スイッチ回路のリーク電流を低減することがで
き、またリーク電流に起因するクロストーク、フリッカ
等を減少させることができた。
は、スイッチ回路がソース電極とドレイン電極とが互い
に電気的に接続された第１の薄膜トランジスタと第２の
薄膜トランジスタを備えており、第１の薄膜トランジス
タのゲート電極に第１の電圧を、第２の薄膜トランジス
タのゲート電極に第１の電圧とは異なる第２の電圧を印
加するものである。 【効果】 本発明によれば、書込み電流を低減させるこ
となく、スイッチ回路のリーク電流を低減することがで
き、またリーク電流に起因するクロストーク、フリッカ
等を減少させることができた。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、各画素電極に選択的に
駆動電圧を印加するためのスイッチ素子が設けられて成
るアクティブマトリクス型表示装置に係り、特に電極間
に液晶が挾持されて成るアクティブマトリクス型液晶表
示装置に関する。
駆動電圧を印加するためのスイッチ素子が設けられて成
るアクティブマトリクス型表示装置に係り、特に電極間
に液晶が挾持されて成るアクティブマトリクス型液晶表
示装置に関する。
【０００２】
【従来の技術】複数の表示画素がマトリクス状に配置さ
れ、各表示画素に選択的に駆動電圧を印加するためのス
イッチ素子が設けられて成るてアクティブマトリクス型
表示装置は、クロストークのない良好な表示画像を得る
ことができる。
れ、各表示画素に選択的に駆動電圧を印加するためのス
イッチ素子が設けられて成るてアクティブマトリクス型
表示装置は、クロストークのない良好な表示画像を得る
ことができる。
【０００３】中でも、電極基板間に液晶組成物が挾持さ
れて成るアクティブマトリクス型液晶表示装置は、軽
量、低消費点力の特徴から、近年では特に注目を集めて
いる。以下、アクティブマトリクス型液晶表示装置を例
にとり説明する。アクティブマトリクス型液晶表示装置
におけるスイッチ素子としては、薄膜トランジスタ（以
下、ＴＦＴと略称する。）が利用されている。
れて成るアクティブマトリクス型液晶表示装置は、軽
量、低消費点力の特徴から、近年では特に注目を集めて
いる。以下、アクティブマトリクス型液晶表示装置を例
にとり説明する。アクティブマトリクス型液晶表示装置
におけるスイッチ素子としては、薄膜トランジスタ（以
下、ＴＦＴと略称する。）が利用されている。
【０００４】最近では、表示部および駆動回路部を同一
基板上に製造すべく、ＴＦＴの活性層に非結晶シリコン
薄膜に代わり多結晶シリコン薄膜が利用されるようにな
ってきている。
基板上に製造すべく、ＴＦＴの活性層に非結晶シリコン
薄膜に代わり多結晶シリコン薄膜が利用されるようにな
ってきている。
【０００５】スイッチ素子としての性能の点から、活性
層に多結晶シリコン薄膜が用いられたＴＦＴでは、活性
層に非結晶シリコン薄膜が用いられたＴＦＴに比べ、よ
り大きな電流を流すことが可能であるため、高集積度の
画素アレイを構成する場合にも有利となる。従って、高
画素密度の表示装置を実現する目的に対しても、多結晶
シリコンＴＦＴは有望視されている。
層に多結晶シリコン薄膜が用いられたＴＦＴでは、活性
層に非結晶シリコン薄膜が用いられたＴＦＴに比べ、よ
り大きな電流を流すことが可能であるため、高集積度の
画素アレイを構成する場合にも有利となる。従って、高
画素密度の表示装置を実現する目的に対しても、多結晶
シリコンＴＦＴは有望視されている。
【０００６】
【発明が解決しようとする課題】ところで、多結晶シリ
コンＴＦＴにはドレイン・リーク電流が大きいという欠
点が存在する。
コンＴＦＴにはドレイン・リーク電流が大きいという欠
点が存在する。
【０００７】図６を参照して、多結晶シリコンＴＦＴの
ドレイン・リーク電流について説明する。図６は、横軸
にｎチャネル型の多結晶シリコンＴＦＴにおけるゲート
・ソース間電圧（Ｖgs）、縦軸にドレイン電流（ＩD ）
をとり示したものである。
ドレイン・リーク電流について説明する。図６は、横軸
にｎチャネル型の多結晶シリコンＴＦＴにおけるゲート
・ソース間電圧（Ｖgs）、縦軸にドレイン電流（ＩD ）
をとり示したものである。
【０００８】理想的なＴＦＴであれば、ゲート・ソース
間電圧（Ｖgs）が閾値電圧以下ではドレイン電流（ＩD
）は流れない。しかし、実際の多結晶シリコンＴＦＴ
では、図６に示す如く、閾値電圧以下のゲート・ソース
間電圧（Ｖgs）が印加されてもドレイン電流（ＩD ）が
流れてしまう。本明細書では、このような閾値電圧以下
のゲート・ソース間電圧（Ｖgs）で流れるドレイン電流
（ＩD ）をＴＦＴのドレイン・リーク電流と呼ぶことと
する。
間電圧（Ｖgs）が閾値電圧以下ではドレイン電流（ＩD
）は流れない。しかし、実際の多結晶シリコンＴＦＴ
では、図６に示す如く、閾値電圧以下のゲート・ソース
間電圧（Ｖgs）が印加されてもドレイン電流（ＩD ）が
流れてしまう。本明細書では、このような閾値電圧以下
のゲート・ソース間電圧（Ｖgs）で流れるドレイン電流
（ＩD ）をＴＦＴのドレイン・リーク電流と呼ぶことと
する。
【０００９】特に、多結晶シリコンＴＦＴでは、ゲート
・ソース間電圧（Ｖgs）が負側に大きくなるに従ってド
レイン・リーク電流も増す傾向があり、いくつかの応用
において問題となる。
・ソース間電圧（Ｖgs）が負側に大きくなるに従ってド
レイン・リーク電流も増す傾向があり、いくつかの応用
において問題となる。
【００１０】ドレイン・リーク電流の大きなＴＦＴを液
晶表示装置のスイッチ素子として用いると、画素電極に
所定の電位を保持させる期間、即ちスイッチ素子がオフ
時であっても、画素電極には映像信号線に印加される映
像信号電圧の影響によるリーク電流が流れ込み、画素電
位は変動する。
晶表示装置のスイッチ素子として用いると、画素電極に
所定の電位を保持させる期間、即ちスイッチ素子がオフ
時であっても、画素電極には映像信号線に印加される映
像信号電圧の影響によるリーク電流が流れ込み、画素電
位は変動する。
【００１１】このような画素電位の変動は、アクティブ
マトリクス型液晶表示装置におけるフリッカ、クロスト
ーク等の各種の画質不良の原因となる。このような問題
は、非結晶シリコンＴＦＴを用いたアクティブマトリク
ス型液晶表示装置の場合でも、程度の差こそあれ、やは
り問題となる。上述した技術課題を解決するものとし
て、例えば、２つのゲート電極を有するＴＦＴを用いる
方法が提案されているが、これもまた有効な方法ではな
い。
マトリクス型液晶表示装置におけるフリッカ、クロスト
ーク等の各種の画質不良の原因となる。このような問題
は、非結晶シリコンＴＦＴを用いたアクティブマトリク
ス型液晶表示装置の場合でも、程度の差こそあれ、やは
り問題となる。上述した技術課題を解決するものとし
て、例えば、２つのゲート電極を有するＴＦＴを用いる
方法が提案されているが、これもまた有効な方法ではな
い。
【００１２】図４は、スイッチ回路に共通の走査信号電
圧が印加される２つのＴＦＴ(402),(403) が用いられた
液晶表示装置の等価回路図であり、図５はその動作を説
明するための図である。
圧が印加される２つのＴＦＴ(402),(403) が用いられた
液晶表示装置の等価回路図であり、図５はその動作を説
明するための図である。
【００１３】図５に示すように、書込み時のスイッチ回
路には、映像信号電圧（ＶD ）、走査信号電圧（ＶG ）
が与えられ、第１のＴＦＴ(402) のソース・ドレイン間
電圧をＶsd1 、ゲート・ソース間電圧をＶgs1 、第２の
ＴＦＴ(403) ゲートのソース・ドレイン間電圧をＶsd2
、ゲート・ソース間電圧をＶgs2 とすると、ゲート電
圧（ＶG ）と映像信号電位（ＶD ）との間には次のよう
な関係がある。 Ｖgs2 ＝ＶG −Ｖs ，Ｖgs1 ＝ＶG −（Ｖds2 ＋Ｖs ） Ｖds2 ＋Ｖds1 ＝ＶD −Ｖs 従って、第１のＴＦＴ(402) のゲート・ソース電圧（Ｖ
gs1 ）は、第２のＴＦＴ(403) のゲート・ソース電圧
（Ｖgs2 ）よりも第２のＴＦＴ(403) のソース・ドレイ
ン電圧（Ｖds2 ）分だけ低くなる。これでは、スイッチ
回路を１つのＴＦＴで構成する場合に比べ、走査信号電
圧（ＶG ）を高めに設定しないと同等な書込み電流が得
られない。また、スイッチ回路をオフして画素電位（Ｖ
s ）を保持している期間におけるドレイン・リーク電流
は次のように考えられる。
路には、映像信号電圧（ＶD ）、走査信号電圧（ＶG ）
が与えられ、第１のＴＦＴ(402) のソース・ドレイン間
電圧をＶsd1 、ゲート・ソース間電圧をＶgs1 、第２の
ＴＦＴ(403) ゲートのソース・ドレイン間電圧をＶsd2
、ゲート・ソース間電圧をＶgs2 とすると、ゲート電
圧（ＶG ）と映像信号電位（ＶD ）との間には次のよう
な関係がある。 Ｖgs2 ＝ＶG −Ｖs ，Ｖgs1 ＝ＶG −（Ｖds2 ＋Ｖs ） Ｖds2 ＋Ｖds1 ＝ＶD −Ｖs 従って、第１のＴＦＴ(402) のゲート・ソース電圧（Ｖ
gs1 ）は、第２のＴＦＴ(403) のゲート・ソース電圧
（Ｖgs2 ）よりも第２のＴＦＴ(403) のソース・ドレイ
ン電圧（Ｖds2 ）分だけ低くなる。これでは、スイッチ
回路を１つのＴＦＴで構成する場合に比べ、走査信号電
圧（ＶG ）を高めに設定しないと同等な書込み電流が得
られない。また、スイッチ回路をオフして画素電位（Ｖ
s ）を保持している期間におけるドレイン・リーク電流
は次のように考えられる。
【００１４】この場合、走査信号電圧（ＶG ）はほぼ０
電位または負電位であるため、第１のＴＦＴ(402) のゲ
ート・ソース電圧（Ｖgs1 ）は第２のＴＦＴ(403) のソ
ース・ドレイン電圧（Ｖds2 ）分だけ逆バイアスとな
る。
電位または負電位であるため、第１のＴＦＴ(402) のゲ
ート・ソース電圧（Ｖgs1 ）は第２のＴＦＴ(403) のソ
ース・ドレイン電圧（Ｖds2 ）分だけ逆バイアスとな
る。
【００１５】一般に、ＴＦＴのドレイン・リーク電流
は、図６に示すように、逆バイアスが増加すると急激に
増大する傾向がある。従って第１のＴＦＴ(402) のソー
ス・ドレイン電圧（Ｖds1 ）は第２のＴＦＴ(403) のソ
ース・ドレイン電圧（Ｖds2 ）よりも大幅に低減し、ス
イッチングする電圧のほとんどが第２のＴＦＴ(403) に
加わることになる。従って、スイッチ回路の特性として
は、ＴＦＴ単体の特性とさほど変わりのないリーク電流
特性を示してしまい、この構造ではリーク電流を低減す
ることはできない。
は、図６に示すように、逆バイアスが増加すると急激に
増大する傾向がある。従って第１のＴＦＴ(402) のソー
ス・ドレイン電圧（Ｖds1 ）は第２のＴＦＴ(403) のソ
ース・ドレイン電圧（Ｖds2 ）よりも大幅に低減し、ス
イッチングする電圧のほとんどが第２のＴＦＴ(403) に
加わることになる。従って、スイッチ回路の特性として
は、ＴＦＴ単体の特性とさほど変わりのないリーク電流
特性を示してしまい、この構造ではリーク電流を低減す
ることはできない。
【００１６】本発明は、上述した技術課題を解決するこ
とにより、ＴＦＴのドレイン・リーク電流を低減させ、
これによりフリッカ等のない良好な表示画像が得られる
アクティブマトリクス型表示装置を提供することを目的
としたものである。
とにより、ＴＦＴのドレイン・リーク電流を低減させ、
これによりフリッカ等のない良好な表示画像が得られる
アクティブマトリクス型表示装置を提供することを目的
としたものである。
【００１７】
【課題を解決するための手段】本発明は、マトリクス状
に配置される複数本の映像信号線と第１の走査信号線お
よび第２の走査信号線とを一対とした複数組の走査信号
線と、ゲート電極が第１の走査信号線に接続される第１
のＴＦＴと，第１のＴＦＴと互いに一方の電極が電気的
に直列に接続されると共にゲート電極が第２の走査信号
線に接続される第２のＴＦＴとを備え，第１のＴＦＴの
他方の電極が映像信号線に接続されて成るスイッチ回路
と、スイッチ回路の第２のＴＦＴの他方の電極に接続さ
れる画素電極と、画素電極に対向して配置される対向電
極と、映像信号線に対向電極の電位に対して所定周期で
極性が反転する映像信号電圧を印加するための映像信号
線駆動回路と、第１の走査信号線に第１の走査信号電圧
を，第２の走査信号線に第２の走査信号電圧を印加する
走査信号線駆動回路とを備えたアクティブマトリクス型
表示装置であって、映像信号電圧が対向電極の電位に対
して正極性に極性反転した期間は画素電極に映像信号電
圧を印加する時の第１の走査信号電圧は第２の走査信号
電圧よりも高く設定されていることを特徴としたもので
ある。
に配置される複数本の映像信号線と第１の走査信号線お
よび第２の走査信号線とを一対とした複数組の走査信号
線と、ゲート電極が第１の走査信号線に接続される第１
のＴＦＴと，第１のＴＦＴと互いに一方の電極が電気的
に直列に接続されると共にゲート電極が第２の走査信号
線に接続される第２のＴＦＴとを備え，第１のＴＦＴの
他方の電極が映像信号線に接続されて成るスイッチ回路
と、スイッチ回路の第２のＴＦＴの他方の電極に接続さ
れる画素電極と、画素電極に対向して配置される対向電
極と、映像信号線に対向電極の電位に対して所定周期で
極性が反転する映像信号電圧を印加するための映像信号
線駆動回路と、第１の走査信号線に第１の走査信号電圧
を，第２の走査信号線に第２の走査信号電圧を印加する
走査信号線駆動回路とを備えたアクティブマトリクス型
表示装置であって、映像信号電圧が対向電極の電位に対
して正極性に極性反転した期間は画素電極に映像信号電
圧を印加する時の第１の走査信号電圧は第２の走査信号
電圧よりも高く設定されていることを特徴としたもので
ある。
【００１８】そして、映像信号電圧が対向電極の電位に
対して負極性に極性反転した期間は画素電極に映像信号
電圧を印加する時の第１の走査信号電圧は第２の走査信
号電圧以下に設定されていることを特徴としている。
対して負極性に極性反転した期間は画素電極に映像信号
電圧を印加する時の第１の走査信号電圧は第２の走査信
号電圧以下に設定されていることを特徴としている。
【００１９】また、更に、映像信号電圧が対向電極の電
位に対して正極性の期間内で画素電極に映像信号電圧が
印加される前または印加された後は、第１の走査信号電
圧は第２の走査信号電圧よりも高く設定されていること
を特徴としたものであり、映像信号電圧が対向電極の電
位に対して負極性の期間内で画素電極に映像信号電圧が
印加される前または印加された後は、第１の走査信号電
圧が第２の走査信号電圧よりも低く設定されていること
を特徴としたものである。そして、特に本発明は、画素
電極と対向電極との間に液晶組成物が挾持されて成るこ
とを特徴としたアクティブマトリクス型表示装置であ
る。
位に対して正極性の期間内で画素電極に映像信号電圧が
印加される前または印加された後は、第１の走査信号電
圧は第２の走査信号電圧よりも高く設定されていること
を特徴としたものであり、映像信号電圧が対向電極の電
位に対して負極性の期間内で画素電極に映像信号電圧が
印加される前または印加された後は、第１の走査信号電
圧が第２の走査信号電圧よりも低く設定されていること
を特徴としたものである。そして、特に本発明は、画素
電極と対向電極との間に液晶組成物が挾持されて成るこ
とを特徴としたアクティブマトリクス型表示装置であ
る。
【００２０】
【作用】本発明は、上述したように、画素電極への映像
信号電圧の印加を制御するために、少なくとも２つ以上
のＴＦＴが互いに接続されたスイッチ回路を用い、スイ
ッチ回路を構成するＴＦＴのゲート電極を少なくとも２
つ以上異ならしめて駆動するものである。
信号電圧の印加を制御するために、少なくとも２つ以上
のＴＦＴが互いに接続されたスイッチ回路を用い、スイ
ッチ回路を構成するＴＦＴのゲート電極を少なくとも２
つ以上異ならしめて駆動するものである。
【００２１】そして、特に、映像信号電圧書込み時に、
映像信号電圧が対向電極に対して正極性の時は、映像信
号線側のＴＦＴを画素電極側のＴＦＴよりも高い走査信
号電圧を印加して駆動するものである。このような構成
とすることにより、例えば次のような作用により、ドレ
イン・リーク電流を抑えることができる。以下、図３を
参照して本発明の一作用について説明する。
映像信号電圧が対向電極に対して正極性の時は、映像信
号線側のＴＦＴを画素電極側のＴＦＴよりも高い走査信
号電圧を印加して駆動するものである。このような構成
とすることにより、例えば次のような作用により、ドレ
イン・リーク電流を抑えることができる。以下、図３を
参照して本発明の一作用について説明する。
【００２２】このスイッチ回路(151) は、第１のＴＦＴ
(131) の一方の端子(135) と第２のＴＦＴ(141) の一方
の端子(143) とが接続されて構成されており、第１のＴ
ＦＴ(131) のゲート電極(137) には走査信号電圧（ＶG
1）が、第２のＴＦＴ(141) のゲート電極(147) には走
査信号電圧（ＶG2）が印加されるように構成されてい
る。また、第１のＴＦＴ(131) の他方の端子(133) には
映像信号電圧（ＶD ）が印加されるように接続され、第
２のＴＦＴ(141) の他方の端子(145) は画素電極(161)
に接続されている。
(131) の一方の端子(135) と第２のＴＦＴ(141) の一方
の端子(143) とが接続されて構成されており、第１のＴ
ＦＴ(131) のゲート電極(137) には走査信号電圧（ＶG
1）が、第２のＴＦＴ(141) のゲート電極(147) には走
査信号電圧（ＶG2）が印加されるように構成されてい
る。また、第１のＴＦＴ(131) の他方の端子(133) には
映像信号電圧（ＶD ）が印加されるように接続され、第
２のＴＦＴ(141) の他方の端子(145) は画素電極(161)
に接続されている。
【００２３】例えば、映像信号電圧（ＶD ）として、対
向電極（図示せず）の電位（Ｖc ）に対して負極性から
正極性に極性が反転した映像信号電圧（ＶD ）が印加さ
れている場合、画素電極(161) の電位（Ｖs ）よりも映
像信号電圧（ＶD ）が大きいため、第１のＴＦＴ(131)
の一方の端子(135) がソース、他方の端子(137) がドレ
インとなり、第２のＴＦＴ(141) の一方の端子(145) が
ソース、他方の端子(147) がドレインとなる。
向電極（図示せず）の電位（Ｖc ）に対して負極性から
正極性に極性が反転した映像信号電圧（ＶD ）が印加さ
れている場合、画素電極(161) の電位（Ｖs ）よりも映
像信号電圧（ＶD ）が大きいため、第１のＴＦＴ(131)
の一方の端子(135) がソース、他方の端子(137) がドレ
インとなり、第２のＴＦＴ(141) の一方の端子(145) が
ソース、他方の端子(147) がドレインとなる。
【００２４】ここで、第１のＴＦＴ(131) のソース・ド
レイン間電圧をＶsd1 、ゲート・ソース間電圧をＶgs1
、第２のＴＦＴ(141) のソース・ドレイン間電圧をＶs
d2 、ゲート・ソース間電圧をＶgs2 とすると、ＶG1、
ＶG2、ＶD との間に次のような関係がある。 Ｖgs2 ＝ＶG2−Ｖs ，Ｖgs1 ＝ＶG1−（Ｖds2 ＋Ｖs ） Ｖds1 ＋Ｖds2 ＝ＶD −Ｖs
レイン間電圧をＶsd1 、ゲート・ソース間電圧をＶgs1
、第２のＴＦＴ(141) のソース・ドレイン間電圧をＶs
d2 、ゲート・ソース間電圧をＶgs2 とすると、ＶG1、
ＶG2、ＶD との間に次のような関係がある。 Ｖgs2 ＝ＶG2−Ｖs ，Ｖgs1 ＝ＶG1−（Ｖds2 ＋Ｖs ） Ｖds1 ＋Ｖds2 ＝ＶD −Ｖs
【００２５】このように、第１のＴＦＴ(131) のゲート
・ソース間電圧（Ｖgs1 ）は、第１のＴＦＴ(131) の走
査信号電圧（ＶG2）よりも第２のＴＦＴ(141) のソース
・ドレイン間電圧（Ｖds2 ）だけ小さくなる。このよう
なことを考慮し、第１のＴＦＴ(13 1)の走査信号電圧
（ＶG1）を第２のＴＦＴ(141) の走査信号電圧（ＶG2）
よりも高電位に設定することにより、スイッチ回路(15
1) としては十分なドレイン電流（ＩD ）を確保するこ
とができる。ここでは、スイッチ回路(151) が２つのＴ
ＦＴにより構成された場合を示したが、ＴＦＴを３つ以
上接続している場合でも同様であり、２つ以上の異なる
電位によりゲート電極を駆動することで、全てのＴＦＴ
の走査信号電圧を同電位として駆動する場合に比べ、は
るかに大きなドレイン電流（ＩD ）を確保することがで
きる。
・ソース間電圧（Ｖgs1 ）は、第１のＴＦＴ(131) の走
査信号電圧（ＶG2）よりも第２のＴＦＴ(141) のソース
・ドレイン間電圧（Ｖds2 ）だけ小さくなる。このよう
なことを考慮し、第１のＴＦＴ(13 1)の走査信号電圧
（ＶG1）を第２のＴＦＴ(141) の走査信号電圧（ＶG2）
よりも高電位に設定することにより、スイッチ回路(15
1) としては十分なドレイン電流（ＩD ）を確保するこ
とができる。ここでは、スイッチ回路(151) が２つのＴ
ＦＴにより構成された場合を示したが、ＴＦＴを３つ以
上接続している場合でも同様であり、２つ以上の異なる
電位によりゲート電極を駆動することで、全てのＴＦＴ
の走査信号電圧を同電位として駆動する場合に比べ、は
るかに大きなドレイン電流（ＩD ）を確保することがで
きる。
【００２６】
【実施例】以下、本発明の一実施例のアクティブマトリ
クス型液晶表示装置(101) について、図面を参照して説
明する。
クス型液晶表示装置(101) について、図面を参照して説
明する。
【００２７】図１は、本実施例のアクティブマトリクス
型液晶表示装置(101) の等価回路を示すもので、絶縁基
板上にマトリクス状に配置される複数本の映像信号線(1
11)と、この映像信号線(111) に直交するように配置さ
れる第１の走査信号線(123)と第２の走査信号線(125)
とを一組とした複数組の走査信号線(121) を備えてい
る。映像信号線(111) と走査信号線(121) との交点部分
には、２つのＴＦＴ(131),(141) が直列に接続されて成
るスイッチ回路(151) が配置されている。
型液晶表示装置(101) の等価回路を示すもので、絶縁基
板上にマトリクス状に配置される複数本の映像信号線(1
11)と、この映像信号線(111) に直交するように配置さ
れる第１の走査信号線(123)と第２の走査信号線(125)
とを一組とした複数組の走査信号線(121) を備えてい
る。映像信号線(111) と走査信号線(121) との交点部分
には、２つのＴＦＴ(131),(141) が直列に接続されて成
るスイッチ回路(151) が配置されている。
【００２８】第１のＴＦＴ(131) は、ゲート電極(137)
が第１の走査信号線(123) に、一方の端子(133) が映像
信号線(111) に接続されている。第２のＴＦＴ(141)
は、ゲート電極(147) が第２の走査信号線(125) に、一
方の端子(143) が第１のＴＦＴ(131) の他方の端子(13
5) に接続されて配置されている。また、第２のＴＦＴ
(141) の他方の端子(145) は画素電極(161) に接続され
ている。尚、本実施例における第１のＴＦＴ(131) と第
２のＴＦＴ(141) とは、同じ特性を持つｎチャネル型と
した。
が第１の走査信号線(123) に、一方の端子(133) が映像
信号線(111) に接続されている。第２のＴＦＴ(141)
は、ゲート電極(147) が第２の走査信号線(125) に、一
方の端子(143) が第１のＴＦＴ(131) の他方の端子(13
5) に接続されて配置されている。また、第２のＴＦＴ
(141) の他方の端子(145) は画素電極(161) に接続され
ている。尚、本実施例における第１のＴＦＴ(131) と第
２のＴＦＴ(141) とは、同じ特性を持つｎチャネル型と
した。
【００２９】また、不足する負荷を補うために、画素電
極(161) と絶縁膜を介して補助容量電位線(191) が配置
され、これにより補助容量(193) が形成されている。そ
して、各画素電極(161) に対向する対向電極(171) が設
けられており、画素電極(161) と対向電極(171) との間
に液晶組成物(181) が挾持されている。更に、映像信号
線(111) は映像信号線駆動回路(21)に接続されており、
第１の走査信号線(123) および第２の走査信号線(125)
は走査信号線駆動回路(31)に接続されて、本実施例のア
クティブマトリクス型液晶表示装置(101) は構成されて
いる。
極(161) と絶縁膜を介して補助容量電位線(191) が配置
され、これにより補助容量(193) が形成されている。そ
して、各画素電極(161) に対向する対向電極(171) が設
けられており、画素電極(161) と対向電極(171) との間
に液晶組成物(181) が挾持されている。更に、映像信号
線(111) は映像信号線駆動回路(21)に接続されており、
第１の走査信号線(123) および第２の走査信号線(125)
は走査信号線駆動回路(31)に接続されて、本実施例のア
クティブマトリクス型液晶表示装置(101) は構成されて
いる。
【００３０】図２は、本実施例のアクティブマトリクス
型液晶表示装置(101) における表示画面中央部における
第１の走査信号線(123) に供給される第１の走査信号電
圧（ＶG 1 ）(202) 、第２の走査信号線(125) に供給さ
れる第２の走査信号電圧（ＶG2）(20 3)、映像信号線(1
11) に供給される映像信号電圧（ＶD ）(201) および画
素電極(16 1)の電位（Ｖs ）(204) の関係を示してい
る。
型液晶表示装置(101) における表示画面中央部における
第１の走査信号線(123) に供給される第１の走査信号電
圧（ＶG 1 ）(202) 、第２の走査信号線(125) に供給さ
れる第２の走査信号電圧（ＶG2）(20 3)、映像信号線(1
11) に供給される映像信号電圧（ＶD ）(201) および画
素電極(16 1)の電位（Ｖs ）(204) の関係を示してい
る。
【００３１】この液晶表示装置(101) は、電極(161),(1
71) 間に挾持される液晶組成物(181) の劣化を防止する
ために、画素電極(161) への映像信号電圧（ＶD ）(20
1) の供給は、対向電極(171) の電位（Ｖc ）に対して
映像信号電圧（ＶD ）(201) が負極性から正極性となる
第１フィールド（１Ｔ）と、正極性から負極性となる第
２フィールド（２Ｔ）とにより１フレーム期間が構成さ
れている。
71) 間に挾持される液晶組成物(181) の劣化を防止する
ために、画素電極(161) への映像信号電圧（ＶD ）(20
1) の供給は、対向電極(171) の電位（Ｖc ）に対して
映像信号電圧（ＶD ）(201) が負極性から正極性となる
第１フィールド（１Ｔ）と、正極性から負極性となる第
２フィールド（２Ｔ）とにより１フレーム期間が構成さ
れている。
【００３２】そして、本実施例では、第１のＴＦＴ(13
1) のゲート電極(137) に印加される走査信号電圧（ＶG
1）(202) は、第１フィールド（１Ｔ）では第２のＴＦ
Ｔ(141) のゲート電極(147) に印加される走査信号電圧
（ＶG2）(203) よりも高く設定されている。
1) のゲート電極(137) に印加される走査信号電圧（ＶG
1）(202) は、第１フィールド（１Ｔ）では第２のＴＦ
Ｔ(141) のゲート電極(147) に印加される走査信号電圧
（ＶG2）(203) よりも高く設定されている。
【００３３】また、第２フィールド（２Ｔ）では、映像
信号電圧（ＶD ）(201) の書込み時は走査信号電圧（Ｖ
G1）(202) と走査信号電圧（ＶG2）(203) とは同一電圧
に、それ以外は走査信号電圧（ＶG2）(203) は走査信号
電圧（ＶG1）(202) よりも高く設定されている。まず、
第１フィールド（１Ｔ）における画素電極(161) への映
像信号電圧(201) の書込み動作を説明する。
信号電圧（ＶD ）(201) の書込み時は走査信号電圧（Ｖ
G1）(202) と走査信号電圧（ＶG2）(203) とは同一電圧
に、それ以外は走査信号電圧（ＶG2）(203) は走査信号
電圧（ＶG1）(202) よりも高く設定されている。まず、
第１フィールド（１Ｔ）における画素電極(161) への映
像信号電圧(201) の書込み動作を説明する。
【００３４】第１フィールド（１Ｔ）では、画素電極(1
61) の電位（Ｖs ）(204) よりも映像信号電圧（ＶD ）
(201) の電位が高いため、書き込み動作中、スイッチ回
路(151) 中の両ＴＦＴ(131),(141) の画素電極(161) 側
の端子(133),(143) は映像信号線(111) 側の端子(135),
(145) に比べて低電位となる。この低電位となる画素電
極(161) 側の端子(133),(143) を夫々ソース電極とする
と、第１のＴＦＴのソース電極(133) の電位は第２のＴ
ＦＴのソース電極(143) の電位よりも第２のＴＦＴ(14
1) のソース・ドレイン間電圧（Ｖsd2 ）分だけ高くな
る。
61) の電位（Ｖs ）(204) よりも映像信号電圧（ＶD ）
(201) の電位が高いため、書き込み動作中、スイッチ回
路(151) 中の両ＴＦＴ(131),(141) の画素電極(161) 側
の端子(133),(143) は映像信号線(111) 側の端子(135),
(145) に比べて低電位となる。この低電位となる画素電
極(161) 側の端子(133),(143) を夫々ソース電極とする
と、第１のＴＦＴのソース電極(133) の電位は第２のＴ
ＦＴのソース電極(143) の電位よりも第２のＴＦＴ(14
1) のソース・ドレイン間電圧（Ｖsd2 ）分だけ高くな
る。
【００３５】しかしながら、本実施例では、図２に示す
ように、第２のＴＦＴ(141) のゲート電極(147) の電位
が低く、逆に第１のＴＦＴ(131) のゲート電極(137) の
電位が高くなるようにＴＦＴ(131),(141) の走査信号電
圧（ＶG1）(202) ，（ＶG2）(203) が設定されている。
これにより、両ＴＦＴのゲート・ソース間電圧（Ｖgs）
は、ＴＦＴ(131),(141) の走査信号電圧（ＶG1）(202)
，（ＶG2）(203) の差が両ＴＦＴのソース電極(135),
(145) の電位差を相殺するように作用するので、第１の
ＴＦＴのゲート・ソース間電圧（Ｖgs1 ）と第２のＴＦ
Ｔのゲート・ソース間電圧（Ｖgs2 ）とを同等にするこ
とができる。
ように、第２のＴＦＴ(141) のゲート電極(147) の電位
が低く、逆に第１のＴＦＴ(131) のゲート電極(137) の
電位が高くなるようにＴＦＴ(131),(141) の走査信号電
圧（ＶG1）(202) ，（ＶG2）(203) が設定されている。
これにより、両ＴＦＴのゲート・ソース間電圧（Ｖgs）
は、ＴＦＴ(131),(141) の走査信号電圧（ＶG1）(202)
，（ＶG2）(203) の差が両ＴＦＴのソース電極(135),
(145) の電位差を相殺するように作用するので、第１の
ＴＦＴのゲート・ソース間電圧（Ｖgs1 ）と第２のＴＦ
Ｔのゲート・ソース間電圧（Ｖgs2 ）とを同等にするこ
とができる。
【００３６】本実施例では、ゲート耐圧を考慮して第２
のＴＦＴ(141) のゲート・ソース間電圧（Ｖsd2 ）をＴ
ＦＴを単独で使用した場合と同等に抑えたものの、ドレ
イン電流（ＩD ）はＴＦＴを単独で使用した場合と同等
まで引上げることができた。次に、第２フィールド（２
Ｔ）における画素電極(161) への映像信号電圧（ＶD ）
(201) の書込み動作を説明する。
のＴＦＴ(141) のゲート・ソース間電圧（Ｖsd2 ）をＴ
ＦＴを単独で使用した場合と同等に抑えたものの、ドレ
イン電流（ＩD ）はＴＦＴを単独で使用した場合と同等
まで引上げることができた。次に、第２フィールド（２
Ｔ）における画素電極(161) への映像信号電圧（ＶD ）
(201) の書込み動作を説明する。
【００３７】第２フィールド（２Ｔ）は、第１フィール
ド（１Ｔ）とは映像信号電圧（ＶD）(201) が画素電極
(161) の電位（Ｖs ）よりも低電位となっている点にお
いて相違する。
ド（１Ｔ）とは映像信号電圧（ＶD）(201) が画素電極
(161) の電位（Ｖs ）よりも低電位となっている点にお
いて相違する。
【００３８】このような第２フィールド（２Ｔ）では、
スイッチ回路(151) 中の両ＴＦＴ(131),(141) の画素電
極(161) 側の端子(133),(143) は映像信号線(111) 側の
端子(135) ,(145)に比べて高電位となる。従って、低電
位となる映像信号線(111) 側の端子(135),(145) を夫々
ソース電極とすると、第１のＴＦＴのソース電極(135)
の電位は第２のＴＦＴのソース電極(145) の電位よりも
低くなる。
スイッチ回路(151) 中の両ＴＦＴ(131),(141) の画素電
極(161) 側の端子(133),(143) は映像信号線(111) 側の
端子(135) ,(145)に比べて高電位となる。従って、低電
位となる映像信号線(111) 側の端子(135),(145) を夫々
ソース電極とすると、第１のＴＦＴのソース電極(135)
の電位は第２のＴＦＴのソース電極(145) の電位よりも
低くなる。
【００３９】従って、第２のＴＦＴ(141) のゲート電極
(147) の電位が高く、逆に第１のＴＦＴ(131) のゲート
電極(137) の電位が低くなるようにＴＦＴ(131),(141)
の走査信号電圧（ＶG1）(202) ，（ＶG2）(203) を設定
すると良い。しかしながら、本実施例においては、図２
のように、第１の走査信号電圧（ＶG1）(202) と第２の
走査信号電圧（ＶG2）(203) とを等しく設定している。
(147) の電位が高く、逆に第１のＴＦＴ(131) のゲート
電極(137) の電位が低くなるようにＴＦＴ(131),(141)
の走査信号電圧（ＶG1）(202) ，（ＶG2）(203) を設定
すると良い。しかしながら、本実施例においては、図２
のように、第１の走査信号電圧（ＶG1）(202) と第２の
走査信号電圧（ＶG2）(203) とを等しく設定している。
【００４０】これは、第１フィールド（１Ｔ）において
は、映像信号電圧（ＶD ）(201) の書込みにより画素電
極(161) の電位（Ｖs ）が上昇するために各ＴＦＴのゲ
ート・ソース間電圧（Ｖgs）は低減されるが、第２フィ
ールド（２Ｔ）における書込み動作では、電位の低いは
ずの第１のＴＦＴ(131) のソース電極(135) の電位は、
実際は映像信号電圧（ＶD ）(201) に固定されているた
めゲート・ソース電圧（Ｖgs1 ）を一定にすることがで
きる。このため、第１の走査信号電圧（ＶG1）(202) と
第２の走査信号電圧（ＶG2）(203) とを等しく設定して
も、十分な書き込み電流を得ることができる。
は、映像信号電圧（ＶD ）(201) の書込みにより画素電
極(161) の電位（Ｖs ）が上昇するために各ＴＦＴのゲ
ート・ソース間電圧（Ｖgs）は低減されるが、第２フィ
ールド（２Ｔ）における書込み動作では、電位の低いは
ずの第１のＴＦＴ(131) のソース電極(135) の電位は、
実際は映像信号電圧（ＶD ）(201) に固定されているた
めゲート・ソース電圧（Ｖgs1 ）を一定にすることがで
きる。このため、第１の走査信号電圧（ＶG1）(202) と
第２の走査信号電圧（ＶG2）(203) とを等しく設定して
も、十分な書き込み電流を得ることができる。
【００４１】本実施例では、第１の走査信号電圧（ＶG
1）(202) と第２の走査信号電圧（ＶG 2 ）(203) とを
等しく設定したが、第１の走査信号電圧（ＶG1）(202)
を第２の走査信号電圧（ＶG2）(203) よりも若干小さく
しても良い。次に、第１フィールド（１Ｔ）における画
素電極(161) の電位の保持について説明する。画素電極
(161) の電位（Ｖs ）(204) と映像信号電圧（ＶD ）(2
01) の関係はとができた。逆に、映像信号電圧（ＶD ）
(201) が対向電極(171) の電位（Ｖc）に対して負極性
となる第２フィールト（２Ｔ）での書込み時には、第１
の走査信号線(123) と第２の走査信号線(125) とに印加
される各走査信号電圧（ＶG ）を等しく設定したが、や
はり大きなドレイン電流（ＩD ）を確保することができ
た。
1）(202) と第２の走査信号電圧（ＶG 2 ）(203) とを
等しく設定したが、第１の走査信号電圧（ＶG1）(202)
を第２の走査信号電圧（ＶG2）(203) よりも若干小さく
しても良い。次に、第１フィールド（１Ｔ）における画
素電極(161) の電位の保持について説明する。画素電極
(161) の電位（Ｖs ）(204) と映像信号電圧（ＶD ）(2
01) の関係はとができた。逆に、映像信号電圧（ＶD ）
(201) が対向電極(171) の電位（Ｖc）に対して負極性
となる第２フィールト（２Ｔ）での書込み時には、第１
の走査信号線(123) と第２の走査信号線(125) とに印加
される各走査信号電圧（ＶG ）を等しく設定したが、や
はり大きなドレイン電流（ＩD ）を確保することができ
た。
【００４２】また、第１フィールト（１Ｔ）での書込み
時以外においては、第１の走査信号電圧（ＶG1）を第２
の走査信号電圧（ＶG2）よりも高く設定し、また第２フ
ィールト（２Ｔ）での書込み時以外においては第１の走
査信号電圧（ＶG1）は第２の走査信号電圧（ＶG2）より
も低く設定した。
時以外においては、第１の走査信号電圧（ＶG1）を第２
の走査信号電圧（ＶG2）よりも高く設定し、また第２フ
ィールト（２Ｔ）での書込み時以外においては第１の走
査信号電圧（ＶG1）は第２の走査信号電圧（ＶG2）より
も低く設定した。
【００４３】これにより、画素電極(161) の電位保持状
態においても、各ＴＦＴ(131),(141) のゲート電極(13
7),(147) に印加される逆バイアスを低減することによ
り画素電位の変動を抑え、良好な表示画像を確保するこ
とができた。
態においても、各ＴＦＴ(131),(141) のゲート電極(13
7),(147) に印加される逆バイアスを低減することによ
り画素電位の変動を抑え、良好な表示画像を確保するこ
とができた。
【００４４】上記の実施例は本発明の一例にすぎず、ス
イッチ回路を構成する２つのＴＦＴの特性を異なる特性
とした場合や、３つ以上のＴＦＴを用いた場合、走査信
号線は１画素列当たり１本とし、他の信号線の電圧を利
用して複数のゲート電位を得る方法等、各種の実現方法
が考えられる。
イッチ回路を構成する２つのＴＦＴの特性を異なる特性
とした場合や、３つ以上のＴＦＴを用いた場合、走査信
号線は１画素列当たり１本とし、他の信号線の電圧を利
用して複数のゲート電位を得る方法等、各種の実現方法
が考えられる。
【００４５】本実施例のアクティブマトリクス型表示装
置では、１フィールド毎に対向電極の電位（Ｖc ）に対
して極性が反転する映像信号電圧（ＶD ）により駆動し
たが、更に複数走査線毎にも映像信号電圧（ＶD ）の極
性を反転させるものであっても良い。また、本発明は液
晶表示装置以外のアクティブマトリクス型表示装置にお
いても実施することが可能である。
置では、１フィールド毎に対向電極の電位（Ｖc ）に対
して極性が反転する映像信号電圧（ＶD ）により駆動し
たが、更に複数走査線毎にも映像信号電圧（ＶD ）の極
性を反転させるものであっても良い。また、本発明は液
晶表示装置以外のアクティブマトリクス型表示装置にお
いても実施することが可能である。
【００４６】
【発明の効果】本発明によれば、アクティブマトリクス
型表示装置の画素部のスイッチ回路のリーク電流を低減
することができ、リーク電流に起因するクロストーク、
フリッカ等を減少させることができた。また、本発明に
よれば、書込み電流を増加させることができるため、表
示装置の応答速度、コントラスト等を向上させることが
できる。
型表示装置の画素部のスイッチ回路のリーク電流を低減
することができ、リーク電流に起因するクロストーク、
フリッカ等を減少させることができた。また、本発明に
よれば、書込み電流を増加させることができるため、表
示装置の応答速度、コントラスト等を向上させることが
できる。
【図１】図１は、本発明の一実施例のアクティブマトリ
クス型液晶表示装置の等価回路を示す図である。
クス型液晶表示装置の等価回路を示す図である。
【図２】図２は、図１におけるアクティブマトリクス型
液晶表示装置の駆動電圧波形を示す図である。
液晶表示装置の駆動電圧波形を示す図である。
【図３】図３は、本発明の作用を説明するためのスイッ
チ回路の動作を示す図である。
チ回路の動作を示す図である。
【図４】図４は、従来のアクティブマトリクス型液晶表
示装置の等価回路を示す図である。
示装置の等価回路を示す図である。
【図５】図５は従来のアクティブマトリクス型液晶表示
装置のスイッチ回路の動作を示す図である。
装置のスイッチ回路の動作を示す図である。
【図６】図６は、ｎチャネル型の多結晶シリコンＴＦＴ
におけるＶ−Ｉ特性を示す図である。
におけるＶ−Ｉ特性を示す図である。
(161) …画素電極 (131) …第１のＴＦＴ (141) …第２のＴＦＴ (123),(125) …走査信号線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784
Claims (5)
- 【請求項１】 マトリクス状に配置される複数本の映像
信号線と第１の走査信号線および第２の走査信号線とを
一対とした複数組の走査信号線と、 ゲート電極が前記第１の走査信号線に接続される第１の
ＴＦＴと，前記第１のＴＦＴと互いに一方の電極が電気
的に直列に接続されると共にゲート電極が前記第２の走
査信号線に接続される第２のＴＦＴとを備え，前記第１
のＴＦＴの他方の電極が前記映像信号線に接続されて成
るスイッチ回路と、 前記スイッチ回路の前記第２のＴＦＴの他方の電極に接
続される画素電極と、 前記画素電極に対向して配置される対向電極と、 前記映像信号線に前記対向電極の電位に対して所定周期
で極性が反転する映像信号電圧を印加するための映像信
号線駆動回路と、 前記第１の走査信号線に第１の走査信号電圧を，前記第
２の走査信号線に第２の走査信号電圧を印加する走査信
号線駆動回路とを備えたアクティブマトリクス型表示装
置であって、 前記映像信号電圧が前記対向電極の電位に対して正極性
に極性反転した期間は前記画素電極に前記映像信号電圧
を印加する時の前記第１の走査信号電圧は前記第２の走
査信号電圧よりも高く設定されていることを特徴とした
アクティブマトリクス型表示装置。 - 【請求項２】 請求項１記載のアクティブマトリクス型
表示装置において、前記映像信号電圧が前記対向電極の
電位に対して負極性に反転した期間は前記画素電極に前
記映像信号電圧を印加する時の前記第１の走査信号電圧
は前記第２の走査信号電圧以下に設定されていることを
特徴としたアクティブマトリクス型表示装置。 - 【請求項３】 請求項２記載のアクティブマトリクス型
表示装置において、前記映像信号電圧が前記対向電極の
電位に対して正極性の期間内で前記画素電極に前記映像
信号電圧が印加される前または印加された後は、前記第
１の走査信号電圧は前記第２の走査信号電圧よりも高く
設定されていることを特徴としたアクティブマトリクス
型表示装置。 - 【請求項４】 請求項３記載のアクティブマトリクス型
表示装置において、前記映像信号電圧が前記対向電極の
電位に対して負極性の期間内で前記画素電極に前記映像
信号電圧が印加される前または印加された後は、前記第
１の走査信号電圧が前記第２の走査信号電圧よりも低く
設定されていることを特徴としたアクティブマトリクス
型表示装置。 - 【請求項５】 請求項４記載のアクティブマトリクス型
表示装置において、前記画素電極と前記対向電極との間
に液晶組成物が挾持されて成ることを特徴としたアクテ
ィブマトリクス型表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6279892A JP3162013B2 (ja) | 1992-08-28 | 1992-03-19 | インバータ駆動スクリュー圧縮機の運転方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6279892A JP3162013B2 (ja) | 1992-08-28 | 1992-03-19 | インバータ駆動スクリュー圧縮機の運転方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05265042A true JPH05265042A (ja) | 1993-10-15 |
| JP3162013B2 JP3162013B2 (ja) | 2001-04-25 |
Family
ID=13210732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6279892A Expired - Lifetime JP3162013B2 (ja) | 1992-08-28 | 1992-03-19 | インバータ駆動スクリュー圧縮機の運転方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3162013B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5650636A (en) * | 1994-06-02 | 1997-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| JPH1026945A (ja) * | 1996-07-10 | 1998-01-27 | Hitachi Ltd | 画像表示素子、画像表示装置およびその駆動方法 |
| US5929464A (en) * | 1995-01-20 | 1999-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-optical device |
| JP2001184034A (ja) * | 1999-10-13 | 2001-07-06 | Fujitsu Ltd | 液晶表示装置およびその制御方法 |
| JP2007178952A (ja) * | 2005-12-28 | 2007-07-12 | Tpo Hong Kong Holding Ltd | アクティブマトリクス型液晶表示装置およびその制御方法 |
| WO2008032552A1 (fr) * | 2006-09-12 | 2008-03-20 | Pioneer Corporation | Circuit de commutation, circuit de commande de pixel et circuit d'échantillonnage avec maintien |
| JP2010511900A (ja) * | 2006-12-01 | 2010-04-15 | ストア、エレクトロニック、システムズ | 低消費電力アクティブ・マトリックス・ディスプレイ |
| US7907106B2 (en) | 2005-02-26 | 2011-03-15 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method thereof |
| JP2015035609A (ja) * | 2000-05-12 | 2015-02-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1992
- 1992-03-19 JP JP6279892A patent/JP3162013B2/ja not_active Expired - Lifetime
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7459724B2 (en) | 1994-06-02 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US7148506B2 (en) | 1994-06-02 | 2006-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US6885027B2 (en) | 1994-06-02 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US6023074A (en) * | 1994-06-02 | 2000-02-08 | Semicondutor Energy Laboratory Co., Ltd. | Active matrix display having storage capacitor associated with each pixel transistor |
| US5650636A (en) * | 1994-06-02 | 1997-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US6259117B1 (en) | 1994-06-02 | 2001-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display having storage capacitor associated with each pixel transistor |
| US6297518B1 (en) | 1994-06-02 | 2001-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US6495858B1 (en) | 1994-06-02 | 2002-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device having thin film transistors |
| US5929464A (en) * | 1995-01-20 | 1999-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-optical device |
| JPH1026945A (ja) * | 1996-07-10 | 1998-01-27 | Hitachi Ltd | 画像表示素子、画像表示装置およびその駆動方法 |
| US7764261B2 (en) | 1999-10-13 | 2010-07-27 | Sharp Kabushiki Kaisha | Apparatus and method to improve quality of moving image displayed on liquid crystal display device |
| US8421742B2 (en) | 1999-10-13 | 2013-04-16 | Sharp Kabushiki Kaisha | Apparatus and method to improve quality of moving image displayed on liquid crystal display device |
| JP2001184034A (ja) * | 1999-10-13 | 2001-07-06 | Fujitsu Ltd | 液晶表示装置およびその制御方法 |
| US8279165B2 (en) | 1999-10-13 | 2012-10-02 | Sharp Kabushiki Kaisha | Apparatus and method to improve quality of moving image displayed on liquid crystal display device |
| JP2015035609A (ja) * | 2000-05-12 | 2015-02-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US7907106B2 (en) | 2005-02-26 | 2011-03-15 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method thereof |
| JP2007178952A (ja) * | 2005-12-28 | 2007-07-12 | Tpo Hong Kong Holding Ltd | アクティブマトリクス型液晶表示装置およびその制御方法 |
| WO2008032552A1 (fr) * | 2006-09-12 | 2008-03-20 | Pioneer Corporation | Circuit de commutation, circuit de commande de pixel et circuit d'échantillonnage avec maintien |
| JP2010511900A (ja) * | 2006-12-01 | 2010-04-15 | ストア、エレクトロニック、システムズ | 低消費電力アクティブ・マトリックス・ディスプレイ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3162013B2 (ja) | 2001-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3297347B2 (ja) | アクティブマトリクスディスプレイ | |
| US4532506A (en) | Matrix display and driving method therefor | |
| JP4140808B2 (ja) | アクティブマトリクスデバイスおよびディスプレイ | |
| US7148870B2 (en) | Flat-panel display device | |
| JP4195441B2 (ja) | 液晶表示装置とその駆動方法 | |
| JP4210830B2 (ja) | 電流駆動回路および画像表示装置 | |
| CN110148390B (zh) | 阵列基板、其驱动方法及显示装置 | |
| US7145543B2 (en) | Image display unit | |
| JPH05265042A (ja) | アクティブマトリクス型表示装置 | |
| KR20050018749A (ko) | 디스플레이 및 디스플레이 구동 방법 | |
| KR100832049B1 (ko) | 디스플레이 유닛 및 디스플레이 유닛용 디스플레이 드라이버 | |
| JPH0126077B2 (ja) | ||
| JPH11109891A (ja) | ２次元アクティブマトリクス型光変調素子並びに２次元アクティブマトリクス型発光素子 | |
| JPH01291216A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR20050032524A (ko) | 액티브 매트릭스형 표시 장치 | |
| JPH11119742A (ja) | マトリクス表示装置 | |
| JP2004094169A (ja) | コモン回路及びコモン電圧調整方法 | |
| JP2000131713A (ja) | 液晶表示装置 | |
| JP3000637B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH08313870A (ja) | アクティブマトリクス型液晶表示装置の駆動方法 | |
| JP4666963B2 (ja) | 表示装置のエージング時の駆動方法 | |
| JP2000164873A (ja) | 液晶表示装置 | |
| JP2000315797A (ja) | 薄膜半導体装置及び液晶表示装置 | |
| JP2716040B2 (ja) | 液晶装置 | |
| JP3470459B2 (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080223 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100223 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20120223 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 12 |