JP2669591B2 - データ・ライン・ドライバ - Google Patents
データ・ライン・ドライバInfo
- Publication number
- JP2669591B2 JP2669591B2 JP5240168A JP24016893A JP2669591B2 JP 2669591 B2 JP2669591 B2 JP 2669591B2 JP 5240168 A JP5240168 A JP 5240168A JP 24016893 A JP24016893 A JP 24016893A JP 2669591 B2 JP2669591 B2 JP 2669591B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- output
- transistor
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/82—Digital/analogue converters with intermediate conversion to time interval
- H03M1/84—Non-linear conversion
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0204—Compensation of DC component across the pixels in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ液晶
表示装置（ＴＦＴ−ＬＣＤ）などのフラット・パネル・
アクティブ・マトリクス表示装置用のデータ・ライン・
ドライバにおけるデジタル−アナログ（Ｄ／Ａ）変換に
関し、特に画素データをデジタル符号化形式で受信し、
各データ・ドライバ回路において、デジタル・データを
アナログ・データ・ライン信号に変換するタイプの表示
装置に関する。
表示装置（ＴＦＴ−ＬＣＤ）などのフラット・パネル・
アクティブ・マトリクス表示装置用のデータ・ライン・
ドライバにおけるデジタル−アナログ（Ｄ／Ａ）変換に
関し、特に画素データをデジタル符号化形式で受信し、
各データ・ドライバ回路において、デジタル・データを
アナログ・データ・ライン信号に変換するタイプの表示
装置に関する。
【０００２】
【従来の技術】上述の表示装置では、正確に表示される
色或いはグレー・レベルの数が、部分的に、Ｄ／Ａ変換
の精度及び正確度により制限される。経済的理由によ
り、百個以上のデータ・ドライバ回路と、それに関連す
るデジタル回路が、各モノリシック・シリコン・チップ
上に集積されなければならない。こうした要求は、高度
なＤ／Ａ性能を実現するための従来の手段では達成でき
ない。
色或いはグレー・レベルの数が、部分的に、Ｄ／Ａ変換
の精度及び正確度により制限される。経済的理由によ
り、百個以上のデータ・ドライバ回路と、それに関連す
るデジタル回路が、各モノリシック・シリコン・チップ
上に集積されなければならない。こうした要求は、高度
なＤ／Ａ性能を実現するための従来の手段では達成でき
ない。
【０００３】データ・ライン回路のより効果的な機構の
中に、Gilletteらによる米国特許第４７６６４３０号に
より開示されるような、Ｄ／Ａ変換がランプ・サンプル
式或いは階段サンプル式によるものがある。この方式で
は、要求される非線形応答を提供するように設計される
ランプ波形或いは階段波形が、全てのデータ・ライン・
ドライバに配布される。各ドライバでは、各ライン表示
時間の間に、各ドライバ回路の特定のデジタル・ワード
に対応する時刻に、ランプの瞬時振幅が獲得され、保持
される。ランプ・レベルを獲得するサンプル・アンド・
ホールド・スイッチは、通常、ＮＭＯＳ或いはＣＭＯＳ
直列スイッチと、表示データ・ライン容量に通常よるホ
ールド・キャパシタとにより構成される。このサンプル
・アンド・ホールド・スイッチは、この機構では弱い結
合である。制限事項として、出力ｄｃレベルが入力と同
じであること、キャパシタに対する充電電流がアナログ
入力ソースから供給されて、入力をロードすることがあ
る。アナログ・ランプは単一の発生器から多数のデータ
・ライン・ドライバに配布され、そのために発生器は非
常に大きな総合容量によりロードされる。
中に、Gilletteらによる米国特許第４７６６４３０号に
より開示されるような、Ｄ／Ａ変換がランプ・サンプル
式或いは階段サンプル式によるものがある。この方式で
は、要求される非線形応答を提供するように設計される
ランプ波形或いは階段波形が、全てのデータ・ライン・
ドライバに配布される。各ドライバでは、各ライン表示
時間の間に、各ドライバ回路の特定のデジタル・ワード
に対応する時刻に、ランプの瞬時振幅が獲得され、保持
される。ランプ・レベルを獲得するサンプル・アンド・
ホールド・スイッチは、通常、ＮＭＯＳ或いはＣＭＯＳ
直列スイッチと、表示データ・ライン容量に通常よるホ
ールド・キャパシタとにより構成される。このサンプル
・アンド・ホールド・スイッチは、この機構では弱い結
合である。制限事項として、出力ｄｃレベルが入力と同
じであること、キャパシタに対する充電電流がアナログ
入力ソースから供給されて、入力をロードすることがあ
る。アナログ・ランプは単一の発生器から多数のデータ
・ライン・ドライバに配布され、そのために発生器は非
常に大きな総合容量によりロードされる。
【０００４】前述の別の結果として、バッファ増幅器が
ステージ間に提供されない場合、サンプル／ホールドの
複数のステージが、電荷共用誤差を伴わずにカスケード
できない。これは過度の誤差を伴わずにアナログ・パイ
プラインを使用することを困難にする。更に、表示ドラ
イバなどの高帯域幅のサンプル／ホールド・アプリケー
ションでは、トランジスタ・チャネルが広くなり、浮遊
容量を通じての制御信号の結合、及びトランジスタ・チ
ャネルに格納される電荷の出力への注入により、いわゆ
るペデスタル誤差につながる。ダミー・スイッチ及び演
算増幅器が最適性能を出すためにしばしば追加される
が、表示アプリケーションでは各チップ上に多数の回路
を必要とするために、非現実的である。
ステージ間に提供されない場合、サンプル／ホールドの
複数のステージが、電荷共用誤差を伴わずにカスケード
できない。これは過度の誤差を伴わずにアナログ・パイ
プラインを使用することを困難にする。更に、表示ドラ
イバなどの高帯域幅のサンプル／ホールド・アプリケー
ションでは、トランジスタ・チャネルが広くなり、浮遊
容量を通じての制御信号の結合、及びトランジスタ・チ
ャネルに格納される電荷の出力への注入により、いわゆ
るペデスタル誤差につながる。ダミー・スイッチ及び演
算増幅器が最適性能を出すためにしばしば追加される
が、表示アプリケーションでは各チップ上に多数の回路
を必要とするために、非現実的である。
【０００５】本出願では、表示装置における画素数及び
グレー・レベル数が増えるほど、サンプリング・スイッ
チに要求される帯域幅、精度及び正確度が増加する。上
述の制限により、従来、近未来の表示装置の要求を満た
すランプ・サンプル式データ・ドライバ回路が設計され
なかった。
グレー・レベル数が増えるほど、サンプリング・スイッ
チに要求される帯域幅、精度及び正確度が増加する。上
述の制限により、従来、近未来の表示装置の要求を満た
すランプ・サンプル式データ・ドライバ回路が設計され
なかった。
【０００６】液晶表示装置の別の要求に、画素データに
応答してセルに現れる電圧波形が、無視できる平均ｄｃ
要素を有することが挙げられる。これは現在２つの方法
のいずれかにより達成される。第１のアプローチでは、
間隔を置いてデータ・ラインに供給される電圧が、共通
液晶電極に供給される固定電圧に対してシフトされ、液
晶に印加されるネットの電圧が、その間隔において効果
的に極性反転される。第２のアプローチでは、矩形波を
共通電極に供給して、その電圧間隔をシフトすることに
より、ネットの極性反転が達成される。後者のアプロー
チは、データ・ライン・ドライバの電圧要求を低減する
ために使用される。
応答してセルに現れる電圧波形が、無視できる平均ｄｃ
要素を有することが挙げられる。これは現在２つの方法
のいずれかにより達成される。第１のアプローチでは、
間隔を置いてデータ・ラインに供給される電圧が、共通
液晶電極に供給される固定電圧に対してシフトされ、液
晶に印加されるネットの電圧が、その間隔において効果
的に極性反転される。第２のアプローチでは、矩形波を
共通電極に供給して、その電圧間隔をシフトすることに
より、ネットの極性反転が達成される。後者のアプロー
チは、データ・ライン・ドライバの電圧要求を低減する
ために使用される。
【０００７】
【発明が解決しようとする課題】米国特許第５４５７４
１５号明細書が本発明において参照され、本発明者は、
この特許における制限を克服する新たなサンプリング回
路について説明する。本明細書で述べられる本発明は、
該米国特許で述べられる電荷計量技術を、新たなランプ
・サンプル式或いは階段サンプル式データ・ライン・ド
ライバ回路に使用することにより、これらの回路の有用
性を、経済的現実性を維持しながら、より多くのグレー
・レベル及びより優れた色忠実度を有する大型表示装置
に拡張するものである。
１５号明細書が本発明において参照され、本発明者は、
この特許における制限を克服する新たなサンプリング回
路について説明する。本明細書で述べられる本発明は、
該米国特許で述べられる電荷計量技術を、新たなランプ
・サンプル式或いは階段サンプル式データ・ライン・ド
ライバ回路に使用することにより、これらの回路の有用
性を、経済的現実性を維持しながら、より多くのグレー
・レベル及びより優れた色忠実度を有する大型表示装置
に拡張するものである。
【０００８】従って、本発明の目的は、上述のように電
圧シフト・モード或いは矩形波アプリケーション・モー
ドのいずれかにおいて動作するデータ・ドライバ回路を
提供することである。
圧シフト・モード或いは矩形波アプリケーション・モー
ドのいずれかにおいて動作するデータ・ドライバ回路を
提供することである。
【０００９】
【課題を解決するための手段】本発明は主に、Ｄ／Ａ変
換器のトラック・アンド・ホールド部分、並びにアナロ
グ・ラッチ部分に関する。データ・ライン・ドライバの
デジタル部分は周知であり、上述のGilletteの特許（本
発明において参照される）及び数多くの技術文献に述べ
られており、ここでは簡単に述べるに留める。
換器のトラック・アンド・ホールド部分、並びにアナロ
グ・ラッチ部分に関する。データ・ライン・ドライバの
デジタル部分は周知であり、上述のGilletteの特許（本
発明において参照される）及び数多くの技術文献に述べ
られており、ここでは簡単に述べるに留める。
【００１０】本発明は、好適には２つのＣＭＯＳステー
ジ形式により２つの機能を実行する回路により具現化さ
れる。それらは、トラック・アンド・ホールド（Ｔ／
Ｈ）ステージとアナログ・ラッチ・ステージである。
ジ形式により２つの機能を実行する回路により具現化さ
れる。それらは、トラック・アンド・ホールド（Ｔ／
Ｈ）ステージとアナログ・ラッチ・ステージである。
【００１１】Ｔ／Ｈステージは、好適にはＮＭＯＳ計量
スイッチを使用する、反転ネガティブ出力変化モードに
おいて動作する電荷計量サンプリング回路である。動作
サイクルの開始時に、Ｔ／Ｈはプリチャージ用スイッチ
及び基準設定スイッチを順番に動作することにより、初
期化される。後者は正確な初期出力電圧を提供する。計
量スイッチは次に、アナログ・ランプ波形或いはアナロ
グ階段波形を入力として受取る。用語"ランプ"（ramp）
は、ここではランプ或いは階段のいずれかを言及するた
めに一般的に使用される。回路及びそのオペレーション
は、そうしたものに対する同意語を示す。デジタル・ワ
ードがデータ・ライン・ドライバ・サブシステムに供給
され、ランプの開始に続いて、ホールド信号が生成さ
れ、制御入力としてＴ／Ｈに供給される時刻を決定する
ために、周知の方法で使用される。
スイッチを使用する、反転ネガティブ出力変化モードに
おいて動作する電荷計量サンプリング回路である。動作
サイクルの開始時に、Ｔ／Ｈはプリチャージ用スイッチ
及び基準設定スイッチを順番に動作することにより、初
期化される。後者は正確な初期出力電圧を提供する。計
量スイッチは次に、アナログ・ランプ波形或いはアナロ
グ階段波形を入力として受取る。用語"ランプ"（ramp）
は、ここではランプ或いは階段のいずれかを言及するた
めに一般的に使用される。回路及びそのオペレーション
は、そうしたものに対する同意語を示す。デジタル・ワ
ードがデータ・ライン・ドライバ・サブシステムに供給
され、ランプの開始に続いて、ホールド信号が生成さ
れ、制御入力としてＴ／Ｈに供給される時刻を決定する
ために、周知の方法で使用される。
【００１２】正遷移の入力ランプは、計量キャパシタか
ら記憶キャパシタへの負電荷の移動を生じ、記憶キャパ
シタにおいて負遷移の出力電圧が生成される。記憶キャ
パシタにおける電圧は、このステージの出力となる。ホ
ールド信号の開始は、入力ランプ期間の残りの時間に対
応して、出力をその値に保持する。入力ランプの終了
後、出力をその初期値に復元するために、基準設定スイ
ッチが再度選択的にターン・オンされ、入力ランプ電圧
変化の保持部分の振幅に等しい出力電圧変化を生成す
る。しかし、そのセンスに関しては逆である。こうし
て、動作サイクルの終了時における短い期間、非反転出
力が反転モードにおいて提供される。この機構は、アナ
ログ・ラッチ・ステージにおいて反転モードが使用され
る際、アナログ・パイプラインを提供するために使用さ
れる。
ら記憶キャパシタへの負電荷の移動を生じ、記憶キャパ
シタにおいて負遷移の出力電圧が生成される。記憶キャ
パシタにおける電圧は、このステージの出力となる。ホ
ールド信号の開始は、入力ランプ期間の残りの時間に対
応して、出力をその値に保持する。入力ランプの終了
後、出力をその初期値に復元するために、基準設定スイ
ッチが再度選択的にターン・オンされ、入力ランプ電圧
変化の保持部分の振幅に等しい出力電圧変化を生成す
る。しかし、そのセンスに関しては逆である。こうし
て、動作サイクルの終了時における短い期間、非反転出
力が反転モードにおいて提供される。この機構は、アナ
ログ・ラッチ・ステージにおいて反転モードが使用され
る際、アナログ・パイプラインを提供するために使用さ
れる。
【００１３】アナログ・ラッチ・ステージは反転及び非
反転モードを使用する。反転モードでは、前述の最終出
力ステップが、電荷計量スイッチへの入力として提供さ
れる。このステージはＴ／Ｈステージのように動作す
る。すなわち、プリチャージ及び基準設定動作の後、Ｔ
／Ｈステージの最終出力ステップをサンプルし、対応す
る反転出力を生成する。この出力は、対応する表示デー
タ・ラインへの入力として、次のライン時間の間に、ラ
ッチ・スイッチによりラッチされる。
反転モードを使用する。反転モードでは、前述の最終出
力ステップが、電荷計量スイッチへの入力として提供さ
れる。このステージはＴ／Ｈステージのように動作す
る。すなわち、プリチャージ及び基準設定動作の後、Ｔ
／Ｈステージの最終出力ステップをサンプルし、対応す
る反転出力を生成する。この出力は、対応する表示デー
タ・ラインへの入力として、次のライン時間の間に、ラ
ッチ・スイッチによりラッチされる。
【００１４】アナログ・ラッチ・ステージが非反転モー
ドを使用する場合には、最終出力ステップは生成されな
いか、或いは使用されない。ランプの完了後、及びＴ／
Ｈからの保持出力がアナログ・ラッチ・ステージへの入
力として提供される間、記憶キャパシタを入力に対応す
る電圧まで放電するために、記憶キャパシタがプリチャ
ージされ、出力ラッチ・スイッチがターン・オンされ
る。次に出力ラッチ・スイッチがターン・オフされ、次
のライン表示時間の間に、出力がラッチされる。
ドを使用する場合には、最終出力ステップは生成されな
いか、或いは使用されない。ランプの完了後、及びＴ／
Ｈからの保持出力がアナログ・ラッチ・ステージへの入
力として提供される間、記憶キャパシタを入力に対応す
る電圧まで放電するために、記憶キャパシタがプリチャ
ージされ、出力ラッチ・スイッチがターン・オンされ
る。次に出力ラッチ・スイッチがターン・オフされ、次
のライン表示時間の間に、出力がラッチされる。
【００１５】Ｔ／Ｈが現行データを処理している間、ア
ナログ・ラッチ・ステージは前回のデータに相当するア
ナログ量を記憶し、それを表示装置のデータ・ラインに
提供する。このパイプライン方式により、ランプ期間及
びデータ・ラインへの各出力期間の両者共、ほとんどが
フル・ライン時間となる。
ナログ・ラッチ・ステージは前回のデータに相当するア
ナログ量を記憶し、それを表示装置のデータ・ラインに
提供する。このパイプライン方式により、ランプ期間及
びデータ・ラインへの各出力期間の両者共、ほとんどが
フル・ライン時間となる。
【００１６】データ・ライン・ドライバ回路が、固定の
表示共通電極電圧に対し、出力レベルを周期的にシフト
しなければならない動作タイプに対応して、２つの選択
が提供される。第１の選択では、スイッチ式基準電圧
が、反転モードを使用する場合の最終ステージに供給さ
れる。第２の選択では、２個の基準設定スイッチ及び２
個の基準電圧源が、このステージにおいて使用される。
表示共通電極電圧に対し、出力レベルを周期的にシフト
しなければならない動作タイプに対応して、２つの選択
が提供される。第１の選択では、スイッチ式基準電圧
が、反転モードを使用する場合の最終ステージに供給さ
れる。第２の選択では、２個の基準設定スイッチ及び２
個の基準電圧源が、このステージにおいて使用される。
【００１７】
【実施例】本発明は、一般にシリコン・チップ上のＣＭ
ＯＳ集積回路として実施される。本発明は、アクティブ
・マトリクス液晶表示パネル用のランプ・サンプル式タ
イプのデータ・ライン・ドライバの２つの機能を達成す
るために、前記米国特許第５４５７４１５号明細書の電
荷計量サンプリング回路を使用する。こうしたシステム
の特定の要求を満たすために、回路が新たな方法により
構成され、動作される。図１及び図３において、ＮＭＯ
Ｓトランジスタは素子に向く矢印により識別され、ＰＭ
ＯＳトランジスタは、素子から外に向く矢印により識別
される。前記米国特許において述べられるように、電荷
計量スイッチ内のトランジスタを除く全てのトランジス
タのタイプが、技術的に選択可能である。電荷計量スイ
ッチのそれは、部分的に動作モードを決定する。キャパ
シタは一般にチップ内に集積化され、シリコン基板など
の共通電極を共用する。しかしながら、最終出力キャパ
シタＣＯ２は、一般的には表示データ・ラインの容量に
相当する。
ＯＳ集積回路として実施される。本発明は、アクティブ
・マトリクス液晶表示パネル用のランプ・サンプル式タ
イプのデータ・ライン・ドライバの２つの機能を達成す
るために、前記米国特許第５４５７４１５号明細書の電
荷計量サンプリング回路を使用する。こうしたシステム
の特定の要求を満たすために、回路が新たな方法により
構成され、動作される。図１及び図３において、ＮＭＯ
Ｓトランジスタは素子に向く矢印により識別され、ＰＭ
ＯＳトランジスタは、素子から外に向く矢印により識別
される。前記米国特許において述べられるように、電荷
計量スイッチ内のトランジスタを除く全てのトランジス
タのタイプが、技術的に選択可能である。電荷計量スイ
ッチのそれは、部分的に動作モードを決定する。キャパ
シタは一般にチップ内に集積化され、シリコン基板など
の共通電極を共用する。しかしながら、最終出力キャパ
シタＣＯ２は、一般的には表示データ・ラインの容量に
相当する。
【００１８】表示装置の数多くのデータ・ライン・ドラ
イバの１つに注目すると、そのデジタル部分はグレー・
レベル或いは色成分を表すデジタル・ワードを受取り、
実際にそれらを時間間隔に変換する。時間間隔は、全て
のデータ・ライン・ドライバに同時に提供されるアナロ
グ・ランプ波形或いはアナログ階段波形が、現存のドラ
イバにおいてサンプルされ、保持される時期を決定す
る。こうして出力電圧が決定される。本発明の２つのス
テージの第１は、トラック・アンド・ホールド（Ｔ／
Ｈ）であり、ランプ波形を追従し、選択値を保持する。
第２のステージは、アナログ・ラッチであり、これはＴ
／Ｈステージの出力をラッチし、それをライン表示時間
の大部分に渡り、対応する表示データ・ラインに供給す
る。また、先行ステージは次のデータを同時に変換す
る。このアナログ・パイプライン方式により、ランプ期
間及び出力期間の両方が、ライン時間の大部分に当てら
れ、回路及び表示パネルに要求されるスピードを最小化
する。
イバの１つに注目すると、そのデジタル部分はグレー・
レベル或いは色成分を表すデジタル・ワードを受取り、
実際にそれらを時間間隔に変換する。時間間隔は、全て
のデータ・ライン・ドライバに同時に提供されるアナロ
グ・ランプ波形或いはアナログ階段波形が、現存のドラ
イバにおいてサンプルされ、保持される時期を決定す
る。こうして出力電圧が決定される。本発明の２つのス
テージの第１は、トラック・アンド・ホールド（Ｔ／
Ｈ）であり、ランプ波形を追従し、選択値を保持する。
第２のステージは、アナログ・ラッチであり、これはＴ
／Ｈステージの出力をラッチし、それをライン表示時間
の大部分に渡り、対応する表示データ・ラインに供給す
る。また、先行ステージは次のデータを同時に変換す
る。このアナログ・パイプライン方式により、ランプ期
間及び出力期間の両方が、ライン時間の大部分に当てら
れ、回路及び表示パネルに要求されるスピードを最小化
する。
【００１９】液晶材料の劣化を回避するために、表示セ
ルにおけるネットの電圧の周期的な反転が要求される。
これはデータ・ライン・ドライバにより完全に実施され
るか、或いは矩形波を表示共通電極に供給することによ
り、部分的に実施される。これらの両方が周知の技術で
ある。前者のケースでは、本発明は、出力の全体的レベ
ルを、固定の表示共通電極電圧に対してシフトし、同時
にアナログ出力レベルの論理的有効範囲を反転すること
により達成される。これは第１状態において、最低アナ
ログ・レベルが最も暗い表示に対応する場合、第２状態
すなわち反転状態においては、最も明るい表示に対応す
ることを意味する。一方、矩形波が共通電極に供給され
る場合、データ・ライン・ドライバの全体的出力レベル
が固定であるが、アナログ・レベルの論理的有効範囲
が、矩形波に同期して反転されなければならない。電荷
計量サンプリング回路の柔軟性により、本発明の適切な
構成例が、どちらの方法でも動作可能となる。回路及び
それらの動作を説明するに当たり、最初にデータ・ライ
ン・ドライバの全体的出力レベルが固定されるものと仮
定する。次に、レベル・シフトを提供する方法について
説明する。
ルにおけるネットの電圧の周期的な反転が要求される。
これはデータ・ライン・ドライバにより完全に実施され
るか、或いは矩形波を表示共通電極に供給することによ
り、部分的に実施される。これらの両方が周知の技術で
ある。前者のケースでは、本発明は、出力の全体的レベ
ルを、固定の表示共通電極電圧に対してシフトし、同時
にアナログ出力レベルの論理的有効範囲を反転すること
により達成される。これは第１状態において、最低アナ
ログ・レベルが最も暗い表示に対応する場合、第２状態
すなわち反転状態においては、最も明るい表示に対応す
ることを意味する。一方、矩形波が共通電極に供給され
る場合、データ・ライン・ドライバの全体的出力レベル
が固定であるが、アナログ・レベルの論理的有効範囲
が、矩形波に同期して反転されなければならない。電荷
計量サンプリング回路の柔軟性により、本発明の適切な
構成例が、どちらの方法でも動作可能となる。回路及び
それらの動作を説明するに当たり、最初にデータ・ライ
ン・ドライバの全体的出力レベルが固定されるものと仮
定する。次に、レベル・シフトを提供する方法について
説明する。
【００２０】従来技術では、ランプ波形は、通常、要求
される周期的反転を提供するために、交流極性としてデ
ータ・ライン・ドライバに供給される。電荷計量回路は
こうしたランプを入力として受入れることが可能であ
り、同様に１極性のランプ入力を受入れ、クロック信号
或いは制御入力信号の制御の下で、周期的にそれを反転
することができる。前述の審査中の出願に精通する者に
は、これらの選択が如何に実施されるかが理解されよ
う。しかしながら、これらの選択は、本発明の一方或い
は両方のステージの電荷計量スイッチにおいて、ＰＭＯ
Ｓ素子の使用を要求する。ＰＭＯＳ素子は、性能的及び
レイアウトの経済性において、ＮＭＯＳに劣ることが知
られており、ここで述べる実施例では、ステージの電荷
計量スイッチにＮＭＯＳ素子のみを使用し、また正遷移
のランプだけを使用する。アナログ・レベルの論理的有
効範囲の反転を達成するために、デジタル・データが、
例えば周知の排他的論理和回路により周期的に論理反転
されて、ランプの波形がそれに従い周期的に変化される
（液晶の伝達電圧カーブの形状を考慮して）。しかしな
がら、表示強度及び表示色は本発明によって影響を受け
ない。
される周期的反転を提供するために、交流極性としてデ
ータ・ライン・ドライバに供給される。電荷計量回路は
こうしたランプを入力として受入れることが可能であ
り、同様に１極性のランプ入力を受入れ、クロック信号
或いは制御入力信号の制御の下で、周期的にそれを反転
することができる。前述の審査中の出願に精通する者に
は、これらの選択が如何に実施されるかが理解されよ
う。しかしながら、これらの選択は、本発明の一方或い
は両方のステージの電荷計量スイッチにおいて、ＰＭＯ
Ｓ素子の使用を要求する。ＰＭＯＳ素子は、性能的及び
レイアウトの経済性において、ＮＭＯＳに劣ることが知
られており、ここで述べる実施例では、ステージの電荷
計量スイッチにＮＭＯＳ素子のみを使用し、また正遷移
のランプだけを使用する。アナログ・レベルの論理的有
効範囲の反転を達成するために、デジタル・データが、
例えば周知の排他的論理和回路により周期的に論理反転
されて、ランプの波形がそれに従い周期的に変化される
（液晶の伝達電圧カーブの形状を考慮して）。しかしな
がら、表示強度及び表示色は本発明によって影響を受け
ない。
【００２１】ＮＭＯＳ電荷計量スイッチの使用により、
電荷計量サンプリング回路において、反転ネガティブ出
力変化と非反転ポジティブ出力変化の２つの動作モード
が使用可能となる。本発明の２つのステージの実施例で
は、Ｔ／Ｈステージは好適には反転モードを使用する
が、アナログ・ラッチ・ステージはどちらのモードでも
動作可能である。前述の審査中の出願では、電荷計量回
路が特定の制御信号に依存して、異なるモードで動作す
るように、一般的な形態により構成されることを教示す
る。しかしながら、説明を明確にするために、ここでは
特定のモードを具現する回路について別々に説明する。
電荷計量サンプリング回路において、反転ネガティブ出
力変化と非反転ポジティブ出力変化の２つの動作モード
が使用可能となる。本発明の２つのステージの実施例で
は、Ｔ／Ｈステージは好適には反転モードを使用する
が、アナログ・ラッチ・ステージはどちらのモードでも
動作可能である。前述の審査中の出願では、電荷計量回
路が特定の制御信号に依存して、異なるモードで動作す
るように、一般的な形態により構成されることを教示す
る。しかしながら、説明を明確にするために、ここでは
特定のモードを具現する回路について別々に説明する。
【００２２】反転モードは、その全体的ｄｃレベルが入
力レベル或いは回路要素によるのではなく、基準電圧源
により決定される出力を提供する。反転モードにおける
利得或いは減衰は、２つの容量の比率により管理され
る。非反転モードは、その全体的ｄｃレベルが、入力及
び電荷計量スイッチ素子の閾値電圧により決定される出
力を有する。非反転モードの利得は、１よりも僅かに小
さい。
力レベル或いは回路要素によるのではなく、基準電圧源
により決定される出力を提供する。反転モードにおける
利得或いは減衰は、２つの容量の比率により管理され
る。非反転モードは、その全体的ｄｃレベルが、入力及
び電荷計量スイッチ素子の閾値電圧により決定される出
力を有する。非反転モードの利得は、１よりも僅かに小
さい。
【００２３】Ｔ／Ｈステージが反転ネガティブ出力変化
モードで動作し、アナログ・ラッチが非反転ポジティブ
出力変化モードで動作するデータ・ライン・ドライバに
ついて最初に説明する。
モードで動作し、アナログ・ラッチが非反転ポジティブ
出力変化モードで動作するデータ・ライン・ドライバに
ついて最初に説明する。
【００２４】図１及び図２を参照すると、動作サイクル
の開始時に、入力ランプは初期低レベルにあり、ＫＰ１
は低であり、トランジスタＴＰ１をオフする。ＫＨ１は
高であり、トランジスタＴＨ１をオフし、またＫＲ１も
高で、トランジスタＴＲ１をオフする。ＫＰ１が時刻Ｔ
１で立上がり、キャパシタＣＭ１をトランジスタＴＭ１
の初期チャネル電位より小さい低電位ＶＰ１にプリチャ
ージする。キャパシタＣＯ１もこの過程において、いく
らかの負電荷を受取る。トランジスタＴＰ１がターン・
オフされ、ＫＲ１が時刻Ｔ２で立下がり、トランジスタ
ＴＲ１をターン・オンする。キャパシタＣＯ１が高電位
ＶＲ１に充電され、キャパシタＣＭ１はトランジスタＴ
Ｍ１を通じて、その電圧がトランジスタＴＭ１のチャネ
ル電位、すなわちランプ入力の初期レベル以下の閾値と
均衡するまで放電する。キャパシタＣＭ１からの漏洩電
荷は、ＶＲ１ソースにより吸収される。ＶＲ１は表示デ
ータ・ラインへの最終出力の初期値を決定する。トラン
ジスタＴＲ１がターン・オフされ、ランプが時刻Ｔ３で
立上り始める。非線形の "逆Ｓ字形の" ランプが典型的
には使用される。ランプが立ち上がると、追加の負電荷
がキャパシタＣＭ１からキャパシタＣＯ１へ転送され、
キャパシタＣＯ１の電圧がそれに従い低下する。入力電
圧変化に対するキャパシタＣＯ１における電圧変化の比
率が利得であり、ほぼ−ＣＭ１／ＣＯ１である。利得は
半導体チップ内に近接するキャパシタ面積の固有の追跡
により、非常に正確に設定される。利得は技術的に選択
可能であり、ここでは単純化及び便宜上の理由により１
とする。時刻Ｔ４は、処理される仮デジタル・データに
対応する時間間隔の終了を記す。時刻Ｔ４において、図
示されていない或いは本発明の一部であるデジタル回路
がＫＨ１を立ち下げ、トランジスタＴＨ１がターン・オ
ンされ、キャパシタＣＭ１が高電位ＶＨ１に充電され
て、ランプは上昇し続けるにも関わらず、キャパシタＣ
Ｏ１へ転送される電荷が無くなる。従って、時刻Ｔ４に
おけるキャパシタＣＯ１の電圧が、動作サイクルの終わ
りまで保持される。ランプ終了後の時刻Ｔ５において、
アナログ・ラッチ・ステージの動作が開始する。このス
テージはキャパシタＣＯ１の電圧をサンプルし、対応す
る出力変化を生成し、ほとんどのライン表示時間を通じ
て、出力をラッチする。その間の時間、第１のステージ
は、次のデータを処理する。
の開始時に、入力ランプは初期低レベルにあり、ＫＰ１
は低であり、トランジスタＴＰ１をオフする。ＫＨ１は
高であり、トランジスタＴＨ１をオフし、またＫＲ１も
高で、トランジスタＴＲ１をオフする。ＫＰ１が時刻Ｔ
１で立上がり、キャパシタＣＭ１をトランジスタＴＭ１
の初期チャネル電位より小さい低電位ＶＰ１にプリチャ
ージする。キャパシタＣＯ１もこの過程において、いく
らかの負電荷を受取る。トランジスタＴＰ１がターン・
オフされ、ＫＲ１が時刻Ｔ２で立下がり、トランジスタ
ＴＲ１をターン・オンする。キャパシタＣＯ１が高電位
ＶＲ１に充電され、キャパシタＣＭ１はトランジスタＴ
Ｍ１を通じて、その電圧がトランジスタＴＭ１のチャネ
ル電位、すなわちランプ入力の初期レベル以下の閾値と
均衡するまで放電する。キャパシタＣＭ１からの漏洩電
荷は、ＶＲ１ソースにより吸収される。ＶＲ１は表示デ
ータ・ラインへの最終出力の初期値を決定する。トラン
ジスタＴＲ１がターン・オフされ、ランプが時刻Ｔ３で
立上り始める。非線形の "逆Ｓ字形の" ランプが典型的
には使用される。ランプが立ち上がると、追加の負電荷
がキャパシタＣＭ１からキャパシタＣＯ１へ転送され、
キャパシタＣＯ１の電圧がそれに従い低下する。入力電
圧変化に対するキャパシタＣＯ１における電圧変化の比
率が利得であり、ほぼ−ＣＭ１／ＣＯ１である。利得は
半導体チップ内に近接するキャパシタ面積の固有の追跡
により、非常に正確に設定される。利得は技術的に選択
可能であり、ここでは単純化及び便宜上の理由により１
とする。時刻Ｔ４は、処理される仮デジタル・データに
対応する時間間隔の終了を記す。時刻Ｔ４において、図
示されていない或いは本発明の一部であるデジタル回路
がＫＨ１を立ち下げ、トランジスタＴＨ１がターン・オ
ンされ、キャパシタＣＭ１が高電位ＶＨ１に充電され
て、ランプは上昇し続けるにも関わらず、キャパシタＣ
Ｏ１へ転送される電荷が無くなる。従って、時刻Ｔ４に
おけるキャパシタＣＯ１の電圧が、動作サイクルの終わ
りまで保持される。ランプ終了後の時刻Ｔ５において、
アナログ・ラッチ・ステージの動作が開始する。このス
テージはキャパシタＣＯ１の電圧をサンプルし、対応す
る出力変化を生成し、ほとんどのライン表示時間を通じ
て、出力をラッチする。その間の時間、第１のステージ
は、次のデータを処理する。
【００２５】トランジスタＴＰ２及びＴＳ２は当初ター
ン・オフされ、従って、キャパシタＣＯ２には前回の出
力電圧が保持されるかラッチされている。時刻Ｔ５で、
ＫＰ２が立上がり、トランジスタＴＰ２がターン・オン
され、キャパシタＣＯ２を低電位ＶＰ２にプリチャージ
する。次にトランジスタＴＰ２がターン・オフされ、Ｋ
Ｓ２が立下がり、トランジスタＴＳ２をターン・オンす
る。キャパシタＣＯ２はトランジスタＴＳ２及びトラン
ジスタＴＭ２を通じ、その電圧がトランジスタＴＭ２の
チャネル電位に均衡するまで放電する。キャパシタＣＯ
２からの漏洩電荷は、ＶＨ２電源により吸収される。時
刻Ｔ５において、トランジスタＴＭ２のゲート入力は、
Ｄ／Ａのアナログ出力に相当し、従って、均衡時におけ
るキャパシタＣＯ２の出力電圧が、表示装置のデータ・
ラインに対する要求された出力となる。規則上、キャパ
シタＣＯ２はデータ・ライン自身の容量である。時刻Ｔ
６において出力が整定すると、新たな出力電圧をラッチ
するために、トランジスタＴＳ２は次の動作サイクルま
でターン・オフされる。トランジスタＴＳ２は、ターン
・オフ時における過度なペデスタル誤差を回避するため
に、最小の適用可能なチャネル幅により設計されなけれ
ばならない。このステージにおけるスピード要求は低い
ため、ペデスタル誤差は容易に回避される。最後に、ト
ランジスタＴＨ１がターン・オフされ、ランプがその初
期値に戻されて、動作サイクルが完了する。
ン・オフされ、従って、キャパシタＣＯ２には前回の出
力電圧が保持されるかラッチされている。時刻Ｔ５で、
ＫＰ２が立上がり、トランジスタＴＰ２がターン・オン
され、キャパシタＣＯ２を低電位ＶＰ２にプリチャージ
する。次にトランジスタＴＰ２がターン・オフされ、Ｋ
Ｓ２が立下がり、トランジスタＴＳ２をターン・オンす
る。キャパシタＣＯ２はトランジスタＴＳ２及びトラン
ジスタＴＭ２を通じ、その電圧がトランジスタＴＭ２の
チャネル電位に均衡するまで放電する。キャパシタＣＯ
２からの漏洩電荷は、ＶＨ２電源により吸収される。時
刻Ｔ５において、トランジスタＴＭ２のゲート入力は、
Ｄ／Ａのアナログ出力に相当し、従って、均衡時におけ
るキャパシタＣＯ２の出力電圧が、表示装置のデータ・
ラインに対する要求された出力となる。規則上、キャパ
シタＣＯ２はデータ・ライン自身の容量である。時刻Ｔ
６において出力が整定すると、新たな出力電圧をラッチ
するために、トランジスタＴＳ２は次の動作サイクルま
でターン・オフされる。トランジスタＴＳ２は、ターン
・オフ時における過度なペデスタル誤差を回避するため
に、最小の適用可能なチャネル幅により設計されなけれ
ばならない。このステージにおけるスピード要求は低い
ため、ペデスタル誤差は容易に回避される。最後に、ト
ランジスタＴＨ１がターン・オフされ、ランプがその初
期値に戻されて、動作サイクルが完了する。
【００２６】本出願における非反転アナログ・ラッチの
利点は、データ・ライン容量が、キャパシタ間の追従の
欠如による利得の変化を導出することなく、記憶キャパ
シタＣＯ２として使用されることである。また、最も単
純であり、最も制御信号を必要とせず、最小のシリコン
領域を占有する。
利点は、データ・ライン容量が、キャパシタ間の追従の
欠如による利得の変化を導出することなく、記憶キャパ
シタＣＯ２として使用されることである。また、最も単
純であり、最も制御信号を必要とせず、最小のシリコン
領域を占有する。
【００２７】図１の実施例では、ＰＭＯＳトランジスタ
から構成されるＴＳ２出力ラッチ・スイッチは、選択的
に、その両端にＮＭＯＳトランジスタが追加され、ソー
ス同士またドレイン同士が接続される。ＮＭＯＳトラン
ジスタのゲートは、ＰＭＯＳトランジスタに供給される
信号の相補を受信する。このオプションは第２ステージ
の動作をスピード・アップする。
から構成されるＴＳ２出力ラッチ・スイッチは、選択的
に、その両端にＮＭＯＳトランジスタが追加され、ソー
ス同士またドレイン同士が接続される。ＮＭＯＳトラン
ジスタのゲートは、ＰＭＯＳトランジスタに供給される
信号の相補を受信する。このオプションは第２ステージ
の動作をスピード・アップする。
【００２８】非反転アナログ・ラッチの欠点は、その出
力が計量スイッチ・トランジスタＴＭ２の閾値電圧に依
存するｄｃレベルを有することである。図１の実施例の
場合、トランジスタＴＭ２の閾値電圧が大きくなると、
出力のｄｃレベルは低下する。しかしながら、図１の回
路では、電圧ＶＲ１を素子の閾値に関連して直接可変す
ることにより、閾値電圧の変化に対する補正が比較的容
易に実施される。これは回路毎に実施されるか、或いは
各チップ上の近接する回路グループ毎、或いはチップ毎
に実施される。好運にも、素子閾値電圧のほとんどの変
化はチップ毎に依存するため、周知のように、通常はオ
ン・チップ閾値補正電圧ソースからＶＲ１を引出し、そ
れをチップ上の全てのデータ・ライン・ドライバに配布
することにより、閾値変化を補正すれば十分である。
力が計量スイッチ・トランジスタＴＭ２の閾値電圧に依
存するｄｃレベルを有することである。図１の実施例の
場合、トランジスタＴＭ２の閾値電圧が大きくなると、
出力のｄｃレベルは低下する。しかしながら、図１の回
路では、電圧ＶＲ１を素子の閾値に関連して直接可変す
ることにより、閾値電圧の変化に対する補正が比較的容
易に実施される。これは回路毎に実施されるか、或いは
各チップ上の近接する回路グループ毎、或いはチップ毎
に実施される。好運にも、素子閾値電圧のほとんどの変
化はチップ毎に依存するため、周知のように、通常はオ
ン・チップ閾値補正電圧ソースからＶＲ１を引出し、そ
れをチップ上の全てのデータ・ライン・ドライバに配布
することにより、閾値変化を補正すれば十分である。
【００２９】図３及び図４を参照すると、データ・ライ
ン・ドライバの両方のステージが反転モードで動作する
場合が示される。Ｔ／Ｈステージの動作は、時刻Ｔ５に
おけるランプの終了後まで、図１の場合と同様である。
しかしながら、この場合、ＶＲ１は表示データ・ライン
の初期電圧を決定しない。ＶＲ１は技術的選択による。
ン・ドライバの両方のステージが反転モードで動作する
場合が示される。Ｔ／Ｈステージの動作は、時刻Ｔ５に
おけるランプの終了後まで、図１の場合と同様である。
しかしながら、この場合、ＶＲ１は表示データ・ライン
の初期電圧を決定しない。ＶＲ１は技術的選択による。
【００３０】時刻Ｔ５以前に、アナログ・ラッチ・ステ
ージのトランジスタＴＰ２、ＴＲ２及びＴＳ２はターン
・オフされ、ほとんどのライン時間を通じて、前回のア
ナログ出力が表示データ・ラインに供給される。時刻Ｔ
５において、ＫＳ２は立下がり、トランジスタＴＳ２を
ターン・オンする。この時ＫＰ２が立上がり、トランジ
スタＴＰ２をターン・オンし、キャパシタＣＭ２をトラ
ンジスタＴＭ２が到達可能な最低チャネル電位以下の低
電圧にプリチャージする。キャパシタＣＯ２も、その過
程において、いくらかの負電荷を受取る。トランジスタ
ＴＰ２がターン・オフされ、ＫＲ２が立下がり、トラン
ジスタＴＲ２をターン・オンし、キャパシタＣＯ２を要
求される初期出力電圧に相当する高電位に充電する。キ
ャパシタＣＭ２は、その電圧がトランジスタＴＭ２のチ
ャネル電位に均衡するまで、過度な電荷を漏洩する。漏
洩電荷はＶＲ２電源により吸収される。次にトランジス
タＴＲ２がターン・オフされる。
ージのトランジスタＴＰ２、ＴＲ２及びＴＳ２はターン
・オフされ、ほとんどのライン時間を通じて、前回のア
ナログ出力が表示データ・ラインに供給される。時刻Ｔ
５において、ＫＳ２は立下がり、トランジスタＴＳ２を
ターン・オンする。この時ＫＰ２が立上がり、トランジ
スタＴＰ２をターン・オンし、キャパシタＣＭ２をトラ
ンジスタＴＭ２が到達可能な最低チャネル電位以下の低
電圧にプリチャージする。キャパシタＣＯ２も、その過
程において、いくらかの負電荷を受取る。トランジスタ
ＴＰ２がターン・オフされ、ＫＲ２が立下がり、トラン
ジスタＴＲ２をターン・オンし、キャパシタＣＯ２を要
求される初期出力電圧に相当する高電位に充電する。キ
ャパシタＣＭ２は、その電圧がトランジスタＴＭ２のチ
ャネル電位に均衡するまで、過度な電荷を漏洩する。漏
洩電荷はＶＲ２電源により吸収される。次にトランジス
タＴＲ２がターン・オフされる。
【００３１】時刻Ｔ６において、Ｔ／Ｈステージはその
出力に、既に追従され保持された入力ランプの一部に相
当する、前回のネガティブ変化の振幅に等しい正遷移の
電圧ステップを提供しなければならない。このホジティ
ブ・ステップは、ＫＲ１を立下げることにより生成さ
れ、トランジスタＴＲ１を再度ターン・オンし、キャパ
シタＣＯ１の電圧をその初期値ＶＲ１に復元する。この
ステップは実質的に、動作サイクルの終了近辺の短い時
間間隔内で発生する、反転モードのＴ／Ｈステージから
の非反転出力に相当する。これは反転アナログ・ラッチ
・ステージにおいて、ＮＭＯＳ電荷計量スイッチの使用
を可能とし、また、ほとんどのライン表示時間を通じ
て、そのラッチ出力がデータ・ラインに供給されること
を可能とする。これは反転アナログ・ラッチを有するア
ナログ・パイプライン方式にとって、重要なことであ
る。
出力に、既に追従され保持された入力ランプの一部に相
当する、前回のネガティブ変化の振幅に等しい正遷移の
電圧ステップを提供しなければならない。このホジティ
ブ・ステップは、ＫＲ１を立下げることにより生成さ
れ、トランジスタＴＲ１を再度ターン・オンし、キャパ
シタＣＯ１の電圧をその初期値ＶＲ１に復元する。この
ステップは実質的に、動作サイクルの終了近辺の短い時
間間隔内で発生する、反転モードのＴ／Ｈステージから
の非反転出力に相当する。これは反転アナログ・ラッチ
・ステージにおいて、ＮＭＯＳ電荷計量スイッチの使用
を可能とし、また、ほとんどのライン表示時間を通じ
て、そのラッチ出力がデータ・ラインに供給されること
を可能とする。これは反転アナログ・ラッチを有するア
ナログ・パイプライン方式にとって、重要なことであ
る。
【００３２】時刻Ｔ６においてトランジスタＴＭ２のゲ
ートに印加されるポジティブ・ステップは、対応する量
の負電荷を、キャパシタＣＭ２からキャパシタＣＯ２に
転送し、データ・ライン・ドライバへのデジタル入力値
に対応する量だけ、出力電圧を低下させる。このステー
ジの利得はほぼ−ＣＭ２／ＣＯ２で与えられ、ここでは
説明の明確化及び便宜を計り、これを１と仮定する。
ートに印加されるポジティブ・ステップは、対応する量
の負電荷を、キャパシタＣＭ２からキャパシタＣＯ２に
転送し、データ・ライン・ドライバへのデジタル入力値
に対応する量だけ、出力電圧を低下させる。このステー
ジの利得はほぼ−ＣＭ２／ＣＯ２で与えられ、ここでは
説明の明確化及び便宜を計り、これを１と仮定する。
【００３３】時刻Ｔ７においてＫＳ２が立上がり、トラ
ンジスタＴＳ２がターン・オフされ、キャパシタＣＯ２
が孤立化される。それにより出力が入力における引続く
変化から切り離されて、アナログ出力がラッチされる。
トランジスタＴＳ２は、そのターン・オフ時における過
度なペデスタル誤差を回避するために、最小の適用可能
なチャネル幅により設計されなければならない。このス
テージにおけるスピード要求は低いため、ペデスタル誤
差は容易に回避される。トランジスタＴＨ１に匹敵する
ホールド・スイッチが、トランジスタＴＳ２の代わりに
使用可能であるが、トランジスタＴＳ２は、出力をトラ
ンジスタＴＭ２の浮遊容量を介する結合による誤差から
孤立化するために、より好適である。最後に、トランジ
スタＴＲ１及びトランジスタＴＨ１がターン・オフさ
れ、ランプがその初期値に戻されて、動作サイクルが完
了する。
ンジスタＴＳ２がターン・オフされ、キャパシタＣＯ２
が孤立化される。それにより出力が入力における引続く
変化から切り離されて、アナログ出力がラッチされる。
トランジスタＴＳ２は、そのターン・オフ時における過
度なペデスタル誤差を回避するために、最小の適用可能
なチャネル幅により設計されなければならない。このス
テージにおけるスピード要求は低いため、ペデスタル誤
差は容易に回避される。トランジスタＴＨ１に匹敵する
ホールド・スイッチが、トランジスタＴＳ２の代わりに
使用可能であるが、トランジスタＴＳ２は、出力をトラ
ンジスタＴＭ２の浮遊容量を介する結合による誤差から
孤立化するために、より好適である。最後に、トランジ
スタＴＲ１及びトランジスタＴＨ１がターン・オフさ
れ、ランプがその初期値に戻されて、動作サイクルが完
了する。
【００３４】この応用例においてアナログ・ラッチを反
転する利点は、初期出力電圧が基準設定スイッチＴＲ２
及び電圧源ＶＲ２により非常に正確にセットされ、素子
の閾値電圧に依存しないことである。更に、利得設計が
可能な点で、設計の柔軟性が挙げられる。一方、この応
用例の不利な点は、負荷特性すなわち表示データ・ライ
ンに起因する。このラインはかなり大きな容量性負荷と
して現れ、典型的には１００ピコファラッドよりも大き
い。バッファ増幅器が第２のステージと負荷との間に挿
入されない場合には、データ・ライン容量を第２ステー
ジの記憶キャパシタ、すなわちキャパシタＣＯ２として
使用する以外に選択の余地がない。従って、キャパシタ
ＣＭ２及びキャパシタＣＯ２が追従せずに、無関係に変
化するため、回路間及びチップ間において、かなり大き
な利得のばらつきが発生する。また、この実施例はより
複雑であり、より多くの制御信号を使用し、より広いシ
リコン領域を占有する。
転する利点は、初期出力電圧が基準設定スイッチＴＲ２
及び電圧源ＶＲ２により非常に正確にセットされ、素子
の閾値電圧に依存しないことである。更に、利得設計が
可能な点で、設計の柔軟性が挙げられる。一方、この応
用例の不利な点は、負荷特性すなわち表示データ・ライ
ンに起因する。このラインはかなり大きな容量性負荷と
して現れ、典型的には１００ピコファラッドよりも大き
い。バッファ増幅器が第２のステージと負荷との間に挿
入されない場合には、データ・ライン容量を第２ステー
ジの記憶キャパシタ、すなわちキャパシタＣＯ２として
使用する以外に選択の余地がない。従って、キャパシタ
ＣＭ２及びキャパシタＣＯ２が追従せずに、無関係に変
化するため、回路間及びチップ間において、かなり大き
な利得のばらつきが発生する。また、この実施例はより
複雑であり、より多くの制御信号を使用し、より広いシ
リコン領域を占有する。
【００３５】反転モードの利得のばらつきは、非反転モ
ードにおける閾値依存出力の場合よりも補正が困難であ
る。従って、一般的には、非反転モードが高精度表示装
置においては好まれる。
ードにおける閾値依存出力の場合よりも補正が困難であ
る。従って、一般的には、非反転モードが高精度表示装
置においては好まれる。
【００３６】図１或いは図３の実施例のいずれもが、デ
ータ・ライン・ドライバの全体的出力レベルをシフトす
ることにより、液晶電圧の周期的な反転を提供する。こ
れは２つの方法のいずれかにより達成される。第１の方
法は回路の変更を必要としない。その代わりに、図１の
電圧ＶＲ１或いは図３のＶＲ２が、そのソースにおいて
２つの値の間でスイッチされ、両方とも必要に応じて、
閾値電圧変化に対する補正を提供する。第２の方法は、
基準スイッチ・トランジスタＴＲ１（図１）或いはＴＲ
２（図３）を、１対の基準スイッチＴＲＡ及びＴＲＢ
（どちらも図示せず）で置換する。これらのスイッチ
は、必要に応じて閾値補正される２つの電圧源ＶＲＡ及
びＶＲＢ（どちらも図示せず）、及び２つの制御信号Ｋ
ＲＡ及びＫＲＢ（どちらも図示せず）にそれぞれ接続さ
れる。制御信号ＫＲＡ或いはＫＲＢが、交互の動作サイ
クルにおいて交互に活動化されて、全体的出力レベルが
シフトされる。
ータ・ライン・ドライバの全体的出力レベルをシフトす
ることにより、液晶電圧の周期的な反転を提供する。こ
れは２つの方法のいずれかにより達成される。第１の方
法は回路の変更を必要としない。その代わりに、図１の
電圧ＶＲ１或いは図３のＶＲ２が、そのソースにおいて
２つの値の間でスイッチされ、両方とも必要に応じて、
閾値電圧変化に対する補正を提供する。第２の方法は、
基準スイッチ・トランジスタＴＲ１（図１）或いはＴＲ
２（図３）を、１対の基準スイッチＴＲＡ及びＴＲＢ
（どちらも図示せず）で置換する。これらのスイッチ
は、必要に応じて閾値補正される２つの電圧源ＶＲＡ及
びＶＲＢ（どちらも図示せず）、及び２つの制御信号Ｋ
ＲＡ及びＫＲＢ（どちらも図示せず）にそれぞれ接続さ
れる。制御信号ＫＲＡ或いはＫＲＢが、交互の動作サイ
クルにおいて交互に活動化されて、全体的出力レベルが
シフトされる。
【００３７】電荷計量Ｄ／Ａの精度に関し、ステップ
数、ステップ振幅、或いは階段波形の持続期間を変更す
ることなく、１ビット或いは複数ビットが追加されても
よい。最下位に１ビットを追加する最も魅力的な実施例
について、述べることにする。この方法は、新たな最下
位ビット（ＬＳＢ）に相当するアナログ電圧だけ、Ｄ／
Ａ出力をシフトする。
数、ステップ振幅、或いは階段波形の持続期間を変更す
ることなく、１ビット或いは複数ビットが追加されても
よい。最下位に１ビットを追加する最も魅力的な実施例
について、述べることにする。この方法は、新たな最下
位ビット（ＬＳＢ）に相当するアナログ電圧だけ、Ｄ／
Ａ出力をシフトする。
【００３８】図１及び図３の回路において、基準電圧Ｖ
Ｒ１に対応する２つの値ＶＲ１Ａ及びＶＲ１Ｂが提供さ
れ、これらは新たなＬＳＢのアナログ相当量だけ異な
る。非線形の階段波形では、ＬＳＢのアナログ相当量は
データに依存し、ＶＲ１値間の差は、好適には階段の最
も狭い部分に対応するアナログ相当量の最小値である。
追加される出力レベルは、アナログ出力範囲のその部分
において、大方有用である。回路に２つの基準を適用す
る方法は、２個の基準スイッチ素子ＴＲ１Ａ及びＴＲ１
Ｂにより、各々のスイッチはそのソース或いはドレイン
電極の一方が、それぞれの基準電圧ソースに、他方が通
常に回路の出力ノードに接続される。ゲート電極はそれ
ぞれ制御信号ＫＲ１Ａ及びＫＲ１Ｂに接続される。上述
の説明にもとづく仮定に従えば、基準スイッチ素子がＰ
ＭＯＳと仮定される。また、ＶＲ１Ａが高い方の電位に
仮定される。
Ｒ１に対応する２つの値ＶＲ１Ａ及びＶＲ１Ｂが提供さ
れ、これらは新たなＬＳＢのアナログ相当量だけ異な
る。非線形の階段波形では、ＬＳＢのアナログ相当量は
データに依存し、ＶＲ１値間の差は、好適には階段の最
も狭い部分に対応するアナログ相当量の最小値である。
追加される出力レベルは、アナログ出力範囲のその部分
において、大方有用である。回路に２つの基準を適用す
る方法は、２個の基準スイッチ素子ＴＲ１Ａ及びＴＲ１
Ｂにより、各々のスイッチはそのソース或いはドレイン
電極の一方が、それぞれの基準電圧ソースに、他方が通
常に回路の出力ノードに接続される。ゲート電極はそれ
ぞれ制御信号ＫＲ１Ａ及びＫＲ１Ｂに接続される。上述
の説明にもとづく仮定に従えば、基準スイッチ素子がＰ
ＭＯＳと仮定される。また、ＶＲ１Ａが高い方の電位に
仮定される。
【００３９】図１の変形においては、時刻Ｔ２におい
て、ＬＳＢの２進値がターン・オンされる基準スイッチ
を決定する。２進の０に対応して、ＫＲ１Ａが立下が
り、ＫＲ１Ｂは高状態に留まり、それによりＴＲ１Ａだ
けがターン・オンされて、キャパシタＣＯ１がＶＲ１Ａ
に充電される。一方、２進の１に対応して、ＫＲ１Ｂが
立下がり、それによりＴＲ１Ｂだけがターン・オンされ
て、キャパシタＣＯ１がＶＲ１Ｂに充電される。
て、ＬＳＢの２進値がターン・オンされる基準スイッチ
を決定する。２進の０に対応して、ＫＲ１Ａが立下が
り、ＫＲ１Ｂは高状態に留まり、それによりＴＲ１Ａだ
けがターン・オンされて、キャパシタＣＯ１がＶＲ１Ａ
に充電される。一方、２進の１に対応して、ＫＲ１Ｂが
立下がり、それによりＴＲ１Ｂだけがターン・オンされ
て、キャパシタＣＯ１がＶＲ１Ｂに充電される。
【００４０】図３の変形においては、時刻Ｔ２における
動作は全節で述べられた内容と同じである。時刻Ｔ６に
おいて、基準スイッチが再度動作されるが、デジタル・
データには無関係に、ＫＲ１Ａだけが立下がる。従っ
て、この時点において、キャパシタＣＯ１は常時ＶＲ１
Ａに充電される。図３の回路では、この方法を第１のス
テージよりもむしろ第２のステージの基準スイッチに適
用することが可能であり、この場合には、信号ＫＲ２
（図２（Ｆ））のタイミング及び時刻Ｔ２における上述
の手順が使用される。
動作は全節で述べられた内容と同じである。時刻Ｔ６に
おいて、基準スイッチが再度動作されるが、デジタル・
データには無関係に、ＫＲ１Ａだけが立下がる。従っ
て、この時点において、キャパシタＣＯ１は常時ＶＲ１
Ａに充電される。図３の回路では、この方法を第１のス
テージよりもむしろ第２のステージの基準スイッチに適
用することが可能であり、この場合には、信号ＫＲ２
（図２（Ｆ））のタイミング及び時刻Ｔ２における上述
の手順が使用される。
【００４１】本発明は好適な実施例に関連して述べてき
たが、当業者においては、本発明の精神及び範中を逸脱
することなく、開示された実施例を変更することができ
よう。
たが、当業者においては、本発明の精神及び範中を逸脱
することなく、開示された実施例を変更することができ
よう。
【００４２】
【発明の効果】以上説明したように、本発明によれば、
経済的現実性を保ちながら、より多くのグレー・レベル
及びより優れた色忠実度を有する大型表示装置に拡張可
能なデータ・ライン・ドライバ回路を提供することがで
きる。
経済的現実性を保ちながら、より多くのグレー・レベル
及びより優れた色忠実度を有する大型表示装置に拡張可
能なデータ・ライン・ドライバ回路を提供することがで
きる。
【図１】非反転最終ステージを使用する本発明の実施例
を示す図である。
を示す図である。
【図２】図１の回路の波形タイミング図である。
【図３】反転最終ステージを有する本発明の別の実施例
を示す図である。
を示す図である。
【図４】図３の回路の波形タイミング図である。
Claims (2)
- 【請求項１】トランジスタを介して接続された第１及び
第２のキャパシタと、 上記第１のキャパシタを第１の電位にプリチャージする
手段と、 上記第２のキャパシタを第２の電位にプリチャージする
手段と、 上記トランジスタのゲートにランプ電圧を印加すること
によって、該ランプ電圧に比例した量の電荷を上記第１
及び第２のキャパシタ間で転送させる手段と、表示データに対応したタイミングで上記電荷の転送を停
止させ、該表示データに対応した保持電圧を上記第２の
キャパシタに得る手段と、 上記第２のキャパシタに接続された入力を有し、上記保
持電圧を示す電圧をラッチしてデータ・ラインを駆動す
るラッチ手段と、 を含むデータ・ライン・ドライバ。 - 【請求項２】上記ラッチ手段が上記電圧を保持するため
の出力キャパシタと、該出力キャパシタをプリチャージ
するための手段とを含む、請求項１記載のデータ・ライ
ン・ドライバ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US96869992A | 1992-10-30 | 1992-10-30 | |
| US968699 | 1992-10-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06236168A JPH06236168A (ja) | 1994-08-23 |
| JP2669591B2 true JP2669591B2 (ja) | 1997-10-29 |
Family
ID=25514641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5240168A Expired - Lifetime JP2669591B2 (ja) | 1992-10-30 | 1993-09-27 | データ・ライン・ドライバ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5426430A (ja) |
| JP (1) | JP2669591B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19536900A1 (de) * | 1995-10-04 | 1997-04-10 | Karlheinz Prof Dr Dr Schmidt | Lebensmittel auf Milchbasis und seine Verwendung |
| GB2312773A (en) * | 1996-05-01 | 1997-11-05 | Sharp Kk | Active matrix display |
| JP4742401B2 (ja) * | 2000-03-31 | 2011-08-10 | ソニー株式会社 | デジタルアナログ変換回路およびこれを搭載した表示装置 |
| US8659511B2 (en) * | 2005-08-10 | 2014-02-25 | Samsung Display Co., Ltd. | Data driver, organic light emitting display device using the same, and method of driving the organic light emitting display device |
| EP2069805B1 (en) * | 2006-10-02 | 2013-08-14 | Analog Devices, Inc. | Integrated energy metering system |
| JP2009014971A (ja) * | 2007-07-04 | 2009-01-22 | Nec Electronics Corp | 表示ドライバ回路 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4107550A (en) * | 1977-01-19 | 1978-08-15 | International Business Machines Corporation | Bucket brigade circuits |
| US3390381A (en) * | 1960-05-19 | 1968-06-25 | Vogue Instr Corp | Capacitor sample and hold circuit employing singal comparison and regeneration |
| JPS5644613B2 (ja) * | 1972-03-02 | 1981-10-21 | ||
| US4028694A (en) * | 1975-06-10 | 1977-06-07 | International Business Machines Corporation | A/D and D/A converter using C-2C ladder network |
| JPS5267250A (en) * | 1975-11-03 | 1977-06-03 | Gen Electric | Analoggtoodigital converter |
| US4099175A (en) * | 1976-10-29 | 1978-07-04 | International Business Machines Corporation | Charge-coupled device digital-to-analog converter |
| JPS6037653B2 (ja) * | 1976-12-27 | 1985-08-27 | 日本電気株式会社 | 信号変換回路 |
| US4499387A (en) * | 1981-12-15 | 1985-02-12 | Tokyo Shibaura Denki Kabushiki Kaisha | Integrated circuit formed on a semiconductor substrate with a variable capacitor circuit |
| JPS59123320A (ja) * | 1982-12-29 | 1984-07-17 | Fujitsu Ltd | タイマ回路 |
| JPS59132231A (ja) * | 1983-01-18 | 1984-07-30 | Nec Corp | アナログ−デイジタル変換器 |
| JPS6029059A (ja) * | 1983-07-19 | 1985-02-14 | Pioneer Electronic Corp | ディジタル・アナログ変換器 |
| DE3685501T2 (de) * | 1985-02-04 | 1993-01-28 | Sony Corp | Abtast- und halteschaltung. |
| US4713650A (en) * | 1986-10-24 | 1987-12-15 | Xerox Corporation | Pipelined digital-to-analog converter |
| US4804863A (en) * | 1986-11-12 | 1989-02-14 | Crystal Semiconductor Corporation | Method and circuitry for generating reference voltages |
| US4766430A (en) * | 1986-12-19 | 1988-08-23 | General Electric Company | Display device drive circuit |
| US5157386A (en) * | 1987-06-04 | 1992-10-20 | Seiko Epson Corporation | Circuit for driving a liquid crystal display panel |
| US4987321A (en) * | 1989-09-25 | 1991-01-22 | Eastman Kodak Company | Processing circuit for image sensor |
-
1993
- 1993-09-27 JP JP5240168A patent/JP2669591B2/ja not_active Expired - Lifetime
-
1994
- 1994-10-14 US US08/323,441 patent/US5426430A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06236168A (ja) | 1994-08-23 |
| US5426430A (en) | 1995-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2993461B2 (ja) | 液晶表示装置の駆動回路 | |
| US6181314B1 (en) | Liquid crystal display device | |
| US6426743B1 (en) | Shift register | |
| JP3422465B2 (ja) | アクティブマトリクス駆動回路 | |
| JP4035548B2 (ja) | 同じ極性を有するｍｉｓトランジスタを用いるシフトレジスタの改良 | |
| US6930665B2 (en) | Display device for D/A conversion using load capacitances of two lines | |
| JP2003248470A (ja) | レベル・シフタを内蔵したシフト・レジスタ | |
| JPH11119734A (ja) | 液晶表示装置の駆動回路、及び液晶表示装置 | |
| KR100545120B1 (ko) | 디지털-아날로그 컨버터 및 그의 작동 방법 | |
| US8228317B2 (en) | Active matrix array device | |
| KR100328537B1 (ko) | 전압 레벨 컨버터 | |
| JP2669591B2 (ja) | データ・ライン・ドライバ | |
| US20060164368A1 (en) | Display apparatus with reduced power consumption in charging/discharging of data line | |
| US4180807A (en) | Charge transfer circuit with voltage threshold compensating means | |
| JP2625635B2 (ja) | 電荷加算形デジタル・アナログ変換器 | |
| US8077070B2 (en) | Charge-domain pipelined charge-redistribution analog-to-digital converter | |
| JP2557181B2 (ja) | 信号の追従及び保持回路 | |
| WO2005107079A1 (en) | An analog-to-digital converter | |
| JPH11202835A (ja) | 液晶表示装置 | |
| JPH09261062A (ja) | ディジタル／アナログ変換器 | |
| JPH0772822A (ja) | 液晶表示装置の駆動回路 | |
| KR19990038006A (ko) | 액정패널의 데이타구동회로 | |
| JPH01279500A (ja) | サンプル・ホールド増幅回路 | |
| Brownlow et al. | 6-bit multiresolution digital-to-analog converter for low-temperature polysilicon digital drivers | |
| JPH11305739A (ja) | 増幅回路及びこれを用いた液晶ディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070704 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 16 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |