KR100545120B1 - 디지털-아날로그 컨버터 및 그의 작동 방법 - Google Patents

Abstract

디지털-아날로그 컨버터는 디지털-아날로그 변환으로 인해 발생하는 아날로그 출력 전압을 저장하기 위한 적어도 하나의 커패시터를 포함한다. 이 컨버터는 적어도 하나의 커패시터를 컨버터의 출력에 결합시키는 출력 스위칭 장치를 부가로 포함한다. 출력 스위칭 장치는 각각의 디지털-아날로그 변환에 대해 복수 회 작동되어서, 아날로그 출력 전압은 각각의 디지털-아날로그 변환에 대해 복수 회 컨버터의 출력으로 스위칭된다. 각각의 스위칭 동작은 출력 신호상의 출력 부하 용량의 영향을 감소시킨다. 본 발명은 주어진 출력 신호 해상도를 달성하는 데 보다 적은 부품들이 사용되게 한다.

Description

디지털-아날로그 컨버터 및 그의 작동 방법{Digital to analogue converter and method of operating the same}

본 발명은 디지털-아날로그(D/A) 컨버터들에 관한 것으로, 특히 디지털-아날로그 변환으로 인해 발생하는 아날로그 출력 전압이 컨버터의 커패시터 또는 커패시터들에 저장되는 D/A컨버터들에 관한 것이다. 다양한 유형의 D/A 컨버터가 아날로그 출력 전압을 출력 커패시터에 저장한다.

예를 들면, 미국 특허 제 5 332 997호에는 2진 가중 커패시터 네트워크를 사용하는 D/A컨버터가 개시되어 있다. 이러한 형태의 컨버터는 디지털 입력 신호를 나타내는 커패시터 네트워크 양단의(across) 아날로그 전압에 도달하도록 커패시터 네트워크 내에 저장된 전하들의 재분배에 의존한다. 그후 이러한 출력 전압은 D/A 컨버터의 출력으로서 버퍼를 통해 공급된다.

전술된 일반적 형태의 컨버터들 및 미국 특허 제 5 332 997호에 기재된 컨버터가 갖는 문제점은 컨버터에 접속된 출력 부하로부터 커패시터(또는 커패시터들)에 저장된 출력 신호를 분리시키는 출력 버퍼가 필요하다는 것이다. 이러한 버퍼가 없으면, 출력 부하의 용량은 출력 신호의 감쇄를 일으킨다. 출력 부하의 용량이 컨버터의 저장 커패시터의 용량에 접근하면, A/D 컨버터의 아날로그 출력 전압은 크게 영향을 받는다. 이러한 문제를 줄이기 위해, 컨버터의 저장 커패시터들의 사이즈를 증가시키는 것이 가능하지만 이것은 레이아웃 및 비용의 관점에서 바람직하지 않다.

본 발명에 따르면, 디지털에서 아날로그로의 변환으로 인해 발생하는 아날로그 출력 전압을 저장하는 적어도 하나의 커패시터를 포함하는 디지털-아날로그 컨버터가 제공되며, 이 컨버터는 상기 적어도 하나의 커패시터를 컨버터의 출력에 결합시키는 출력 스위칭 장치와, 각각의 디지털-아날로그 변환에 대해 복수 회 출력 스위칭 장치를 동작시키기 위해 제공되는 수단을 포함하고, 아날로그 출력 전압은 각각의 디지털-아날로그 변환에 대해 복수 회 컨버터의 출력으로 스위칭된다.

본 발명의 컨버터는 각각의 디지털-아날로그 변환시 아날로그 신호를 복수 회 컨버터의 출력으로 스위칭하며, 이것은 컨버터에 접속된 부하 용량에 의해 야기된 출력 전압의 열화 정도를 점진적으로 감소시키는 효과가 있다. 따라서 컨버터의 출력에서 종래의 버퍼 증폭기를 생략하는 것이 가능하다.

컨버터는, 디지털 입력 신호를 나타내는 커패시터 네트워크내에 전하(charge)들이 저장된 커패시터 네트워크를 포함해도 된다. 이 때 컨버터의 아날로그 출력 전압은 커패시터 네트워크 양단에 출력 전압을 생성하기 위해 커패시터들에 저장된 전하들의 분배(distribution)로 인한 것이다. 그러므로 본 발명은 전하 재분배 컨버터들에 적용가능하다
전하 재분배 컨버터의 한 형태에서, 디지털 입력은 복수의 병렬 입력 비트들을 포함하고, 상기 커패시터 네트워크는 2진 가중된 커패시터 네트워크를 포함하며, 입력 비트들이 커패시터 네트워크의 관련된 커패시터의 한 단자에 관련된 결합 스위치를 통해 공급되고, 커패시터들의 다른 단자들은 공통 라인에 같이 연결되며, 입력 비트의 레벨은 관련된 커패시터 양단의 전압을 결정하여 전하가 그위에 저장된다.

다른 형태의 전하 재분배 컨버터에 있어서, 상기 디지털 입력은 복수의 직렬 입력 비트들을 포함하고, 상기 커패시터 네트워크는 커패시터들 중 하나가 들어오는 입력 비트의 레벨에 따라 충전 또는 방전되도록 하는 제 1 스위칭 수단과 2개의 커패시터들에 저장된 전하들이 공유(shared)되도록 하는 제 2 스위칭 수단을 갖춘 2개의 등가 커패시터(equal-valued capacitor)들을 포함한다. 본 발명은 직렬 전하 재분배 기술을 사용하여 이러한 형태의 컨버터에 응용될 수 있다.

또한, 본 발명은 아날로그 전압이 컨버터의 커패시터 또는 커패시터들에 저장되는 경우 다른 형태들의 컨버터에도 응용될 수 있다. 각각의 경우에, 본 발명은 부하로부터 컨버터 커패시터들을 분리시키기 위한 출력 증폭기의 필요성을 피할 수 있고, 그렇지 않은 경우 이것은 한편 부하의 변환 정밀도의 영향을 방지하기 위해 필요할 수 있다.

또한 본 발명은 행(row) 드라이버 회로와 열(column) 어드레싱 회로에 의해 어드레싱된 액정 화소들의 어레이를 포함하는 액정 디스플레이로서, 상기 열 어드레싱 회로는 본 발명의 복수의 디지털-아날로그 컨버터들을 포함하는 액정 디스플레이를 제공한다.

또한, 디지털에서 아날로그로의 변환으로 인해 발생하는 아날로그 출력 전압을 저장하는 적어도 하나의 커패시터를 포함하고, 상기 적어도 하나의 커패시터를 컨버터의 출력에 결합시키는 출력 스위칭 장치를 부가로 포함하는 디지털-아날로그 컨버터를 작동시키는 방법에 있어서, (i) 상기 디지털 입력 신호에 따라 상기 적어도 하나의 커패시터 양단에 아날로그 전압을 발생시키고 상기 출력 스위칭 장치를 사용하여 상기 아날로그 전압을 상기 컨버터의 출력으로 스위칭시키는 단계와, (ii) 상기 출력 스위칭 장치를 사용하여 상기 적어도 하나의 커패시터로부터 상기 컨버터의 출력을 절연하는 단계와, (iii) 각각의 디지털-아날로그 신호 변환에 대해 적어도 한 번 상기 단계 (i) 및 (ii)를 반복하는 단계를 포함하는 디지털-아날로그 컨버터 작동 방법을 제공한다.

이하, 본 발명은 첨부 도면을 참조하여 그리고 첨부 도면에 도시된 것과 같은 예에 대해 예시적으로 설명한다.

도 1은 이진 가중 커패시터 네트워크를 사용하는 본 발명의 디지털-아날로그 컨버터를 나타낸 도면.

도 2는 직렬 전하 재분배에 의존하는 디지털-아날로그 컨버터를 나타낸 도면.

도 3은 본 발명의 디지털-아날로그 컨버터를 사용하여 어드레싱된 디스플레이를 나타낸 도면.

도 1은 2진 가중 커패시터 네트워크(20), 결합 스위칭 장치들(32)의 네트워크(30) 및 출력 스위치 장치(40)를 구비하는 디지털-아날로그 컨버터(10)를 나타낸다.

컨버터(10)는 도 1에 도시된 것과 같이 직렬 데이터 입력(16)을 자체적으로 가질 수 있는 데이터 준비 회로(data preparation circuit)(14)로부터 복수의 디지털 입력(12)을 병렬 형태로 수신한다. 본 발명의 컨버터의 하나의 가능한 용도에 있어서, 데이터 준비 회로(14)와 디지털-아날로그 컨버터(10)는 함께 액정 디스플레이를 위한 열 드라이버를 포함한다.

데이터 입력(12)은 특정 시간에 입력(12)으로부터 데이터를 받아들이기 위해 제어 라인(17)에 의해 트리거되는 래치(latch)(16)에 공급된다. 이 입력(12)은 복수의 D/A 컨버터에 데이터를 공급하는 버스를 형성해도 되고, 제어 라인(17)은 클록 신호에 접속되어도 된다. 래치는 컨버터 회로의 나머지에 적합한 출력 신호를 제공한다. 이들 출력은 이때 결합 스위칭 장치(32)의 네트워크(30)에 공급된다. 도 1에 도시된 예에 있어서, 8비트 디지털-아날로그 컨버터가 도시되어 있지만 단지 디지털 신호의 6개의 최하위 비트(least significant bit)가 스위칭 네트워크(30)에 공급된다. 2개의 최상위 비트(12a, 12b)는 전압 스케일링 회로(34)에 공급된다. 전압 스케일링 회로(34)는 디지털-아날로그 변환이 비선형으로 되도록 할 수 있고, 이러한 비선형은 예를 들면 액정 디스플레이 화소의 어드레싱에 이점을 가질 수 있다.

전압 스케일링 회로(34)는 5개의 전압 입력 V1 내지 V5을 수신하고, 한쌍의 이들 전압 레벨 Vh, Vl은 디지털 입력 신호의 2개의 최상위 비트(12a, 12b)의 디지털 레벨에 따라 스위칭 네트워크(30)에 공급된다. 각각의 스위칭 장치(32)는 스위칭 네트워크(30)의 각 출력을 전압 스케일링 회로(34)에 의해 공급된 전압 라인 Vh,Vl의 하나 또는 나머지에 결합시킨다.

도 1에 도시된 것과 같이, 각각의 스위칭 장치(32)는 스위칭 장치(32)의 출력이 2개의 스위치(33a, 33b)의 접속점에 접속된, 전압 라인 Vh, Vl사이에 결합된 한쌍의 직렬 접속 스위치(33a, 33b)를 포함한다. 2개의 스위치(33a, 33b)의 동작은 상보적이므로 그 출력은 전압 라인 Vh, Vl의 하나 또는 나머지에 접속된다. 스위칭 네트워크(30)로부터의 각 출력은 각각의 충전 스위치(36)를 통해 2진 가중 커패시터 네트워크(20)의 관련 커패시터 C, 2C,4C,8C,16C,32C의 제 1 단자에 공급된다. 각 커패시터의 제 2 단자는 접지된다. 각 커패시터의 제 1 단자는 또한 관련 출력 스위치(42)를 통해 컨버터(10)의 출력(50)에 접속된다. 출력 스위치(42)와 충전 스위치(36)는 동시에 그리고 상보형으로 작동된다. 컨버터(10)의 출력(50)은 액정 디스플레이 패널의 열 용량(column capacitance)을 나타내는 커패시터 Cc로서 도 1에 나타낸 부하에 접속된다.

컨버터(10)의 출력(50)에 제공되는 신호의 타이밍은 제어 라인(44)에 의해 지배되는 출력 스위치(42)의 동작에 의존한다. 실제로, 제어 라인은 액정 디스플레이의 행 어드레싱 회로의 타이밍 및 래치(16)의 제어 라인(17)과 동기되는 클록 신호를 나타낸다.

이하, 도 1에 도시된 회로의 동작을 설명한다. 래치로 들어온 데이터는 래치(16)를 통해 전압 스케일링 회로(34)와 결합 스위칭 장치(32)의 네트워크(30)로 공급된다. 각 디지털 데이터 라인은 2개의 상보형 스위치(33a, 33b)를 위한 스위칭 제어 신호로서 관련 스위칭 장치(32)에 공급된다. 예를 들면, 스위칭 장치(32)로의 디지털 입력이 논리 하이(high)이면, 이때 하나의 스위치, 예를 들면 33b는 닫히고 나머지는 스위치(33a)는 개방될 것이다. 그 결과, 라인 Vh상의 전압은 스위칭 장치(32)의 출력으로서 공급될 것이다. 역으로, 스위칭 장치(32)로의 입력이 로(low)이면, 스위치(32a)는 닫히고 그 결과 라인 Vl상의 전압은 스위칭 장치(32)의 출력으로서 공급될 것이다. 따라서, 각 스위칭 장치(32)는 2개의 제어 라인 Vh, Vl 중 하나 또는 나머지로부터 전압을 출력으로 전달한다. 상기한 바와 같이, 2개의 제어 라인 Vh, Vl상의 전압은 래치(16)로부터 공급된 2개의 최상위 비트에 의존한다. 하나의 예로서, V₁=0V, V₂=5V,V₃=9V,V₄=12.5V 및 V₅=15V이다. 이후 전압 스케일링 회로(34)는 라인 Vh, Vl상에 다음과 같은 가능한 조합: 0V와 5V, 5V와 9V, 9V와 12.5V, 12.5V와 15 V을 제공한다.

커패시터 충전 단계중, 충전 스위치(36)가 각각 닫히므로 스위칭 장치의 네트워크(30)로부터의 출력 전압은 각각 2진 가중 커패시터 네트워크(20)의 각 커패시터 C, 2C, 4C, 8C, 16C, 32C에 공급된다. 그러므로 커패시터는 제어 라인 전압 Vh, Vl의 하나 또는 나머지에 대응하는 전위로 충전된다. 일단 이러한 충전이 일어나면, 커패시터 네트워크(20)에 저장된 전체 전하는 디지털 입력 신호를 나타낸다. 이 때 결합 스위치(36)는 제어 라인(42)에 의해 개방되고 출력 스위치(40)는 닫힌다. 따라서, 모든 커패시터는 병렬로 접속되고 충전 재분배가 일어나서 공통 전압이 커패시터 네트워크 양단에 정의된다. 이러한 공통 전압은 커패시터의 네트워크(20)내에 저장된 전체 전하로부터 결정되므로, 디지털 입력 신호를 나타낸다.

컨버터(10)의 출력(50)에 접속된 임의의 부하(load)가 없는 경우, 커패시터 네트워크 양단의 결과 전압은 직접 디지털 입력 신호를 나타낸다. 이러한 아날로그 신호는 통상적으로 부하가 변환 정밀도에 영향을 주는 것을 방지하는 데 필요한 분리 출력 증폭기를 통해 컨버터의 출력에 공급된다.

그러나, 컨버터 회로(10)의 복잡성을 감소시키기 위해서는 출력 증폭기에 대한 필요를 없애는 것이 바람직하다. 출력 증폭기가 생략되면, 아날로그 출력 전압은 출력 로드의 용량에 의해 열화된다. 왜냐하면 추가의 전하 분배가 일어나기 때문이다. 컨버터(10)가 액정 디스플에이 패널의 열 드라이버 회로에 사용되는 경우, 출력 부하는 화소 어레이 열(column)를 포함한다. 이 경우, 부하 Cc의 용량은 정밀하게 측정될 수 없고, 처리 기술의 불완전으로 인해 어레이의 컬럼 사이에서 변화한다. 그 결과, 용량 Cc의 영향은 출력 전압의 신뢰성 있는 해석을 가능하게 하기 위해 정밀하게 결정될 수 없다. 출력 용량의 영향은 부하 용량Cc이 커질수록 더 명백해지며, 특히 2진 가중 커패시터 네트워크(20)의 커패시터에 대해 부하 용량 Cc의 상대 크기는 중요하다. 출력 용량 Cc의 영향을 감소시키는 하나의 가능한 방법은 네트워크(20)에 보다 큰 커패시터를 사용하는 것이지만, 그 결과로 컨버터 회로(10)의 비용 및 사이즈가 증가한다.

본 발명의 컨버터(10)에 있어서, 제어 라인(44)은 각각의 디지털-아날로그 변환을 위해 복수 회 펄스된다. 따라서, 상기한 것과 같이 커패시터 네트워크내의 제 1 충전 재분배후, 출력 스위치(42)는 재개방되고 충전 스위치(36)는 다시 닫힌다. 이것은 출력을 절연하는 결과를 가지므로, 출력상의 출력 전압을 유지하고, 네트워크(20)의 커패시터상에 전하를 다시 저장한다. 그 결과 한 번 더 각 커패시터가 제어 라인 Vh, Vl의 하나 또는 나머지에 충전된다. 충분한 시간이 2진 가중 커패시터 네트워크(20)에서의 커패시터의 충전 또는 방전을 위해 경과된 후, 제어 라인(44)이 다시 펄스되어, 출력 스위치(42)를 다시 닫고 충전 스위치(36)를 재개방한다. 따라서 충전 분배는 다시 네트워크(20)의 커패시터와 출력 커패시터 Cc사이에서 일어나고, 출력 용량 Cc에 이미 전하가 저장되었기 때문에, 아날로그 출력 전압의 에러가 감소된다. 이러한 동작은 선택된 횟수 반복되고 출력 전압의 에러는 출력 전압이 반복하여 정확한 레벨에 접근하기 때문에 감소된다.

각 디지털-아날로그 변환에 필요한 컨버터(10)의 사이클 수는 제어 라인(44)상의 제어 신호의 주파수를 나타낸다. 필요한 사이클 수는 입력 전압 레벨의 필요 정밀도에 따라 선택된다. 또한 필요한 사이클 수는 부하 Cc의 최대 용량의 상대치와 2진 가중 네트워크(20)의 커패시터의 값에 의존한다. 출력 전압의 필요 에러는 디지털 신호의 최하위 비트에 대응하는 전압의 절반보다 통상적으로 작다.

본 발명의 컨버터에 있어서, 스위치는 MOS 트랜지스터로서 배열되고, 각각 예를 들면 PMOS와 상보형 게이트 제어 신호를 가지며 병렬로 접속된 NMOS트랜지스터를 포함한다. 본 발명은 추가의 출력 스위치 장치를 도입함으로써 디지털-아날로그 컨버터의 기존의 디자인에 대한 변형으로서 응용될 수 있다. 이때 이것은 이전의 회로 디자인에 사용된 커패시터의 사이즈를 각 디지털-아날로그 변환을 위해 도입된 사이클 수에 의존하는 팩터에 의해 감소할 수 있다.

상기한 예에 있어서, 가중 네트워크의 선택 커패시터에 저장된 전하는 아날로그 출력 전압을 얻기 위해 네트워크의 모든 커패시터 사이에서 공유된다. 그러나, 2진 가중 커패시터 네트워크의 다른 장치에 있어서, 추가의 출력 커패시터가 제공되어, 소정 레벨로 초기 충전된다. 이후 출력 커패시터상의 전하는 아날로그 출력 전압을 얻기 위해 가중 네트워크의 단지 선택 전극과 공유하는 전하에 의해 감소된다. 출력 전압은 본 발명에 따라 동작할 수 있도록 하기 위해 컨버터의 출력에 출력 스위치 장치를 통해 다시 공급된다.

도 2는 본 발명에 따르며 직렬 전하 재분배에 따른 디지털-아날로그 컨버터(10)를 나타낸다. 직렬 입력(16)은 직렬 데이터를 입력(16)으로 반송하는 데이터 버스로부터 데이터를 수신하기 위해 제어 라인(61)에 의해 재트리거되는 래치(60)에 공급된다. 래치는 컨버터 회로의 나머지에 대해 적합한 신호 특성을 가진 출력을 제공한다. 래치 신호는 이하에서 설명되는 이유 때문에 스토어(store)(62)에 공급된다. 스토어(62)의 출력(63)은 신호(63)의 디지털 값에 따라, 2개의 가능한 출력 전압 레벨을 제공하는 결합 스위치(64)에 공급된다. 도시된 예에서, 스위치(64)의 출력은 전원 전압 Vs 또는 접지일 수 있다. 커패시터 네트워크(66)는 스위치 S2에 의해 함께 접속된 2개의 평행한 커패시터 C1, C2를 포함한다. 제 1 커패시터 C1로의 입력은 또한 스위치 S2로의 상보형 신호로 동작되는 스위치 S1에 의한 것이다. 다른 스위치 S3는 제 2 커패시터 C2를 접지 전위로 접속하여 그 커패시터의 방전을 가능하게 한다. 스위칭 네트워크(66)의 출력은 컨버터(10)의 출력(50)에 출력 스위치(68)를 통해 공급된다. 또한, 출력은 용량성 부하 Cc에 접속되는 것으로 가정한다. 스위치 S1, S2, S3, 69의 동작 타이밍은 반복 제어 라인(67)을 사용하여, 특정 디지털-아날로그 변환을 위한 직렬 데이터를 반복하도록 스토어(62)에 지시할 수 있는 제어 유닛(70)의 제어하에 있다.

이하, 도 2에 도시된 회로의 동작에 대해 설명한다. 입력 데이터는 D/A컨버터에 래치되어 있고, 통상의 방법으로, 스토어(62)에 저장되어 있지만, 데이터는 디지털-아날로그 변환 회로의 나머지로 보내질 수 있다. 변환은 데이터가 직렬로 수신되는 동안 이루어지거나, 완전한 디지털 워드의 수신 후 이루어질 수 있다.

전술된 와 같이, 결합 스위치(64)의 출력은 디지털 입력 신호(63)의 레벨에 따른 2개의 가능한 전압 레벨을 가진다. 충전 중 스위치 S1는 닫히고 스위치 S2는 개방되며, 그 결과로 커패시터 C1는 2개의 전압 레벨, Vs 또는 접지중 하나로 충전(또는 방전)된다. 후속의 전하 공유 모드에 있어서 커패시터 C1에 저장된 전하는 스위치 S2를 닫고 스위치 S1를 개방함으로써 커패시터 C1와 C2사이에서 공유된다.

이어서, 스위치 S1은 재닫히고 스위치 S2는 직렬 데이터 입력의 다음 비트의 허용을 위해 재개방된다. 커패시터 C1는 이후 다시 입력 신호에 따라 충전 또는 방전되고, 다시 한 번 충전 공유가 커패시터 C1과 C2사이에서 일어난다. 이러한 과정은 모든 직렬 데이터 비트에 대해 반복되고, 공지의 방식으로 최종 공유 동작후의 결과 전하는 직렬 디지털 입력 신호를 나타내는 아날로그를 제공한다. 본 발명에 따른, 이러한 아날로그 출력 전압은 이후 출력 스위치(68)에 의해 컨버터의 출력(50)으로 스위칭되고, 이것은 커패시터 C1, C2와 출력 커패시터 Cc사이의 전하 공유에 기인한다. 도 1의 회로에 대한 것과 같은 방식으로, 출력 스위치(68)는 이후 개방되어 출력을 분리시키고, 이 과정은 반복된다. 이것은 스위치 S3를 닫음으로써 방전되는 커패시터 C2를 필요로 하고 스토어(62)는 직렬 데이터 입력을 재전송하기 위해 반복 제어 라인(67)을 사용하여 컨트롤(70)에 의해 명령을 받는다. 또한, 여러 번 반복되는 이러한 과정은 아날로그 출력 전압 신호상의 에러를 나타내고 또한 커패시터 네트워크(66)의 출력 용량 Cc과 커패시터 C1, C2의 상대치에 의존하여 선택된다.

상기와 관련된 데이터 스토어들과 래치들에 대한 가능한 회로 구성들은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명할 것이므로, 상세히 기술하지 않는다. 통상적으로, 래치는 이중 안정 스위칭 장치(예를 들면 플립-플롭)를 포함한다. 전하 공유가 일어나는 커패시터 네트워크는 또한 도면에 도시된 것 이외의 특정 구성을 가져도 된다.

본 발명은 아날로그 출력이 컨버터의 출력 커패시터에 유지되는 다른 디지털-아날로그 컨버터 장치에 동일하게 응용할 수 있다. 예를 들면, 본 발명이 응용되는 하나의 공지의 D/A 컨버터는 현재의 소스의 2진 가중 네트워크를 포함하고, 각각은 관련 스위치를 통해 공유된 스토리지 커패시터에 결합된다. 디지털 입력 신호의 각 비트는 스위치중 하나와 관련이 있고, 디지털-아날로그 변환은 고정 지속 시간동안 선택 스위치를 닫는 것을 포함하므로 현재의 소스는 공지의 전하량에 기여하거나 스토리지 커패시터로부터 격리된다. 커패시터에 저장된 결과 전하는 이후 디지털 입력을 나타낸다.

따라서 본 발명은 공지된 디지털/아날로그 변환기에 광범위하게 응용할 수 있으며, 본 발명은 기존의 장치에도 적용될 수 있음은 당업자에게 자명하다.

도 3에는 본 발명의 디지털/아날로그 변환기를 가지고 있는 열 어드레싱 회로를 사용하여 어드레싱될 수 있는 액정 표시 장치가 도시되어 있다. 상기 액정 표시 장치는 표시 영역(82)을 정의하는 액정 화소(80)의 행렬 어레이를 가지고 있는 디스플레이 패널을 구비하고 있다. 상기 화소(80)는 TN 액정 물질이 개재된 2개의 이격된 유리 기판의 대향면상에 각각 마련된 이격된 전극을 포함하는 용량성 표시 소자를 포함하고 있다.

상기 어레이의 상기 화소(80)는 여러 세트의 행 및 열 어드레스 라인(84, 86)을 통해 어드레싱되며, 각각의 화소는 행 및 열 라인의 각각의 교차 지점에 인접하여 위치되어 있다. 각각의 화소 행은 각각의 행 라인(84)에 접속되어 있고, 동일한 열의 모든 화소가 각각의 열 라인(86)에 접속되어 있다.

상기 어레이는 행 구동기 회로(90)를 포함하고 있는 주변의 구동 수단에 의해 구동되며, 상기 행 구동기 회로(90)는 화소 행을 주사하고 각각의 행 라인에 선택(게이팅) 펄스를 차례로 제공한다. 상기 행 구동기 회로(90)는 타이밍 및 제어 회로(94)로부터 버스(92)를 따라 제공된 타이밍 신호에 의해 제어되며, 상기 타이밍 및 제어 회로(94)에는 비디오 신호 처리 회로(96)로부터의 디지털 비디오 신호가 공급된다.

상기 주변 회로는 또한 열 구동 회로(98)를 포함하고 있으며, 이 열 구동 회로에는 버스(100)를 따라 상기 회로(94)에 의해 비디오 정보 신호가 공급된다. 상기 열 구동 회로는 표시 픽셀의 각각의 행에 대해 병렬로 상기 세트의 열 라인에 아날로그 신호를 인가하도록 동작한다. 상기 열 구동 회로(98)는 이전에 설명한 디지털/아날로그 변환기를 각각의 열에 대해 구비할 수도 있다. 상기 데이터는 상기 버스(100)를 따라 직렬 형태로 공급되며, 각각의 D/A 변환기의 래치(16 또는 60)는 상기 버스(100)로부터 정확한 신호를 저장하도록 동작한다. 각각의 열의 데이터 신호가 일단 상기 D/A 변환기의 래치에 저장되면, 상기 D/A 변환의 스위칭 동작이 동시에 수행된다.

상기 열 구동 회로는 아날로그 멀티플렉서를 추가로 구비할 수 있으며, 이에 따라 상기 버스(100)로부터의 직렬 디지털 데이터는 본 발명의 줄어든 개수의 D/A 변환기에 의해 아날로그 형태로 변환된다. 상기 멀티플렉서는 상기 아날로그 신호를 저장한 다음, 상기 열 라인에 적절한 아날로그 신호를 인가하기 위해 제어된다. 이 배열은 통상적으로 상기 D/A 변환기의 아날로그 출력을 상기 멀티플렉서 회로에 전송하기 위해 버퍼 증폭기를 필요로 하지만, 본 발명의 D/A 변환기를 사용하면 그와 같은 버퍼 증폭기는 필요 없게 된다.

상기 데이터 버스(100)는 적, 녹, 청 비디오 데이터를 전송하는 3 개의 직렬 데이터 스트림들을 포함할 수도 있으며, 이 경우에는 상기 3 개의 데이터 스트림으로부터의 데이터가 3 개의 D/A 변환기들의 그룹으로 동시에 래치될 수 있다. 컬러 액정 표시 장치의 어드레싱 기술은 당업자에게 잘 알려져 있으며, 따라서 상세히 설명하지 않는다.

Claims (8)

1. 디지털에서 아날로그로의 변환으로 인해 발생하는 아날로그 출력 전압을 저장하는 적어도 하나의 커패시터를 포함하는 디지털-아날로그 컨버터에 있어서,

   상기 적어도 하나의 커패시터를 상기 컨버터의 출력에 결합시키는 출력 스위칭 장치와, 각각의 디지털-아날로그 변환에 대해 복수 회 상기 출력 스위칭 장치를 동작시키기 위해 제공되는 수단을 더 포함하고, 이에 의해 상기 아날로그 출력 전압이 각각의 디지털-아날로그 변환에 대해 복수 회 상기 컨버터의 출력으로 스위칭되는, 디지털-아날로그 컨버터.
2. 제 1 항에 있어서, 커패시터 네트워크, 디지털 입력 신호를 나타내는 상기 커패시터 네트워크 내에 저장된 전하들, 상기 커패시터 네트워크 양단의 출력 전압을 생성하기 위해 상기 커패시터들에 저장된 전하들의 분배로 인해 발생하는 상기 컨버터의 아날로그 출력 전압을 포함하는, 디지털-아날로그 컨버터.
3. 제 2 항에 있어서, 상기 디지털 입력은 복수의 병렬 입력 비트들을 포함하고, 상기 커패시터 네트워크는 2진 가중 커패시터 네트워크(binary weighted capacitor network)를 포함하고, 입력 비트들은 상기 커패시터 네트워크의 관련 커패시터의 한 단자로 관련 결합 스위치를 통해 공급되고, 상기 커패시터들의 다른 단자들은 공통 라인에 함께 접속되고, 상기 입력 비트의 레벨은 상기 관련 커패시터 양단의 전압과 이에 의해 상기 관련 커패시터에 저장되는 전하를 결정하는, 디지털-아날로그 컨버터.
4. 제 3 항에 있어서, 상기 결합 스위치는 상보형 명령 신호들을 사용하여 작동되는 한쌍의 스위치들을 포함하고, 하나의 스위치는 상기 출력을 제 1 전압 라인에 결합시키고 다른 스위치는 상기 출력을 제 2 전압 라인에 결합시키는, 디지털-아날로그 컨버터.
5. 제 4 항에 있어서, 입력 비트들 중 적어도 하나는 상기 제 1 및 제 2 전압 라인들 상의 상기 전압들을 결정하는 전압 스케일링 회로에 공급되고, 상기 입력 비트들의 나머지는 상기 커패시터 네트워크에 공급되는, 디지털-아날로그 컨버터.
6. 제 2 항에 있어서, 상기 디지털 입력은 복수의 직렬 입력 비트들을 포함하고, 상기 커패시터 네트워크는 상기 커패시터들 중 하나가 상기 들어오는 입력 비트의 상기 레벨에 따라 충전 또는 방전되도록 하는 제 1 스위칭 수단과 2개의 커패시터들 상에 저장된 전하들이 공유(shared)되도록 하는 제 2 스위칭 수단과 함께 2개의 등가 커패시터(equal-valued capacitor)들을 포함하는 디지털-아날로그 컨버터.
7. 행(row) 드라이버 회로와 열(column) 어드레싱 회로에 의해 어드레싱되는 액정 화소들의 어레이를 포함하는 액정 디스플레이로서, 상기 열 어드레싱 회로는 제 1 항 내지 제 6 항 중의 어느 한 항에 청구된 것과 같은 복수의 디지털-아날로그 컨버터들을 포함하는, 액정 디스플레이.
8. 디지털-아날로그 컨버터를 작동하는 방법으로서, 상기 컨버터는 디지털에서 아날로그로의 변환으로 인해 발생하는 아날로그 출력 전압을 저장하는 적어도 하나의 커패시터와 상기 적어도 하나의 커패시터를 상기 컨버터의 출력에 결합시키는 출력 스위칭 장치를 포함하며, 상기 방법은:

   (i) 상기 디지털 입력 신호에 따라 상기 적어도 하나의 커패시터 양단의 아날로그 전압을 발생시키고 상기 출력 스위칭 장치를 사용하여 상기 아날로그 전압을 상기 컨버터의 상기 출력으로 스위칭하는 단계와,

   (ii) 상기 출력 스위칭 장치를 사용하여 상기 적어도 하나의 커패시터로부터 상기 컨버터의 상기 출력을 절연하는 단계와,

   (iii) 각각의 디지털-아날로그 신호 변환에 대해 상기 단계 (i) 및 (ii) 단계를 적어도 한 번 반복하는 단계를 포함하는, 디지털-아날로그 컨버터 작동 방법.

Images