JPH0713126A - 液晶表示駆動回路 - Google Patents

Abstract

(57)【要約】 【構成】 ビデオ信号伝送路上の信号は第１キャパシタ
３４でサンプリングされ、そのデータ信号は、第１キャ
パシタ３４から第２キャパシタ３７へ転送され、この第
２キャパシタ３７から反転アンプ３６を通して液晶セル
に向けて出力される。また、各液晶セルへのデータ信号
源としてそれぞれ異なる色のビデオ信号をサンプリング
する２個のＳ／Ｈ回路３２ｎ＋１が割当られ、各液晶セ
ルに対して切替えることにより色配列の制御を行うよう
になっている。 【効果】 ５ＶＣＭＯＳプロセスの採用が可能になり、
またビデオ信号伝送路への色切替えスイッチは不要とな
って、その抵抗分や寄生容量が原因の周波数特性の劣化
を回避することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示駆動回路に関す
るもので、車用ナビゲーションシステム、ハンディゲー
ム機の表示装置用に使用されるものである。

【０００２】

【従来の技術】図６は従来の基本的な液晶表示装置の概
略構成を示すものであり、図７はそのデータドライバＩ
Ｃの内部構成を示すものである。

【０００３】まず、図６において、９はデータドライバ
ＩＣ、１０はゲートドライバＩＣ、１１はコントロール
回路であり、コントロール回路１１のタイミング制御の
下でデータドライバＩＣ９及びゲートドライバＩＣ１０
によりビデオ信号値をサンプリングし、そのサンプル値
を出力することによって液晶セルキャパシタ１２及びト
ランジスタスイッチ１３からなる液晶の各画素を駆動す
るものである。

【０００４】コントロール回路１１にはビデオ信号にお
ける１水平期間内の各画素に対応する点の値をサンプリ
ングし各画素へ出力するための制御信号が与えられ、コ
ントロール回路１１は、この制御信号を元にドライバＩ
Ｃ９，１０に内蔵されるスイッチをｏｎ／ｏｆｆ制御す
る信号を発生する。

【０００５】データドライバＩＣ９は、図７に示すよう
に、シフトレジスタ７１とレベルシフタ７２と１ライン
分の画素列に対応するサンプリング／ホールド（以下、
Ｓ／Ｈという。）回路７３ｎとを備えている。

【０００６】シフトレジスタ７１及びレベルシフタ７２
はサンプリング信号ｑn を各Ｓ／Ｈ回路２ｎに順次出力
するもので、シフトレジスタ７１には上記コントロール
回路１１から一定周期のシフトデータ信号（リセット信
号）ＤとクロックＣＫとが入力されている。シフトレジ
スタ７１は、その先頭の桁にシフトデータ信号Ｄが１水
平期間毎にセットされ、これをクロックＣＫにより１桁
ずつシフトさせるようになっている。出力ｑn'は各桁に
対応し、シフトデータ信号Ｄがいずれかの出力ｑn'に現
れる。シフトレジスタ７１の出力ｑn'はレベルシフタ７
２に供給され、このレベルシフタ７２により液晶セルを
駆動するに十分な振幅へ引上げられ、各Ｓ／Ｈ回路７３
ｎ向けのサンプリング信号ｑn を順次出力する。

【０００７】Ｓ／Ｈ回路７３ｎは、画素列のなす３原色
配列に則って、それぞれ、青色のビデオ信号ＶB の伝送
線、緑色のビデオ信号ＶG の伝送線、赤色のビデオ信号
ＶRの伝送線に接続されているものであり、３色のビデ
オ信号伝送線のいずれに接続され、かつサンプリングタ
イミングが異なるだけで、構成はいずれも同一である。
そのため、ここでは代表としてＳ／Ｈ回路７３１の構成
について説明する。

【０００８】このＳ／Ｈ回路２１は青色ビデオ信号伝送
線に接続されているもので、サンプリングタイミング制
御用のアナログスイッチ７４とホールドキャパシタ７５
とバッファアンプ７６とを備えている。

【０００９】キャパシタ７５はアナログスイッチ７４の
信号転送路を介して青色ビデオ信号伝送線に接続されて
いる。レベルシフタ７２からのサンプリング信号ｑ1 は
アナログスイッチ７４の制御端子に与えられるようにな
っており、アナログスイッチ７４はこのサンプリング信
号ｑ1 によって各水平期間において１回だけｏｎとな
り、色信号伝送線のビデオ信号値ｖ1 ，ｖ2 ，…がホー
ルドキャパシタ７５にサンプリングされることとなる。
他のＳ／Ｈ回路７３２，７３３，…，７３ｎにおいても
アナログスイッチ７４が順次ｏｎとなって、各色信号伝
送線のビデオ信号がホールドキャパシタ７５によりサン
プリングされる。例えば、Ｓ／Ｈ回路７３２においては
Ｓ／Ｈ回路７３１に次ぐタイミングにおいて赤色信号伝
送線上のビデオ信号ＶR 上の値ｖ1'，ｖ2'，…がサンプ
リングされ、Ｓ／Ｈ回路７３３においては緑色信号伝送
線上のビデオ信号ＶG 上の値ｖ1"，ｖ2"，…がサンプリ
ングされることとなる。

【００１０】アンプ７６は、その非反転端子にキャパシ
タ７５のホールド値Ｖc が入力されており、反転端子と
出力端子とは短絡されて負帰還回路を形成しており、キ
ャパシタ７５のホールド値Ｖc はこのアンプ７６を通し
てＱ1 として出力される。このアンプ７６は、ブランキ
ング期間における出力許可信号ＯＥのアクティブ状態の
ときにのみ出力Ｑ1 を発生するようになっており、それ
以外のサンプリング動作期間内ではＨｉ−Ｚ状態とな
る。

【００１１】ゲートドライバ回路１０は１水平ブランキ
ング期間毎に上記出力許可信号ＯＥと共にゲートドライ
ブ信号ｇm を出力するようになっており、その時のゲー
トドライブ信号ｇm に対応する水平ラインのトランジス
タ１３のゲートが駆動され、Ｓ／Ｈ回路７３ｎから出力
Ｑn によってセルキャパシタ１２が充電され、アンプ７
６がＨｉ−Ｚ状態となった後は出力がダイナミック動作
されるようになっている。

【００１２】このようにアンプ７６のＨｉ−Ｚ状態によ
って、キャパシタ７５でのサンプリング動作がセルマト
リックス側の動作とは独立して行われ、セルマトリック
ス側からの影響を受けることなしにキャパシタ７５のサ
ンプリング動作が確実に行われることとなる。

【００１３】このような構成の液晶表示駆動回路が一つ
の一般的に採用されているものであるが、この種の液晶
表示駆動回路では、アンプ７６のＨｉ−Ｚ状態によっ
て、出力Ｑn が外部からのノイズに対して変化し易い、
液晶パネルの欠陥によるリークに弱い等の問題があり、
液晶パネルの大型化に伴い画質の劣化が心配されるもの
であった。

【００１４】そこで、近年では画質の劣化要因を無くそ
うと種々の試みがなされている。

【００１５】図９は、そのような課題に挑んだ一つの結
果となるデータドライバＩＣの構成を示すものである。

【００１６】この図において、９１はシフトレジスタ、
９２はレベルシフタであり、これらは上記シフトレジス
タ７１及びレベルシフタ７２と同様の機能を有するもの
であるが、ここでは１水平期間毎にシフトレジスタ９１
へ入力されるデータ信号Ｄが反転され、これにより次述
するＳ／Ｈ回路本体部９４Ａ，９４Ｂのモードを切替え
る。

【００１７】９３ｎはＳ／Ｈ回路であり、各Ｓ／Ｈ回路
９３ｎは２つのＳ／Ｈ回路本体部９４Ａ，９４Ｂとアン
プ９５とを有し、Ｓ／Ｈ回路本体部９４Ａ，９４Ｂの一
方がサンプリングモードであるとき、他方が出力モード
となるように切替え使用される。

【００１８】すなわち、Ｓ／Ｈ回路本体部９４Ａはサン
プリングタイミング制御用のアナログスイッチ９６Ａと
ホールドキャパシタ９７Ａと出力タイミング制御用のア
ナログスイッチ９８Ａとを備えている。キャパシタ９７
Ａはスイッチ９６Ａを介して青色のビデオ信号ＶB の伝
送線に接続されており、スイッチ９６Ａがｏｎのとき青
色のビデオ信号ＶB のレベルをサンプリングする。スイ
ッチ９８Ａは例えばスイッチ９６Ａがｏｎのときｏｆｆ
となるように制御される。

【００１９】Ｓ／Ｈ回路本体部９４Ｂはサンプリングタ
イミング制御用のアナログスイッチ９６Ｂとホールドキ
ャパシタ９７Ｂと出力タイミング制御用のアナログスイ
ッチ９８Ｂとを備えている。キャパシタ９７Ｂはスイッ
チ９６Ｂを介して青色のビデオ信号伝送線に接続されて
おり、スイッチ９６Ｂがｏｎのとき青色のビデオ信号Ｖ
B のレベルをサンプリングする。スイッチ９８Ｂは例え
ばスイッチ９６Ｂがｏｎのときｏｆｆとなるように制御
される。

【００２０】レベルシフタ９２の出力ｑn はスイッチ９
６Ａに反転入力されると共に、スイッチ９６Ｂに非反転
入力されており、これによりスイッチ９６Ａ，９６Ｂは
相反的にｏｎ／ｏｆｆ制御されるようになっている。前
述したようにシフトレジスタ９１へのデータ信号Ｄは１
水平期間毎に反転されるためレベルシフタ９２の出力ｑ
n は１水平期間毎に反転することとなり、スイッチ９６
Ａ，９６Ｂは一方がｏｎのとき他方がｏｆｆになる。

【００２１】スイッチ９８Ａはスイッチ９６Ａとは相補
的にｏｎ／ｏｆｆ制御されるもので、例えばレベルシフ
タ９２の出力ｑn の非反転状態によってｏｎ／ｏｆｆ制
御される。スイッチ９８Ｂはスイッチ９６Ｂとは相補的
ｏｎ／ｏｆｆ制御されるもので、例えばレベルシフタ９
２の出力ｑn の反転状態によってｏｎ／ｏｆｆ制御され
るものである。

【００２２】よって、スイッチ９６Ａがｏｎのときには
スイッチ９６Ｂはｏｆｆとなり、キャパシタ９７Ａのみ
に青色のビデオ信号ＶB のレベルがサンプリングされ
る。この際、スイッチ９８Ａはｏｆｆ、スイッチ９８Ｂ
はｏｎとなり、キャパシタ９７Ｂのサンプリングレベル
のみアンプ９５を介してＱn として出力されるようにな
る。

【００２３】逆にスイッチ９６Ｂがｏｎのときにはスイ
ッチ９６Ａはｏｆｆとなり、キャパシタ９７Ｂのみに青
色のビデオ信号ＶB のレベルがサンプリングされる。こ
の際、スイッチ９８Ｂはｏｆｆ、スイッチ９８Ａはｏｎ
となり、キャパシタ９７Ａのサンプリングレベルのみア
ンプ９５を介してＱn として出力されることとなる。

【００２４】このように、Ｓ／Ｈ回路にてキャパシタを
２個並列に配置し、一方がＱn を出力している最中に他
方でサンプリングを行うことにより、液晶パネル側とサ
ンプリング動作との独立動作状態を達成し、アンプ９５
のＨｉ−Ｚ状態を無くしているものである。

【００２５】また、画質を決める重要な要素の一つであ
る解像度を上げることの工夫としてＲＧＢ３原色の配列
が三角形をなすように各色のビデオ信号ＶR ，ＶG ，Ｖ
B のサンプリングを制御するようにしたものが開発され
ている。これは一般にデルタ配列と呼ばれる。

【００２６】図１０は３原色配列がそのデルタ配列とさ
れた液晶表示装置の構成を示すものであり、図１１はそ
のデータドライバＩＣの内部構成を示すものである。

【００２７】これらの図において、１０１はデータドラ
イバＩＣ、１０２はゲートドライバ、１０３は液晶セル
であり、図示するところから明らかなように、液晶セル
１０３による表示色は例えば破線で示すように三角形と
なるようにＱn の供給が制御されるものである。

【００２８】１０４はそのデルタ配列の制御を行う色切
替えスイッチであり、３本の色信号伝送線はこの色切替
えスイッチ１０４の出力を伝送するようになっており、
各伝送線上のビデオ信号Ｖ1 ，Ｖ2 ，Ｖ3 の色が１水平
期間毎にこの色切替えスイッチ１０４により切替えられ
る。

【００２９】データドライバＩＣ１０１はシフトレジス
タ１１１とレベルシフタ１１７とＳ／Ｈ回路１１３ｎと
を備えている。

【００３０】シフトレジスタ１１１はデータ信号ＳＴＨ
が１水平期間毎に与えられ、これをクロックＣＫにより
１桁ずつシフトするもので、これにより出力ｑn'に順次
そのデータ信号ＳＴＨに相当する信号が現れる。シフト
レジスタ１１１の出力ｑn'はレベルシフタ１１７により
液晶セルを駆動するに十分な振幅へ引上げられる。

【００３１】Ｓ／Ｈ回路１１３ｎは、ｋを０以上の整数
としたとき、（３＋３ｋ）番目のものがビデオ信号Ｖ1
の伝送線に接続され、（２＋３ｋ）番目のものがビデオ
信号Ｖ2 の伝送線に接続され、（１＋３ｋ）番目のもの
がビデオ信号Ｖ3 の伝送線に接続されているのが異なる
だけで、その他の構成はどれも同じである。Ｓ／Ｈ回路
１１３ｎはアナログスイッチ１１４とホールドキャパシ
タ１１５とアンプ１１６とから構成されており、キャパ
シタ１１５はスイッチ１１４を介して、対応するビデオ
信号伝送線に接続されており、レベルシフタ１１７の出
力信号ｑn はスイッチ１１４への制御信号とされてお
り、図６に示すＳ／Ｈ回路７３ｎと同様に動作して出力
Ｑn を発生するようになっている。

【００３２】このように、３原色ビデオ信号ＶR ，ＶG
，ＶB と３色分のビデオ信号伝送線との間に色切替え
スイッチ１０４を介在させ、この色切替えスイッチ１０
４により各ビデオ信号伝送線への色を切替えることによ
り、３原色のデルタ配列を実現し、もって解像度の向上
を達成しているものである。

【００３３】

【発明が解決しようとする課題】しかしながら、上記従
来の液晶表示駆動回路は画質を向上させるために各種の
工夫がなされてはいるものの問題が残されている。

【００３４】まず、５ＶＣＭＯＳプロセスを採用できる
と低コストになるのであるが、データ信号Ｑn を出力す
る最終出力段のアンプの動作範囲が５ＶＣＭＯＳプロセ
スでは液晶表示に必要な条件に満たないため、Ｓ／Ｈ回
路では敢えて耐圧の高いプロセスを使用している。すな
わち、液晶では、その劣化を防ぐために通常動作では液
晶の両端に正負の交番電界をかける。図６（ｂ）を参照
すると、５ＶＣＭＯＳプロセスを使った場合、液晶セル
の一端の共通電極Ｃｏｍに印加する電界の極性を１ドラ
イブ期間毎に切替えることとなる。５ＶＣＭＯＳの場
合、ある期間では１Ｖを印加し、次の期間では９Ｖを印
加する、というようにＱn に対する電位を切替え、これ
により相対的に極性を切替えることとなる。しかし、５
ＶＣＭＯＳプロセスでアンプを作ってもそのような動作
範囲は得られず、高耐圧プロセスを採用するしかない。

【００３５】また特に、図１１に示す液晶表示駆動回路
にあっては、色切替えスイッチ１０４としてｎ個のＳ／
Ｈ回路を動作させるのに充分な駆動能力をもつものを必
要とするため、この色切替えスイッチの抵抗分及び寄生
容量が大きくなり、そのＣＲによってデータドライバの
周波数特性が制限を受けるという問題が発生し、解像度
向上効果が、期待されるほどには得られないものであっ
た。

【００３６】

【課題を解決するための手段】本発明の液晶表示駆動回
路は、ｍ本の水平ライン各々にｎ個の液晶セルが配置さ
れてなる液晶セルマトリックスを駆動するものにおい
て、１垂直走査期間内に上記ｍ本の水平ライン各々に対
してゲートドライブ信号を順次出力するゲートドライブ
信号発生回路と、１水平走査期間内に上記ｎ個の液晶セ
ル各々に対してサンプリング信号を順次出力するサンプ
リング信号発生回路と、３原色の各色のビデオ信号を伝
送する３本のビデオ信号伝送路と、上記ｎ個の液晶セル
各々に対設され、それぞれ上記サンプリング信号に応答
して上記３本のビデオ信号伝送路のいずれか１本に流れ
るビデオ信号をサンプリングするｎ個のサンプリングホ
ールド回路と、このｎ個のサンプリングホールド回路か
らのデータ信号を上記ｎ個の液晶セルに向けて出力する
データ信号出力回路とを備え、上記ｎ個のサンプリング
ホールド回路各々は、第１キャパシタと、この第１キャ
パシタのデータ信号の転送を受ける第２キャパシタと、
上記ビデオ信号伝送路と第１キャパシタとの間の信号路
を開閉する第１スイッチと、上記第１キャパシタと上記
第２キャパシタとの間の信号路を開閉する第２スイッチ
と、上記第２キャパシタの両電極間を開閉する第３スイ
ッチと、非反転入力端に基準電位が印加され、かつ反転
入力端と出力端との間に上記第２キャパシタの電位が印
加され、第２キャパシタの電位を上記基準電位を境に反
転出力する反転アンプとから構成されていることを特徴
とする。

【００３７】また、本発明の液晶表示駆動回路は、ｍ本
の水平ライン各々にｎ個の液晶セルが配置されてなる液
晶セルマトリックスを駆動するものにおいて、１垂直走
査期間内に上記ｍ本の水平ライン各々に対してゲートド
ライブ信号を順次出力するゲートドライブ信号発生回路
と、１水平走査期間内に上記ｎ個の液晶セル各々に対し
てサンプリング信号を順次出力するサンプリング信号発
生回路と、３原色中の第１色のビデオ信号を伝送する第
１ビデオ信号伝送路と、上記３原色中の第２色のビデオ
信号を伝送する第２ビデオ信号伝送路と、上記３原色中
の第３色のビデオ信号を伝送する第３ビデオ信号伝送路
と、上記サンプリング信号に応答して上記第１ビデオ信
号伝送路上のビデオ信号をサンプリングする（ｎ＋１）
／３個の第１サンプリングホールド回路と、該（ｎ＋
１）／３個の第１サンプリングホールド回路各々に１個
隣接され、かつ上記サンプリング信号に応答して上記第
２ビデオ信号伝送路上のビデオ信号をサンプリングする
（ｎ＋１）／３個の第２サンプリングホールド回路と、
該（ｎ＋１）／３個の第２サンプリングホールド回路各
々に１個隣接され、かつ上記サンプリング信号に応答し
て上記第３ビデオ信号伝送路上のビデオ信号をサンプリ
ングする（ｎ＋１）／３個の第３サンプリングホールド
回路と、上記ｎ個の液晶セル中の３ｋ＋１番目の各液晶
セルに対設され、上記第１、第２のサンプリングホール
ド回路の出力信号を１垂直期間毎に切替え出力する第１
のデータ信号出力回路と、上記ｎ個の液晶セル中の３ｋ
＋２番目の各液晶セルに対設され、上記第２、第３のサ
ンプリングホールド回路の出力信号を１垂直期間毎に切
替え出力する第２のデータ信号出力回路と、上記ｎ個の
液晶セル中の３ｋ＋３番目の各液晶セルに対設され、上
記第３、第１のサンプリングホールド回路の出力信号を
１垂直期間毎に切替え出力する第３のデータ信号出力回
路とを備えていることを特徴とする。

【００３８】この場合もサンプリングホールド回路は、
第１キャパシタと、該第１キャパシタのデータ信号の転
送を受ける第２キャパシタと、上記ビデオ信号伝送路と
該第１キャパシタとの間の信号路を開閉する第１スイッ
チと、上記第１キャパシタと上記第２キャパシタとの間
の信号路を開閉する第２スイッチと、上記第２キャパシ
タの両電極間を開閉する第３スイッチと、非反転入力端
に基準電位が印加され、かつ反転入力端と出力端との間
に上記第２キャパシタの電位が印加され、該第２キャパ
シタの電位を上記基準電位を境に反転出力する反転アン
プとから構成されていることを特徴とする。

【００３９】

【作用】本発明に係るデータ信号の出力方式によれば、
第２ビデオ信号伝送路上の信号は第１キャパシタでサン
プリングされ、そのデータ信号は、第１キャパシタから
第２キャパシタへ転送され、この第２キャパシタから反
転アンプを通して液晶セルに向けて出力されるので、５
ＶＣＭＯＳプロセスにより液晶表示に必要な条件を満た
すことができる。

【００４０】また、本発明に係る色切替え方式によれ
ば、各液晶セルへのデータ信号源としてそれぞれ異なる
色のビデオ信号をサンプリングする２個のサンプリング
ホールド回路を設定し、各液晶セルに対して切替えるこ
とにより色配列の制御を行うようになっているので、ビ
デオ信号伝送路への色切替えスイッチは不要になり、そ
の抵抗分や寄生容量が原因の周波数特性の劣化を回避す
ることができることとなる。

【００４１】

【実施例】以下に本発明の実施例について図面を参照し
つつ説明する。

【００４２】図１は本発明の一実施例に係るデータドラ
イバＩＣの回路構成を示すものであり、図２はそのデー
タドライバＩＣを含む液晶表示駆動回路の回路構成を示
すものである。

【００４３】まず、図２において、９はデータドライバ
ＩＣ、１０はゲートドライバＩＣ、１１はコントロール
回路であり、コントロール回路１１のタイミング制御の
下でデータドライバＩＣ９及びゲートドライバＩＣ１０
によりビデオ信号値をサンプリングし、そのサンプル値
を出力することによって液晶セルキャパシタ１２及びト
ランジスタスイッチ１３からなる液晶の各画素を駆動す
るものである。

【００４４】コントロール回路１１にはビデオ信号にお
ける１水平期間内の各画素に対応する点の値をサンプリ
ングし各画素へ出力するための制御信号が与えられ、コ
ントロール回路１１は、この制御信号を元にドライバＩ
Ｃ９，１０に内蔵されるスイッチをｏｎ／ｏｆｆ制御す
る信号を発生する。

【００４５】データドライバＩＣ９は、図１に示すよう
に、ＵＰ／ＤＯＷＮカウンタ１と、１ライン分の画素列
に対応するサンプリング／ホールド（以下、Ｓ／Ｈとい
う。）回路２ｎとを備えている。

【００４６】カウンタ１はサンプリング信号ｑn を各Ｓ
／Ｈ回路２ｎに順次出力するもので、このカウンタ１に
は上記コントロール回路１１から一定周期の初期値デー
タ信号（リセット信号）ＤとクロックＣＫとが入力され
ている。カウンタ１は、カウンタデータ信号Ｄが１水平
期間毎に入力されることでリセットされ、その１水平期
間内にクロックＣＫをカウントすることにより、各Ｓ／
Ｈ回路２ｎ向けのサンプリング信号ｑn を順次出力す
る。

【００４７】Ｓ／Ｈ回路２ｎは、画素列のなす３原色配
列に則って、それぞれ、青色信号ＶB の伝送線、緑色信
号ＶG の伝送線、赤色信号ＶR の伝送線に接続されてい
るものであり、３色のビデオ信号伝送線のいずれに接続
され、かつサンプリングタイミングが異なるだけで、構
成はいずれも同一である。そのため、ここでは代表とし
てＳ／Ｈ回路２１の構成について説明する。

【００４８】このＳ／Ｈ回路２１は青色信号伝送線に接
続されているもので、サンプリングタイミング制御用の
アナログスイッチ３とホールドキャパシタ４とサンプル
値転送制御用のアナログスイッチ５とバッファアンプ６
とサンプル値出力用のホールドキャパシタ７と初期化制
御用のアナログスイッチ８とを備えている。

【００４９】キャパシタ４はこのアナログスイッチ３の
信号転送路を介して青色信号伝送線に接続されている。
カウンタ１からのサンプリング信号ｑn は、このアナロ
グスイッチ３の制御端子に与えられるようになってお
り、アナログスイッチ３はこのサンプリング信号ｑn に
よって各水平期間において１回だけｏｎとなり、色信号
伝送線のビデオ信号値ｖ1 ，ｖ2 ，…がホールドキャパ
シタ４にサンプリングされることとなる。他のＳ／Ｈ回
路２２，２３，…においてもアナログスイッチ３が順次
ｏｎとなって、各色信号伝送線のビデオ信号がホールド
キャパシタ４によりサンプリングされる。例えば、Ｓ／
Ｈ回路２２においてはＳ／Ｈ回路２１に次ぐタイミング
において赤色信号伝送線上のビデオ信号ＶR 上の値ｖ1
'，ｖ2'，…がサンプリングされ、Ｓ／Ｈ回路２３にお
いては緑色信号伝送線上のビデオ信号ＶG 上の値ｖ1"，
ｖ2"，…がサンプリングされることとなる。

【００５０】アナログスイッチ５はキャパシタ４，７間
に介在し、図３（ｄ）に示すようにコントロール回路１
１からの制御信号（図示略）により水平ブランキング期
間においてｏｎとなり、キャパシタ４のサンプル値Ｖc
がキャパシタ７に転送され、これによりアンプ６を通し
てそのホールド値がＱ1 として出力されるようになる。
この転送タイミングは全てのＳ／Ｈ回路２ｎで共通であ
る。

【００５１】アンプ６は、その反転端子にキャパシタ７
のホールド値を、非反転端子に基準値信号Ｖref を受
け、キャパシタ７のホールド値を基準信号Ｖref を境に
反転させ、これをＱ1 として出力するものとされてい
る。すなわち、アンプ６の出力は、 Ｖref ＞ｖ1 のときにはＶref ＋Δｖ1 Ｖref ＜ｖ1 のときにはＶref −Δｖ1 となる。

【００５２】ここで、液晶ではその劣化を防ぐために通
常動作では液晶の両端に正負の交番電界をかける。５Ｖ
のＣＭＯＳプロセスを使った場合、図４（ａ）に示すよ
うに、液晶セルキャパシタ１２の一端の共通電極ＣＯＭ
には交番電界ＶCOM をかける。本実施例では、反転アン
プ６を使用するため、入力ビデオ信号ｖinとデータドラ
イバＩＣ９の出力信号Ｑn の電圧ＶQnとでは極性が反転
する。したがって、ＶCOM の極性を通常のコモン反転駆
動とは逆にするものである。

【００５３】アナログスイッチ８は、アナログスイッチ
５がｏｎとなる同じ水平ブランキング期間内において、
コントロール回路１１からの制御信号（図示略）により
このアナログスイッチ５がｏｆｆとなった後にｏｎとな
る。これにより、キャパシタ７の値は基準信号Ｖref に
リセットされることとなる。

【００５４】本実施例のＱn 出力方式によれば、ビデオ
信号伝送路上の信号は第１キャパシタ４でサンプリング
され、そのデータ信号は、第１キャパシタ４から第２キ
ャパシタ７へ転送され、この第２キャパシタ７から反転
アンプ６を通して液晶セルに向けて出力されるので、５
ＶＣＭＯＳプロセスにより液晶表示に必要な条件を満た
すことができる。

【００５５】図４は色切替えに係る本発明の一実施例の
回路構成を示すものである。

【００５６】この図において、１４はシフトレジスタ、
１４´はレベルシフタ、１５ｎはＳ／Ｈ回路である。シ
フトレジスタ１４及びレベルシフタ１４´はサンプリン
グ信号ｑn を各Ｓ／Ｈ回路１５ｎ＋１に順次出力するも
ので、このシフトレジスタ１には図外のコントロール回
路から１水平周期毎のパルス信号ＳＴＨとクロック信号
ＣＫとが入力されている。シフトレジスタ１４は、パル
ス信号ＳＴＨを１水平期間毎にラッチし、クロックＣＫ
によりこれを１ビットずるシフトさせて、各Ｓ／Ｈ回路
１５ｎ＋１向けのサンプリング信号ｑn を順次出力す
る。

【００５７】Ｓ／Ｈ回路１５ｎ＋１は、画素列のなす３
原色配列に則って、それぞれ、青色信号ＶB の伝送線、
緑色信号ＶG の伝送線、赤色信号ＶR の伝送線に接続さ
れているものであり、３色のビデオ信号伝送線のいずれ
に接続され、かつサンプリングタイミングが異なるだけ
で、構成はいずれも同一である。

【００５８】Ｓ／Ｈ回路１５１は青色信号伝送線に接続
されているもので、サンプリングタイミング制御用のア
ナログスイッチ１６とホールドキャパシタ１７とバッフ
ァアンプ１８と初期化制御用のアナログスイッチ１９，
２０とを備えている。

【００５９】キャパシタ１７はこのアナログスイッチ１
６の信号転送路を介して青色信号伝送線に接続されてい
る。レベルシフタ１４´からのサンプリング信号ｑn
は、このアナログスイッチ１６の制御端子に与えられる
ようになっており、アナログスイッチ１６はこのサンプ
リング信号ｑn によって各水平期間において１回だけｏ
ｎとなり、色信号伝送線のビデオ信号値がホールドキャ
パシタ１６にサンプリングされることとなる。他のＳ／
Ｈ回路１５２，１５３，…においてもアナログスイッチ
１６が順次ｏｎとなって、各色信号伝送線のビデオ信号
がホールドキャパシタ１７によりサンプリングされる。
例えば、Ｓ／Ｈ回路１５２においてはＳ／Ｈ回路１５１
に次ぐタイミングにおいて赤色信号伝送線上のビデオ信
号の値がサンプリングされ、Ｓ／Ｈ回路１５３において
は緑色信号伝送線上のビデオ信号値がサンプリングされ
ることとなる。

【００６０】アンプ１８は、その非反転端子にキャパシ
タ１７のホールド値が印加され、反転端子と出力端子と
は短絡されており、キャパシタ１７のホールド値をＱ1
として出力するものとされている。

【００６１】スイッチ１９，２０はアンプ１８の信号出
力端を開閉するもので、これによりスイッチ１９は液晶
セルへ与えるデータ信号を水平ラインの始端側に隣接す
るＳ／Ｈ回路の出力と切替えるものであり、スイッチ２
０は液晶セル与えるデータ信号を水平ラインの終端側に
隣接するＳ／Ｈ回路の出力と切替えるものである。よっ
て、例えばＳ／Ｈ回路１５１のスイッチ２０とＳ／Ｈ回
路１５２のスイッチ１９とによって、信号Ｑ1 がＳ／Ｈ
回路１５１の出力とＳ／Ｈ回路１５２の出力とに切替え
られる。また、Ｓ／Ｈ回路１５１ではスイッチ１９は非
使用となり、Ｓ／Ｈ回路１５ｎ＋１ではスイッチ２０は
非使用となるものである。このスイッチ１９，２０が相
補的にｏｎ／ｏｆｆ制御されることにより、全水平ライ
ンのうち半数のラインの色配列がＲＧＢＲ…となるが、
このＲＧＢＲ…という配列のラインの前後に隣接する水
平ラインの色配列はＢＲＧＢ…となる。

【００６２】本実施例に係る色切替え方式によれば、各
液晶セルへのデータ信号源としてそれぞれ異なる色のビ
デオ信号をサンプリングする２個のＳ／Ｈ回路を割当
て、各液晶セルに対して切替えることにより色配列の制
御を行うようになっているので、ビデオ信号伝送路への
色切替えスイッチは不要になり、その抵抗分や寄生容量
が原因の周波数特性の劣化を回避することができる。

【００６３】図５は色切替えに係る本発明の他の実施例
の回路構成を示すもので、図４に示す回路に図１に示す
Ｓ／Ｈ回路を適用したものに相当する。

【００６４】この図において、３１はシフトレジスタ、
３２ｎ＋１はＳ／Ｈ回路である。シフトレジスタ３１は
サンプリング信号ｑn を各Ｓ／Ｈ回路３２ｎ＋１に順次
出力するもので、このシフトレジスタ３１には図外のコ
ントロール回路から１水平周期毎のパルス信号ＳＴＨと
クロック信号ＣＫとが入力されている。シフトレジスタ
３１は、パルス信号ＳＴＨを１水平期間毎にラッチし、
クロックＣＫによりこれを１ビットずるシフトさせて、
各Ｓ／Ｈ回路３２ｎ＋１向けのサンプリング信号ｑn を
順次出力する。

【００６５】Ｓ／Ｈ回路３１ｎ＋１は、画素列のなす３
原色配列に則って、それぞれ、青色信号ＶB の伝送線、
緑色信号ＶG の伝送線、赤色信号ＶR の伝送線に接続さ
れているものであり、３色のビデオ信号伝送線のいずれ
に接続され、かつサンプリングタイミングが異なるだけ
で、構成はいずれも同一である。

【００６６】Ｓ／Ｈ回路３１１は青色信号伝送線に接続
されているもので、サンプリングタイミング制御用のア
ナログスイッチ３３と第１キャパシタ３４と転送制御用
のアナログスイッチ３５とバッファアンプ３６と第２キ
ャパシタ３７と初期化制御用のアナログスイッチ３８と
を備えている。

【００６７】キャパシタ３４はこのアナログスイッチ３
３の信号転送路を介して青色信号伝送線に接続されてい
る。シフトレジスタ３１からのサンプリング信号ｑn
は、このスイッチ３３の制御端子に与えられるようにな
っており、スイッチ３３はこのサンプリング信号ｑn に
よって各水平期間において１回だけｏｎとなり、色信号
伝送線のビデオ信号値が第１キャパシタ３４にサンプリ
ングされることとなる。他のＳ／Ｈ回路３２２，３２
３，…においてもスイッチ３３が順次ｏｎとなって、各
色信号伝送線のビデオ信号が第１キャパシタ３４により
サンプリングされる。例えば、Ｓ／Ｈ回路３２２におい
てはＳ／Ｈ回路３２１に次ぐタイミングにおいて赤色信
号伝送線上のビデオ信号の値がサンプリングされ、Ｓ／
Ｈ回路３２３においては緑色信号伝送線上のビデオ信号
値がサンプリングされることとなる。

【００６８】アンプ３６の非反転端子には基準電圧Ｖre
f が印加され、第２キャパシタ３７はアンプ３６の反転
端子と出力端子との間に接続されており、アンプ３６は
キャパシタ３７の電位を基準電圧Ｖref を境に反転出力
するようになっている。スイッチ３５はキャパシタ３
４，３７間に挿入され、水平ブランキング期間において
ｏｎとなり、キャパシタ３４のサンプル値Ｖc がキャパ
シタ３７に転送され、これによりアンプ３６を通してそ
のホールド値がＱ1 として出力されるようになる。この
転送タイミングは全てのＳ／Ｈ回路３２ｎで共通であ
る。

【００６９】スイッチ３９，４０はアンプ３６の信号出
力端を開閉するもので、これによりスイッチ３９は液晶
セルへ与えるデータ信号を水平ラインの始端側に隣接す
るＳ／Ｈ回路の出力と切替えるものであり、スイッチ４
０は液晶セル与えるデータ信号を水平ラインの終端側に
隣接するＳ／Ｈ回路の出力と切替えるものである。よっ
て、例えばＳ／Ｈ回路３２１のスイッチ４０とＳ／Ｈ回
路３２２のスイッチ３９とによって、信号Ｑ1 がＳ／Ｈ
回路３２１の出力とＳ／Ｈ回路３２２の出力とに切替え
られる。また、Ｓ／Ｈ回路３２１ではスイッチ３９は非
使用となり、Ｓ／Ｈ回路３２ｎ＋１ではスイッチ４０は
非使用となるものである。このスイッチ３９，４０が相
補的にｏｎ／ｏｆｆ制御されることにより、全水平ライ
ンのうち半数のラインの色配列がＲＧＢＲ…となるが、
このＲＧＢＲ…という配列のラインの前後に隣接する水
平ラインの色配列はＢＲＧＢ…となる。

【００７０】本実施例によればビデオ信号伝送路への色
切替えスイッチは不要になり、その抵抗分や寄生容量が
原因の周波数特性の劣化を回避することができると同時
に５ＶＣＭＯＳプロセスを採用することもできることと
なる。

【００７１】本実施例の場合、スイッチ３８をオンさせ
てキャパシタ３７のリセットを行う際にスイッチ３９，
４０をオフさせることで、データ信号Ｑn の出力端に接
続される負荷容量ＣL がＳ／Ｈ回路３２ｎ＋１から切離
されるため、リセット動作が高速になり、キャパシタ３
７への出力設定が高速になる。

【００７２】

【発明の効果】以上説明したように本発明に係るデータ
信号の出力方式によれば、第２ビデオ信号伝送路上の信
号は第１キャパシタでサンプリングされ、そのデータ信
号は、第１キャパシタから第２キャパシタへ転送され、
この第２キャパシタから反転アンプを通して液晶セルに
向けて出力されるので、５ＶＣＭＯＳプロセスにより液
晶表示に必要な条件を満たすことができる。

【００７３】また、本発明に係る色切替え方式によれ
ば、各液晶セルへのデータ信号源としてそれぞれ異なる
色のビデオ信号をサンプリングする２個のサンプリング
ホールド回路を設定し、各液晶セルに対して切替えるこ
とにより色配列の制御を行うようになっているので、ビ
デオ信号伝送路への色切替えスイッチは不要になり、そ
の抵抗分や寄生容量が原因の周波数特性の劣化を回避す
ることができることとなる。これにより、ＥＤＴＶやＨ
ＤＴＶ等のより広い帯域の必要な場合にも適用可能とな
る。

【図面の簡単な説明】

【図１】本発明の一実施例に係る液晶表示駆動回路の構
成を示すブロック図。

【図２】図１に示す回路の動作説明用の波形図。

【図３】図１及び図７に示す回路の液晶セルの駆動状態
説明用の波形図。

【図４】本発明の他の実施例に係る液晶表示駆動回路の
構成を示すブロック図。

【図５】本発明の更に他の実施例に係る液晶表示駆動回
路の構成を示すブロック図。

【図６】従来の液晶表示装置の概略構成を示すブロック
図。

【図７】従来の液晶表示駆動回路の一例を示すブロック
図。

【図８】図７に示す回路の動作説明用の波形図。

【図９】従来の液晶表示駆動回路の他の一例を示すブロ
ック図。

【図１０】従来のデルタ色配列を採用した液晶表示装置
のブロック図。

【図１１】従来のデルタ色配列を採用した液晶表示装置
の液晶表示駆動回路のブロック図。

【符号の説明】

１ ＵＰ／ＤＯＷＮカウンタ ２ｎ サンプリングホールド回路 ３ サンプリングタイミング制御用アナログスイッチ ４ 第１キャパシタ ５ 転送制御用アナログスイッチ ６ 反転出力アンプ ７ 第２キャパシタ ８ リセット制御用アナログスイッチ １４ シフトレジスタ １４´ レベルシフタ １５ｎ＋１ サンプリングホールド回路 １６ サンプリングタイミング制御用アナログスイッチ １７ ホールドキャパシタ １８ 非反転出力アンプ １９，２０ 色切替え制御用スイッチ ３１ シフトレジスタ ３２ｎ＋１ サンプリングホールド回路 ３３ サンプリングタイミング制御用アナログスイッチ ３４ 第１キャパシタ ３５ 転送制御用アナログスイッチ ３６ 反転出力アンプ ３７ 第２キャパシタ ３８ リセット制御用アナログスイッチ ３９，４０ 色切替え制御用アナログスイッチ

Claims (3)

【特許請求の範囲】
1. 【請求項１】ｍ本の水平ライン各々にｎ個の液晶セルが
   配置されてなる液晶セルマトリックスを駆動する液晶表
   示駆動回路において、 １垂直走査期間内に前記ｍ本の水平ライン各々に対して
   ゲートドライブ信号を順次出力するゲートドライブ信号
   発生回路と、 １水平走査期間内に前記ｎ個の液晶セル各々に対してサ
   ンプリング信号を順次出力するサンプリング信号発生回
   路と、 ３原色の各色のビデオ信号を伝送する３本のビデオ信号
   伝送路と、 前記ｎ個の液晶セル各々に対設され、それぞれ前記サン
   プリング信号に応答して前記３本のビデオ信号伝送路の
   いずれか１本に流れるビデオ信号をサンプリングするｎ
   個のサンプリングホールド回路と、 該ｎ個のサンプリングホールド回路からのデータ信号を
   前記ｎ個の液晶セルに向けて出力するデータ信号出力回
   路とを備え、 前記ｎ個のサンプリングホールド回路各々は、 第１キャパシタと、 該第１キャパシタのデータ信号の転送を受ける第２キャ
   パシタと、 前記ビデオ信号伝送路と該第１キャパシタとの間の信号
   路を開閉する第１スイッチと、 前記第１キャパシタと前記第２キャパシタとの間の信号
   路を開閉する第２スイッチと、 前記第２キャパシタの両電極間を開閉する第３スイッチ
   と、 非反転入力端に基準電位が印加され、かつ反転入力端と
   出力端との間に前記第２キャパシタの電位が印加され、
   該第２キャパシタの電位を前記基準電位を境に反転出力
   する反転アンプとから構成されていることを特徴とする
   液晶表示駆動回路。
2. 【請求項２】ｍ本の水平ライン各々にｎ個の液晶セルが
   配置されてなる液晶セルマトリックスを駆動する液晶表
   示駆動回路において、 １垂直走査期間内に前記ｍ本の水平ライン各々に対して
   ゲートドライブ信号を順次出力するゲートドライブ信号
   発生回路と、 １水平走査期間内に前記ｎ個の液晶セル各々に対してサ
   ンプリング信号を順次出力するサンプリング信号発生回
   路と、 ３原色中の第１色のビデオ信号を伝送する第１ビデオ信
   号伝送路と、 前記３原色中の第２色のビデオ信号を伝送する第２ビデ
   オ信号伝送路と、 前記３原色中の第３色のビデオ信号を伝送する第３ビデ
   オ信号伝送路と、 前記サンプリング信号に応答して前記第１ビデオ信号伝
   送路上のビデオ信号をサンプリングする（ｎ＋１）／３
   個の第１サンプリングホールド回路と、 該（ｎ＋１）／３個の第１サンプリングホールド回路各
   々に１個隣接され、かつ前記サンプリング信号に応答し
   て前記第２ビデオ信号伝送路上のビデオ信号をサンプリ
   ングする（ｎ＋１）／３個の第２サンプリングホールド
   回路と、 該（ｎ＋１）／３個の第２サンプリングホールド回路各
   々に１個隣接され、かつ前記サンプリング信号に応答し
   て前記第３ビデオ信号伝送路上のビデオ信号をサンプリ
   ングする（ｎ＋１）／３個の第３サンプリングホールド
   回路と、 前記ｎ個の液晶セル中の３ｋ＋１番目の各液晶セルに対
   設され、前記第１、第２のサンプリングホールド回路の
   出力信号を１垂直期間毎に切替え出力する第１データ信
   号出力回路と、 前記ｎ個の液晶セル中の３ｋ＋２番目の各液晶セルに対
   設され、前記第２、第３のサンプリングホールド回路の
   出力信号を１垂直期間毎に切替え出力する第２データ信
   号出力回路と、 前記ｎ個の液晶セル中の３ｋ＋３番目の各液晶セルに対
   設され、前記第３、第１のサンプリングホールド回路の
   出力信号を１垂直期間毎に切替え出力する第３データ信
   号出力回路とを備えていることを特徴とする液晶表示駆
   動回路。
3. 【請求項３】第１〜第３のサンプリングホールド回路各
   々は、 第１キャパシタと、 該第１キャパシタのデータ信号の転送を受ける第２キャ
   パシタと、 前記ビデオ信号伝送路と該第１キャパシタとの間の信号
   路を開閉する第１スイッチと、 前記第１キャパシタと前記第２キャパシタとの間の信号
   路を開閉する第２スイッチと、 前記第２キャパシタの両電極間を開閉する第３スイッチ
   と、 非反転入力端に基準電位が印加され、かつ反転入力端と
   出力端との間に前記第２キャパシタの電位が印加され、
   該第２キャパシタの電位を前記基準電位を境に反転出力
   する反転アンプとから構成されていることを特徴とする
   請求項２記載の液晶表示駆動回路。