JPH08335059A - 信号増幅器、信号線駆動回路および画像表示装置 - Google Patents

Abstract

(57)【要約】 【構成】 オペアンプ１と、オペアンプ１の利得を設定
するコンデンサー２ａ、２ｂとが備えられている信号増
幅器またはオフセット補正機能を内蔵した信号増幅器、
これらのいずれかの信号増幅器を備えたデータ信号線駆
動回路および、このデータ信号線駆動回路を備えた画像
表示装置。 【効果】 コンデンサー２ａ、２ｂのキャパシタンスに
よって信号増幅器の利得を設定することができるので、
多結晶シリコン薄膜等の半導体薄膜上に信号増幅器を作
製しても、従来よりもはるかに高精度な利得を有する信
号増幅器を実現できるとともに、高品質のデータ信号線
駆動回路および画像表示装置を実現できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高精度の信号増幅器、
および、オフセット補正機能を内蔵した信号増幅器に係
るものである。また、本発明は、このような信号増幅器
を備えた信号線駆動回路、および、アクティブ・マトリ
クス駆動方式の画像表示装置に係るものである。

【０００２】

【従来の技術】信号増幅器は、極めて広い分野で利用さ
れており、それぞれの利用分野に適した回路方式が採用
されている。

【０００３】以下では、アクティブ・マトリクス駆動方
式の画像表示装置を例に挙げ、そこで用いられる信号増
幅器について説明するが、これに限らず、他の幾つかの
分野においても適用できるものである。

【０００４】アクティブ・マトリクス駆動方式の画像表
示装置は、図１７に示すように、データ信号線駆動回路
ＳＤと走査信号線駆動回路ＧＤと表示部とからなってい
る。

【０００５】表示部は、多数の走査信号線ＧＬ_j と多数
のデータ信号線ＳＬ_i とを走査信号線とデータ信号線と
が交差する状態で備え、隣接する２つの走査信号線ＧＬ
_j 、ＧＬ_j+1 と隣接する２つのデータ信号線ＳＬ_i 、Ｓ
Ｌ_i+1 とで包囲された部分に、画素ＰＩＸがマトリクス
状に配置されている。

【０００６】データ信号線駆動回路ＳＤは、入力された
映像信号をサンプリングし、必要に応じて増幅して、各
データ信号線ＳＬ_i に書き込む働きをする。走査信号線
駆動回路ＧＤは、走査信号線ＧＬ_j を順次選択し、画素
ＰＩＸ内にあるスイッチング素子の開閉を制御すること
により、各データ信号線ＳＬ_i に書き込まれた映像信号
（データ）を各画素ＰＩＸに書き込むとともに、各画素
ＰＩＸに書き込まれたデータを保持する働きをする。

【０００７】画像表示装置として、例えば液晶表示装置
における各画素ＰＩＸは、図１８に示すように、ＴＦＴ
（薄膜トランジスター）等のスイッチング素子ＳＷと、
画素容量（液晶容量ＣＬおよび必要によって付加される
補助容量ＣＳよりなる）とによって構成される。同図に
おいて、スイッチング素子ＳＷのドレイン及びソースを
介してデータ信号線ＳＬ_i と画素容量の一方の電極とが
接続され、スイッチング素子ＳＷのゲートは走査信号線
ＧＬ_j に接続され、画素容量の他方の電極（対向電極）
は全画素に共通の共通電極線に接続されている。そし
て、各液晶容量ＣＬに印可された電圧により、液晶の透
過率または反射率が変調され、表示に供する。

【０００８】アクティブ・マトリクス型液晶表示装置で
は、画素ＰＩＸ内のスイッチング素子ＳＷの基板材料と
して、透明基板上に形成された非晶質シリコン薄膜が用
いられてきた。また、走査信号線駆動回路ＧＤやデータ
信号線駆動回路ＳＤはそれぞれ外付けの駆動用ＩＣ（集
積回路）で構成されてきた。しかし、近年では、大画面
化に伴うスイッチング素子ＳＷの駆動力向上や、駆動用
ＩＣの実装コストの低減等の要求から、多結晶シリコン
薄膜上にモノリシックに画素アレイや駆動回路を形成す
る技術が報告されている。そして、その基板としては石
英基板やガラス基板が用いられているが、将来はプラス
チック基板が用いられる可能性もある。

【０００９】上記のデータ信号線駆動回路ＳＤの一例を
図１９に示す。このデータ信号線駆動回路ＳＤは、アナ
ログ・ドライバーと呼ばれている。

【００１０】データ信号線駆動回路ＳＤは、シフトレジ
スターＳＲ…からなる走査回路と、ラッチ回路ＬＡＴ
…、２種類のサンプリング・スイッチＳＷＴ…、及び、
利得がほぼ１の信号増幅器ＡＭＰ…などから構成されて
いる。信号増幅器ＡＭＰの具体的回路構成例を図２０に
示す。

【００１１】映像信号線に入力されたアナログ映像信号
ＤＡＴは、シフトレジスターＳＲ…の各段からの出力パ
ルスに同期して開閉するサンプリンング・スイッチＳＷ
Ｔにより、サンプリング・コンデンサーＣｓｍｐに蓄え
られる。そして、次の水平走査帰線期間において、ホー
ルド・コンデンサーＣｈへ転送され、次の水平走査期間
において信号増幅器ＡＭＰを介してデータ信号線ＳＬ_i
に出力される。

【００１２】上記のデータ信号線駆動回路ＳＤによれ
ば、データ信号線ＳＬ_i への書き込みに、ほぼ１水平走
査期間を充てることができるので、充分な書き込み特性
が得られ、その結果、良好な表示品位を得ることができ
る。また、この駆動回路ＳＤでは、映像信号ＤＡＴとし
てアナログ信号を扱っているので、原理的には、無限の
階調表示が可能である。

【００１３】ところで、上述のデータ信号線駆動回路Ｓ
Ｄにおいて、映像信号ＤＡＴを一旦サンプリング・コン
デンサーＣｓｍｐに蓄えた後、信号増幅器ＡＭＰに転送
するが、この時、信号増幅器ＡＭＰの入力部のホールド
・コンデンサーＣｈの容量との容量分割により、信号
（電荷量）が減少する。従って、この減少分を回復させ
る必要がある場合には、利得が１以上の信号増幅器ＡＭ
Ｐを用いることが有効である。

【００１４】利得が１以上の信号増幅器ＡＭＰの一例と
して、非反転増幅器の構成を図２１に示す。また、この
信号増幅器ＡＭＰの具体的回路構成例を図２２に示す。

【００１５】この信号増幅器ＡＭＰは、オペアンプ５１
と、オペアンプ５１の出力端子と入力端子との間に接続
された抵抗素子５２ａと、出力端子と電源端子との間に
接続された抵抗素子５２ｂとからなる非反転増幅器であ
り、利得（入力電圧に対する出力電圧の比）は、（Ｒｓ
＋Ｒｆ）／Ｒｓとなる。ここで、Ｒｆ、Ｒｓは、それぞ
れ抵抗素子５２ａ、５２ｂの抵抗である。

【００１６】利得が１以上の信号増幅器ＡＭＰの他の例
として、反転増幅器の構成を図２３に示す。また、この
信号増幅器ＡＭＰの具体的回路構成例を図２４に示す。

【００１７】この信号増幅器ＡＭＰは、オペアンプ５１
と、オペアンプ５１の出力端子と入力端子との間に接続
された抵抗素子５３ａと、入力端子と信号入力源との間
に接続された抵抗素子５４ｂとからなる非反転増幅器で
あり、利得（入力電圧に対する出力電圧の比）は、Ｒｆ
／Ｒｓとなる。ここで、Ｒｆ、Ｒｓは、それぞれ抵抗素
子５３ａ、５３ｂの抵抗である。

【００１８】これらの信号増幅器ＡＭＰでは、抵抗素子
５２ａ、５２ｂの抵抗または、抵抗素子５３ａ、５３ｂ
の抵抗を適当な値に設定することにより、所望の利得が
得られる。

【００１９】

【発明が解決しようとする課題】しかしながら、上記従
来の信号増幅器ＡＭＰでは、オフセット電圧が生ずる可
能性があるという問題点を有している。

【００２０】例えば、多結晶シリコン薄膜トランジスタ
ーでは、結晶の粒径とトランジスターのチャネル長とが
同オーダーであるため、閾値電圧や相互コンダクタン
ス、サブスレショールド係数などの特性が、トランジス
ター毎に異なっている。このように特性のばらついたト
ランジスター（多結晶シリコン薄膜トランジスター等）
で信号増幅器ＡＭＰを構成した場合、信号増幅器ＡＭＰ
にオフセット電圧が生ずる可能性がある。ここで、オフ
セット電圧とは、信号増幅器ＡＭＰの入力側と出力側の
電圧差であり、信号増幅器ＡＭＰの入出力特性を表す曲
線では、平行移動の量（原点を通らなくなる）として現
れる。

【００２１】例えば、前述の図２０の信号増幅器ＡＭＰ
において、トランジスターＴＲ１ａとＴＲ１ｂ、および
ＴＲ１ｃとＴＲ１ｄが、それぞれ、対になっている。し
たがって、これらの対となるトランジスターの特性にア
ンバランスがあると、その特性バラツキの大きさに応じ
て、信号増幅器ＡＭＰの出力にオフセット電圧が生ずる
のである。

【００２２】更に問題は、データ信号線駆動回路ＳＤ
（図１９）のように複数の信号増幅器ＡＭＰ…を備えた
回路において、オフセット電圧が各信号増幅器ＡＭＰ毎
に、特性バラツキに対応したランダムな値をとることで
ある。

【００２３】このようなオフセット電圧は、従来の単結
晶シリコン基板上に形成された駆動用ＩＣにおいても見
られるが、それは数ｍＶ程度以下に抑えられていたた
め、大きな問題とはなっていなかった。しかし、上述の
ように多結晶シリコン薄膜トランジスターでは特性のバ
ラツキが大きいために、このオフセット電圧は、１Ｖ以
上に達することがある。例えば、液晶の駆動電圧（ダイ
ナミック・レンジ）を５Ｖとすると、１Ｖのオフセット
電圧の相違があると、４階調以上の表示は不可能とな
る。

【００２４】また、利得が１以上の信号増幅器ＡＭＰ
（図２１または図２３）を、多結晶シリコン薄膜トラン
ジスターの技術で製造しようとすると、抵抗素子５２
ａ、５２ｂ（または５３ａ、５３ｂ）のバラツキが問題
となってくる。すなわち、通常、抵抗素子５２ａ、５２
ｂは、トランジスターを形成するのと同じ半導体薄膜を
用いて形成されるので、その抵抗値Ｒｆ、Ｒｓに、非常
に大きなバラツキを生じ、その結果、信号増幅器ＡＭＰ
毎に利得に差が発生する。これは、信号増幅器ＡＭＰの
入出力特性を表す曲線では、傾きのバラツキとして現れ
る。

【００２５】上記のような問題を解決するために、特開
平４−１４２５９１号公報に開示された液晶表示装置で
は、各信号増幅器のオフセット電圧を相殺する電圧を補
正データとして、予めメモリに記憶させておき、この補
正データと映像信号とを加算した信号をデータ信号線駆
動回路に入力することにより、オフセット電圧を相殺さ
せ、バラツキの影響をなくしている。

【００２６】しかしながら、この方式では、上述のよう
に、各データ信号線毎にオフセット量が異なるために、
デバイス完成後に全ての信号線出力のオフセットを測定
し、その結果をメモリに記憶させる必要がある。これ
は、デバイスの測定およびメモリへの書き込み作業に伴
うコスト・アップに加え、駆動用ＩＣに不揮発性メモリ
を組み込むことに伴うプロセス・コストの上昇をも招
く。

【００２７】また、半導体のフェルミ・レベルやキャリ
ア移動度は、温度に対して大きく変化するため、画像表
示装置の動作環境温度によって、上記信号増幅器ＡＭＰ
の特性が変化する。特に多結晶シリコン薄膜トランジス
ターのようにトランジスタ特性に大きなバラツキがある
場合には、その温度依存性にもバラツキが生じる可能性
が大きい。

【００２８】更に、多結晶シリコン薄膜トランジスター
では、多結晶シリコン粒界およびゲート絶縁膜−多結晶
シリコン界面に多数の局在準位が存在するとともに、Ｔ
ＦＴ（薄膜トランジスター）基板が浮遊電位状態にある
ため、単結晶シリコン基板上に形成されるトランジスタ
ーよりも、トランジスター特性の経時変化が大きい。そ
の結果、信号増幅器の特性（オフセット電圧や入出力特
性の傾き等）にも、経時変化をきたすことが予想され
る。

【００２９】以上のような温度変化や経時変化の問題に
対して、各信号増幅器ＡＭＰのオフセット電圧を予めメ
モリに記憶させておく上記従来の方法（特開平４−１４
２５９１号公報）では、ほとんど対応できない。何故な
ら、画像表示装置のユーザーが、頻繁に、各信号増幅器
ＡＭＰのオフセット電圧を測定し、その値に応じてメモ
リ内容を書き換えることは、現実的には不可能だからで
ある。

【００３０】以上のように、信号増幅器ＡＭＰでは、そ
のオフセット電圧や入出力特性の傾きにおいてバラツキ
が存在し、特に、多結晶シリコン薄膜からなるトランジ
スターで信号増幅器ＡＭＰを形成した場合、このバラツ
キが大きくなるという問題点を有している。また、この
ようなバラツキを有する信号増幅器ＡＭＰを画像表示装
置に用いた場合、信号増幅器ＡＭＰ毎にオフセット電圧
や入出力特性の傾きが異なるため、高品質の画像表示が
困難になるという問題点を有している。

【００３１】本発明は、このような従来技術の課題を解
決すべくなされたものであり、素子特性のバラツキの大
きい多結晶シリコン薄膜トランジスターのようなデバイ
スにおいても、オフセット電圧や入出力特性の傾きのバ
ラツキをなくした信号増幅器ＡＭＰ、及び、これを用い
ることにより高品質表示を可能にした画像表示装置を提
供すること目的とする。

【００３２】

【課題を解決するための手段】請求項１に係る信号増幅
器は、上記の課題を解決するために、オペアンプと、オ
ペアンプの利得を設定する第１および第２のコンデンサ
ーとが備えられており、第１のコンデンサーはオペアン
プの反転入力端子と出力端子との間に接続されており、
第２のコンデンサーはオペアンプの反転入力端子と定電
圧源との間に接続されており、非反転入力端子に入力さ
れた入力信号を非反転増幅することにより得られた出力
信号を出力端子から出力することを特徴としている。

【００３３】請求項２に係る信号増幅器は、上記の課題
を解決するために、請求項１の信号増幅器であって、反
転入力端子と出力端子とを定電圧源に接続するスイッチ
ング手段が備えられていることを特徴としている。

【００３４】請求項３に係る信号増幅器は、上記の課題
を解決するために、オペアンプと、オペアンプの利得を
設定する第１および第２のコンデンサーとが備えられて
おり、第１のコンデンサーはオペアンプの反転入力端子
と出力端子との間に接続されており、非反転入力端子は
定電圧源に接続されており、信号源から第２のコンデン
サーを介して反転入力端子に入力された入力信号を反転
増幅することにより得られた出力信号を出力端子から出
力することを特徴としている。

【００３５】請求項４に係る信号増幅器は、上記の課題
を解決するために、請求項３の信号増幅器であって、反
転入力端子と出力端子とを信号源に接続するスイッチン
グ手段が備えられていることを特徴としている。

【００３６】請求項５に係る信号増幅器は、上記の課題
を解決するために、請求項２または４の信号増幅器であ
って、入力信号は第１のクロック信号に同期して入力さ
れ、スイッチング手段は第２のクロック信号に同期して
オンにされることを特徴としている。

【００３７】請求項６に係る信号増幅器は、上記の課題
を解決するために、請求項５の信号増幅器であって、第
１のクロック信号と第２のクロック信号は同一周波数で
あり、入力信号が入力される毎に、その直前にスイッチ
ング手段がオンにされることを特徴としている。

【００３８】請求項７に係る信号増幅器は、上記の課題
を解決するために、アンプと、アンプに基準電圧を入力
したときのアンプの出力電圧と基準電圧との差をオフセ
ット電圧として検出し、入力信号のレベルをオフセット
電圧分だけシフトさせた第１の信号に対応し第１の信号
が減衰した信号である補正信号をアンプに入力すること
により、アンプのオフセット電圧を低減する補正手段と
が備えられており、アンプの利得は、第１の信号と補正
信号との振幅比に設定されていることを特徴としてい
る。

【００３９】請求項８に係る信号増幅器は、上記の課題
を解決するために、請求項７の信号増幅器であって、入
力信号はクロック信号に同期して入力され、補正手段に
よるオフセット電圧の低減がクロック毎に行われること
を特徴としている。

【００４０】請求項９に係る信号増幅器は、上記の課題
を解決するために、請求項８の信号増幅器であって、補
正手段は、第１のコンデンサーと第１ないし第５のスイ
ッチング素子からなり、アンプの入力端子は、第１のス
イッチング素子を介して基準電圧の入力端子に接続され
ているとともに、第２のスイッチング素子を介して第１
のコンデンサーの一方の電極に接続されており、第１の
コンデンサーの一方の電極は第３のスイッチング素子を
介して入力信号の入力端子に接続されており、第１のコ
ンデンサーの他方の電極は第４のスイッチング素子を介
してアンプの出力端子に接続されているとともに、第５
のスイッチング素子を介して基準電圧の入力端子に接続
されていることを特徴としている。

【００４１】請求項１０に係る信号増幅器は、上記の課
題を解決するために、請求項８の信号増幅器であって、
補正手段は、第１および第２のコンデンサーと第２ない
し第７のスイッチング素子からなり、アンプの入力端子
は、第２のスイッチング素子を介して第１のコンデンサ
ーの一方の電極に接続されているとともに、第７のスイ
ッチング素子と第２のコンデンサーを介して定電圧端子
に接続されており、第１のコンデンサーの一方の電極は
第３のスイッチング素子を介して入力信号の入力端子に
接続されているとともに、第６のスイッチング素子を介
して基準電圧の入力端子に接続されており、第１のコン
デンサーの他方の電極は第４のスイッチング素子を介し
てアンプの出力端子に接続されているとともに、第５の
スイッチング素子を介して基準電圧の入力端子に接続さ
れていることを特徴としている。

【００４２】請求項１１に係る信号増幅器は、上記の課
題を解決するために、請求項８の信号増幅器であって、
補正手段は、第１および第３のコンデンサーと第１およ
び第３ないし第５のスイッチング素子からなり、アンプ
の入力端子は、第１のスイッチング素子を介して基準電
圧の入力端子に接続されているとともに、第１のコンデ
ンサーの一方の電極に接続されており、第１のコンデン
サーの一方の電極は第３のスイッチング素子を介して入
力信号の入力端子に接続されており、第１のコンデンサ
ーの他方の電極は第４のスイッチング素子を介して信号
増幅器の出力端子に接続されているとともに、第５のス
イッチング素子を介して基準電圧の入力端子に接続され
ており、さらに、第３のコンデンサーを介して定電圧端
子に接続されていることを特徴としている。

【００４３】請求項１２に係る信号増幅器は、上記の課
題を解決するために、請求項７、８、９、１０または１
１の信号増幅器であって、アンプの出力端子に基準電圧
を印加する第８のスイッチング素子が設けられているこ
とを特徴としている。

【００４４】請求項１３に係る信号増幅器は、上記の課
題を解決するために、請求項７、８、９、１０または１
１の信号増幅器であって、アンプの出力端子と外部の負
荷とを電気的に切り離す第９のスイッチング素子が設け
られていることを特徴としている。

【００４５】請求項１４に係る信号線駆動回路は、上記
の課題を解決するために、クロック信号に同期して映像
信号を取り込むサンプリング手段と、サンプリングされ
た映像信号を他のクロック信号に同期して一括してデー
タ信号線に出力する出力手段とを備えた信号線駆動回路
において、上記出力手段が、請求項１、２、３、４、
７、８、９、１０、１１、１２または１３に記載の信号
増幅器のいずれかであることを特徴としている。

【００４６】請求項１５に係る画像表示装置は、上記の
課題を解決するために、マトリクス状に配列して表示画
素からなる表示部と、映像信号をサンプリングしてデー
タ信号線に出力する第１の信号線駆動回路と、走査信号
線を順次選択してデータ信号線上の映像信号を表示画素
に書き込む第２の信号線駆動回路とを備えた画像表示装
置において、上記第１の信号線駆動回路は請求項１４に
記載の信号線駆動回路であり、表示画素と第１の信号線
駆動回路とが同一基板上に形成されており、かつ、第１
の信号線駆動回路は薄膜トランジスターからなることを
特徴としている。

【００４７】

【作用】請求項１の構成によれば、オペアンプと、オペ
アンプの利得を設定する第１および第２のコンデンサー
とが備えられており、第１のコンデンサーはオペアンプ
の反転入力端子と出力端子との間に接続されており、第
２のコンデンサーはオペアンプの反転入力端子と定電圧
源との間に接続されており、非反転入力端子に入力され
た入力信号を非反転増幅することにより得られた出力信
号を出力端子から出力するので、第１および第２のコン
デンサーのキャパシタンスによって信号増幅器の利得を
設定することができる。したがって、抵抗によって利得
を設定する従来の信号増幅器と比較して高精度に利得を
設定することが可能な非反転型の信号増幅器を実現でき
る。特に、多結晶シリコン薄膜等の半導体薄膜上に信号
増幅器を作製する場合、従来よりもはるかに高精度な利
得を有する非反転型の信号増幅器を実現できる。

【００４８】請求項２の構成によれば、請求項１の信号
増幅器であって、反転入力端子と出力端子とを定電圧源
に接続するスイッチング手段が備えられているので、請
求項１の作用に加え、反転入力端子と出力端子とを定電
圧源の電位にリセットできる。これにより、信号増幅器
の利得は、（Ｃａ＋Ｃｂ）／Ｃａにより定まる。ここ
で、Ｃａ、Ｃｂは、それぞれ第１および第２のコンデン
サーのキャパシタンスである。

【００４９】請求項３の構成によれば、オペアンプと、
オペアンプの利得を設定する第１および第２のコンデン
サーとが備えられており、第１のコンデンサーはオペア
ンプの反転入力端子と出力端子との間に接続されてお
り、非反転入力端子は定電圧源に接続されており、信号
源から第２のコンデンサーを介して反転入力端子に入力
された入力信号を反転増幅することにより得られた出力
信号を出力端子から出力するので、第１および第２のコ
ンデンサーのキャパシタンスによって信号増幅器の利得
を設定することができる。これにより、抵抗によって利
得を設定する従来の信号増幅器と比較して高精度に利得
を設定することが可能な反転型の信号増幅器を実現でき
る。特に、多結晶シリコン薄膜等の半導体薄膜上に信号
増幅器を作製する場合、従来よりもはるかに高精度な利
得を有する反転型の信号増幅器を実現できる。

【００５０】請求項４の構成によれば、請求項３の信号
増幅器であって、反転入力端子と出力端子とを信号源に
接続するスイッチング手段が備えられているので、請求
項３の作用に加え、反転入力端子と出力端子とを信号源
の電位にリセットできる。これにより、信号増幅器の利
得は、Ｃｂ／Ｃａにより定まる。ここで、Ｃａ、Ｃｂ
は、それぞれ第１、第２のコンデンサーのキャパシタン
スである。

【００５１】請求項５の構成によれば、請求項２または
４の信号増幅器であって、入力信号は第１のクロック信
号に同期して入力され、スイッチング手段は第２のクロ
ック信号に同期してオンにされるので、請求項２または
４の作用に加え、第１、第２のコンデンサーに蓄えられ
た電荷のリークがあっても、一定した利得を維持でき
る。

【００５２】請求項６の構成によれば、請求項５の信号
増幅器であって、第１のクロック信号と第２のクロック
信号は同一周波数であり、入力信号が入力される毎に、
その直前にスイッチング手段がオンにされるので、請求
項５の作用に加え、より安定した利得を維持できる。

【００５３】請求項７の構成によれば、アンプと、アン
プに基準電圧を入力したときのアンプの出力電圧と基準
電圧との差をオフセット電圧として検出し、入力信号の
レベルをオフセット電圧分だけシフトさせた第１の信号
に対応し第１の信号が減衰した信号である補正信号をア
ンプに入力することにより、アンプのオフセット電圧を
低減する補正手段とが備えられており、アンプの利得
は、第１の信号と補正信号との振幅比に設定されている
ので、アンプのオフセット電圧を低減できる。これによ
り、入力信号とほぼ同一レベルの出力信号を得ることが
できる。

【００５４】請求項８の構成によれば、請求項７の信号
増幅器であって、入力信号はクロック信号に同期して入
力され、補正手段によるオフセット電圧の低減がクロッ
ク毎に行われるので、請求項７の作用に加え、信号増幅
器の動作環境（温度など）の変化や諸特性の経時変化に
よりオフセット電圧が変動しても、常に、オフセット電
圧を相殺することが可能になる。

【００５５】請求項９ないし１１の構成によれば、請求
項８の作用に加え、単純な回路構成で、オフセット電圧
を低減する機能を有する信号増幅器を実現することがで
きる。

【００５６】請求項１２の構成によれば、請求項７、
８、９、１０または１１の信号増幅器であって、アンプ
の出力端子に基準電圧を印加する第８のスイッチング素
子が設けられているので、請求項７、８、９、１０また
は１１の作用に加え、信号増幅器の負荷を軽減すること
ができる。このため、オフセット電圧の補正に要する時
間を短縮することができる。

【００５７】請求項１３の構成によれば、請求項７、
８、９、１０または１１の信号増幅器であって、アンプ
の出力端子と外部の負荷とを電気的に切り離す第９のス
イッチング素子が設けられているので、請求項７、８、
９、１０または１１の作用に加え、信号増幅器の負荷を
軽減することができる。このため、オフセット電圧の補
正に要する時間を短縮することができる。

【００５８】請求項１４の構成によれば、クロック信号
に同期して映像信号を取り込むサンプリング手段と、サ
ンプリングされた映像信号を他のクロック信号に同期し
て一括してデータ信号線に出力する出力手段とを備えた
信号線駆動回路において、上記出力手段が、請求項１、
２、３、４、７、８、９、１０、１１、１２または１３
に記載の信号増幅器のいずれかであるので、サンプリン
グされた映像信号とほぼ同一レベルの信号をデータ信号
線に出力することができる。

【００５９】請求項１５の構成によれば、マトリクス状
に配列して表示画素からなる表示部と、映像信号をサン
プリングしてデータ信号線に出力する第１の信号線駆動
回路と、走査信号線を順次選択してデータ信号線上の映
像信号を表示画素に書き込む第２の信号線駆動回路とを
備えた画像表示装置において、上記第１の信号線駆動回
路は請求項１４に記載の信号線駆動回路であるので、入
力された映像信号とほぼ同一レベルの信号をデータ信号
線に出力することができる。これにより、高品質の画像
表示が可能となる。しかも、表示画素と第１の信号線駆
動回路とが同一基板上に形成されており、かつ、第１の
信号線駆動回路は薄膜トランジスターからなるので、透
過型の画像表示装置を構成することができるとともに、
信号増幅器を含む実用的な駆動回路を構成することがで
きる。

【００６０】

【実施例】本発明に係る帰還型の非反転信号増幅器につ
いて図１ないし図４に基づいて説明すれば、以下の通り
である。

【００６１】この信号増幅器は、図１に示すように、オ
ペアンプ１と、コンデンサー２ａ、２ｂ（第１、第２の
コンデンサー）とからなっている。オペアンプ１の反転
入力端子と出力端子との間にはコンデンサー２ａが接続
されており、反転入力端子と外部の定電圧源との間には
コンデンサー２ｂが接続されている。入力信号は非反転
入力端子に入力され、出力信号はオペアンプ１の出力端
子から出力される。

【００６２】上記の構成において、入力信号を非反転入
力端子に入力する。出力端子の電位と反転入力端子の電
位との差（すなわち、コンデンサー２ａに印加される電
圧）および反転入力端子の電位と定電圧源の電位Ｖｒｅ
ｆとの差（すなわち、コンデンサー２ｂに印加される電
圧）は、コンデンサー２ａ、２ｂのキャパシタンスＣ
ａ、Ｃｂに反比例する。その結果、 Ｖｏ＝Ｖｉ×（Ｃａ＋Ｃｂ）／Ｃａ −−− （１） となる。ここで、Ｖｏ、Ｖｉは、それぞれ、定電圧源の
電位Ｖｒｅｆを基準とした出力信号の電圧、入力信号の
電圧である。

【００６３】式（１）より、本発明の信号増幅器の利得
はキャパシタンスＣａ、Ｃｂにより決定されることが分
かる。換言すれば、コンデンサー２ａ、２ｂのキャパシ
タンスＣａ、Ｃｂを変えることにより、任意の利得に設
定できる。

【００６４】上記の非反転信号増幅器の具体的回路例を
図２に示す。

【００６５】ところで、式（１）は、入力信号を非反転
入力端子に入力する直前にオペアンプ１の出力端子の電
位および反転入力端子の電位が定電圧源の電位Ｖｒｅｆ
に等しく、かつ、反転入力端子の電位が電荷のリーク等
により変化しない場合、正確に成り立つ。このため、一
定期間毎に、反転入力端子を出力端子と定電圧源の電圧
端子とに短絡することが望ましい。

【００６６】具体的には例えば、図３に示すように、反
転入力端子の電位と出力端子の電位とを定電圧源の電位
Ｖｒｅｆにリセットするためのスイッチング素子３を設
け、一定期間毎に入力されるリセット信号ＲＳＴでスイ
ッチング素子３をオンにすればよい。特に、入力信号が
一定期間（１サイクル期間）毎に入力される場合には、
図４に示すように、入力信号が入力される直前にリセッ
ト期間を設け、反転入力端子の電位をリセットすること
が有効である。

【００６７】従来の信号増幅器では、利得を決定する素
子として抵抗を用いてきたが、本発明の信号増幅器で
は、利得を決定する素子としてコンデンサー２ａ、２ｂ
を用いている。これは、抵抗を用いた場合に較べて、信
号増幅器の利得を精密に制御できるからである。

【００６８】信号増幅器では、利得を制御する抵抗やコ
ンデンサーの値にバラツキがあると、利得が設計値から
ずれてしまうが、一般に、半導体集積回路内において
は、抵抗よりもコンデンサーの方が安定した値を得るこ
とができる。なぜなら、抵抗の値は、半導体層の結晶性
や不純物濃度およびその活性化率などが関係し、変動要
因が大きいのに対し、コンデンサーの容量値は、良好な
均一性が期待できる絶縁膜の膜厚と誘電率のみで決定さ
れるからである。

【００６９】特に、信号増幅器を薄膜トランジスターで
構成する場合には、結晶性のバラツキが大きくなるた
め、抵抗の値は不安定になり、設計通りの利得を得るこ
とは困難になる。更に、信号増幅器を、多結晶シリコン
薄膜トランジスターで構成する場合には、抵抗の不安定
性はより顕著になるので、本発明のようにコンデンサー
２ａ、２ｂを用いる構成のメリットが大きくなる。

【００７０】本発明に係る帰還型の反転信号増幅器につ
いて図５ないし図７に基づいて説明すれば、以下の通り
である。なお、説明の便宜上、前記の非反転信号増幅器
の図面に示した部材と同一の機能を有する部材には、同
一の符号を付記し、その説明を省略する。

【００７１】この信号増幅器は、図５に示すように、オ
ペアンプ１と、コンデンサー３ａ、３ｂ（第１、第２の
コンデンサー）とからなっている。オペアンプ１の反転
入力端子と出力端子との間にはコンデンサー３ａが接続
されており、非反転入力端子は外部の定電圧源に接続さ
れている。入力信号はコンデンサー３ｂを介して反転入
力端子に入力され、出力信号はオペアンプ１の出力端子
から出力される。

【００７２】上記の構成において、入力信号をコンデン
サー３ｂを介して反転入力端子に入力する。出力端子の
電位と反転入力端子の電位との差（すなわち、コンデン
サー３ａに印加される電圧）および反転入力端子の電位
と入力信号源の電位との差（すなわち、コンデンサー３
ｂに印加される電圧）は、コンデンサー３ａ、３ｂのキ
ャパシタンスＣａ、Ｃｂに反比例する。その結果、 Ｖｏ＝Ｖｉ×Ｃｂ／Ｃａ −−− （２） となる。ここで、Ｖｏ、Ｖｉは、それぞれ、定電圧源の
電位Ｖｒｅｆを基準とした出力信号の電圧、入力信号の
電圧である。

【００７３】式（２）より、本発明の信号増幅器の利得
はキャパシタンスＣａ、Ｃｂにより決定されることが分
かる。換言すれば、コンデンサー３ａ、３ｂのキャパシ
タンスＣａ、Ｃｂを変えることにより、任意の利得に設
定できる。

【００７４】上記の反転信号増幅器の具体的回路例を図
６に示す。

【００７５】ところで、式（２）は、入力信号を入力す
る直前にオペアンプ１の出力端子の電位および入力信号
源の電位が反転入力端子の電位（＝定電圧源の電位Ｖｒ
ｅｆ）に等しく、かつ、反転入力端子の電位が電荷のリ
ーク等により変化しない場合、正確に成り立つ。このた
め、一定期間毎に、反転入力端子を出力端子と入力信号
源とに短絡することが望ましい。

【００７６】具体的には例えば、図７に示すように、出
力端子と入力信号源とを反転入力端子の電位にリセット
するためのスイッチング素子４を設け、一定期間毎に入
力されるリセット信号ＲＳＴでスイッチング素子４をオ
ンにすればよい。特に、入力信号が一定期間（１サイク
ル期間）毎に入力される場合には、入力信号が入力され
る直前にリセット期間を設け、反転入力端子の電位をリ
セットすることが有効である（図４参照）。

【００７７】本発明の反転信号増幅器においても、上記
の非反転信号増幅器と同様の理由により、利得を精密に
制御できるというメリットがある。

【００７８】本発明に係るオフセット補正機能を内蔵し
た信号増幅器について図８ないし図１６に基づいて説明
すれば、以下の通りである。

【００７９】この信号増幅器は、図８に示すように、ア
ンプ１１と、アンプ１１のオフセット電圧を補正する補
正手段１２とを備えている。アンプ１１は、非反転型で
あっても反転型であってよいが、その利得は１以上であ
る。

【００８０】補正手段１２は、アンプ１１に基準電圧Ｖ
ｒｅｆを入力し、このときのアンプ１１の出力電圧（Ｖ
ｒｅｆ＋ΔＶ）と、基準電圧Ｖｒｅｆとの差をオフセッ
ト電圧ΔＶとして検出するようになっている。そして、
アンプ１１として非反転型を使用した場合、入力信号の
電圧Ｖｉからオフセット電圧ΔＶを減算した電圧（第１
信号の電圧）をアンプ１１に入力するようになってお
り、アンプ１１として反転型を使用した場合、入力信号
の電圧Ｖｉにオフセット電圧ΔＶを加算した電圧（第１
信号の電圧）をアンプ１１に入力するようになってい
る。

【００８１】ところで、補正手段１２は、後述するよう
に、複数のスイッチング素子やコンデンサーなどで構成
されている。このため、内部の寄生容量が無視できな
い。特に、入力信号を一旦取り込んで、それにオフセッ
ト電圧ΔＶの補正をしようとした場合、電荷量の容量分
割によって、入力信号の電圧Ｖｉだけでなく、検出した
オフセット電圧ΔＶも減少してしまう。例えば、アンプ
１１として非反転型を使用した場合、アンプ１１に入力
される電圧Ｖｉａ（補正信号の電圧）は、電圧Ｖｒｅｆ
を基準として、 Ｖｉａ＝（Ｖｉ−ΔＶ）／Ｍ −−− （３） となる。ここで、Ｍは寄生容量等による電圧の減衰を表
すパラメーターであり、Ｍ＞１である。

【００８２】信号増幅器の利得が１であれば、出力信号
の電圧Ｖｏは、 Ｖｏ＝Ｖｉａ＋ΔＶ ＝（Ｖｉ／Ｍ）＋（（Ｍ−１）／Ｍ）×ΔＶ −−− （４） となる。したがって、オフセット電圧は完全には相殺さ
れない。

【００８３】そこで、本発明に係る信号増幅器では、ア
ンプ１１の利得をパラメーターＭ（第１信号と補正信号
との振幅比）に等しい値に設定している。これによれ
ば、出力信号の電圧Ｖｏは、 Ｖｏ＝Ｖｉａ×Ｍ＋ΔＶ ＝（Ｖｉ−ΔＶ）＋ΔＶ ＝Ｖｉ −−− （５） となる。したがって、オフセット電圧ΔＶは完全には相
殺され、入力信号の電圧Ｖｉに等しい電圧Ｖｏを有する
出力信号を得ることができる。

【００８４】パラメーターＭは、信号増幅器を構成する
トランジスターやコンデンサー、配線などの容量値から
決定されるものであり、回路構成やレイアウト・パター
ン、プロセス・パラメーターから容易に算出できる。

【００８５】上記信号増幅器において、オフセット電圧
ΔＶの検出は、信号増幅器の動作開始時に行ってもよい
が、入力信号が一定期間毎に（クロック信号に同期し
て）入力される場合には、クロック毎に行うことが望ま
しい。

【００８６】オフセット電圧ΔＶをクロック毎に補正す
ると、信号増幅器の動作環境の変化（例えば、温度変化
など）、あるいは、信号増幅器の諸特性の経時変化によ
りオフセット電圧ΔＶが変動しても、常に、オフセット
電圧ΔＶを相殺することが可能となる。

【００８７】ところで、上記信号増幅器は、単結晶シリ
コン基板上のトランジスターで構成された信号増幅器を
用いた場合においても効果があるが、信号増幅器を構成
するスイッチング素子として、特性バラツキの大きい薄
膜トランジスター、特に、多結晶シリコン薄膜トランジ
スターを用いた場合に、より有効である。

【００８８】上記オフセット補正機能を内蔵した信号増
幅器の具体的な回路構成例を図９に示す。

【００８９】この信号増幅器の補正手段１２は、コンデ
ンサーＣ１（第１のコンデンサー）と５個のスイッチン
グ素子ＴＲ１〜５（第１〜第５のスイッチング素子）と
からなっている。アンプ１１の入力端子は、スイッチン
グ素子ＴＲ１を介して基準電圧Ｖｒｅｆに接続されてい
ると共に、スイッチング素子ＴＲ２を介してコンデンサ
ーＣ１の第１の電極に接続されている。そして、このコ
ンデンサーＣ１の第１の電極は、スイッチング素子ＴＲ
３を介して、本信号増幅器の入力端子に接続されてい
る。一方、コンデンサーＣ１の第２の電極は、スイッチ
ング素子ＴＲ４を介してアンプ１１の出力端子に接続さ
れていると共に、スイッチング素子ＴＲ５を介して基準
電圧Ｖｒｅｆに接続されている。

【００９０】尚、信号レベルの安定化のために、アンプ
１１の入力端に、小容量のコンデンサーを付加してもよ
い。これは、アンプ１１とスイッチング素子ＴＲ１及び
ＴＲ２の寄生容量や配線容量だけでは、信号レベルを安
定化することが不充分な場合に有効である。

【００９１】アンプ１１は、前述のように、非反転型で
あっても反転型であってもよい。アンプ１１は、ある入
力電圧範囲において、常に一定のオフセット電圧（Δ
Ｖ）があるとする。すなわち、ある入力Ｖに対して、そ
の出力は（Ｍ×Ｖ＋ΔＶ）であるとする。

【００９２】次に、上記の信号増幅器の動作について説
明する。図１０は、図９の信号増幅器を駆動する際の各
制御信号の波形である。図１０（ａ）は、アンプ１１が
非反転型の場合の波形であり、図１０（ｂ）は、アンプ
１１が反転型の場合の波形である。

【００９３】図１０に示された波形は、スイッチング素
子ＴＲ１〜ＴＲ５がｎチャネル型トランジスターの場合
のものであり、ｐチャネル型トランジスターの場合に
は、位相を逆にした波形となる。更に、電荷の転送をよ
り完全に、かつ、効率的に行うためには、スイッチング
素子ＴＲ１〜ＴＲ５をＣＭＯＳ構成（ｎチャネル型トラ
ンジスターとｐチャネル型トランジスターとを並列に接
続した構成）とすることが望ましい。その場合には、そ
れぞれに対応した制御信号が必要となる。

【００９４】また、図１０において、ある制御信号の波
形の立ち上がりと、他の制御信号の立ち下がりが同時で
あるように図示されているが、実際には、制御信号のレ
ベル変化には有限の時間を要するので、制御信号の立ち
上がりを僅かに遅らせて、立ち上がりと立ち下がりの重
なりをなくすことが好ましい。これにより、スイッチン
グ素子における電荷のリークを防ぎ、オフセット電圧の
精度の高い補正を行うことができる。以上は、後述の実
施例においても同様である。

【００９５】アンプ１１が非反転型の場合の動作を、図
１０（ａ）を参照して説明する。

【００９６】まず、スイッチング素子ＴＲ２およびスイ
ッチング素子ＴＲ１を導通状態にし、コンデンサーＣ１
の第１の電極とアンプ１１の入力端子を基準電圧（Ｖｒ
ｅｆ）にする。その結果、アンプ１１の出力端子には、
アンプ１１のオフセット電圧分だけシフトした電圧（Ｖ
ｒｅｆ＋ΔＶ）が出力される。このとき、スイッチング
素子ＴＲ５は遮断状態にあり、スイッチング素子ＴＲ４
が導通状態にあるので、この出力（Ｖｒｅｆ＋ΔＶ）は
コンデンサーＣ１の第２の電極に印加される。

【００９７】次いで、スイッチング素子ＴＲ２を遮断状
態にすると共に、スイッチング素子ＴＲ３を導通状態に
して、コンデンサーＣ１の第１の電極に例えば映像デー
タ（入力信号の電圧Ｖｉ）を書き込む。

【００９８】しかる後に、スイッチング素子ＴＲ３を遮
断状態にした後、スイッチング素子ＴＲ４を遮断状態に
すると共に、スイッチング素子ＴＲ５を導通状態にする
ことにより、コンデンサーＣ１の第２の電極を基準電位
（Ｖｒｅｆ）にする。このとき、コンデンサーＣ１の第
１の電極の電位は、コンデンサーＣ１の第２の電極の電
位変化分（−ΔＶ）だけシフトした値（Ｖｉ−ΔＶ）を
とる。

【００９９】その後、スイッチング素子ＴＲ１を遮断状
態にする共に、スイッチング素子ＴＲ２を導通状態にす
ることにより、オフセット電圧分だけシフトさせた映像
データ（Ｖｉ−ΔＶ）を、アンプ１１の入力端子に与え
る。

【０１００】各スイッチング素子ＴＲ１〜ＴＲ５及び配
線の寄生容量が充分に小さければ、コンデンサーＣ１に
記憶されたデータ（電荷量）への影響を無視することが
でき、アンプ１１への入力電圧も（Ｖｉ−ΔＶ）となる
が、実際には、寄生容量のために、入力電圧は１／Ｍに
減少し、（Ｖｉ−ΔＶ）／Ｍとなる。この信号電圧を、
オフセット電圧がΔＶで利得がＭのアンプ１１に入力す
ることにより、オフセット電圧ΔＶが相殺されて、入力
映像データ（入力信号の電圧Ｖｉ）と同電圧の信号（Ｖ
ｏ）が出力端子に出力される。

【０１０１】アンプ１１には、前述の図１の非反転信号
増幅器を使用することができるが、これに限らず、従来
技術として示した図２２の非反転信号増幅器を含むあら
ゆる構成の非反転信号増幅器を使用することもできる。
尚、これは以下においても同様である。

【０１０２】次に、アンプ１１が反転型の場合の動作
を、図１０（ｂ）を参照して説明する。

【０１０３】まず、スイッチング素子ＴＲ２およびスイ
ッチング素子ＴＲ１を導通状態にし、コンデンサーＣ１
の第１の電極とアンプ１１の入力端子を基準電位（Ｖｒ
ｅｆ）にする。その結果、アンプ１１の出力端子には、
アンプ１１のオフセット電圧分だけシフトした電圧（Ｖ
ｒｅｆ＋ΔＶ）が出力される。このとき、スイッチング
素子ＴＲ４は遮断状態にあり、スイッチング素子ＴＲ５
が導通状態にあるので、基準電位Ｖｒｅｆはコンデンサ
ーＣ１の第２の電極に印加される。

【０１０４】次いで、スイッチング素子ＴＲ２を遮断状
態にすると共に、スイッチング素子ＴＲ３を導通状態に
して、コンデンサーＣ１の第１の電極に映像データ（Ｖ
ｉ）を書き込む。しかる後に、スイッチング素子ＴＲ３
を遮断状態にした後、スイッチング素子ＴＲ５を遮断状
態にすると共に、スイッチング素子ＴＲ４を導通状態に
することにより、コンデンサーＣ１の第２の電極を、ア
ンプ１１の出力電位（Ｖｒｅｆ＋ΔＶ）とする。このと
き、コンデンサーＣ１の第１の電極の電位は、コンデン
サーＣ１の第２の電極の電位変化分（ΔＶ）だけシフト
した値（Ｖｉ＋ΔＶ）をとる。

【０１０５】その後、スイッチング素子ＴＲ１およびＴ
Ｒ４を遮断状態にすると共に、スイッチング素子ＴＲ２
を導通状態にすることにより、オフセット電圧分だけシ
フトさせた映像データ（Ｖｉ＋ΔＶ）を、アンプ１１の
入力端子に与える。

【０１０６】各スイッチング素子ＴＲ１〜ＴＲ５及び配
線の寄生容量が十分に小さければ、コンデンサーＣ１に
記憶されたデータへの影響を無視することができ、アン
プ１１への入力電圧も（Ｖｉ＋ΔＶ）となるが、実際に
は、寄生容量のために、入力電圧は１／Ｍに減少し、
（Ｖｉ＋ΔＶ）／Ｍとなる。この信号電圧を、オフセッ
ト電圧がΔＶで利得がＭの反転型アンプ１１に入力する
ことにより、オフセット電圧が相殺されて、入力映像デ
ータ（Ｖｉ）と逆極性（Ｖｒｅｆを基準として）で同電
圧の信号（−Ｖｏ）が出力端子に出力される。

【０１０７】アンプ１１には、前述の図５の反転信号増
幅器を使用することができるが、これに限らず、従来技
術として示した図２４の反転信号増幅器を含むあらゆる
構成の反転信号増幅器を使用することもできる。尚、こ
れは以下においても同様である。

【０１０８】上記の信号増幅器（以下の実施例における
信号増幅器にも当てはまる）において、オフセット電圧
ΔＶを補正するためには、ある時間を要する。これを、
短くするためには、アンプ１１の負荷を軽くすればよ
い。何故なら、この補正期間において、最も時間を要す
るのは、基準電圧Ｖｒｅｆに対するアンプ１１の出力電
圧（Ｖｒｅｆ＋ΔＶ）が安定するまでの時間であるから
である。特に、オフセット電圧の補正前の入力信号のレ
ベルが、基準電圧Ｖｒｅｆから大きく異なっていた場
合、この時間が長くなる。

【０１０９】具体的には、図１１に示すように、アンプ
１１の出力端子に、基準電圧Ｖｒｅｆを印加するための
スイッチング素子ＴＲ８（第８のスイッチング素子）を
付加してもよい。スイッチング素子ＴＲ８はＯＮ抵抗が
十分に小さく設計されており、アンプ１１の入力端子に
基準電圧Ｖｒｅｆが入力される直前に、このスイッチン
グ素子ＴＲ８を導通させることにより、予め、容量性負
荷の大きい出力端子を充電させておくことができる。

【０１１０】他の方法としては、図１２に示すように、
アンプ１１の出力端子の直後に、スイッチング素子ＴＲ
９（第９のスイッチング素子）を設け、本来の出力信号
が出力されない期間は、負荷を切り離すことも有効であ
る。

【０１１１】上記オフセット補正機能を内蔵した信号増
幅器（図８）の他の具体的な回路構成例を図１３に示
す。

【０１１２】この信号増幅器の補正手段１２は、２個の
コンデンサーＣ１〜２（第１〜第２のコンデンサー）と
６個のスイッチング素子ＴＲ２〜７（第２〜第７のスイ
ッチング素子）とからなっている。この信号増幅器は、
前記の信号増幅器（図９）から、スイッチング素子ＴＲ
１を取り除き、コンデンサーＣ１の一方の電極に基準電
圧Ｖｒｅｆを印加するためのスイッチング素子ＴＲ６
と、アンプ１１の入力端子の電位を保持するためのスイ
ッチング素子ＴＲ７とコンデンサーＣ２とを追加したも
のである。ここで、コンデンサーＣ２の第２の電極に印
加される電圧Ｖ０は、一定であればいかなる電圧であっ
ても構わない。

【０１１３】この信号増幅器においても、アンプ１１
は、非反転型と反転型のいずれであってもよい。

【０１１４】次に、上記の信号増幅器の動作について説
明する。図１４は、図１３の信号増幅回路を駆動する際
の各制御信号の波形である。図１４（ａ）は、アンプ１
１が非反転型の場合の波形であり、図１４（ｂ）は、ア
ンプ１１が反転型の場合の波形である。

【０１１５】アンプ１１が非反転型の場合の動作を、図
１０（ａ）を参照して説明する。

【０１１６】まず、スイッチング素子ＴＲ２およびＴＲ
６、ＴＲ７を導通状態にし、コンデンサーＣ１の第１の
電極とコンデンサーＣ２の第１の電極に基準電位Ｖｒｅ
ｆとなり、その結果、アンプ１１の出力端子には、アン
プ１１のオフセット電圧分だけシフトした電圧（Ｖｒｅ
ｆ＋ΔＶ）が出力される。このとき、スイッチング素子
ＴＲ５は遮断状態にあり、スイッチング素子ＴＲ４が導
通状態にあるので、この出力（Ｖｒｅｆ＋ΔＶ）はコン
デンサーＣ１の第２の電極に印加される。

【０１１７】次いで、スイッチング素子ＴＲ２およびＴ
Ｒ６を遮断状態にすると共に、スイッチング素子ＴＲ３
を導通状態にして、コンデンサーＣ１の第１の電極に映
像データ（Ｖｉ）を書き込む。

【０１１８】しかる後に、スイッチング素子ＴＲ３を遮
断状態にした後、スイッチング素子ＴＲ４を遮断状態に
すると共に、スイッチング素子ＴＲ５を導通状態にする
ことにより、コンデンサーＣ１の第２の電極を基準電位
（Ｖｒｅｆ）にする。このとき、コンデンサーＣ１の第
１の電極の電位は、コンデンサーＣ１の第２の電極の電
位変化分（−ΔＶ）だけシフトした値（Ｖｉ−ΔＶ）を
とる。

【０１１９】その後、スイッチング素子ＴＲ７を遮断状
態にすると共に、スイッチング素子ＴＲ２を導通状態に
することにより、オフセット電圧分だけシフトさせた映
像データ（Ｖｉ−ΔＶ）を、アンプ１１の入力端子に与
える。

【０１２０】各スイッチング素子ＴＲ２〜ＴＲ７及び配
線の寄生容量が十分に小さければ、コンデンサーＣ１に
記憶されたデータへの影響を無視することができ、アン
プ１１への入力電圧も（Ｖｉ−ΔＶ）となるが、実際に
は、寄生容量のために、入力電圧は１／Ｍに減少し、
（Ｖｉ−ΔＶ）／Ｍとなる。この信号電圧を、オフセッ
ト電圧がΔＶで利得がＭのアンプ１１に入力することに
より、オフセット電圧が相殺されて、入力映像データ
（Ｖｉ）と同電圧の信号（Ｖｏ）が出力端子に出力され
る。

【０１２１】次に、アンプ１１が反転型の場合の動作
を、図１４（ｂ）を参照して説明する。

【０１２２】まず、スイッチング素子ＴＲ２およびＴＲ
５〜７を導通状態にし、コンデンサーＣ１の第１の電極
とコンデンサーＣ２の第１の電極に基準電位Ｖｒｅｆを
書き込む。このとき、アンプ１１の入力端子も基準電位
（Ｖｒｅｆ）となり、その結果、アンプ１１の出力端子
には、アンプ１１のオフセット電圧分だけシフトした電
圧（Ｖｒｅｆ＋ΔＶ）が出力される。このとき、スイッ
チング素子ＴＲ４は遮断状態にあり、スイッチング素子
ＴＲ５が導通状態にあるので、基準電位Ｖｒｅｆはコン
デンサーＣ１の第２の電極に印加される。

【０１２３】次いで、スイッチング素子ＴＲ２およびＴ
Ｒ６を遮断状態にすると共に、スイッチング素子ＴＲ３
を導通状態にして、コンデンサーＣ１の第１の電極に映
像データ（Ｖｉ）を書き込む。

【０１２４】しかる後に、スイッチング素子ＴＲ３を遮
断状態にした後、スイッチング素子ＴＲ５を遮断状態に
すると共に、スイッチング素子ＴＲ４を導通状態にする
ことにより、コンデンサーＣ１の第２の電極を、アンプ
１１の出力電位（Ｖｒｅｆ＋ΔＶ）とする。このとき、
コンデンサーＣ１の第１の電極の電位は、コンデンサー
Ｃ１の第２の電極の電位変化分（ΔＶ）だけシフトした
値（Ｖｉ＋ΔＶ）をとる。

【０１２５】その後、スイッチング素子ＴＲ４およびＴ
Ｒ７を遮断状態にすると共に、スイッチング素子ＴＲ２
を導通状態とすることにより、オフセット電圧だけシフ
トさせた映像データ（Ｖｉ＋ΔＶ）を、アンプ１１の入
力端子に与える。

【０１２６】各スイッチング素子ＴＲ２〜ＴＲ７及び配
線の寄生容量が十分に小さければ、コンデンサーＣ１に
記憶されたデータへの影響を無視することができ、アン
プ１１への入力電圧も（Ｖｉ＋ΔＶ）となるが、実際に
は、寄生容量のために、入力電圧は１／Ｍに減少し、
（Ｖｉ＋ΔＶ）／Ｍとなる。この信号電圧を、オフセッ
ト電圧がΔＶで利得がＭのアンプ１１に入力することに
より、オフセット電圧が相殺されて、入力映像データ
（Ｖｉ）と逆極性（Ｖｒｅｆを基準として）で同電圧の
信号（−Ｖｏ）が出力端子に出力される。

【０１２７】上記オフセット補正機能を内蔵した信号増
幅器（図８）のその他の具体的な回路構成例を図１５に
示す。

【０１２８】この信号増幅器の補正手段１２は、２個の
コンデンサーＣ１およびＣ３（第１および第３のコンデ
ンサー）と４個のスイッチング素子ＴＲ１およびＴＲ３
〜５とからなっている。この信号増幅器は、前記の信号
増幅器（図９）から、スイッチング素子ＴＲ２を取り除
き、スイッチング素子ＴＲ４とコンデンサーＣ１の第２
の電極との間に、信号増幅器の出力電位を保持するため
のコンデンサーＣ３を追加したものである。ここで、コ
ンデンサーＣ３の第２の電極に印加される電圧は、一定
であればいかなる電圧Ｖ０であっても構わない。

【０１２９】この信号増幅器においては、アンプ１１
は、非反転型である必要がある。

【０１３０】次に、上記の信号増幅器の動作について説
明する。図１６は、図１５の信号増幅器を駆動する際の
各制御信号の波形である。

【０１３１】まず、スイッチング素子ＴＲ１およびＴＲ
４を導通状態にし、コンデンサーＣ１の第１の電極とア
ンプ１１の入力端子に基準電位Ｖｒｅｆを書き込む。そ
の結果、アンプ１１の出力端子には、アンプ１１のオフ
セット電圧分だけシフトした電圧（Ｖｒｅｆ＋ΔＶ）が
出力される。このとき、スイッチング素子ＴＲ５は遮断
状態にあり、スイッチング素子ＴＲ４が導通状態にある
ので、この電圧（Ｖｒｅｆ＋ΔＶ）が、コンデンサーＣ
３の第１の電極とコンデンサーＣ１の第２の電極に印加
される。

【０１３２】次いで、スイッチング素子ＴＲ１およびＴ
Ｒ４を遮断状態にすると共に、スイッチング素子ＴＲ３
を導通状態にして、コンデンサーＣ１の第１の電極に映
像データ（Ｖｉ）を書き込む。このとき、コンデンサー
Ｃ３がコンデンサーＣ１に比べて充分に大きければ、コ
ンデンサーＣ１の第２の電極の電位は、コンデンサーＣ
１の第１の電極の電位変化の影響を受けず電圧（Ｖｒｅ
ｆ＋ΔＶ）を維持する。

【０１３３】しかる後に、スイッチング素子ＴＲ３を遮
断状態にした後、スイッチング素子ＴＲ５を導通状態に
することにより、コンデンサーＣ１の第２の電極を基準
電位（Ｖｒｅｆ）にする。このとき、コンデンサーＣ１
の第１の電極の電位は、コンデンサーＣ１の第２の電極
の電位変化分（−ΔＶ）だけシフトした値（Ｖｉ−Δ
Ｖ）をとる。こうして、アンプ１１への入力電圧も（Ｖ
ｉ−ΔＶ）となるが、実際には、寄生容量のために、入
力電圧は１／Ｍに減少し、（Ｖｉ−ΔＶ）／Ｍとなる。
この信号電圧を、オフセット電圧がΔＶで利得がＭのア
ンプ１１に入力することにより、オフセット電圧が相殺
されて、入力映像データ（Ｖｉ）と同電圧の信号（Ｖ
ｏ）が出力端子に出力される。

【０１３４】次に、上記の信号増幅器（図１または図
５）の応用例として、データ信号線駆動回路について説
明する。

【０１３５】このデータ信号線駆動回路は、クロック信
号に同期して映像信号ＤＡＴを取り込むサンプリング回
路（ＳＷＴ）…と、サンプリングされた映像信号を他の
クロック信号ＴＲＦに同期して、一括してデータ信号線
ＳＬｍに出力する出力回路（ＡＭＰ）…とを備えてお
り、出力回路…として、上記の利得が１より大きい信号
増幅器を採用している点を除き、従来技術で説明したデ
ータ信号線駆動回路（図１９）と同一構成を有してい
る。

【０１３６】サンプリングされた映像信号ＤＡＴは、一
旦、コンデンサーＣｓｍｐに書き込まれ、その後、コン
デンサーＣｈへ転送されるので、容量に比例して電荷が
分割され、信号電圧がＣｓｍｐ／（Ｃｓｍｐ＋Ｃｈ）に
減衰する。その量は、コンデンサーＣｓｍｐおよびＣｈ
の比により決まるので、予め、信号の減衰量を補償する
ような利得（（Ｃｓｍｐ＋Ｃｈ）／Ｃｓｍｐ）を有する
信号増幅器を出力回路として用いることにより、サンプ
リングされた信号と同レベルの出力を得ることが可能と
なる。

【０１３７】また、出力回路の利得をより大きくするこ
とにより、データ信号線駆動回路に入力される映像信号
の振幅を、本来必要とされるものよりも小さくすること
も可能である。このような構成にした場合には、映像信
号ＤＡＴを取り込むサンプリング回路などの駆動電圧を
小さくすることができるので、回路の低消費電力化を図
ることができる。

【０１３８】さらにまた、多結晶シリコン薄膜トランジ
スター等の薄膜トランジスターで出力回路を構成した場
合においても、利得を制御する素子としてバラツキの少
ないコンデンサーを利用することにより、利得を高精度
に設定できる。したがって、高品質のデータ信号線駆動
回路を実現できる。

【０１３９】上記のデータ信号線駆動回路の出力回路…
として、図１または図５の信号増幅器の代わりに、図８
のオフセット補正機能を内蔵した信号増幅器を応用した
場合、信号増幅器のオフセット電圧、およびそのバラツ
キを低減させることができるので、多数の信号線に対応
した信号線駆動回路の出力のバラツキを抑制することが
可能となる。

【０１４０】したがって、多結晶シリコン薄膜トランジ
スター等の薄膜トランジスターで出力回路を構成した場
合、オフセット電圧のバラツキが顕著になるため、特に
有効である。

【０１４１】次に、上記の信号増幅器（図１、図５また
は図８）を備えたデータ信号線駆動回路の応用例とし
て、アクティグマトリクス型液晶表示装置について説明
する。但し、本発明の技術は、液晶表示装置以外の画像
表示装置、例えば、プラズマディスプレイやＬＥＤ（発
光ダイオード）ディスプレイ、ＦＥＤ（電界放出素子）
ディスプレイ等にも適用可能である。

【０１４２】この液晶表示装置は、上記のデータ信号線
駆動回路を採用している点を除き、従来技術で説明した
液晶表示装置と同一構成を有している。

【０１４３】上記のデータ信号線駆動回路を採用したこ
とにより、各データ信号線の出力（常時に供する映像信
号）のバラツキが低減され、良好な多階調表示を実現す
ることができる。

【０１４４】近年、駆動回路やその実装に伴うコストの
低減や、実装箇所の信頼性向上を目的として開発が進ん
でいる。モノリシック構成（画素アレイと駆動回路を同
一基板上に一体形成した構成）においては、駆動回路は
単結晶或いは多結晶、非晶質シリコンの薄膜トランジス
ターで構成されることが多い（透過型ディスプレイの場
合）。このため、前述のように、素子のバラツキによる
出力電圧のバラツキが懸念されるので、本発明の信号増
幅器あるいは信号増幅器を内蔵した信号線駆動回路を用
いることが、画像表示装置のモノリシック化に極めて有
効である。

【０１４５】以上のように、本発明の信号増幅器におい
ては、利得を制御する素子がコンデンサーであるので、
トランジスターや抵抗素子の特性バラツキが大きい薄膜
トランジスター回路においても、信号増幅器の利得を高
精度に制御することができる。

【０１４６】また、本発明のオフセット補正機能を内蔵
した信号増幅器は、これを構成する信号増幅器の利得が
１より大きいので、補正手段において信号が減衰した場
合にも、高精度にオフセット補正を行うことが可能とな
る。

【０１４７】また、本発明の信号線駆動回路において
は、これを構成する信号増幅器として、上述の信号増幅
器、或いは、オフセット補正機能を内蔵した信号増幅器
を用いているので、入力信号と同レベルの信号を、精度
よく、かつ、バラツキなく出力することができる。

【０１４８】さらにまた、本発明の画像表示装置におい
ては、これを構成するデータ信号線駆動回路として、上
述の信号線駆動回路を用いているので、画像表示に供す
る信号のバラツキを抑制することができ、高品位の多階
調画像表示を実現することができる。

【０１４９】

【発明の効果】請求項１に係る信号増幅器は、以上のよ
うに、オペアンプと、オペアンプの利得を設定する第１
および第２のコンデンサーとが備えられており、第１の
コンデンサーはオペアンプの反転入力端子と出力端子と
の間に接続されており、第２のコンデンサーはオペアン
プの反転入力端子と定電圧源との間に接続されており、
非反転入力端子に入力された入力信号を非反転増幅する
ことにより得られた出力信号を出力端子から出力する構
成である。

【０１５０】これによれば、第１および第２のコンデン
サーのキャパシタンスによって信号増幅器の利得を設定
することができる。したがって、抵抗によって利得を設
定する従来の信号増幅器と比較して高精度に利得を設定
することが可能な非反転型の信号増幅器を実現できる。
特に、多結晶シリコン薄膜等の半導体薄膜上に信号増幅
器を作製する場合、従来よりもはるかに高精度な利得を
有する非反転型の信号増幅器を実現できるという効果を
奏する。

【０１５１】請求項２に係る信号増幅器は、以上のよう
に、請求項１の信号増幅器であって、反転入力端子と出
力端子とを定電圧源に接続するスイッチング手段が備え
られている構成である。

【０１５２】これによれば、請求項１の効果に加え、反
転入力端子と出力端子とを定電圧源の電位にリセットで
きる。これにより、信号増幅器の利得は、（Ｃａ＋Ｃ
ｂ）／Ｃａにより定まるという効果を奏する。ここで、
Ｃａ、Ｃｂは、それぞれ第１および第２のコンデンサー
のキャパシタンスである。

【０１５３】請求項３に係る信号増幅器は、以上のよう
に、オペアンプと、オペアンプの利得を設定する第１お
よび第２のコンデンサーとが備えられており、第１のコ
ンデンサーはオペアンプの反転入力端子と出力端子との
間に接続されており、非反転入力端子は定電圧源に接続
されており、信号源から第２のコンデンサーを介して反
転入力端子に入力された入力信号を反転増幅することに
より得られた出力信号を出力端子から出力する構成であ
る。

【０１５４】これによれば、第１および第２のコンデン
サーのキャパシタンスによって信号増幅器の利得を設定
することができる。これにより、抵抗によって利得を設
定する従来の信号増幅器と比較して高精度に利得を設定
することが可能な反転型の信号増幅器を実現できる。特
に、多結晶シリコン薄膜等の半導体薄膜上に信号増幅器
を作製する場合、従来よりもはるかに高精度な利得を有
する反転型の信号増幅器を実現できるという効果を奏す
る。

【０１５５】請求項４に係る信号増幅器は、以上のよう
に、請求項３の信号増幅器であって、反転入力端子と出
力端子とを信号源に接続するスイッチング手段が備えら
れている構成である。

【０１５６】これによれば、請求項３の効果に加え、反
転入力端子と出力端子とを信号源の電位にリセットでき
るという。これにより、信号増幅器の利得は、Ｃｂ／Ｃ
ａにより定まるという効果を奏する。ここで、Ｃａ、Ｃ
ｂは、それぞれ第１、第２のコンデンサーのキャパシタ
ンスである。

【０１５７】請求項５に係る信号増幅器は、以上のよう
に、請求項２または４の信号増幅器であって、入力信号
は第１のクロック信号に同期して入力され、スイッチン
グ手段は第２のクロック信号に同期してオンにされる構
成である。

【０１５８】これによれば、請求項２または４の効果に
加え、第１、第２のコンデンサーに蓄えられた電荷のリ
ークがあっても、一定した利得を維持できるという効果
を奏する。

【０１５９】請求項６に係る信号増幅器は、以上のよう
に、請求項５の信号増幅器であって、第１のクロック信
号と第２のクロック信号は同一周波数であり、入力信号
が入力される毎に、その直前にスイッチング手段がオン
にされる構成である。

【０１６０】これによれば、請求項５の効果に加え、よ
り安定した利得を維持できるという効果を奏する。

【０１６１】請求項７に係る信号増幅器は、以上のよう
に、アンプと、アンプに基準電圧を入力したときのアン
プの出力電圧と基準電圧との差をオフセット電圧として
検出し、入力信号のレベルをオフセット電圧分だけシフ
トさせた第１の信号に対応し第１の信号が減衰した信号
である補正信号をアンプに入力することにより、アンプ
のオフセット電圧を低減する補正手段とが備えられてお
り、アンプの利得は、第１の信号と補正信号との振幅比
に設定されている構成である。

【０１６２】これによれば、アンプのオフセット電圧を
低減できる。これにより、入力信号とほぼ同一レベルの
出力信号を得ることができるという効果を奏する。

【０１６３】請求項８に係る信号増幅器は、以上のよう
に、請求項７の信号増幅器であって、入力信号はクロッ
ク信号に同期して入力され、補正手段によるオフセット
電圧の低減がクロック毎に行われる構成である。

【０１６４】これによれば、請求項７の効果に加え、信
号増幅器の動作環境（温度など）の変化や諸特性の経時
変化によりオフセット電圧が変動しても、常に、オフセ
ット電圧を相殺することが可能になるという効果を奏す
る。

【０１６５】請求項９ないし１１に係る信号増幅器は、
以上のように、請求項８の効果に加え、単純な回路構成
で、オフセット電圧を低減する機能を有する信号増幅器
を実現することができるという効果を奏する。

【０１６６】請求項１２に係る信号増幅器は、以上のよ
うに、請求項７、８、９、１０または１１の信号増幅器
であって、アンプの出力端子に基準電圧を印加する第８
のスイッチング素子が設けられている構成である。

【０１６７】これによれば、請求項７、８、９、１０ま
たは１１の効果に加え、信号増幅器の負荷を軽減するこ
とができる。このため、オフセット電圧の補正に要する
時間を短縮することができるという効果を奏する。

【０１６８】請求項１３に係る信号増幅器は、以上のよ
うに、請求項７、８、９、１０または１１の信号増幅器
であって、アンプの出力端子と外部の負荷とを電気的に
切り離す第９のスイッチング素子が設けられている構成
である。

【０１６９】これによれば、請求項７、８、９、１０ま
たは１１の効果に加え、信号増幅器の負荷を軽減するこ
とができる。このため、オフセット電圧の補正に要する
時間を短縮することができるという効果を奏する。

【０１７０】請求項１４に係る信号線駆動回路は、以上
のように、出力手段が、請求項１、２、３、４、７、
８、９、１０、１１、１２または１３に記載の信号増幅
器のいずれかである構成である。

【０１７１】これによれば、サンプリングされた映像信
号とほぼ同一レベルの信号をデータ信号線に出力するこ
とができるという効果を奏する。

【０１７２】請求項１５に係る画像表示装置は、以上の
ように、第１の信号線駆動回路は請求項１４に記載の信
号線駆動回路であり、表示画素と第１の信号線駆動回路
とが同一基板上に形成されており、かつ、第１の信号線
駆動回路は薄膜トランジスターからなるので、透過型の
画像表示装置を構成することができるとともに、信号増
幅器を含む実用的な駆動回路を構成することができると
いう効果を奏する。

【図面の簡単な説明】

【図１】本発明に係る帰還型の非反転信号増幅器の構成
を示すブロック図である。

【図２】図１の非反転信号増幅器の具体例を示す回路図
である。

【図３】図１の非反転信号増幅器の反転入力端子を出力
端子と定電圧源の電圧端子とに短絡する装置の具体例を
示す回路図である。

【図４】図３の非反転信号増幅器に入力される信号を示
す波形図である。

【図５】本発明に係る帰還型の反転信号増幅器の構成を
示すブロック図である。

【図６】図５の反転信号増幅器の具体例を示す回路図で
ある。

【図７】図５の反転信号増幅器の反転入力端子を出力端
子と入力信号源とに短絡する装置の具体例を示す回路図
である。

【図８】本発明に係るオフセット補正機能を内蔵した信
号増幅器の構成を示すブロック図である。

【図９】図８の信号増幅器の一具体例を示す回路図であ
る。

【図１０】図９の信号増幅器に入力される制御信号の波
形図であり、（ａ）は非反転型アンプを備えた信号増幅
器に入力される制御信号の波形図であり、（ｂ）は反転
型アンプを備えた信号増幅器に入力される制御信号の波
形図である。

【図１１】図９の信号増幅器に、出力端子に基準電圧を
印加するためのスイッチング素子を付加した信号増幅器
を示す回路図である。

【図１２】図９の信号増幅器に、負荷を出力端子から切
り離すためのスイッチング素子を付加した信号増幅器を
示す回路図である。

【図１３】図８の信号増幅器の他の具体例を示す回路図
である。

【図１４】図１３の信号増幅器に入力される制御信号の
波形図であり、（ａ）は非反転型アンプを備えた信号増
幅器に入力される制御信号の波形図であり、（ｂ）は反
転型アンプを備えた信号増幅器に入力される制御信号の
波形図である。

【図１５】図８の信号増幅器のその他の具体例を示す回
路図である。

【図１６】図１５の信号増幅器に入力される制御信号の
波形図である。

【図１７】従来のアクティブ・マトリクス駆動方式の画
像表示装置の構成を示すブロック図である。

【図１８】図１７の画像表示装置における画素の一例と
して、液晶画素の構成を示す回路図である。

【図１９】図１７の画像表示装置におけるデータ信号線
駆動回路の構成を示すブロック図である。

【図２０】図１９のデータ信号線駆動回路に使用され
る、利得がほぼ１の信号増幅器の一例を示す回路図であ
る。

【図２１】図１９のデータ信号線駆動回路に使用され
る、利得が１以上である非反転型信号増幅器の一例を示
すブロック図である。

【図２２】図２１の非反転型信号増幅器の具体例を示す
回路図である。

【図２３】図１９のデータ信号線駆動回路に使用され
る、利得が１以上である反転型信号増幅器の一例を示す
ブロック図である。

【図２４】図２３の反転型信号増幅器の具体例を示す回
路図である。

【符号の説明】

１ オペアンプ ２ａ コンデンサー（第１のコンデンサー） ２ｂ コンデンサー（第２のコンデンサー） ３ａ コンデンサー（第１のコンデンサー） ３ｂ コンデンサー（第２のコンデンサー） １１ アンプ １２ 補正手段 ＡＭＰ 出力回路（出力手段） Ｃ１ コンデンサー（第１のコンデンサー） Ｃ２ コンデンサー（第２のコンデンサー） Ｃ３ コンデンサー（第３のコンデンサー） ＳＷＴ サンプリング回路（サンプリング手段） ＴＲ１ スイッチング素子（第１のスイッチング素子） ＴＲ２ スイッチング素子（第２のスイッチング素子） ＴＲ３ スイッチング素子（第３のスイッチング素子） ＴＲ４ スイッチング素子（第４のスイッチング素子） ＴＲ５ スイッチング素子（第５のスイッチング素子） ＴＲ６ スイッチング素子（第６のスイッチング素子） ＴＲ７ スイッチング素子（第７のスイッチング素子） ＴＲ８ スイッチング素子（第８のスイッチング素子） ＴＲ９ スイッチング素子（第９のスイッチング素子）

Claims (15)

【特許請求の範囲】
1. 【請求項１】オペアンプと、オペアンプの利得を設定す
   る第１および第２のコンデンサーとが備えられており、
   第１のコンデンサーはオペアンプの反転入力端子と出力
   端子との間に接続されており、第２のコンデンサーはオ
   ペアンプの反転入力端子と定電圧源との間に接続されて
   おり、非反転入力端子に入力された入力信号を非反転増
   幅することにより得られた出力信号を出力端子から出力
   することを特徴とする信号増幅器。
2. 【請求項２】反転入力端子と出力端子とを定電圧源に接
   続するスイッチング手段が備えられていることを特徴と
   する請求項１記載の信号増幅器。
3. 【請求項３】オペアンプと、オペアンプの利得を設定す
   る第１および第２のコンデンサーとが備えられており、
   第１のコンデンサーはオペアンプの反転入力端子と出力
   端子との間に接続されており、非反転入力端子は定電圧
   源に接続されており、信号源から第２のコンデンサーを
   介して反転入力端子に入力された入力信号を反転増幅す
   ることにより得られた出力信号を出力端子から出力する
   ことを特徴とする信号増幅器。
4. 【請求項４】反転入力端子と出力端子とを信号源に接続
   するスイッチング手段が備えられていることを特徴とす
   る請求項３記載の信号増幅器。
5. 【請求項５】入力信号は第１のクロック信号に同期して
   入力され、スイッチング手段は第２のクロック信号に同
   期してオンにされることを特徴とする請求項２または４
   に記載の信号増幅器。
6. 【請求項６】第１のクロック信号と第２のクロック信号
   は同一周波数であり、入力信号が入力される毎に、その
   直前にスイッチング手段がオンにされることを特徴とす
   る請求項５記載の信号増幅器。
7. 【請求項７】アンプと、アンプに基準電圧を入力したと
   きのアンプの出力電圧と基準電圧との差をオフセット電
   圧として検出し、入力信号のレベルをオフセット電圧分
   だけシフトさせた第１の信号に対応し第１の信号が減衰
   した信号である補正信号をアンプに入力することによ
   り、アンプのオフセット電圧を低減する補正手段とが備
   えられており、アンプの利得は、第１の信号と補正信号
   との振幅比に設定されていることを特徴とする信号増幅
   器。
8. 【請求項８】入力信号はクロック信号に同期して入力さ
   れ、補正手段によるオフセット電圧の低減がクロック毎
   に行われることを特徴とする請求項７記載の信号増幅
   器。
9. 【請求項９】補正手段は、第１のコンデンサーと第１な
   いし第５のスイッチング素子からなり、 アンプの入力端子は、第１のスイッチング素子を介して
   基準電圧の入力端子に接続されているとともに、第２の
   スイッチング素子を介して第１のコンデンサーの一方の
   電極に接続されており、 第１のコンデンサーの一方の電極は第３のスイッチング
   素子を介して入力信号の入力端子に接続されており、 第１のコンデンサーの他方の電極は第４のスイッチング
   素子を介してアンプの出力端子に接続されているととも
   に、第５のスイッチング素子を介して基準電圧の入力端
   子に接続されていることを特徴とする請求項８記載の信
   号増幅器。
10. 【請求項１０】補正手段は、第１および第２のコンデン
    サーと第２ないし第７のスイッチング素子からなり、 アンプの入力端子は、第２のスイッチング素子を介して
    第１のコンデンサーの一方の電極に接続されているとと
    もに、第７のスイッチング素子と第２のコンデンサーを
    介して定電圧端子に接続されており、 第１のコンデンサーの一方の電極は第３のスイッチング
    素子を介して入力信号の入力端子に接続されているとと
    もに、第６のスイッチング素子を介して基準電圧の入力
    端子に接続されており、 第１のコンデンサーの他方の電極は第４のスイッチング
    素子を介してアンプの出力端子に接続されているととも
    に、第５のスイッチング素子を介して基準電圧の入力端
    子に接続されていることを特徴とする請求項８記載の信
    号増幅器。
11. 【請求項１１】補正手段は、第１および第３のコンデン
    サーと第１および第３ないし第５のスイッチング素子か
    らなり、 アンプの入力端子は、第１のスイッチング素子を介して
    基準電圧の入力端子に接続されているとともに、第１の
    コンデンサーの一方の電極に接続されており、 第１のコンデンサーの一方の電極は第３のスイッチング
    素子を介して入力信号の入力端子に接続されており、 第１のコンデンサーの他方の電極は第４のスイッチング
    素子を介して信号増幅器の出力端子に接続されていると
    ともに、第５のスイッチング素子を介して基準電圧の入
    力端子に接続されており、さらに、第３のコンデンサー
    を介して定電圧端子に接続されていることを特徴とする
    請求項８記載の信号増幅器。
12. 【請求項１２】アンプの出力端子に基準電圧を印加する
    第８のスイッチング素子が設けられていることを特徴と
    する請求項７、８、９、１０、または１１記載の信号増
    幅器。
13. 【請求項１３】アンプの出力端子と外部の負荷とを電気
    的に切り離す第９のスイッチング素子が設けられている
    ことを特徴とする請求項７、８、９、１０、または１１
    記載の信号増幅器。
14. 【請求項１４】クロック信号に同期して映像信号を取り
    込むサンプリング手段と、サンプリングされた映像信号
    を他のクロック信号に同期して一括してデータ信号線に
    出力する出力手段とを備えた信号線駆動回路において、 上記出力手段が、請求項１、２、３、４、７、８、９、
    １０、１１、１２または１３に記載の信号増幅器のいず
    れかであることを特徴とする信号線駆動回路。
15. 【請求項１５】マトリクス状に配列して表示画素からな
    る表示部と、映像信号をサンプリングしてデータ信号線
    に出力する第１の信号線駆動回路と、走査信号線を順次
    選択してデータ信号線上の映像信号を表示画素に書き込
    む第２の信号線駆動回路とを備えた画像表示装置におい
    て、 上記第１の信号線駆動回路は請求項１４に記載の信号線
    駆動回路であり、表示画素と第１の信号線駆動回路とが
    同一基板上に形成されており、かつ、第１の信号線駆動
    回路は薄膜トランジスターからなることを特徴とする画
    像表示装置。