JP3717536B2 - 信号増幅器および画像表示装置 - Google Patents
信号増幅器および画像表示装置 Download PDFInfo
- Publication number
- JP3717536B2 JP3717536B2 JP11923894A JP11923894A JP3717536B2 JP 3717536 B2 JP3717536 B2 JP 3717536B2 JP 11923894 A JP11923894 A JP 11923894A JP 11923894 A JP11923894 A JP 11923894A JP 3717536 B2 JP3717536 B2 JP 3717536B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- amplifier
- linear
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、入力に比例した出力が得られる信号増幅器および、この信号増幅器を使用した画像表示装置に関する。
【０００２】
【従来の技術】
入力に比例した出力が得られるという線形特性を有する信号増幅器には、通常、オペレーショナル・アンプが使用されているが、素子数が少なくて済むカスコードアンプもしばしば使用されている。
【０００３】
カスコードアンプは、例えば、マグロウヒル・ブック社が昭和５７年７月１０日に発行した「トランジスタとＩＣのための電子回路（II）第２版」のｐ．３２４に記載されているように、２個の同種のバイポーラ・トランジスターを直列に接続した構成になっており、出力と入力とでは直流レベルが異なるが、交流成分は減衰しないという特徴を有している。
【０００４】
カスコードアンプを使用した信号増幅器の一例を図１１に示す。
【０００５】
この信号増幅器は、直列接続された２個のカスコードアンプを備えている。前段のカスコードアンプは、電源ＶＣＣとＶＳＳとの間に直列に接続されたｐチャンネル型トランジスターＴＲＰ１、ＴＲＰ２からなっており、後段のカスコードアンプは、電源ＶＣＣとＶＳＳとの間に直列に接続されたｎチャンネル型トランジスターＴＲＮ１、ＴＲＮ２からなっている。トランジスターＴＲＰ２、ＴＲＮ２は、定電流源として働くように、それらのゲートには、それぞれ、所定の電圧Ｖｂｐ、Ｖｂｎが印加されている。入力信号はトランジスターＴＲＰ１のゲート電極に印加され、出力信号はトランジスターＴＲＮ１、ＴＲＮ２の接続点から取り出される。
【０００６】
以上のように、２個のカスコードアンプを直列に設けることにより、出力レベルの変動が入力レベルに影響を与えないようなっている。
【０００７】
上記の信号増幅器は、入力に比例した出力が得られるという特性を有しているため、様々な分野で利用されている。例えば、アクティブ・マトリクス型画像表示装置の分野では、映像信号をデータ信号線に書き込むデータ信号線駆動回路における、信号増幅器に使用されている。
【０００８】
【発明が解決しようとする課題】
ところが、上記従来の信号増幅器では、入力信号のレベルが増大するレベル変化があったとき、そのレベル変化に高速応答した出力が得られるが、入力信号のレベルが減少するレベル変化があったとき、そのレベル変化に高速応答した出力が得られないという問題点を有している。
【０００９】
このため、上記の信号増幅器をアクティブ・マトリクス型画像表示装置に利用した場合、所定の期間内に、映像信号をデータ信号線に書き込めなくなる恐れがある。特に、多階調表示を行う画像表示装置に利用した場合、表示品位の低下が起こりやすくなる。
【００１０】
トランジスターＴＲＮ２の駆動能力を大きくすれば（つまり、トランジスターＴＲＮ２における定常電流を大きくすれば）、入力信号のレベルが減少するレベル変化があったときでも、そのレベル変化に高速応答した出力が得られる。しかしながら、トランジスターＴＲＮ２の駆動能力を大きくすれば、消費電力が増大するという新たな問題を招来する。
【００１１】
特に、絶縁基板上の多結晶シリコン薄膜に形成されたトランジスターでは、単結晶シリコン基板上に形成されたトランジスターに比べて、キャリア移動度が低く、閾値電圧が高く、耐圧が低いため、トランジスターＴＲＮ２の駆動能力をある程度以上に大きくすることは困難である。
【００１２】
したがって、大画面化およびコストダウンのため、絶縁基板上の多結晶シリコン薄膜に画素アレイや駆動回路をモノリシックに形成したアクティブ・マトリクス型画像表示装置を実現しようとしても、従来の信号増幅器ではそれを実現することは困難であるという問題点を有している。
【００１３】
【課題を解決するための手段】
請求項１の発明に係る信号増幅器は、上記の課題を解決するために、互いに並列接続され、それぞれ入力信号を線形増幅する第１、第２の増幅回路が設けられており、入力信号のレベルが増大するレベル変化に対する応答速度は、第１の増幅回路の方が第２の増幅回路よりも大きくなるように設定されており、入力信号のレベルが減少するレベル変化に対する応答速度は、第２の増幅回路の方が第１の増幅回路よりも大きくなるように設定されており、前記の第１の増幅回路は、入力信号を線形増幅するｐチャンネル型トランジスターからなる第１の線形回路と、第１の線形回路の出力信号を線形増幅するｎチャンネル型トランジスターからなる第２の線形回路とを含んでおり、前記の第２の増幅回路は、入力信号を線形増幅するｎチャンネル型トランジスターからなる第３の線形回路と、第３の線形回路の出力信号を線形増幅するｐチャンネル型トランジスターからなる第４の線形回路とを含んでいることを特徴としている。
【００１４】
請求項２の発明に係る信号増幅器は、上記の課題を解決するために、請求項１の信号増幅器であって、前記の第１、第２の増幅回路が、シリコン薄膜に形成されていることを特徴としている。
【００１５】
請求項３の発明に係る画像表示装置は、上記の課題を解決するために、マトリクス状に配置された複数の表示素子と、映像信号をデータ信号線に出力するデータ信号線駆動回路と、走査信号を走査信号線に出力する走査信号線駆動回路と、表示素子毎に設けられ、データ信号線上の映像信号を走査信号線上の走査信号に応じて表示素子に出力するスイッチング素子とが備えられており、上記のデータ信号線駆動回路は、映像信号を線形増幅しデータ信号線に出力する信号増幅器として、請求項１または２に記載の信号増幅器を含んでいることを特徴としている。
【００１６】
【作用】
請求項１の構成によれば、入力信号を線形増幅できる。しかも、入力信号のレベルが増大するレベル変化があったとき、そのレベル変化に高速応答した出力が第１の増幅回路から得られ、入力信号のレベルが減少するレベル変化があったとき、そのレベル変化に高速応答した出力が第２の増幅回路から得られる。つまり、入力信号のレベル変化に関わらず、入力信号に高速応答した出力を得ることができる。
【００１７】
これに加え、第１の増幅回路と第２の増幅回路とがトランジスターのチャンネル極性について対称になる。このため、第１の増幅回路で生じるオフセットと第２の増幅回路で生じるオフセットとが同一になる。換言すれば、第１の増幅回路からの出力のレベルと第２の増幅回路からの出力のレベルとを一致させることができる。これにより、第１の増幅回路からの出力と第２の増幅回路からの出力とが干渉しにくくなるので、入力信号に対する線形性がより優れた出力を得ることができる。
【００１８】
請求項２の構成によれば、請求項１の作用に加え、応答速度の速い信号増幅器をローコストで実現できる。
【００１９】
請求項３の構成によれば、データ信号線駆動回路の信号増幅器に上記の応答速度の速い信号増幅器を採用したので、映像信号をデータ信号線に短時間で出力することができる。これにより、動作周波数が高い画像表示装置、つまり、高品位画像を表示できる画像表示装置を実現することが可能になる。
【００２０】
【実施例】
本発明の一実施例について図１ないし図６に基づいて説明すれば、以下の通りである。
【００２１】
本実施例の信号増幅器は、入力信号をほぼ線形増幅するプリアンプ３と、プリアンプ３からの出力をほぼ線形増幅する増幅回路１、２（第１、第２の増幅回路）とを備えており、増幅回路１、２は並列接続されている。
【００２２】
増幅回路１における、プリアンプ３からの出力のレベルが増大するレベル変化に対するスルー・レート（応答速度）は、増幅回路２におけるそのスルー・レートよりも大きく設定されており、増幅回路２における、プリアンプ３からの出力のレベルが減少するレベル変化に対するスルー・レートは、増幅回路１におけるそのスルー・レートよりも大きく設定されている。
【００２３】
上記の構成において、プリアンプ３は入力信号を所定のレベルまで線形増幅する。プリアンプ３からの出力は、増幅回路１、２に入力される。増幅回路１、２は、プリアンプ３からの出力を線形増幅する。そして、信号増幅器は、増幅回路１の出力と増幅回路２の出力との和を出力信号として出力する。
【００２４】
プリアンプ３からの出力のレベルが増大するレベル変化があったとき、換言すれば、入力信号のレベルが増大するレベル変化があったとき、増幅回路１は、そのレベル変化に高速応答した出力信号を出力する。一方、プリアンプ３からの出力のレベルが減少するレベル変化があったとき、換言すれば、入力信号のレベルが減少するレベル変化があったとき、増幅回路２は、そのレベル変化に高速応答した出力信号を出力する。つまり、本実施例の信号増幅器によれば、入力信号のレベル変化に関わらず、入力信号に高速応答した出力を得ることができる。
【００２５】
ところで、入力信号のレベルが減少するレベル変化に対する増幅回路１のスルー・レートおよび、入力信号のレベルが増大するレベル変化に対する増幅回路２のスルー・レートは、原理上、本実施例の信号増幅器のスルー・レートにほとんど影響を与えない。このため、増幅回路１では、入力信号のレベルが減少するレベル変化に対するスルー・レートを小さくすることが可能であり、増幅回路２では、入力信号のレベルが増大するレベル変化に対するスルー・レートを小さくすることが可能である。
【００２６】
それゆえ、これらのスルー・レートを小さくすることにより定常電流が小さくなる増幅回路１、２を採用すれば、応答速度が速く、しかも、消費電力が小さい信号増幅器を実現できる。
【００２７】
増幅回路１、２の一参考例を、それぞれ、図２（ａ）、（ｂ）に示す。
【００２８】
図２（ａ）は、２個の同極性のＭＯＳ型電界効果トランジスター、すなわち、ｎチャンネル型トランジスターＴＲＮ１、ＴＲＮ２を電源ＶＣＣとＶＳＳとの間に直列に接続したカスコード型線形回路である。電源ＶＳＳ側のトランジスターＴＲＮ２は飽和領域で動作するように、定電圧Ｖｂｎがゲート電極に印加されている。入力信号はトランジスターＴＲＮ１のゲート電極に印加され、出力信号はトランジスターＴＲＮ１、ＴＲＮ２の接続点から取り出される。
【００２９】
図２（ｂ）は、２個の同極性のＭＯＳ型電界効果トランジスター、すなわち、ｐチャンネル型トランジスターＴＲＰ１、ＴＲＰ２を電源ＶＣＣとＶＳＳとの間に直列に接続したカスコード型線形回路である。電源ＶＣＣ側のトランジスターＴＲＰ２は飽和領域で動作するように、定電圧Ｖｂｐがゲート電極に印加されている。入力信号はトランジスターＴＲＰ１のゲート電極に印加され、出力信号はトランジスターＴＲＰ１、ＴＲＮ２の接続点から取り出される。
【００３０】
これらの回路では、いずれも、出力信号は、入力信号に対して線形ではあるが、一定のオフセットを有する。オフセット量は、定電流源として動作するトランジスターＴＲＮ２（ＴＲＰ２）のゲート電極とソース電極との電位差に一致する。
【００３１】
したがって、出力電圧は、ｎチャンネル型トランジスターＴＲＮ１、ＴＲＮ２を用いた図２（ａ）の回路では、
Ｖｏｕｔ＝Ｖｉｎ−（Ｖｂｎ−Ｖｃｃ）
となり、ｐチャンネル型トランジスターＴＲＰ１、ＴＲＰ２を用いた図２（ｂ）の回路では、
Ｖｏｕｔ＝Ｖｉｎ−（Ｖｂｐ−Ｖｓｓ）
となる。ここで、Ｖｉｎ、Ｖｏｕｔは、それぞれ、入力電圧、出力電圧であり、Ｖｃｃ、Ｖｓｓは、それぞれ、電源ＶＣＣ、ＶＳＳの電圧である。
【００３２】
増幅回路１、２の他の参考例を、それぞれ、図３（ａ）、（ｂ）に示す。なお、増幅回路１、２は、上記の特性を有しておれば、いかなる回路であってもよい。
【００３３】
さらに、増幅回路１、２の具体例はそれぞれ単独の線形回路からなるのではなく、複数の線形回路の組み合わせからなる。
【００３４】
例えば、図４に示すように、増幅回路１を２個の直列接続した線形回路１ａ、１ｂ（第１、第２の線形回路）で構成し、増幅回路２を２個の直列接続した線形回路２ａ、２ｂ（第３、第４の線形回路）で構成する。
【００３５】
終段の線形回路１ｂにおける、入力レベルが増大するレベル変化に対するスルー・レートは、終段の線形回路２ｂにおけるそのスルー・レートよりも大きく設定されており、線形回路２ｂにおける、入力のレベルが減少するレベル変化に対するスルー・レートは、線形回路１ｂにおけるそのスルー・レートよりも大きく設定されている。
【００３６】
プリアンプ３からの出力は、増幅回路１の線形回路１ａと、増幅回路２の線形回路２ａとに入力される。そして、線形回路１ａの出力は線形回路１ｂに入力され、線形回路２ａの出力は線形回路２ｂに入力される。そして、増幅回路１の出力と増幅回路２の出力との和が出力信号として出力される。
【００３７】
プリアンプ３からの出力のレベルが増大するレベル変化があったとき、換言すれば、入力信号のレベルが増大するレベル変化があったとき、線形回路１ｂは、そのレベル変化に高速応答した出力信号を出力する。一方、プリアンプ３からの出力のレベルが減少するレベル変化があったとき、換言すれば、入力信号のレベルが減少するレベル変化があったとき、線形回路２ｂは、そのレベル変化に高速応答した出力信号を出力する。つまり、本実施例の信号増幅器によれば、入力信号のレベル変化に関わらず、入力信号に高速応答した出力を得ることができる。
【００３８】
線形回路１ｂ、２ｂに、それぞれ、上述のｎチャンネル型トランジスターからなるカスコード型線形回路（図２（ａ））、ｐチャンネル型トランジスターからなるカスコード型線形回路（図２（ｂ））を使用した場合の信号増幅器の応答性を図５に示す。
【００３９】
曲線Ａ、Ｂは、それぞれ、レベルが階段状に増大、減少するレベル変化を示す信号をプリアンプ３に入力したときに得られた出力信号である。いずれのレベル変化に対しても出力電圧が短時間で急激に増大、減少していることが分かる。つまり、いずれのレベル変化に対しても、高速応答している。
【００４０】
比較のために、線形回路１ｂ、２ｂの両方に同一極性のトランジスターからなるカスコード型線形回路を使用したときの信号増幅器の応答性を図６に示す。
【００４１】
ｎチャンネル型トランジスターからなるカスコード型線形回路を使用した場合、同図（ａ）に示すように、レベルが階段状に増大するレベル変化を示す入力信号に対して応答速度が速いが、レベルが階段状に減少するレベル変化を示す入力信号に対して応答速度が遅いことが分かる。また、ｐチャンネル型トランジスターからなるカスコード型線形回路を使用した場合、同図（ｂ）に示すように、レベルが階段状に減少するレベル変化を示す入力信号に対して応答速度が速いが、レベルが階段状に増大するレベル変化を示す入力信号に対して応答速度が遅いことが分かる。
【００４２】
ところで、入力信号のレベルが減少するレベル変化に対する線形回路１ｂのスルー・レートおよび、入力信号のレベルが増大するレベル変化に対する線形回路２ｂのスルー・レートは、原理上、本実施例の信号増幅器のスルー・レートにほとんど影響を与えない。このため、線形回路１ｂでは、入力信号のレベルが減少するレベル変化に対するスルー・レートを小さくすることが可能であり、線形回路２ｂでは、入力信号のレベルが増大するレベル変化に対するスルー・レートを小さくすることが可能である。
【００４３】
それゆえ、これらのスルー・レートを小さくすることにより定常電流が小さくなる線形回路１ｂ、２ｂを採用すれば、応答速度が速く、しかも、消費電力が小さい信号増幅器を実現できる。
【００４４】
なお、プリアンプ３の出力負荷は、線形回路１ａおよび２ａの入力容量だけであり、線形回路１ａ、２ａの出力負荷は、それぞれ、線形回路１ｂ、２ｂの入力容量だけである。このため、プリアンプ３および線形回路１ａ、２ａの駆動力は小さくてもよい。したがって、定常電流が小さいプリアンプ３および線形回路１ａ、２ａを採用することが可能であり、これにより、消費電力をさらに抑えることができる。
【００４５】
以上のように、本実施例の信号増幅器によれば、消費電力を抑えることが可能であるので、多結晶シリコン薄膜あるいは単結晶シリコン薄膜に形成されたトランジスターのように、駆動能力の小さいトランジスターを採用することが可能である。これにより、応答速度の速い信号増幅器をローコストで実現できる。
【００４６】
さらに、線形回路１ａ、２ａに、それぞれ、線形回路１ｂ、２ｂとは逆極性のトランジスターからなるカスコード型線形回路、すなわち、線形回路１ａにｐチャンネル型トランジスターからなるカスコード型線形回路、線形回路２ａにｎチャンネル型トランジスターからなるカスコード型線形回路を使用すれば、増幅回路１のオフセットと、増幅回路２のオフセットとを一致させることができる。このため、増幅回路１の出力レベルと増幅回路２の出力レベルとが一致するので、増幅回路１、２の出力間の干渉が起こりにくくなる。その結果、入力信号に対する線形性がより優れた出力を得ることができる。
【００４７】
本発明の参考例について図７に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施例の図面に示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【００４８】
本参考例の信号増幅器は、入力信号をほぼ線形増幅するプリアンプ３と、プリアンプ３（増幅回路）からの出力をほぼ線形増幅し出力する増幅回路４とを備えている。プリアンプ３および増幅回路４には、具体的には例えば、前述のカスコード型線形回路（図２）が用いられる。
【００４９】
増幅回路４は、シリコン薄膜に形成されたｎチャンネル型トランジスター、ｐチャンネル型トランジスターの内、チャンネル幅当たりのコンダクタンスが大きい方のトランジスターからなっている。例えば、ｎチャンネル型トランジスターよりもｐチャンネル型トランジスターの方が、チャンネル幅当たりのコンダクタンスが大きい場合、プリアンプ３には、ｎチャンネル型トランジスターからなるカスコード型線形回路を採用し、増幅回路４には、ｐチャンネル型トランジスターからなるカスコード型線形回路を採用する。
【００５０】
これによれば、増幅回路４におけるトランジスターの単位面積当たりの駆動力が大きくなる。したがって、トランジスターの占有面積が同じ場合、従来よりも高速応答が可能となる。つまり、応答速度が速く、しかも、占有面積が小さい信号増幅器を実現できる。
【００５１】
なお、増幅回路４はそれぞれ単独の線形回路からなる必要はなく、複数の線形回路を組み合わせてもよい。この場合、終段の線形回路にチャンネル幅当たりのコンダクタンスが大きい方のトランジスターを採用すればよい。
【００５２】
一般には、ｐチャンネル型トランジスターよりもｎチャンネル型トランジスターの方がキャリア移動度が大きいため、チャンネル幅当たりのコンダクタンスも大きいが、トランジスターの構造やトランジスターの製造条件によっては、逆の場合もある。
【００５３】
例えば、絶縁基板上の多結晶シリコン薄膜に形成したトランジスターの場合、閾値電圧が、ｎチャンネル型トランジスターとｐチャンネル型トランジスターとでは、大きく相違することがある。また、トランジスターの構造が同じであっても、ソース・ドレイン間耐圧が、ｎチャンネル型トランジスターとｐチャンネル型トランジスターとでは、大きく相違することがある。これらの相違をできるだけ小さくするために、オフセット構造、または、ＬＤＤ（Lightly Doped Drain)構造を採用した場合、実効的なキャリア移動度が低下するので、チャンネル幅当たりのコンダクタンスは、ｎチャンネル型トランジスターよりもｐチャンネル型トランジスターの方が大きくなることがある。
【００５４】
このような場合、増幅回路４の終段には、ｎチャンネル型トランジスターで構成されたカスコード型線形回路を採用するよりも、むしろ、チャンネル幅当たりのコンダクタンスが大きい方のトランジスターで構成された線形回路を採用することが有効である。
【００５５】
次に、上記の信号増幅器の一応用例として、上記の信号増幅器を使用したアクティブ・マトリクス型画像表示装置について図８ないし図１０に基づいて説明すれば、以下の通りである。
【００５６】
アクティブ・マトリクス型画像表示装置は、図８に示すように、画素アレイ１１と、データ信号線ＳＬ1 、ＳＬ2 …を駆動するデータ信号線駆動回路１２と、走査信号線ＧＬ1 、ＧＬ2 …を駆動する走査信号線駆動回路１３とからなっている。画素アレイ１１には、画素としてのセルＣijがマトリクス状に設けられている。
【００５７】
データ信号線駆動回路１２は、タイミング信号ＴＩＭ１に同期して、映像信号をサンプリングし、サンプリングにより得られたデータを必要に応じて増幅して、データ信号線ＳＬ1 、ＳＬ2 …に書き込む働きをする。走査信号線駆動回路１３は、タイミング信号ＴＩＭ２に同期して、走査信号線ＧＬ1 、ＧＬ2 …を順次選択する。
【００５８】
各セルＣijの等価回路は、液晶表示装置の場合、図９に示すように、ＦＥＴ（電界効果トランジスター）等のスイッチング素子ＳＷと、液晶容量Ｃｌと、必要に応じて液晶容量Ｃｌに並列に設けれる補助容量Ｃｓとからなっている。
【００５９】
スイッチング素子ＳＷのゲート、ドレインは、それぞれ、走査信号線ＧＬi 、データ信号線ＳＬj に接続されている。液晶容量Ｃｌの一方の電極はスイッチング素子ＳＷのソースに接続されており、液晶容量Ｃｌの他方の電極（対向電極）は、全セルＣijに共通の共通電極線に接続されている。
【００６０】
走査信号線駆動回路１３が走査信号線ＧＬi を選択すると、スイッチング素子ＳＷがオンになる。これにより、データ信号線ＳＬj のデータが、スイッチング素子ＳＷのドレイン、ソースを介して液晶容量Ｃｌに送られる。液晶容量Ｃｌはデータを保持する。そして、液晶容量Ｃｌに印加された電圧に応じて、液晶の透過率または反射率が変調され、その結果、画像が表示される。
【００６１】
データ信号線駆動回路１２でデータ信号線ＳＬ1 、ＳＬ2 …を駆動する方式には、アナログ方式とディジタル方式とがある。多階調表示を行う場合、アナログ方式の方が優れている。
【００６２】
アナログ方式で線順次駆動方式のデータ信号線駆動回路１２は、図１０に示すように、スタートパルスＳＲＴによりトリガーされ、クロック信号ＣＬＫに基づいてパルスＮj を出力するシフトレジスターＳＲを備えている。アナログ・スイッチＡＳｊは、パルスＮj に同期して開閉する。これにより、映像信号線ＳＩＧの映像信号がサンプリングされ、一旦、データとしてサンプリング容量Ｃｓａｊに蓄えられる。そして、次の水平帰線期間に、転送信号線ＴＲＦの転送信号によりアナログ・スイッチＢＳｊを開閉させる。これにより、サンプリング容量Ｃｓａｊに蓄えたデータをホールド容量Ｃｈｊへ転送すると共に、次の水平走査期間にデータを信号増幅器ＡＭＰｊを介してデータ信号線ＳＬj に出力する。
【００６３】
ここで、ｊ＝１，２，…，ｍであり、ｍは横方向の画素数である。なお、必要に応じて、パルスＮj の増幅および位相反転等を行うサンプリング回路ＳＭＰｊが付加される。
【００６４】
以上のように、線順次駆動方式の場合、ある水平走査期間にアナログスイッチＡＳｊでサンプリングしたデータを、次の水平走査期間にデータ信号線ＳＬj に出力しているので、サンプリングしたデータを、同じ水平走査期間内に出力する点順次駆動方式の場合と比較して、データの書き込み時間を充分に確保することができる。その結果、表示品位に優れた画像が得られる。
【００６５】
上記の信号増幅器ＡＭＰｊとして、高速応答性を有する本実施例の信号増幅器を採用すれば、さらに、データの書き込み時間に余裕が生まれる。このため、データの書き込み時間が少ない高精細の画像表示装置や大画面の画像表示装置にも充分対応できる。
【００６６】
例えば、パーソナル・コンピューター等で採用されているＶＧＡ（ビデオ・グラフィク・アレイ）規格では、約３０μｓｅｃ以内にデータを書き込む必要がある。また、画像表示装置として、２５ｃｍ（１０型）相当の液晶パネルを使用した場合、負荷は数十ｐＦ以上にも達する。このように、短時間で大容量の負荷を駆動する場合でも、本実施例の信号増幅器によれば、充分対応できる。
【００６７】
特に、近年、開発が進められているモノリシック構造（画素アレイと駆動回路とが同一基板上に一体形成された構造）の液晶表示装置においては、駆動回路１２の素子として、特性（キャリア移動度や閾値電圧、耐圧など）の劣った薄膜トランジスターを用いることになるが、本実施例の信号増幅器によれば、充分対応できる。
【００６８】
また、上記モノリシック構造の液晶表示装置の大型化のために、基板として安価なガラス基板を用いた場合には、その歪み点（約６００℃）以下の温度で素子を製造する必要があるが、そのようなプロセスで製造された素子は、特性がさらに劣っているが、本実施例の信号増幅器によれば、充分対応できる。
【００６９】
さらに、ガラス基板上に前述したようなデータ信号線駆動回路１２を形成し、該基板を、画素アレイ１１を構成した基板上に実装する場合にも、本実施例の信号増幅器によれば、充分対応できる。
【００７０】
上記実施例では、信号増幅器の応用例として、アクティブ・マトリクス型液晶表示装置を中心に記述したが、本発明は、これに限らず、他のアクティブ・マトリクス型画像表示装置、あるいは、その他のシステムにも適用できる。
【００７１】
【発明の効果】
請求項１の発明に係る信号増幅器は、以上のように、互いに並列接続され、それぞれ入力信号を線形増幅する第１、第２の増幅回路が設けられており、入力信号のレベルが増大するレベル変化に対する応答速度は、第１の増幅回路の方が第２の増幅回路よりも大きくなるように設定されており、入力信号のレベルが減少するレベル変化に対する応答速度は、第２の増幅回路の方が第１の増幅回路よりも大きくなるように設定されおり、前記の第１の増幅回路は、入力信号を線形増幅するｐチャンネル型トランジスターからなる第１の線形回路と、第１の線形回路の出力信号を線形増幅するｎチャンネル型トランジスターからなる第２の線形回路とを含んでおり、前記の第２の増幅回路は、入力信号を線形増幅するｎチャンネル型トランジスターからなる第３の線形回路と、第３の線形回路の出力信号を線形増幅するｐチャンネル型トランジスターからなる第４の線形回路とを含んでいる構成である。
【００７２】
これによれば、入力信号を線形増幅できる。しかも、入力信号のレベルが増大するレベル変化があったとき、そのレベル変化に高速応答した出力が第１の増幅回路から得られ、入力信号のレベルが減少するレベル変化があったとき、そのレベル変化に高速応答した出力が第２の増幅回路から得られる。つまり、入力信号のレベル変化に関わらず、入力信号に高速応答した出力を得ることができるという効果を奏する。
【００７３】
これに加え、第１の増幅回路と第２の増幅回路とがトランジスターのチャンネル極性について対称になる。このため、第１の増幅回路で生じるオフセットと第２の増幅回路で生じるオフセットとが同一になる。換言すれば、第１の増幅回路からの出力のレベルと第２の増幅回路からの出力のレベルとを一致させることができる。これにより、第１の増幅回路からの出力と第２の増幅回路からの出力とが干渉しにくくなるので、入力信号に対する線形性がより高い出力を得ることができるという効果を奏する。
【００７４】
請求項２の発明に係る信号増幅器は、以上のように、請求項１の信号増幅器であって、前記の第１、第２の増幅回路が、シリコン薄膜に形成されている構成である。
【００７５】
これによれば、請求項１の効果に加え、応答速度の速い信号増幅器をローコストで実現できるという効果を奏する。
【００７６】
請求項３の発明に係る画像表示装置は、以上のように、マトリクス状に配置された複数の表示素子と、映像信号をデータ信号線に出力するデータ信号線駆動回路と、走査信号を走査信号線に出力する走査信号線駆動回路と、表示素子毎に設けられ、データ信号線上の映像信号を走査信号線上の走査信号に応じて表示素子に出力するスイッチング素子とが備えられており、上記のデータ信号線駆動回路は、映像信号を線形増幅しデータ信号線に出力する信号増幅器として、請求項１または２に記載の信号増幅器を含んでいる構成である。
【００７７】
これによれば、データ信号線駆動回路の信号増幅器に上記の応答速度の速い信号増幅器を採用したので、映像信号をデータ信号線に短時間で出力することができる。これにより、動作周波数が高い画像表示装置、つまり、高品位画像を表示できる画像表示装置を実現することが可能になるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明に係る信号増幅器の構成を示すブロック図である。
【図２】 図１の信号増幅器における増幅回路の参考例を示す回路図である
【図３】 図１の信号増幅器における増幅回路の他の参考例を示す回路図である
【図４】 図１の信号増幅器の具体例を示すブロック図である。
【図５】 図１および図４の信号増幅器の応答性を示すグラフである。
【図６】 比較例を示すものであり、信号増幅器の応答性を示すグラフである。
【図７】 参考例の信号増幅器の構成を示すブロック図である。
【図８】 本発明に係る信号増幅器の応用例を示すものであり、アクティブ・マトリクス型画像表示装置の概略の構成を示すブロック図である。
【図９】 図８のアクティブ・マトリクス型画像表示装置としての液晶表示装置において、セルの等価回路図である
【図１０】 図８のアクティブ・マトリクス型画像表示装置におけるデータ信号線の駆動回路を示すブロック図である。
【図１１】 従来の信号増幅器を示す回路図である。
【符号の説明】
１ 増幅回路（第１の増幅回路）
１ａ 線形回路（第１の線形回路）
１ｂ 線形回路（第２の線形回路）
２ 増幅回路（第２の増幅回路）
２ａ 線形回路（第３の線形回路）
２ｂ 線形回路（第４の線形回路）
３ プリアンプ（増幅回路）
４ 増幅回路
１１ 画素アレイ
１２ データ信号線駆動回路
１３ 走査信号線駆動回路
ＡＭＰ 信号増幅器
【産業上の利用分野】
本発明は、入力に比例した出力が得られる信号増幅器および、この信号増幅器を使用した画像表示装置に関する。
【０００２】
【従来の技術】
入力に比例した出力が得られるという線形特性を有する信号増幅器には、通常、オペレーショナル・アンプが使用されているが、素子数が少なくて済むカスコードアンプもしばしば使用されている。
【０００３】
カスコードアンプは、例えば、マグロウヒル・ブック社が昭和５７年７月１０日に発行した「トランジスタとＩＣのための電子回路（II）第２版」のｐ．３２４に記載されているように、２個の同種のバイポーラ・トランジスターを直列に接続した構成になっており、出力と入力とでは直流レベルが異なるが、交流成分は減衰しないという特徴を有している。
【０００４】
カスコードアンプを使用した信号増幅器の一例を図１１に示す。
【０００５】
この信号増幅器は、直列接続された２個のカスコードアンプを備えている。前段のカスコードアンプは、電源ＶＣＣとＶＳＳとの間に直列に接続されたｐチャンネル型トランジスターＴＲＰ１、ＴＲＰ２からなっており、後段のカスコードアンプは、電源ＶＣＣとＶＳＳとの間に直列に接続されたｎチャンネル型トランジスターＴＲＮ１、ＴＲＮ２からなっている。トランジスターＴＲＰ２、ＴＲＮ２は、定電流源として働くように、それらのゲートには、それぞれ、所定の電圧Ｖｂｐ、Ｖｂｎが印加されている。入力信号はトランジスターＴＲＰ１のゲート電極に印加され、出力信号はトランジスターＴＲＮ１、ＴＲＮ２の接続点から取り出される。
【０００６】
以上のように、２個のカスコードアンプを直列に設けることにより、出力レベルの変動が入力レベルに影響を与えないようなっている。
【０００７】
上記の信号増幅器は、入力に比例した出力が得られるという特性を有しているため、様々な分野で利用されている。例えば、アクティブ・マトリクス型画像表示装置の分野では、映像信号をデータ信号線に書き込むデータ信号線駆動回路における、信号増幅器に使用されている。
【０００８】
【発明が解決しようとする課題】
ところが、上記従来の信号増幅器では、入力信号のレベルが増大するレベル変化があったとき、そのレベル変化に高速応答した出力が得られるが、入力信号のレベルが減少するレベル変化があったとき、そのレベル変化に高速応答した出力が得られないという問題点を有している。
【０００９】
このため、上記の信号増幅器をアクティブ・マトリクス型画像表示装置に利用した場合、所定の期間内に、映像信号をデータ信号線に書き込めなくなる恐れがある。特に、多階調表示を行う画像表示装置に利用した場合、表示品位の低下が起こりやすくなる。
【００１０】
トランジスターＴＲＮ２の駆動能力を大きくすれば（つまり、トランジスターＴＲＮ２における定常電流を大きくすれば）、入力信号のレベルが減少するレベル変化があったときでも、そのレベル変化に高速応答した出力が得られる。しかしながら、トランジスターＴＲＮ２の駆動能力を大きくすれば、消費電力が増大するという新たな問題を招来する。
【００１１】
特に、絶縁基板上の多結晶シリコン薄膜に形成されたトランジスターでは、単結晶シリコン基板上に形成されたトランジスターに比べて、キャリア移動度が低く、閾値電圧が高く、耐圧が低いため、トランジスターＴＲＮ２の駆動能力をある程度以上に大きくすることは困難である。
【００１２】
したがって、大画面化およびコストダウンのため、絶縁基板上の多結晶シリコン薄膜に画素アレイや駆動回路をモノリシックに形成したアクティブ・マトリクス型画像表示装置を実現しようとしても、従来の信号増幅器ではそれを実現することは困難であるという問題点を有している。
【００１３】
【課題を解決するための手段】
請求項１の発明に係る信号増幅器は、上記の課題を解決するために、互いに並列接続され、それぞれ入力信号を線形増幅する第１、第２の増幅回路が設けられており、入力信号のレベルが増大するレベル変化に対する応答速度は、第１の増幅回路の方が第２の増幅回路よりも大きくなるように設定されており、入力信号のレベルが減少するレベル変化に対する応答速度は、第２の増幅回路の方が第１の増幅回路よりも大きくなるように設定されており、前記の第１の増幅回路は、入力信号を線形増幅するｐチャンネル型トランジスターからなる第１の線形回路と、第１の線形回路の出力信号を線形増幅するｎチャンネル型トランジスターからなる第２の線形回路とを含んでおり、前記の第２の増幅回路は、入力信号を線形増幅するｎチャンネル型トランジスターからなる第３の線形回路と、第３の線形回路の出力信号を線形増幅するｐチャンネル型トランジスターからなる第４の線形回路とを含んでいることを特徴としている。
【００１４】
請求項２の発明に係る信号増幅器は、上記の課題を解決するために、請求項１の信号増幅器であって、前記の第１、第２の増幅回路が、シリコン薄膜に形成されていることを特徴としている。
【００１５】
請求項３の発明に係る画像表示装置は、上記の課題を解決するために、マトリクス状に配置された複数の表示素子と、映像信号をデータ信号線に出力するデータ信号線駆動回路と、走査信号を走査信号線に出力する走査信号線駆動回路と、表示素子毎に設けられ、データ信号線上の映像信号を走査信号線上の走査信号に応じて表示素子に出力するスイッチング素子とが備えられており、上記のデータ信号線駆動回路は、映像信号を線形増幅しデータ信号線に出力する信号増幅器として、請求項１または２に記載の信号増幅器を含んでいることを特徴としている。
【００１６】
【作用】
請求項１の構成によれば、入力信号を線形増幅できる。しかも、入力信号のレベルが増大するレベル変化があったとき、そのレベル変化に高速応答した出力が第１の増幅回路から得られ、入力信号のレベルが減少するレベル変化があったとき、そのレベル変化に高速応答した出力が第２の増幅回路から得られる。つまり、入力信号のレベル変化に関わらず、入力信号に高速応答した出力を得ることができる。
【００１７】
これに加え、第１の増幅回路と第２の増幅回路とがトランジスターのチャンネル極性について対称になる。このため、第１の増幅回路で生じるオフセットと第２の増幅回路で生じるオフセットとが同一になる。換言すれば、第１の増幅回路からの出力のレベルと第２の増幅回路からの出力のレベルとを一致させることができる。これにより、第１の増幅回路からの出力と第２の増幅回路からの出力とが干渉しにくくなるので、入力信号に対する線形性がより優れた出力を得ることができる。
【００１８】
請求項２の構成によれば、請求項１の作用に加え、応答速度の速い信号増幅器をローコストで実現できる。
【００１９】
請求項３の構成によれば、データ信号線駆動回路の信号増幅器に上記の応答速度の速い信号増幅器を採用したので、映像信号をデータ信号線に短時間で出力することができる。これにより、動作周波数が高い画像表示装置、つまり、高品位画像を表示できる画像表示装置を実現することが可能になる。
【００２０】
【実施例】
本発明の一実施例について図１ないし図６に基づいて説明すれば、以下の通りである。
【００２１】
本実施例の信号増幅器は、入力信号をほぼ線形増幅するプリアンプ３と、プリアンプ３からの出力をほぼ線形増幅する増幅回路１、２（第１、第２の増幅回路）とを備えており、増幅回路１、２は並列接続されている。
【００２２】
増幅回路１における、プリアンプ３からの出力のレベルが増大するレベル変化に対するスルー・レート（応答速度）は、増幅回路２におけるそのスルー・レートよりも大きく設定されており、増幅回路２における、プリアンプ３からの出力のレベルが減少するレベル変化に対するスルー・レートは、増幅回路１におけるそのスルー・レートよりも大きく設定されている。
【００２３】
上記の構成において、プリアンプ３は入力信号を所定のレベルまで線形増幅する。プリアンプ３からの出力は、増幅回路１、２に入力される。増幅回路１、２は、プリアンプ３からの出力を線形増幅する。そして、信号増幅器は、増幅回路１の出力と増幅回路２の出力との和を出力信号として出力する。
【００２４】
プリアンプ３からの出力のレベルが増大するレベル変化があったとき、換言すれば、入力信号のレベルが増大するレベル変化があったとき、増幅回路１は、そのレベル変化に高速応答した出力信号を出力する。一方、プリアンプ３からの出力のレベルが減少するレベル変化があったとき、換言すれば、入力信号のレベルが減少するレベル変化があったとき、増幅回路２は、そのレベル変化に高速応答した出力信号を出力する。つまり、本実施例の信号増幅器によれば、入力信号のレベル変化に関わらず、入力信号に高速応答した出力を得ることができる。
【００２５】
ところで、入力信号のレベルが減少するレベル変化に対する増幅回路１のスルー・レートおよび、入力信号のレベルが増大するレベル変化に対する増幅回路２のスルー・レートは、原理上、本実施例の信号増幅器のスルー・レートにほとんど影響を与えない。このため、増幅回路１では、入力信号のレベルが減少するレベル変化に対するスルー・レートを小さくすることが可能であり、増幅回路２では、入力信号のレベルが増大するレベル変化に対するスルー・レートを小さくすることが可能である。
【００２６】
それゆえ、これらのスルー・レートを小さくすることにより定常電流が小さくなる増幅回路１、２を採用すれば、応答速度が速く、しかも、消費電力が小さい信号増幅器を実現できる。
【００２７】
増幅回路１、２の一参考例を、それぞれ、図２（ａ）、（ｂ）に示す。
【００２８】
図２（ａ）は、２個の同極性のＭＯＳ型電界効果トランジスター、すなわち、ｎチャンネル型トランジスターＴＲＮ１、ＴＲＮ２を電源ＶＣＣとＶＳＳとの間に直列に接続したカスコード型線形回路である。電源ＶＳＳ側のトランジスターＴＲＮ２は飽和領域で動作するように、定電圧Ｖｂｎがゲート電極に印加されている。入力信号はトランジスターＴＲＮ１のゲート電極に印加され、出力信号はトランジスターＴＲＮ１、ＴＲＮ２の接続点から取り出される。
【００２９】
図２（ｂ）は、２個の同極性のＭＯＳ型電界効果トランジスター、すなわち、ｐチャンネル型トランジスターＴＲＰ１、ＴＲＰ２を電源ＶＣＣとＶＳＳとの間に直列に接続したカスコード型線形回路である。電源ＶＣＣ側のトランジスターＴＲＰ２は飽和領域で動作するように、定電圧Ｖｂｐがゲート電極に印加されている。入力信号はトランジスターＴＲＰ１のゲート電極に印加され、出力信号はトランジスターＴＲＰ１、ＴＲＮ２の接続点から取り出される。
【００３０】
これらの回路では、いずれも、出力信号は、入力信号に対して線形ではあるが、一定のオフセットを有する。オフセット量は、定電流源として動作するトランジスターＴＲＮ２（ＴＲＰ２）のゲート電極とソース電極との電位差に一致する。
【００３１】
したがって、出力電圧は、ｎチャンネル型トランジスターＴＲＮ１、ＴＲＮ２を用いた図２（ａ）の回路では、
Ｖｏｕｔ＝Ｖｉｎ−（Ｖｂｎ−Ｖｃｃ）
となり、ｐチャンネル型トランジスターＴＲＰ１、ＴＲＰ２を用いた図２（ｂ）の回路では、
Ｖｏｕｔ＝Ｖｉｎ−（Ｖｂｐ−Ｖｓｓ）
となる。ここで、Ｖｉｎ、Ｖｏｕｔは、それぞれ、入力電圧、出力電圧であり、Ｖｃｃ、Ｖｓｓは、それぞれ、電源ＶＣＣ、ＶＳＳの電圧である。
【００３２】
増幅回路１、２の他の参考例を、それぞれ、図３（ａ）、（ｂ）に示す。なお、増幅回路１、２は、上記の特性を有しておれば、いかなる回路であってもよい。
【００３３】
さらに、増幅回路１、２の具体例はそれぞれ単独の線形回路からなるのではなく、複数の線形回路の組み合わせからなる。
【００３４】
例えば、図４に示すように、増幅回路１を２個の直列接続した線形回路１ａ、１ｂ（第１、第２の線形回路）で構成し、増幅回路２を２個の直列接続した線形回路２ａ、２ｂ（第３、第４の線形回路）で構成する。
【００３５】
終段の線形回路１ｂにおける、入力レベルが増大するレベル変化に対するスルー・レートは、終段の線形回路２ｂにおけるそのスルー・レートよりも大きく設定されており、線形回路２ｂにおける、入力のレベルが減少するレベル変化に対するスルー・レートは、線形回路１ｂにおけるそのスルー・レートよりも大きく設定されている。
【００３６】
プリアンプ３からの出力は、増幅回路１の線形回路１ａと、増幅回路２の線形回路２ａとに入力される。そして、線形回路１ａの出力は線形回路１ｂに入力され、線形回路２ａの出力は線形回路２ｂに入力される。そして、増幅回路１の出力と増幅回路２の出力との和が出力信号として出力される。
【００３７】
プリアンプ３からの出力のレベルが増大するレベル変化があったとき、換言すれば、入力信号のレベルが増大するレベル変化があったとき、線形回路１ｂは、そのレベル変化に高速応答した出力信号を出力する。一方、プリアンプ３からの出力のレベルが減少するレベル変化があったとき、換言すれば、入力信号のレベルが減少するレベル変化があったとき、線形回路２ｂは、そのレベル変化に高速応答した出力信号を出力する。つまり、本実施例の信号増幅器によれば、入力信号のレベル変化に関わらず、入力信号に高速応答した出力を得ることができる。
【００３８】
線形回路１ｂ、２ｂに、それぞれ、上述のｎチャンネル型トランジスターからなるカスコード型線形回路（図２（ａ））、ｐチャンネル型トランジスターからなるカスコード型線形回路（図２（ｂ））を使用した場合の信号増幅器の応答性を図５に示す。
【００３９】
曲線Ａ、Ｂは、それぞれ、レベルが階段状に増大、減少するレベル変化を示す信号をプリアンプ３に入力したときに得られた出力信号である。いずれのレベル変化に対しても出力電圧が短時間で急激に増大、減少していることが分かる。つまり、いずれのレベル変化に対しても、高速応答している。
【００４０】
比較のために、線形回路１ｂ、２ｂの両方に同一極性のトランジスターからなるカスコード型線形回路を使用したときの信号増幅器の応答性を図６に示す。
【００４１】
ｎチャンネル型トランジスターからなるカスコード型線形回路を使用した場合、同図（ａ）に示すように、レベルが階段状に増大するレベル変化を示す入力信号に対して応答速度が速いが、レベルが階段状に減少するレベル変化を示す入力信号に対して応答速度が遅いことが分かる。また、ｐチャンネル型トランジスターからなるカスコード型線形回路を使用した場合、同図（ｂ）に示すように、レベルが階段状に減少するレベル変化を示す入力信号に対して応答速度が速いが、レベルが階段状に増大するレベル変化を示す入力信号に対して応答速度が遅いことが分かる。
【００４２】
ところで、入力信号のレベルが減少するレベル変化に対する線形回路１ｂのスルー・レートおよび、入力信号のレベルが増大するレベル変化に対する線形回路２ｂのスルー・レートは、原理上、本実施例の信号増幅器のスルー・レートにほとんど影響を与えない。このため、線形回路１ｂでは、入力信号のレベルが減少するレベル変化に対するスルー・レートを小さくすることが可能であり、線形回路２ｂでは、入力信号のレベルが増大するレベル変化に対するスルー・レートを小さくすることが可能である。
【００４３】
それゆえ、これらのスルー・レートを小さくすることにより定常電流が小さくなる線形回路１ｂ、２ｂを採用すれば、応答速度が速く、しかも、消費電力が小さい信号増幅器を実現できる。
【００４４】
なお、プリアンプ３の出力負荷は、線形回路１ａおよび２ａの入力容量だけであり、線形回路１ａ、２ａの出力負荷は、それぞれ、線形回路１ｂ、２ｂの入力容量だけである。このため、プリアンプ３および線形回路１ａ、２ａの駆動力は小さくてもよい。したがって、定常電流が小さいプリアンプ３および線形回路１ａ、２ａを採用することが可能であり、これにより、消費電力をさらに抑えることができる。
【００４５】
以上のように、本実施例の信号増幅器によれば、消費電力を抑えることが可能であるので、多結晶シリコン薄膜あるいは単結晶シリコン薄膜に形成されたトランジスターのように、駆動能力の小さいトランジスターを採用することが可能である。これにより、応答速度の速い信号増幅器をローコストで実現できる。
【００４６】
さらに、線形回路１ａ、２ａに、それぞれ、線形回路１ｂ、２ｂとは逆極性のトランジスターからなるカスコード型線形回路、すなわち、線形回路１ａにｐチャンネル型トランジスターからなるカスコード型線形回路、線形回路２ａにｎチャンネル型トランジスターからなるカスコード型線形回路を使用すれば、増幅回路１のオフセットと、増幅回路２のオフセットとを一致させることができる。このため、増幅回路１の出力レベルと増幅回路２の出力レベルとが一致するので、増幅回路１、２の出力間の干渉が起こりにくくなる。その結果、入力信号に対する線形性がより優れた出力を得ることができる。
【００４７】
本発明の参考例について図７に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施例の図面に示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【００４８】
本参考例の信号増幅器は、入力信号をほぼ線形増幅するプリアンプ３と、プリアンプ３（増幅回路）からの出力をほぼ線形増幅し出力する増幅回路４とを備えている。プリアンプ３および増幅回路４には、具体的には例えば、前述のカスコード型線形回路（図２）が用いられる。
【００４９】
増幅回路４は、シリコン薄膜に形成されたｎチャンネル型トランジスター、ｐチャンネル型トランジスターの内、チャンネル幅当たりのコンダクタンスが大きい方のトランジスターからなっている。例えば、ｎチャンネル型トランジスターよりもｐチャンネル型トランジスターの方が、チャンネル幅当たりのコンダクタンスが大きい場合、プリアンプ３には、ｎチャンネル型トランジスターからなるカスコード型線形回路を採用し、増幅回路４には、ｐチャンネル型トランジスターからなるカスコード型線形回路を採用する。
【００５０】
これによれば、増幅回路４におけるトランジスターの単位面積当たりの駆動力が大きくなる。したがって、トランジスターの占有面積が同じ場合、従来よりも高速応答が可能となる。つまり、応答速度が速く、しかも、占有面積が小さい信号増幅器を実現できる。
【００５１】
なお、増幅回路４はそれぞれ単独の線形回路からなる必要はなく、複数の線形回路を組み合わせてもよい。この場合、終段の線形回路にチャンネル幅当たりのコンダクタンスが大きい方のトランジスターを採用すればよい。
【００５２】
一般には、ｐチャンネル型トランジスターよりもｎチャンネル型トランジスターの方がキャリア移動度が大きいため、チャンネル幅当たりのコンダクタンスも大きいが、トランジスターの構造やトランジスターの製造条件によっては、逆の場合もある。
【００５３】
例えば、絶縁基板上の多結晶シリコン薄膜に形成したトランジスターの場合、閾値電圧が、ｎチャンネル型トランジスターとｐチャンネル型トランジスターとでは、大きく相違することがある。また、トランジスターの構造が同じであっても、ソース・ドレイン間耐圧が、ｎチャンネル型トランジスターとｐチャンネル型トランジスターとでは、大きく相違することがある。これらの相違をできるだけ小さくするために、オフセット構造、または、ＬＤＤ（Lightly Doped Drain)構造を採用した場合、実効的なキャリア移動度が低下するので、チャンネル幅当たりのコンダクタンスは、ｎチャンネル型トランジスターよりもｐチャンネル型トランジスターの方が大きくなることがある。
【００５４】
このような場合、増幅回路４の終段には、ｎチャンネル型トランジスターで構成されたカスコード型線形回路を採用するよりも、むしろ、チャンネル幅当たりのコンダクタンスが大きい方のトランジスターで構成された線形回路を採用することが有効である。
【００５５】
次に、上記の信号増幅器の一応用例として、上記の信号増幅器を使用したアクティブ・マトリクス型画像表示装置について図８ないし図１０に基づいて説明すれば、以下の通りである。
【００５６】
アクティブ・マトリクス型画像表示装置は、図８に示すように、画素アレイ１１と、データ信号線ＳＬ1 、ＳＬ2 …を駆動するデータ信号線駆動回路１２と、走査信号線ＧＬ1 、ＧＬ2 …を駆動する走査信号線駆動回路１３とからなっている。画素アレイ１１には、画素としてのセルＣijがマトリクス状に設けられている。
【００５７】
データ信号線駆動回路１２は、タイミング信号ＴＩＭ１に同期して、映像信号をサンプリングし、サンプリングにより得られたデータを必要に応じて増幅して、データ信号線ＳＬ1 、ＳＬ2 …に書き込む働きをする。走査信号線駆動回路１３は、タイミング信号ＴＩＭ２に同期して、走査信号線ＧＬ1 、ＧＬ2 …を順次選択する。
【００５８】
各セルＣijの等価回路は、液晶表示装置の場合、図９に示すように、ＦＥＴ（電界効果トランジスター）等のスイッチング素子ＳＷと、液晶容量Ｃｌと、必要に応じて液晶容量Ｃｌに並列に設けれる補助容量Ｃｓとからなっている。
【００５９】
スイッチング素子ＳＷのゲート、ドレインは、それぞれ、走査信号線ＧＬi 、データ信号線ＳＬj に接続されている。液晶容量Ｃｌの一方の電極はスイッチング素子ＳＷのソースに接続されており、液晶容量Ｃｌの他方の電極（対向電極）は、全セルＣijに共通の共通電極線に接続されている。
【００６０】
走査信号線駆動回路１３が走査信号線ＧＬi を選択すると、スイッチング素子ＳＷがオンになる。これにより、データ信号線ＳＬj のデータが、スイッチング素子ＳＷのドレイン、ソースを介して液晶容量Ｃｌに送られる。液晶容量Ｃｌはデータを保持する。そして、液晶容量Ｃｌに印加された電圧に応じて、液晶の透過率または反射率が変調され、その結果、画像が表示される。
【００６１】
データ信号線駆動回路１２でデータ信号線ＳＬ1 、ＳＬ2 …を駆動する方式には、アナログ方式とディジタル方式とがある。多階調表示を行う場合、アナログ方式の方が優れている。
【００６２】
アナログ方式で線順次駆動方式のデータ信号線駆動回路１２は、図１０に示すように、スタートパルスＳＲＴによりトリガーされ、クロック信号ＣＬＫに基づいてパルスＮj を出力するシフトレジスターＳＲを備えている。アナログ・スイッチＡＳｊは、パルスＮj に同期して開閉する。これにより、映像信号線ＳＩＧの映像信号がサンプリングされ、一旦、データとしてサンプリング容量Ｃｓａｊに蓄えられる。そして、次の水平帰線期間に、転送信号線ＴＲＦの転送信号によりアナログ・スイッチＢＳｊを開閉させる。これにより、サンプリング容量Ｃｓａｊに蓄えたデータをホールド容量Ｃｈｊへ転送すると共に、次の水平走査期間にデータを信号増幅器ＡＭＰｊを介してデータ信号線ＳＬj に出力する。
【００６３】
ここで、ｊ＝１，２，…，ｍであり、ｍは横方向の画素数である。なお、必要に応じて、パルスＮj の増幅および位相反転等を行うサンプリング回路ＳＭＰｊが付加される。
【００６４】
以上のように、線順次駆動方式の場合、ある水平走査期間にアナログスイッチＡＳｊでサンプリングしたデータを、次の水平走査期間にデータ信号線ＳＬj に出力しているので、サンプリングしたデータを、同じ水平走査期間内に出力する点順次駆動方式の場合と比較して、データの書き込み時間を充分に確保することができる。その結果、表示品位に優れた画像が得られる。
【００６５】
上記の信号増幅器ＡＭＰｊとして、高速応答性を有する本実施例の信号増幅器を採用すれば、さらに、データの書き込み時間に余裕が生まれる。このため、データの書き込み時間が少ない高精細の画像表示装置や大画面の画像表示装置にも充分対応できる。
【００６６】
例えば、パーソナル・コンピューター等で採用されているＶＧＡ（ビデオ・グラフィク・アレイ）規格では、約３０μｓｅｃ以内にデータを書き込む必要がある。また、画像表示装置として、２５ｃｍ（１０型）相当の液晶パネルを使用した場合、負荷は数十ｐＦ以上にも達する。このように、短時間で大容量の負荷を駆動する場合でも、本実施例の信号増幅器によれば、充分対応できる。
【００６７】
特に、近年、開発が進められているモノリシック構造（画素アレイと駆動回路とが同一基板上に一体形成された構造）の液晶表示装置においては、駆動回路１２の素子として、特性（キャリア移動度や閾値電圧、耐圧など）の劣った薄膜トランジスターを用いることになるが、本実施例の信号増幅器によれば、充分対応できる。
【００６８】
また、上記モノリシック構造の液晶表示装置の大型化のために、基板として安価なガラス基板を用いた場合には、その歪み点（約６００℃）以下の温度で素子を製造する必要があるが、そのようなプロセスで製造された素子は、特性がさらに劣っているが、本実施例の信号増幅器によれば、充分対応できる。
【００６９】
さらに、ガラス基板上に前述したようなデータ信号線駆動回路１２を形成し、該基板を、画素アレイ１１を構成した基板上に実装する場合にも、本実施例の信号増幅器によれば、充分対応できる。
【００７０】
上記実施例では、信号増幅器の応用例として、アクティブ・マトリクス型液晶表示装置を中心に記述したが、本発明は、これに限らず、他のアクティブ・マトリクス型画像表示装置、あるいは、その他のシステムにも適用できる。
【００７１】
【発明の効果】
請求項１の発明に係る信号増幅器は、以上のように、互いに並列接続され、それぞれ入力信号を線形増幅する第１、第２の増幅回路が設けられており、入力信号のレベルが増大するレベル変化に対する応答速度は、第１の増幅回路の方が第２の増幅回路よりも大きくなるように設定されており、入力信号のレベルが減少するレベル変化に対する応答速度は、第２の増幅回路の方が第１の増幅回路よりも大きくなるように設定されおり、前記の第１の増幅回路は、入力信号を線形増幅するｐチャンネル型トランジスターからなる第１の線形回路と、第１の線形回路の出力信号を線形増幅するｎチャンネル型トランジスターからなる第２の線形回路とを含んでおり、前記の第２の増幅回路は、入力信号を線形増幅するｎチャンネル型トランジスターからなる第３の線形回路と、第３の線形回路の出力信号を線形増幅するｐチャンネル型トランジスターからなる第４の線形回路とを含んでいる構成である。
【００７２】
これによれば、入力信号を線形増幅できる。しかも、入力信号のレベルが増大するレベル変化があったとき、そのレベル変化に高速応答した出力が第１の増幅回路から得られ、入力信号のレベルが減少するレベル変化があったとき、そのレベル変化に高速応答した出力が第２の増幅回路から得られる。つまり、入力信号のレベル変化に関わらず、入力信号に高速応答した出力を得ることができるという効果を奏する。
【００７３】
これに加え、第１の増幅回路と第２の増幅回路とがトランジスターのチャンネル極性について対称になる。このため、第１の増幅回路で生じるオフセットと第２の増幅回路で生じるオフセットとが同一になる。換言すれば、第１の増幅回路からの出力のレベルと第２の増幅回路からの出力のレベルとを一致させることができる。これにより、第１の増幅回路からの出力と第２の増幅回路からの出力とが干渉しにくくなるので、入力信号に対する線形性がより高い出力を得ることができるという効果を奏する。
【００７４】
請求項２の発明に係る信号増幅器は、以上のように、請求項１の信号増幅器であって、前記の第１、第２の増幅回路が、シリコン薄膜に形成されている構成である。
【００７５】
これによれば、請求項１の効果に加え、応答速度の速い信号増幅器をローコストで実現できるという効果を奏する。
【００７６】
請求項３の発明に係る画像表示装置は、以上のように、マトリクス状に配置された複数の表示素子と、映像信号をデータ信号線に出力するデータ信号線駆動回路と、走査信号を走査信号線に出力する走査信号線駆動回路と、表示素子毎に設けられ、データ信号線上の映像信号を走査信号線上の走査信号に応じて表示素子に出力するスイッチング素子とが備えられており、上記のデータ信号線駆動回路は、映像信号を線形増幅しデータ信号線に出力する信号増幅器として、請求項１または２に記載の信号増幅器を含んでいる構成である。
【００７７】
これによれば、データ信号線駆動回路の信号増幅器に上記の応答速度の速い信号増幅器を採用したので、映像信号をデータ信号線に短時間で出力することができる。これにより、動作周波数が高い画像表示装置、つまり、高品位画像を表示できる画像表示装置を実現することが可能になるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明に係る信号増幅器の構成を示すブロック図である。
【図２】 図１の信号増幅器における増幅回路の参考例を示す回路図である
【図３】 図１の信号増幅器における増幅回路の他の参考例を示す回路図である
【図４】 図１の信号増幅器の具体例を示すブロック図である。
【図５】 図１および図４の信号増幅器の応答性を示すグラフである。
【図６】 比較例を示すものであり、信号増幅器の応答性を示すグラフである。
【図７】 参考例の信号増幅器の構成を示すブロック図である。
【図８】 本発明に係る信号増幅器の応用例を示すものであり、アクティブ・マトリクス型画像表示装置の概略の構成を示すブロック図である。
【図９】 図８のアクティブ・マトリクス型画像表示装置としての液晶表示装置において、セルの等価回路図である
【図１０】 図８のアクティブ・マトリクス型画像表示装置におけるデータ信号線の駆動回路を示すブロック図である。
【図１１】 従来の信号増幅器を示す回路図である。
【符号の説明】
１ 増幅回路（第１の増幅回路）
１ａ 線形回路（第１の線形回路）
１ｂ 線形回路（第２の線形回路）
２ 増幅回路（第２の増幅回路）
２ａ 線形回路（第３の線形回路）
２ｂ 線形回路（第４の線形回路）
３ プリアンプ（増幅回路）
４ 増幅回路
１１ 画素アレイ
１２ データ信号線駆動回路
１３ 走査信号線駆動回路
ＡＭＰ 信号増幅器
Claims (3)
- 互いに並列接続され、それぞれ入力信号を線形増幅する第１、第２の増幅回路が設けられており、入力信号のレベルが増大するレベル変化に対する応答速度は、第１の増幅回路の方が第２の増幅回路よりも大きくなるように設定されており、入力信号のレベルが減少するレベル変化に対する応答速度は、第２の増幅回路の方が第１の増幅回路よりも大きくなるように設定されており、
前記の第１の増幅回路は、入力信号を線形増幅するｐチャンネル型トランジスターからなる第１の線形回路と、第１の線形回路の出力信号を線形増幅するｎチャンネル型トランジスターからなる第２の線形回路とを含んでおり、前記の第２の増幅回路は、入力信号を線形増幅するｎチャンネル型トランジスターからなる第３の線形回路と、第３の線形回路の出力信号を線形増幅するｐチャンネル型トランジスターからなる第４の線形回路とを含んでいることを特徴とする信号増幅器。 - 前記の第１、第２の増幅回路が、シリコン薄膜に形成されていることを特徴とする請求項１記載の信号増幅器。
- マトリクス状に配置された複数の表示素子と、映像信号をデータ信号線に出力するデータ信号線駆動回路と、走査信号を走査信号線に出力する走査信号線駆動回路と、表示素子毎に設けられ、データ信号線上の映像信号を走査信号線上の走査信号に応じて表示素子に出力するスイッチング素子とが備えられており、上記のデータ信号線駆動回路は、映像信号を線形増幅しデータ信号線に出力する信号増幅器として、請求項１または２に記載の信号増幅器を含んでいることを特徴とする画像表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11923894A JP3717536B2 (ja) | 1994-05-31 | 1994-05-31 | 信号増幅器および画像表示装置 |
| CNB951023527A CN1136529C (zh) | 1994-05-31 | 1995-03-22 | 信号放大器和图像显示装置 |
| KR1019950007883A KR950034028A (ko) | 1994-05-31 | 1995-03-31 | 샘플링회로, 신호증폭기 및 화상표시장치 |
| US09/594,439 US6225866B1 (en) | 1994-05-31 | 2000-06-14 | Series connected multi-stage linear FET amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11923894A JP3717536B2 (ja) | 1994-05-31 | 1994-05-31 | 信号増幅器および画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07325555A JPH07325555A (ja) | 1995-12-12 |
| JP3717536B2 true JP3717536B2 (ja) | 2005-11-16 |
Family
ID=14756388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11923894A Expired - Fee Related JP3717536B2 (ja) | 1994-05-31 | 1994-05-31 | 信号増幅器および画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3717536B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3844613B2 (ja) | 1998-04-28 | 2006-11-15 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ回路およびそれを用いた表示装置 |
| JP3880416B2 (ja) | 2002-02-13 | 2007-02-14 | シャープ株式会社 | アクティブマトリクス基板 |
| JP5086010B2 (ja) * | 2007-09-10 | 2012-11-28 | ラピスセミコンダクタ株式会社 | Ｌｃｄパネル駆動回路 |
-
1994
- 1994-05-31 JP JP11923894A patent/JP3717536B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07325555A (ja) | 1995-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6225866B1 (en) | Series connected multi-stage linear FET amplifier circuit | |
| US6313819B1 (en) | Liquid crystal display device | |
| KR0139697B1 (ko) | 화상 표시 장치 | |
| JP4275166B2 (ja) | データドライバ及び表示装置 | |
| KR100564275B1 (ko) | 액정표시장치 | |
| JP3144166B2 (ja) | 低振幅入力レベル変換回路 | |
| JP6007215B2 (ja) | 半導体装置 | |
| US7903078B2 (en) | Data driver and display device | |
| JP2002041001A (ja) | 画像表示装置およびその駆動方法 | |
| US6970152B1 (en) | Stacked amplifier arrangement for graphics displays | |
| JPH021893A (ja) | 自動均一補償を有する表示装置ライン駆動装置 | |
| CN1383123A (zh) | 液晶显示器的源驱动放大器 | |
| US7646371B2 (en) | Driver circuit, electro-optical device, and electronic instrument | |
| JP2005143068A (ja) | インバータ回路および表示装置 | |
| US6275210B1 (en) | Liquid crystal display device and driver circuit thereof | |
| CN110047451A (zh) | 源极驱动器、阵列基板以及液晶显示面板 | |
| JPH08137443A (ja) | 画像表示装置 | |
| JP3356580B2 (ja) | 画像表示装置 | |
| US7221194B2 (en) | Analog buffers composed of thin film transistors | |
| US5952854A (en) | Sampling circuit and image display device | |
| US7106136B2 (en) | Amplifier, data driver and display apparatus having the same | |
| JP3201910B2 (ja) | バッファ回路及び画像表示装置 | |
| JP3294057B2 (ja) | 信号増幅器、信号線駆動回路および画像表示装置 | |
| US6480179B1 (en) | Image display invention | |
| JP3717536B2 (ja) | 信号増幅器および画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050804 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050804 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050831 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080909 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100909 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110909 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |