CN103366667B - 伽马电压产生电路及控制方法 - Google Patents
伽马电压产生电路及控制方法 Download PDFInfo
- Publication number
- CN103366667B CN103366667B CN201310272216.9A CN201310272216A CN103366667B CN 103366667 B CN103366667 B CN 103366667B CN 201310272216 A CN201310272216 A CN 201310272216A CN 103366667 B CN103366667 B CN 103366667B
- Authority
- CN
- China
- Prior art keywords
- intergrade
- rear class
- prime
- operational amplifier
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种伽马电压产生电路及控制方法,主要内容包括:输出端、第一及第二基准电压输入端、前级分压电路和后级分压电路,前级分压电路的第一前级输出端与所述第一后级输入端相连,第二前级输出端与所述第二后级输入端相连,用于对从第一及第二基准电压输入端输入的基准电压进行分压,产生主伽马电压;后级分压电路,其后级输出端与伽马电压产生电路的输出端相连,用于对所述主伽马电压进行分压,产生次伽马电压。在本发明实施例的方案中,由于后级分压电路复用了前级分压电路,因此,可以利用较少的分压器件来产生较多的伽马电压值个数,进而源极驱动器集成电路的集成较为容易,降低了制作源极驱动器集成电路的工艺复杂度。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种伽马电压产生电路及控制方法。
背景技术
伽马Gamma电压产生电路的作用是根据液晶显示器所要求的Gamma曲线来设定Gamma电压,作为薄膜晶体管液晶显示器进行灰度显示的电压。各个Gamma电压在源极驱动器的数模转换器的作用下,产生所有的灰度电压。
目前,液晶显示器中Gamma电压产生电路一般置于源极驱动器集成电路(SourceDriverIC)中,通过电阻分压的方式产生所需要的各个Gamma电压值,其中,可以将8个(V1、V2…V7,V8)或者14个(V1、V2…V13,V14)电压节点引出供给外部输入,如图1、图2所示,图1为SourceDriverIC的主要构成部分,包括Gamma电压产生电路、Gamma查找表和源极驱动器(SourceDriver)。
现有的这种Gamma电压产生电路需要较多的电阻来实现,例如6位(bit)SourceDriverIC需要129个电阻,8bit源极驱动器集成电路需要257个电阻,大量的电阻会占用SourceDriverIC较多空间;并且要想提高显示器的灰度显示特性,需要增加Gamma电压的个数,以现有的Gamma电压产生电路就相应的需要更多的电阻构成的Gamma电压产生电路来产生需要的Gamma电压的个数,这将不利于SourceDriverIC的集成,工艺复杂度及成本的降低。
发明内容
本发明实施例提供了一种伽马电压产生电路及控制方法,用以解决现有技术中的构成伽马电压产生电路的电阻个数较多,不利于SourceDriverIC的集成,以及制作源极驱动器集成电路的工艺复杂度的降低。
一种Gamma电压产生电路,所述电路包括:输出端、第一基准电压输入端、第二基准电压输入端、一个具有第一前级输出端和第二前级输出端的前级分压电路和一个具有第一后级输入端、第二后级输入端和后级输出端的后级分压电路;其中:
所述前级分压电路,其第一前级输出端与所述第一后级输入端相连,其第二前级输出端与所述第二后级输入端相连,用于对从第一基准电压输入端以及第二基准电压输入端输入的基准电压分别进行分压,产生主伽马电压;
所述后级分压电路,其后级输出端与伽马电压产生电路的输出端相连,用于对所述主伽马电压进行分压,产生次伽马电压。
一种对上述伽马电压产生电路的控制方法,包括:
源极驱动器确定需要的伽马电压;
对从第一基准电压输入端以及第二基准电压输入端输入的基准电压分别进行分压,使前级分压电路产生主伽马电压;
通过后级分压电路对所述主伽马电压进行分压,产生次伽马电压;
通过伽马电压产生电路的输出端输出需要的伽马电压。
在本发明实施例的方案中,由于后级分压电路复用了前级分压电路,因此,可以利用较少的用于分压的元器件来产生较多的伽马电压值个数,进而SourceDriverIC的集成较为容易,降低了制作源极驱动器集成电路的工艺复杂度。
附图说明
图1为背景技术中的SourceDriverIC的结构框图;
图2为背景技术中的SourceDriverIC中的Gamma电压产生电路图;
图3为本发明实施例一中的Gamma电压产生电路图;
图4为本发明实施例一中的Gamma电压产生电路图;
图5为本发明实施例二中的Gamma电压产生电路图;
图6为本发明实施例二中的Gamma电压产生电路图。
具体实施方式
以下结合附图对本发明的实施例进行说明,应当理解,此处所描述的实施例仅用于说明和解释本发明,并不用于限定本发明。
下面对本发明实施例提供的技术方案进行详细说明。
实施例一
如图3所示,为本发明实施例一中的Gamma电压产生电路的电路图,图中以前级分压电路中包含的前级电阻个数N=14、后级分压电路中包含的后级电阻个数M=16为例,该电路包括:输出端、第一基准电压输入端、第二基准电压输入端、前级分压电路10和后级分压电路20;其中:
所述前级分压电路10具有第一前级输出端和第二前级输出端;
所述后级分压电路20具有第一后级输入端、第二后级输入端和后级输出端;
所述前级分压电路10,其第一前级输出端与所述第一后级输入端相连,其第二前级输出端与所述第二后级输入端相连,用于对从第一基准电压输入端以及第二基准电压输入端输入的基准电压分别进行分压,产生主伽马电压。
所述主伽马电压是由前级分压电路产生的,前级分压电路将第一基准电压及第二基准电压分为设定个数的主要电压,是整个伽马电压产生的第一步。
所述第一基准电压输入端输入的电压可以为一正的电源电压AVDD;第二基准电压输入端输入的电压可以为0,也即第二基准电压输入端是接地的,如如3中所示,所述第二基准电压输入端输入的电压也可以是一与第一基准电压输入端输入的电压相位相反的幅值相同的电源电压-AVDD。
所述后级分压电路20,其后级输出端与Gamma电压产生电路的输出端相连,用于对所述主伽马电压进行分压,产生次伽马电压。
所述次伽马电压是针对产生的所述设定个数的主要电压中的每一个,通过后级分压电路进行二次分压,得到的最终需要的伽马电压。
所述前级分压电路10包括:第0前级电阻R0~第N前级电阻RN共N+1个前级电阻、第一开关组(即第1前级开关S1~第N前级开关SN共N个前级开关)和第一前级运算放大器OPf1~第二前级运算放大器OPf2共2个前级运算放大器;
该N+1个前级电阻依次串接,第0前级电阻未与第1前级电阻连接的一端与第一基准电压输入端相连,第N前级电阻RN未与第N-1前级电阻RN-1连接的一端与第二基准电压输入端相连;
第n前级开关Sn一端与第n-1前级电阻和第n前级电阻Rn-1之间的公共节点相连,第n前级开关Sn的另一端与第一前级运算放大器OPf1或第二前级运算放大器OPf2的同相输入端相连,所述n的取值范围为大于等于1小于N+1的正整数,N为大于1的正整数。
较优的,为了能够做到较方便的利用前级开关的闭合及打开来选择需要的伽马电压,在n为奇数时,第n前级开关Sn的另一端与第一前级运算放大器OPf1的同相输入端相连,在n为偶数时,第n前级开关Sn的另一端与第二前级运算放大器OPf2的同相输入端相连。
第一前级运算放大器OPf1的反相输入端与其输出端共同地与所述第一前级输出端相连,第二前级运算放大器OPf2的反相输入端与其输出端共同地与所述第二前级输出端相连。
所述后级分压电路20包括:第1后级电阻r1~第M后级电阻rM共M个后级电阻、第二开关组(即第1后级开关s1~第M+1后级开关sM+1共M+1个后级开关)和和第一后级运算放大器~第R后级运算放大器共R个后级运算放大器,所述R为大于等于1的正整数,图3所示的电路图中为一个后级运算放大器OPr。
所述M个后级电阻依次串接,第1后级电阻r1未与第2后级电阻r2连接的一端与所述第一后级输入端相连,第M后级电阻rM未与第M-1后级电阻rM-1连接的一端与所述第二后级输入端相连;
第1后级开关s1的一端与所述第一后级输入端相连,另一端与所述R个后级运算放大器中的任意一个后级运算放大器的同相输入端相连,第M+1后级开关SM+1的一端与所述第二后级输入端相连,另一端与所述R个后级运算放大器中的任意一个后级运算放大器的同相输入端相连;
第m后级开关sm的一端与第m-1后级电阻rm-1和第m后级电阻rm之间的公共节点相连,其另一端与所述R个后级运算放大器中的任意一个后级运算放大器的同相输入端相连,所述m的取值范围为大于1小于M+1的正整数,M为大于1的正整数;
较优的,为了减少后级运算放大器的个数,有利于源极驱动器的集成,后级分压电路中后级运算放大器的个数R为1,此时,后级分压电路中所有的后级开关的另一端均与后级运算放大器OPr的同相输入端相连,如图3中所示。
所述R个后级运算放大器中每一后级运算放大器的反相输入端和其输出端共同地与后级输出端相连,所述后级输出端与伽马电压产生电路的输出端相连。
本发明实施例一中的Gamma电压产生电路(包括图3中所示的Gamma电压产生电路图)中后级分压电路复用了前级分压电路,在前级分压电路和后级分压电路(更具体地说是在前级分压电路中的第一开关组和后级分压电路中的第二开关组)的共同作用下,使用较少的电阻即能够产生较多的Gamma电压值,Gamma电阻的个数的减少,有利于高位SourceDriverIC成电路的集成,以及降低制作SourceDriverIC的工艺复杂度。
需要说明的是,图3中是以第一基准电压输入端输入的电压可以为一正的电源电压AVDD,第二基准电压输入端是接地GND为例,第二基准电压输入端输入的电源电压也可以是-AVDD,此时,可将第N/2前级开关SN/2中未与第一前级运算放大器或第二前级运算放大器相连的一端接地,以及将第(N/2+1)前级开关SN/2+1中未与第一前级运算放大器或第二前级运算放大器相连的一端接地,其他元器件之间的连接关系不变。
图3中的Gamma电压产生电路可以称为2级复用电路,为了产生更多的Gamma电压值,还可以采用3级及以上复用电路,此时,在图3所示的电路的基础上,还可以添加至少一个具有第一中间级输入/输出端和第二中间级输入/输出端的中间级分压电路30,其结构示意图如图4所示,图4中以添加两个中间级分压电路进行示意,从左向右看,第二个中间级分压电路中的电路图与第一个中间级分压电路中的电路图类似,图4中未示出,仅示出该第二个中间级分压电路与第一个中间级分压电路及后级分压电路的连接关系,其中:
所述中间级分压电路30的第一中间级输入端与上一级分压电路的第一输出端相连、第二中间级输入端与上一级分压电路的第二输出端相连,第一中间级输出端与下一级分压电路的第一输入端相连、第二中间级输出端与下一级分压电路的第二输入端相连,用于对上一级分压电路输出的电压进行分压。
所述后级分压电路20,具体用于对其上一级分压电路输出的电压进行分压,产生次伽马电压。
下面对上述上一级分压电路和下一级分压电路进行详细说明。
在图3所示的电路的基础上,添加一个具有第一中间级输入/输出端和第二中间级输入/输出端的中间级分压电路30时,上述上一级分压电路即为前级分压电路,上一级分压电路的第一输出端即为第一前级输出端,上一级分压电路的第二输出端即为第二前级输出端;上述下一级分压电路即为后级分压电路,下一级分压电路的第一输入端即为第一后级输入端,下一级分压电路的第二输入端即为第二后级输入端。
在图3所示的电路的基础上,添加两个具有第一中间级输入/输出端和第二中间级输入/输出端的中间级分压电路(第一中间级分压电路和第二中间级分压电路)30时,在该中间级分压电路为第一中间级分压电路时,上述上一级分压电路即为前级分压电路,上一级分压电路的第一输出端即为第一前级输出端,上一级分压电路的第二输出端即为第二前级输出端;上述下一级分压电路即为第二中间级分压电路,下一级分压电路的第一输入端即为第二中间级分压电路的第一中间级输入端,下一级分压电路的第二输入端即为第二中间级分压电路的第二中间级输入端;在该中间级分压电路为第二中间级分压电路时,上述上一级分压电路即为第一中间级分压电路,上一级分压电路的第一输出端即为第一中间级分压电路的第一中间级输出端,上一级分压电路的第二输出端即为第一中间级分压电路的第二中间级输出端,上述下一级分压电路即为后级分压电路,下一级分压电路的第一输入端即为第一后级输入端,下一级分压电路的第二输入端即为第二后级输入端。在添加3个及3个以上中间级分压电路时,与上述添加2个中间级分压电路类似,这里不再赘述。
在仅包括一个中间级分压电路30时,所述中间级分压电路30的第一中间级输入端与第一前级输出端相连、第二中间级输入端与第二前级输出端相连,第一中间级输出端与第一后级输入端相连、第二中间级输出端与第二后级输入端相连;
所述中间级分压电路30包括:第1中间级电阻Rm1~第K中间级电阻RmK共K个中间级电阻、第一中间开关组(即第1中间级开关Sm1~第K+1中间级开关Sm(K+1)共K+1个中间级开关)和第一中间级运算放大器OPm1~第二中间级运算放大器OPm2共2个中间级运算放大器;
该K个中间级电阻依次串接,第1中间级电阻Rm1未与第2中间级电阻Rm2连接的一端与第一中间级输入端相连,第K中间级电阻RmK未与第K-1中间级电阻Rm(K-1)连接的一端与第二中间级输入端相连;
第1中间级开关的一端与所述第一中间级输入端相连,另一端与第一中间级运算放大器或第二中间级运算放大器的同相输入端相连;第K+1中间级开关的一端与所述第二中间级输入端相连,另一端与第一中间级运算放大器或第二中间级运算放大器的同相输入端相连,第k中间级开关一端与第k-1中间级电阻和第k中间级电阻之间的公共节点相连,另一端与第一中间级运算放大器或第二中间级运算放大器的同相输入端相连,所述k的取值范围为大于1小于K+1的正整数,K为大于1的正整数;
第一中间运算放大器OPm1的反相输入端与其输出端共同地与所述第一中间级输出端相连,第二中间级运算放大器OPm2的反相输入端与其输出端共同地与所述第二中间级输出端相连。
较优的,为了能够做到较方便的利用前级开关的闭合及打开来选择需要的伽马电压,第1中间级开关Sm1的一端与所述第一中间级输入端相连,另一端与第一中间级运算放大器OPm1的同相输入端相连;第K+1中间级开关Sm(K+1)的一端与所述第二中间级输入端相连,在K+1为奇数时,其另一端与第一中间级运算放大器OPm1的同相输入端相连,在K+1为偶数时,其另一端与第二中间级运算放大器OPm2的同相输入端相连;
第k中间级开关Smk一端与第k-1中间级电阻Rm(k-1)和第k中间级电阻Rmk之间的公共节点相连,在k为奇数时,第k中间级开关Smk的另一端与第一中间级运算放大器OPm1的同相输入端相连,在k为偶数时,第k中间级开关Smk的另一端与第二中间级运算放大器OPm2的同相输入端相连,所述k的取值范围为大于等于1小于等于K+1的正整数,K为大于1的正整数。
图3及图4所示的Gamma电压产生电路可以全部集成在SourceDriverIC中,也可以部分集成在SourceDriverIC中,相对于现有技术而言,由于电阻个数的减少,均有利于SourceDriverIC的集成,较优的,可将图3或图4中的后级分压电路集成在SourceDriverIC的内部,这样进一步减少了集成在SourceDriverIC内电阻的个数,使得进一步降低制作SourceDriverIC的工艺复杂度降低成为可能。
为了达到电阻个数最小,需使前后级电阻个数应尽量平衡配置,较优的,在SourceDriverIC为6bit时,所述N的值8,所述M的值为16;在SourceDriverIC为8bit时,所述N的值16,所述M的值为16。
较优的,在SourceDriverIC为8bit时,包含一个中间级分压电路,所述N的值8,所述K的值为8,所述M的值为4。
实施例二
如图5所示,为本发明实施例二的一种Gamma电压产生电路,所述电路包括:输出端、基准电压输入端、一个具有第一前级输出端和第二前级输出端的前级分压电路100和一个具有第一后级输入端、第二后级输入端和后级输出端的后级分压电路200;其中:
所述前级分压电路100,其第一前级输出端与所述第一后级输入端相连,其第二前级输出端与所述第二后级输入端相连,用于对从基准电压输入端输入的基准电压AVDD进行分压,产生主伽马电压;
所述后级分压电路200,其后级输出端与Gamma电压产生电路的输出端相连,用于对所述主伽马电压进行分压,产生次伽马电压;
其中:所述前级分压电路100包括:第0前级电阻R0~第N前级电阻RN共N+1个前级电阻、第1前级开关S1~第N前级开关SN共N个前级开关和第一前级运算放大器OPf1~第二前级运算放大器OPf2共2个前级运算放大器;
该N+1个前级电阻依次串接,第0前级电阻R0未与第1前级电阻R1连接的一端与基准电压输入端相连,第N前级电阻RN未与第N-1前级电阻RN-1连接的一端接地GND;
第n前级开关一端与第n-1前级电阻Rn-1和第n前级电阻Rn之间的公共节点相连,在n为奇数时,第n前级开关Sn的另一端与第一前级运算放大器OPf1的同相输入端相连,在n为偶数时,第n前级开关Sn的另一端与第二前级运算放大器OPf2的同相输入端相连,所述n的取值范围为大于等于1小于N+1的正整数,N为大于1的正整数;
第一前级运算放大器OPf1的反相输入端与其输出端共同地与所述第一前级输出端相连,第二前级运算放大器OPf2的反相输入端与其输出端共同地与所述第二前级输出端相连;
所述后级分压电路200包括:第1后级电阻r1~第M后级电阻rM共M个后级电阻、第1后级开关s1~第M+1后级开关sM+1共M+1个后级开关和第一后级运算放大器OPr1~第二后级运算放大器OPr2共2个后级运算放大器;
所述M个后级电阻依次串接,第1后级电阻r1未与第2后级电阻r2连接的一端与所述第一后级输入端相连,第M后级电阻rM未与第M-1后级电阻rM-1连接的一端与所述第二后级输入端相连;
第1后级开关s1的一端与所述第一后级输入端相连,另一端与第一后级运算放大器OPr1的同相输入端相连;第M+1后级开关SM+1的一端与所述第二后级输入端相连,在M+1为奇数时,其另一端与第一后级运算放大器OPr1的同相输入端相连,在M+1为偶数时,其另一端与第二后级运算放大器OPr2的同相输入端相连;
第m后级开关sm一端与第m-1后级电阻rm-1和第m后级电阻rm之间的公共节点相连,在m为奇数时,第m后级开关sm的另一端与第一后级运算放大器OPr1的同相输入端相连,在m为偶数时,第m后级开关sm的另一端与第二后级运算放大器OPr2的同相输入端相连,所述m的取值范围为大于1小于M+1的正整数,M为大于1的正整数;
第一后级运算放大器OPr1的反相输入端与其输出端共同地与所述后级输出端相连,第二后级运算放大器OPr2的反相输入端与其输出端共同地与后级输出端相连,所述后级输出端与Gamma电压产生电路的输出端相连。
图5中所示的Gamma电压产生电路图中后级分压电路复用了前级分压电路,在前级分压电路和后级分压电路的开关的共同作用下,使用较少的电阻即能够产生较多的Gamma电压值,Gamma电阻的个数的减少,有利于高位SourceDriverIC的集成,进而可以降低制作SourceDriverIC的工艺复杂度。
图5中的Gamma电压产生电路可以称为2级复用电路,为了产生更多的Gamma电压值,还可以采用3级及以上复用电路,此时,在图5所示的电路的基础上,还可以添加至少一个具有第一中间级输入/输出端和第二中间级输入/输出端的中间级分压电路300,其结构示意图如图6所示,图6中以添加两个中间级分压电路进行示意,从左向右看,第二个中间级分压电路中的电路图与第一个中间级分压电路中的电路图类似,图6中未示出,仅示出该第二个中间级分压电路与第一个中间级分压电路及后级分压电路的连接关系,其中:
所述中间级分压电路的第一中间级输入端与上一级分压电路的第一输出端相连、第二中间级输入端与上一级分压电路的第二输出端相连,第一中间级输出端与下一级分压电路的第一输入端相连、第二中间级输出端与下一级分压电路的第二输入端相连;
在图5所示的电路的基础上,添加一个具有第一中间级输入/输出端和第二中间级输入/输出端的中间级分压电路300时,上述上一级分压电路即为前级分压电路,上一级分压电路的第一输出端即为第一前级输出端,上一级分压电路的第二输出端即为第二前级输出端;上述下一级分压电路即为后级分压电路,下一级分压电路的第一输入端即为第一后级输入端,下一级分压电路的第二输入端即为第二后级输入端。
在图5所示的电路的基础上,添加两个具有第一中间级输入/输出端和第二中间级输入/输出端的中间级分压电路(第一中间级分压电路和第二中间级分压电路)300时,在该中间级分压电路为第一中间级分压电路时,上述上一级分压电路即为前级分压电路,上一级分压电路的第一输出端即为第一前级输出端,上一级分压电路的第二输出端即为第二前级输出端;上述下一级分压电路即为第二中间级分压电路,下一级分压电路的第一输入端即为第二中间级分压电路的第一中间级输入端,下一级分压电路的第二输入端即为第二中间级分压电路的第二中间级输入端;在该中间级分压电路为第二中间级分压电路时,上述上一级分压电路即为第一中间级分压电路,上一级分压电路的第一输出端即为第一中间级分压电路的第一中间级输出端,上一级分压电路的第二输出端即为第一中间级分压电路的第二中间级输出端,上述下一级分压电路即为后级分压电路,下一级分压电路的第一输入端即为第一后级输入端,下一级分压电路的第二输入端即为第二后级输入端。在添加3个及3个以上中间级分压电路时,与上述添加2个中间级分压电路类似,这里不再赘述。
在仅包括一个中间级分压电路300时,所述中间级分压电路300的第一中间级输入端与第一前级输出端相连、第二中间级输入端与第二前级输出端相连,第一中间级输出端与第一后级输入端相连、第二中间级输出端与第二后级输入端相连;
所述中间级分压电路300包括:第1中间级电阻Rm1~第K中间级电阻RmK共K个中间级电阻、第1中间级开关Sm1~第K+1中间级开关Sm(K+1)共K+1个中间级开关和第一中间级运算放大器OPm1~第二中间级运算放大器OPm2共2个中间级运算放大器;
该K个中间级电阻依次串接,第1中间级电阻Rm1未与第2中间级电阻Rm2连接的一端与第一中间级输入端相连,第K中间级电阻RmK未与第K-1中间级电阻Rm(K-1)连接的一端与第二中间级输入端相连;
第1中间级开关Sm1的一端与所述第一中间级输入端相连,另一端与第一中间级运算放大器OPm1的同相输入端相连;第K+1中间级开关Sm(K+1)的一端与所述第二中间级输入端相连,在K+1为奇数时,其另一端与第一中间级运算放大器OPm1的同相输入端相连,在K+1为偶数时,其另一端与第二中间级运算放大器OPm2的同相输入端相连;
第k中间级开关Smk一端与第k-1中间级电阻Rm(k-1)和第k中间级电阻Rmk之间的公共节点相连,在k为奇数时,第k中间级开关Smk的另一端与第一中间级运算放大器OPm1的同相输入端相连,在k为偶数时,第k中间级开关Smk的另一端与第二中间级运算放大器OPm2的同相输入端相连,所述k的取值范围为大于等于1小于等于K+1的正整数,K为大于1的正整数;
第一中间运算放大器OPm1的反相输入端与其输出端共同地与所述第一中间级输出端相连,第二中间级运算放大器OPm2的反相输入端与其输出端共同地与所述第二中间级输出端相连。
图5及图6所示的Gamma电压产生电路可以全部集成在SourceDriverIC中,也可以部分集成在SourceDriverIC中,相对于现有技术而言,由于电阻个数的减少,均有利于SourceDriverIC的集成,较优的,可将图5或图6中的后级分压电路集成在SourceDriverIC的内部,这样进一步减少了集成在SourceDriverIC内电阻的个数,使得进一步降低制作SourceDriverIC的工艺复杂度。
较优的,在SourceDriverIC为6bit时,所述N的值8,所述M的值为16;在SourceDriverIC为8bit时,所述N的值16,所述M的值为16。
较优的,在SourceDriverIC为8bit时,包含一个中间级分压电路,所述N的值8,所述K的值为8,所述M的值为4。
实施例三
本发明实施例三中提供一种对实施例一或实施例二中的Gamma电压产生电路的控制方法,所述方法包括:
源极驱动器确定需要的伽马电压;
对从第一基准电压输入端以及第二基准电压输入端输入的基准电压分别进行分压,使前级分压电路产生主伽马电压;
通过后级分压电路对所述主伽马电压进行分压,产生次伽马电压;
通过伽马电压产生电路的输出端输出需要的伽马电压。
进一步的,所述次伽马电压即为源极驱动器需要的伽马电压,所述前级分压电路包括第一开关组,所述后级分压电路包括第二开关组;
源极驱动器确定需要的Gamma电压值,根据开关组和Gamma电压值的对应关系,确定该需要的Gamma电压值所对应的开关组,将所对应的开关组闭合。
上述开关组和Gamma电压值的对应关系可存储在图1所示的SourceDriverIC的结构框图中的Gamma查找表中。
可以理解的是,开关组可以包括第一开关组,第二开关组、第一中间开关组以及在需要增设某一级分压电路时所需要增设的开关等;开关组和Gamma电压值的对应关系指的是该伽马电压产生电路中,每级分压电路(例如前级分压电路)中单个开关或多个开关对应的Gamma电压值的对应关系的总称。
实际实施过程中,可以根据实际需要的Gamma电压和Gamma电压产生电路,来确定开关组,使得确定的开关组在闭合(其它处于打开状态)时,输出所述实际需要的Gamma电压。
下面以图3中所示的Gamma电压产生电路为例,以V[n]表示产生的各阶电压,开关组和Gamma电压值的对应关系举例如下:
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、装置(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理装置的处理器以产生一个机器,使得通过计算机或其他可编程数据处理装置的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理装置以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理装置上,使得在计算机或其他可编程装置上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程装置上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本申请的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然,本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。
Claims (11)
1.一种伽马电压产生电路,其特征在于,所述电路包括:输出端、第一基准电压输入端、第二基准电压输入端、一个具有第一前级输出端和第二前级输出端的前级分压电路和一个具有第一后级输入端、第二后级输入端和后级输出端的后级分压电路;其中:
所述前级分压电路,其第一前级输出端与所述第一后级输入端相连,其第二前级输出端与所述第二后级输入端相连,用于对从第一基准电压输入端以及第二基准电压输入端输入的基准电压分别进行分压,产生主伽马电压;
所述后级分压电路,其后级输出端与伽马电压产生电路的输出端相连,用于对所述主伽马电压进行分压,产生次伽马电压;
所述前级分压电路包括:第0前级电阻~第N前级电阻共N+1个前级电阻、第1前级开关~第N前级开关共N个前级开关和第一前级运算放大器~第二前级运算放大器共2个前级运算放大器;
该N+1个前级电阻依次串接,第0前级电阻未与第1前级电阻连接的一端与第一基准电压输入端相连,第N前级电阻未与第N-1前级电阻连接的一端与第二基准电压输入端相连;
第n前级开关一端与第n-1前级电阻和第n前级电阻之间的公共节点相连,第n前级开关的另一端与第一前级运算放大器或第二前级运算放大器的同相输入端相连,所述n的取值范围为大于等于1小于N+1的正整数,N为大于1的正整数。
2.如权利要求1所述的伽马电压产生电路,其特征在于,在n为奇数时,第n前级开关的另一端与第一前级运算放大器的同相输入端相连,在n为偶数时,第n前级开关的另一端与第二前级运算放大器的同相输入端相连;
第一前级运算放大器的反相输入端与其输出端共同地与所述第一前级输出端相连,第二前级运算放大器的反相输入端与其输出端共同地与所述第二前级输出端相连。
3.如权利要求1~2任一所述的伽马电压产生电路,其特征在于,所述后级分压电路包括:第1后级电阻~第M后级电阻共M个后级电阻、第1后级开关~第M+1后级开关共M+1个后级开关和第一后级运算放大器~第R后级运算放大器共R个后级运算放大器,所述R为大于等于1的正整数;
所述M个后级电阻依次串接,第1后级电阻未与第2后级电阻连接的一端与所述第一后级输入端相连,第M后级电阻未与第M-1后级电阻连接的一端与所述第二后级输入端相连;
第1后级开关的一端与所述第一后级输入端相连,另一端与所述R个后级运算放大器中的任意一个后级运算放大器的同相输入端相连;第M+1后级开关的一端与所述第二后级输入端相连,另一端与所述R个后级运算放大器中的任意一个后级运算放大器的同相输入端相连;第m后级开关的一端与第m-1后级电阻和第m后级电阻之间的公共节点相连,其另一端与所述R个后级运算放大器中的任意一个后级运算放大器的同相输入端相连,所述m的取值范围为大于1小于M+1的正整数,M为大于1的正整数;
所述R个后级运算放大器中每一后级运算放大器的反相输入端和其输出端共同地与后级输出端相连。
4.如权利要求3所述的伽马电压产生电路,其特征在于,所述R为2;第1后级开关的另一端与第一后级运算放大器的同相输入端相连;在M+1为奇数时,第M+1后级开关的另一端与第一后级运算放大器的同相输入端相连,在M+1为偶数时,第M+1后级开关的另一端与第二后级运算放大器的同相输入端相连;
在m为奇数时,第m后级开关的另一端与第一后级运算放大器的同相输入端相连,在m为偶数时,第m后级开关的另一端与第二后级运算放大器的同相输入端相连。
5.如权利要求3所述的伽马电压产生电路,其特征在于,所述电路还包括:至少一个具有第一中间级输入/输出端和第二中间级输入/输出端的中间级分压电路;
所述中间级分压电路的第一中间级输入端与上一级分压电路的第一输出端相连、第二中间级输入端与上一级分压电路的第二输出端相连,第一中间级输出端与下一级分压电路的第一输入端相连、第二中间级输出端与下一级分压电路的第二输入端相连,用于对上一级分压电路输出的电压进行分压;
所述后级分压电路,具体用于对其上一级分压电路输出的电压进行分压,产生次伽马电压。
6.如权利要求5所述的伽马电压产生电路,其特征在于,所述中间级分压电路包括:第1中间级电阻~第K中间级电阻共K个中间级电阻、第1中间级开关~第K+1中间级开关共K+1个中间级开关和第一中间级运算放大器~第二中间级运算放大器共2个中间级运算放大器;
该K个中间级电阻依次串接,第1中间级电阻未与第2中间级电阻连接的一端与第一中间级输入端相连,第K中间级电阻未与第K-1中间级电阻连接的一端与第二中间级输入端相连;
第1中间级开关的一端与所述第一中间级输入端相连,另一端与第一中间级运算放大器或第二中间级运算放大器的同相输入端相连;第K+1中间级开关的一端与所述第二中间级输入端相连,另一端与第一中间级运算放大器或第二中间级运算放大器的同相输入端相连,第k中间级开关一端与第k-1中间级电阻和第k中间级电阻之间的公共节点相连,另一端与第一中间级运算放大器或第二中间级运算放大器的同相输入端相连,所述k的取值范围为大于1小于K+1的正整数,K为大于1的正整数;
第一中间运算放大器的反相输入端与其输出端共同地与所述第一中间级输出端相连,第二中间级运算放大器的反相输入端与其输出端共同地与所述第二中间级输出端相连。
7.如权利要求6所述的伽马电压产生电路,其特征在于,第1中间级开关的另一端与第一中间级运算放大器的同相输入端相连,在K+1为奇数时,其另一端与第一中间级运算放大器的同相输入端相连,在K+1为偶数时,其另一端与第二中间级运算放大器的同相输入端相连;在k为奇数时,第k中间级开关的另一端与第一中间级运算放大器的同相输入端相连,在k为偶数时,第k中间级开关的另一端与第二中间级运算放大器的同相输入端相连。
8.如权利要求1所述的伽马电压产生电路,其特征在于,所述后级分压电路集成在源极驱动器集成电路的内部。
9.如权利要求3所述的伽马电压产生电路,其特征在于,在源极驱动器集成电路为6比特时,所述N的值8,所述M的值为16;在源极驱动器集成电路为8比特时,所述N的值16,所述M的值为16。
10.如权利要求6~7任一所述的伽马电压产生电路,其特征在于,在源极驱动器集成电路为8比特时,包含一个中间级分压电路,所述N的值8,所述M的值为4,所述K的值为8。
11.一种对权利要求1所述的伽马电压产生电路的控制方法,其特征在于,所述方法包括:
源极驱动器确定需要的伽马电压;
对从第一基准电压输入端以及第二基准电压输入端输入的基准电压分别进行分压,使前级分压电路产生主伽马电压;
通过后级分压电路对所述主伽马电压进行分压,产生次伽马电压;
通过伽马电压产生电路的输出端输出需要的伽马电压。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310272216.9A CN103366667B (zh) | 2013-07-01 | 2013-07-01 | 伽马电压产生电路及控制方法 |
PCT/CN2013/084999 WO2015000239A1 (zh) | 2013-07-01 | 2013-10-10 | 伽马电压产生电路及其控制方法、液晶显示器 |
US14/361,994 US9466256B2 (en) | 2013-07-01 | 2013-10-10 | Gamma voltage generating circuit, controlling method thereof, and liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310272216.9A CN103366667B (zh) | 2013-07-01 | 2013-07-01 | 伽马电压产生电路及控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103366667A CN103366667A (zh) | 2013-10-23 |
CN103366667B true CN103366667B (zh) | 2016-03-30 |
Family
ID=49367898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310272216.9A Active CN103366667B (zh) | 2013-07-01 | 2013-07-01 | 伽马电压产生电路及控制方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9466256B2 (zh) |
CN (1) | CN103366667B (zh) |
WO (1) | WO2015000239A1 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103646634B (zh) * | 2013-11-28 | 2016-04-20 | 北京京东方光电科技有限公司 | Gamma参考电压产生电路、源极驱动器及显示装置 |
CN103745695B (zh) * | 2013-12-02 | 2016-03-30 | 深圳市华星光电技术有限公司 | Gamma电压驱动电路、源极驱动模块以及液晶面板 |
CN104021771B (zh) * | 2014-06-17 | 2017-02-15 | 深圳市华星光电技术有限公司 | 一种可编程伽玛校正缓冲电路芯片及产生伽马电压的方法 |
CN109658896B (zh) * | 2019-02-25 | 2021-03-02 | 京东方科技集团股份有限公司 | 一种伽马电压生成电路、驱动电路以及显示装置 |
CN112485683A (zh) * | 2020-11-18 | 2021-03-12 | 深圳芯典半导体科技有限公司 | 一种多节锂电池组电压采样电路 |
TW202338765A (zh) * | 2022-03-30 | 2023-10-01 | 聯詠科技股份有限公司 | 伽瑪電壓產生器、源極驅動器和顯示裝置 |
CN114610105A (zh) * | 2022-04-21 | 2022-06-10 | 绵阳惠科光电科技有限公司 | 基准电压电路、伽马电压电路和显示装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002366112A (ja) * | 2001-06-07 | 2002-12-20 | Hitachi Ltd | 液晶駆動装置及び液晶表示装置 |
KR100438968B1 (ko) * | 2001-12-31 | 2004-07-03 | 엘지.필립스 엘시디 주식회사 | 액정 패널의 전원공급 장치 |
JP4108360B2 (ja) * | 2002-04-25 | 2008-06-25 | シャープ株式会社 | 表示駆動装置およびそれを用いた表示装置 |
JP2004354625A (ja) * | 2003-05-28 | 2004-12-16 | Renesas Technology Corp | 自発光表示装置及び自発光表示用駆動回路 |
JP4738867B2 (ja) * | 2004-10-22 | 2011-08-03 | ルネサスエレクトロニクス株式会社 | 表示装置用駆動装置 |
JP2006276114A (ja) * | 2005-03-28 | 2006-10-12 | Sanyo Epson Imaging Devices Corp | 液晶表示装置 |
CN100414594C (zh) | 2005-04-07 | 2008-08-27 | 友达光电股份有限公司 | 伽玛电压产生器、液晶显示器及液晶显示装置的控制方法 |
JP4878795B2 (ja) * | 2005-08-16 | 2012-02-15 | ルネサスエレクトロニクス株式会社 | 表示制御回路および表示制御方法 |
CN100495128C (zh) | 2006-04-30 | 2009-06-03 | 北京京东方光电科技有限公司 | 一种伽玛参考电压产生电路 |
KR100892250B1 (ko) * | 2007-08-22 | 2009-04-09 | 한국과학기술원 | 디스플레이 구동 장치 |
KR20090027372A (ko) * | 2007-09-12 | 2009-03-17 | 삼성전자주식회사 | 디지털 아날로그 컨버터 및 이의 구동 방법과 이를포함하는 소스 드라이버 및 표시 장치 |
CN101393730B (zh) | 2008-11-10 | 2010-08-04 | 友达光电股份有限公司 | 伽玛电压转换装置 |
CN101414452B (zh) | 2008-12-03 | 2013-11-06 | 苏州瀚瑞微电子有限公司 | 一种液晶显示驱动电路的实现方法及源极驱动电路模块 |
-
2013
- 2013-07-01 CN CN201310272216.9A patent/CN103366667B/zh active Active
- 2013-10-10 US US14/361,994 patent/US9466256B2/en active Active
- 2013-10-10 WO PCT/CN2013/084999 patent/WO2015000239A1/zh active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2015000239A1 (zh) | 2015-01-08 |
US20150130852A1 (en) | 2015-05-14 |
US9466256B2 (en) | 2016-10-11 |
CN103366667A (zh) | 2013-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103366667B (zh) | 伽马电压产生电路及控制方法 | |
CN103794187B (zh) | 伽马参考电压产生装置及显示器 | |
US9799299B2 (en) | Gamma voltage generation circuit, method and data driver | |
JP2004226952A (ja) | ディスプレイの反応速度増加装置と駆動方法 | |
CN105096873A (zh) | 一种图像显示方法及液晶显示器 | |
CN102298897A (zh) | 驱动电路、驱动方法、以及显示装置 | |
KR20120025657A (ko) | 전자파간섭의 저감을 위한 액정표시장치의 소스 드라이버 | |
CN104217693A (zh) | 移位寄存器、栅极驱动电路及其驱动方法、显示装置 | |
JP2007272144A (ja) | ガンマ補正および表示装置 | |
CN103942028A (zh) | 应用在密码技术中的大整数乘法运算方法及装置 | |
TWI407428B (zh) | 用於一平面顯示器之伽瑪電壓產生裝置 | |
CN104021771A (zh) | 一种可编程伽玛校正缓冲电路芯片及产生伽马电压的方法 | |
CN101414452B (zh) | 一种液晶显示驱动电路的实现方法及源极驱动电路模块 | |
CN101908321B (zh) | 用于一平面显示器的伽玛电压产生装置 | |
US20130265344A1 (en) | Driving device, driving method, and system for display device | |
CN106409248A (zh) | 数模转换器 | |
CN209072443U (zh) | 一种mipi中消除随机码抖动噪声的发送电路 | |
CN105096895B (zh) | 一种数字图像的数据处理方法 | |
CN112955878A (zh) | 实施神经网络的激活逻辑的装置及其方法 | |
KR102648503B1 (ko) | 신호 보상 방법 및 장치 | |
TW201640486A (zh) | 源極驅動器及其運作方法 | |
JP6455765B2 (ja) | ルックアップテーブル生成方法およびルックアップテーブル生成装置、ならびに事前補償方法および事前補償装置 | |
CN101345032B (zh) | 包含校正参数生成器的半导体装置及生成校正参数的方法 | |
CN104050925A (zh) | 一种led显示屏显示方法、装置及led显示屏 | |
CN103577117A (zh) | 数据存储方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |