JP4690681B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP4690681B2
JP4690681B2 JP2004259109A JP2004259109A JP4690681B2 JP 4690681 B2 JP4690681 B2 JP 4690681B2 JP 2004259109 A JP2004259109 A JP 2004259109A JP 2004259109 A JP2004259109 A JP 2004259109A JP 4690681 B2 JP4690681 B2 JP 4690681B2
Authority
JP
Japan
Prior art keywords
output
outputs
inputs
polarity
controlled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004259109A
Other languages
English (en)
Other versions
JP2006078507A (ja
Inventor
一樹 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2004259109A priority Critical patent/JP4690681B2/ja
Publication of JP2006078507A publication Critical patent/JP2006078507A/ja
Application granted granted Critical
Publication of JP4690681B2 publication Critical patent/JP4690681B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は液晶表示装置のデータ側駆動回路として用いられる半導体集積回路装置に関し、特にアクティブマトリックス型のドット反転駆動方式の液晶表示装置に用いられる半導体集積回路装置に関する。
アクティブマトリックス型のドット反転駆動方式の液晶表示装置は、例えば、1ドット反転駆動では、液晶パネルのデータ線が奇数線と偶数線とで極性が互い違いとなるようにして1水平期間ごとに正極性階調電圧と負極性階調電圧とにより交互に駆動される。そのため、この液晶表示装置のデータ側駆動回路として用いられる半導体集積回路装置(以下、データドライバという)は、奇数出力と偶数出力とで極性が互い違いとなるようにして1水平期間ごとに正極性階調電圧と負極性階調電圧とが交互に出力される構成となっている(例えば、特許文献1を参照。)。
以下、従来のデータドライバについて図2を参照して説明する。尚、液晶パネルの解像度が、例えば、SXGA(1280×1024画素:1画素はR,G,Bの3ドットからなる)の場合、データ線1280×3=3840本に対して10個のデータドライバを用いるとすると、1個のデータドライバで384出力を必要とするが、説明を簡明にするため、隣接する2出力(奇数1出力、偶数1出力)で説明する。
データドライバ100は、データ信号DAの論理に対応した正極性階調電圧VPxおよび負極性階調電圧VNxを2出力の奇数出力S1と偶数出力S2とで極性が互い違いとなるようにして1水平期間ごとに交互に出力するもので、2出力に対応してデータ信号DAを取り込み、階調電圧VPx、VNxにデジタル/アナログ変換して出力する前段回路部10と、前段回路部10からの階調電圧VPx、VNxを2出力の奇数出力と偶数出力とで極性が互い違いとなるようにして1水平期間ごとに交互に出力する切替スイッチ回路部20と、切替スイッチ回路部20からの階調電圧VPx、VNxを駆動能力を上げて出力する出力アンプ部30とを備えている。
切替スイッチ回路部20は、2入力a,bで1出力cの2個のスイッチ21,22を有し、それぞれのスイッチ21,22の2入力a,bには前段回路部10からの階調電圧VPx、VNxが共通入力される。スイッチ21,22は、制御信号入力端が"L"レベルのとき入力aと出力cとが接続され、"H"レベルのとき入力bと出力cとが接続される。スイッチ21,22は、極性反転信号POLにより制御され、スイッチ22をインバータ23を介して制御することにより、スイッチ21と22とで相補的に動作する。すなわち、スイッチ21が入力aと出力cとで接続されるとき、スイッチ22が入力bと出力cとで接続され、スイッチ21が入力bと出力cとで接続されるとき、スイッチ22が入力aと出力cとで接続される。例えば、極性反転信号POL="H"のとき、スイッチ21から入力bの階調電圧VNxが出力され、スイッチ22から入力aの階調電圧VPxが出力される。極性反転信号POL="L"のとき、スイッチ21から入力aの階調電圧VPxが出力され、スイッチ22から入力bの階調電圧VNxが出力される。
出力アンプ部30は、2個のボルテージホロワ接続の演算増幅器31,32からなり、演算増幅器31の入力にはスイッチ21の出力cが入力され、演算増幅器32の入力にはスイッチ22の出力cが入力される。
次にデータドライバ100の動作を説明する。ある1水平期間において、前段回路部10に取り込まれた2出力に対応したデータ信号DAが、内部で、階調電圧VPx、VNxにアナログ変換される。前段回路部10からの階調電圧VPx、VNxは、切替スイッチ回路部20のスイッチ21,22の各2入力a,bに入力される。切替スイッチ回路部20は極性反転信号POL="H"により制御され、スイッチ21から階調電圧VNxが演算増幅器31に出力され、スイッチ22から階調電圧VPxが演算増幅器32に出力される。スイッチ21からの階調電圧VNxは演算増幅器31でインピーダンス変換され、スイッチ22からの階調電圧VPxは演算増幅器32でインピーダンス変換される。演算増幅器31からの階調電圧VNxは奇数出力S1として出力され、演算増幅器32からの階調電圧VPxは偶数出力S2として出力される。
次の1水平期間において、前段回路部10に取り込まれた2出力に対応したデータ信号DAが、内部で、階調電圧VPx、VNxにアナログ変換される。前段回路部10からの階調電圧VPx、VNxは、切替スイッチ回路部20のスイッチ21,22の各2入力に入力される。切替スイッチ回路部20は極性反転信号POL="L"により制御され、スイッチ21から階調電圧VPxが演算増幅器31に出力され、スイッチ22から階調電圧VNxが演算増幅器32に出力される。スイッチ21からの階調電圧VPxは演算増幅器31でインピーダンス変換され、スイッチ22からの階調電圧VNxは演算増幅器32でインピーダンス変換される。演算増幅器31からの階調電圧VPxは奇数出力S1として出力され、演算増幅器32からの階調電圧VNxは偶数出力S2として出力される。
以下同様にして、データドライバ100は、データ信号DAの論理に対応した階調電圧VPx、VNxを奇数出力S1と偶数出力S2とで極性が互い違いとなるようにして1水平期間ごとに交互に出力する。
特開2000−221927号公報(図2,図8)
ところで、上記構成のデータドライバ100の製造時の特性試験または特性検査でドライバの駆動能力を測定する際、まず、電源投入し、その後、出力の状態設定をするためにパターンを送付し、その状態になってから測定する。このドライバの駆動能力測定では、出力の状態設定として、正極性階調電圧VPx("H"レベル出力)の場合と負極性階調電圧VNx("L"レベル出力)の場合との2通りで行われ、これに対応した2通りのパターン送付が必要である。ところが、データドライバ100では、奇数出力S1と偶数出力S2とで極性が互い違いとなりかつ"H"レベル出力と"L"レベル出力とが交互に出力される構成となっている。そのため、奇数出力S1と偶数出力S2とを同時に同一の状態設定とすることができない。従って、2通りの状態設定をするには、奇数出力S1と偶数出力S2とに分けて行う必要があり、計4回の状態設定を行わなければならない。このためファンクション等の試験や検査に比べ、状態設定の回数が多くなり測定時間が長くなるという問題があった。また、その測定結果を用いて、全出力間の特性ばらつきの評価をする場合、2通りの状態設定のそれぞれにおいて、奇数出力S1の測定結果と偶数出力S2の測定結果とを演算処理しなければならず、出力間の特性ばらつきの評価が複雑となりまた時間も長くかかるという問題があった。
従って、本発明の目的は、1つ目に測定時間を短縮することであり、2つ目に出力間の特性ばらつきの評価を簡素化することである。
(1)本発明の半導体集積回路装置は、極性反転信号に応じて出力される各出力の2出力ごとに2出力の極性が相補的になるようにして各出力から正極性出力と負極性出力を交互に得るアクティブマトリクス型のドット反転駆動方式の液晶表示装置のデータ側駆動回路として用いられる半導体集積回路装置において、テストモード時に前記2出力の極性を同一極性に制御するようにし、前記2出力に対応して2入力2出力を有する切替スイッチ回路部からなり、前記2入力は前段回路部からの入力であり、テストモード時のテスト信号の入力により前記切替スイッチ回路部の2出力の極性が非相補的になるように制御される反転手段を備え、前記切替スイッチ回路部は、前記2入力2出力に対応して前記極性反転信号により制御される2入力が共通で1出力が非共通の2入力1出力の2つのスイッチと、前記極性反転信号とテスト信号との論理処理信号を生成するEXNOR回路とを有し、前記2つのスイッチのうち1つのスイッチが前記EXNOR回路を介して制御されることを特徴とする。
(2)本発明の半導体集積回路装置は、極性反転信号により制御される反転手段を介して出力される各出力の2出力ごとに2出力の極性が相補的になるようにして各出力から正極性出力と負極性出力を交互に得るアクティブマトリクス型のドット反転駆動方式の液晶表示装置のデータ側駆動回路として用いられる半導体集積回路装置において、前記反転手段が、テストモード時のテスト信号の入力により前記2出力の極性が非相補的になるように制御され、前記反転手段は、前記2出力に対応して2入力2出力を有する切替スイッチ回路部からなり、前記2入力は前段回路部からの入力であり、前記テスト信号の入力により前記切替スイッチ回路部の2出力の極性が非相補的になるように制御され、前記切替スイッチ回路部は、前記2入力2出力に対応して前記極性反転信号により制御される2入力が共通で1出力が非共通の2入力1出力の2つのスイッチと、前記極性反転信号とテスト信号との論理処理信号を生成するEXNOR回路とを有し、前記2つのスイッチのうち1つのスイッチが前記EXNOR回路を介して制御されることを特徴とする。
上記手段によれば、テストモード時に、極性反転信号に応じて全出力の極性を全て"H"レベル出力または"L"レベル出力に固定することができる。
本発明によれば、半導体集積回路装置の製造時の特性試験または特性検査での測定時間を短縮することができる。また、半導体集積回路装置の製造時の特性試験または特性検査での出力アンプ部の全出力間の特性ばらつきの評価を簡素化することができる。
以下に、本発明の一実施形態のデータドライバ200について図1を参照して説明する。尚、図2に示したデータドライバ100と同一のものは同一符号を付して、その説明を省略する。データドライバ200は、前段回路部10と、出力アンプ部30と、前段回路部10からの階調電圧VPx、VNxを出力アンプ部30に供給する反転手段としての切替スイッチ回路部40とを備えている。
切替スイッチ回路部40は、2個のスイッチ21,22を有し、それぞれのスイッチ21,22の2入力a,bには前段回路部10からの階調電圧VPx、VNxが共通入力される。スイッチ21,22は、極性反転信号POLにより制御され、スイッチ22は極性反転信号POLとともにテスト信号TESTによりEXNOR回路43を介して制御される。テスト信号TEST="L"のとき、EXNOR回路43はインバータとして動作し、スイッチ21と22とで相補的に動作する。テスト信号TEST="H"のとき、EXNOR回路43は出力が極性反転信号POLと同じレベルとなるAND回路として動作し、スイッチ21と22とで非相補的に動作する。すなわち、スイッチ21が入力aと出力cとで接続されるとき、スイッチ22も入力aと出力cとで接続され、スイッチ21が入力bと出力cとで接続されるとき、スイッチ22も入力bと出力cとで接続される。
例えば、テスト信号TEST="L"に設定されると、極性反転信号POL="H"のとき、スイッチ21から入力bの階調電圧VNxが出力され、スイッチ22から入力aの階調電圧VPxが出力される。極性反転信号POL="L"のとき、スイッチ21から入力aの階調電圧VPxが出力され、スイッチ22から入力bの階調電圧VNxが出力される。
また、テスト信号TEST="H"に設定されると、極性反転信号POL="H"のとき、スイッチ21,22とも入力bの階調電圧VNxが出力される。極性反転信号POL="L"のとき、スイッチ21,22とも入力aの階調電圧VPxが出力される。
次にデータドライバ200の動作を説明する。
(1)通常モードの場合:テスト信号TEST="L"に設定する。このとき、EXNOR回路43はインバータとして動作し、切替スイッチ回路部40は切替スイッチ回路部20と同様に動作し、以下の説明を省略する。
(2)テストモードの場合:テスト信号TEST="H"に設定する。1回目の状態設定では、極性反転信号POL="H"に設定する。前段回路部10に取り込まれた2出力に対応した測定用のデータ信号DAが、前段回路部10の内部で、階調電圧VPx、VNxにアナログ変換され、スイッチ21,22の各2入力a,bのうち入力aに階調電圧VPxが供給され、入力bに階調電圧VNxが供給される。極性反転信号POL="H"であり、スイッチ21,22から階調電圧VNxが演算増幅器31,32を介して出力S1,S2として出力される。従って、階調電圧VNx出力("L"レベル出力)のときの演算増幅器31,32の駆動能力を、全ての出力S1,S2に対して1回の状態設定で測定できる。2回目の状態設定では、極性反転信号POL="L"に設定する。これにより、スイッチ21,22から階調電圧VPxが演算増幅器31,32を介して出力S1,S2として出力される。従って、階調電圧VPx出力("H"レベル出力)のときの演算増幅器31,32の駆動能力を、全ての出力S1,S2に対して1回の状態設定で測定できる。これにより、"L"レベル出力および"H"レベル出力のときの演算増幅器の駆動能力を、それぞれ全出力1回の状態設定で測定できるので、2回の状態設定で済み、従来より測定時間を短縮できる。また、"L"レベル出力および"H"レベル出力のときの演算増幅器の駆動能力の測定での出力間のレベル差の評価も、従来のように奇数出力S1と偶数出力S2とに分けて測定した結果を後から演算処理する必要がなく、それぞれ奇数出力S1と偶数出力S2とを同時に測定した結果で評価でき評価を簡素化することができる。
以上に説明したように、切替スイッチ回路部40の2個のスイッチ21,22を極性反転信号POLにより制御するとき、スイッチ22は極性反転信号POLとともにテスト信号TESTによりEXNOR回路43を介して制御するようにしている。その結果、テストモード時は、スイッチ21に対してスイッチ22を非相補的に動作させることができ、極性反転信号POLのレベルに応じて、"L"レベル出力または"H"レベル出力のときの演算増幅器の駆動能力を、それぞれ全ての出力S1,S2に対して1回の状態設定で測定することができ、2回の状態設定で"L"レベル出力および"H"レベル出力のときとも実施できる。また、演算増幅器の駆動能力を"L"レベル出力および"H"レベル出力のそれぞれにおいて奇数出力S1と偶数出力S2とを同時に測定することができ、演算増幅器の駆動能力の測定での出力間のレベル差の評価も、従来より簡素化することができる。
尚、上記実施形態では、1ドット反転駆動(HL/LH)を例にして説明したが、複数ドット反転、例えば、2ドット反転駆動(HLLH/LHHL、HHLL/LLHH)や3ドット反転駆動(HHHLLL/LLLHHH)等にも適用できる。
本発明の一実施形態のデータドライバ200の回路図。 従来のデータドライバ100の回路図。
符号の説明
10 前段回路部
21,22 スイッチ
30 出力アンプ部
31,32 演算増幅器
40 切替スイッチ回路部(反転手段)
43 EXNOR回路(論理回路)
200 データドライバ(データ側駆動回路として用いられる半導体集積回路装置)

Claims (2)

  1. 極性反転信号に応じて出力される各出力の2出力ごとに2出力の極性が相補的になるようにして各出力から正極性出力と負極性出力を交互に得るアクティブマトリクス型のドット反転駆動方式の液晶表示装置のデータ側駆動回路として用いられる半導体集積回路装置において、
    テストモード時に前記2出力の極性を同一極性に制御するようにし
    前記2出力に対応して2入力2出力を有する切替スイッチ回路部からなり、前記2入力は前段回路部からの入力であり、テストモード時のテスト信号の入力により前記切替スイッチ回路部の2出力の極性が非相補的になるように制御される反転手段を備え、
    前記切替スイッチ回路部は、前記2入力2出力に対応して前記極性反転信号により制御される2入力が共通で1出力が非共通の2入力1出力の2つのスイッチと、前記極性反転信号とテスト信号との論理処理信号を生成するEXNOR回路とを有し、前記2つのスイッチのうち1つのスイッチが前記EXNOR回路を介して制御されることを特徴とする半導体集積回路装置。
  2. 極性反転信号により制御される反転手段を介して出力される各出力の2出力ごとに2出力の極性が相補的になるようにして各出力から正極性出力と負極性出力を交互に得るアクティブマトリクス型のドット反転駆動方式の液晶表示装置のデータ側駆動回路として用いられる半導体集積回路装置において、
    前記反転手段は、テストモード時のテスト信号の入力により前記2出力の極性が非相補的になるように制御され
    前記反転手段は、前記2出力に対応して2入力2出力を有する切替スイッチ回路部からなり、前記2入力は前段回路部からの入力であり、前記テスト信号の入力により前記切替スイッチ回路部の2出力の極性が非相補的になるように制御され、
    前記切替スイッチ回路部は、前記2入力2出力に対応して前記極性反転信号により制御される2入力が共通で1出力が非共通の2入力1出力の2つのスイッチと、前記極性反転信号とテスト信号との論理処理信号を生成するEXNOR回路とを有し、前記2つのスイッチのうち1つのスイッチが前記EXNOR回路を介して制御されることを特徴とする半導体集積回路装置。
JP2004259109A 2004-09-07 2004-09-07 半導体集積回路装置 Expired - Fee Related JP4690681B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004259109A JP4690681B2 (ja) 2004-09-07 2004-09-07 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004259109A JP4690681B2 (ja) 2004-09-07 2004-09-07 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP2006078507A JP2006078507A (ja) 2006-03-23
JP4690681B2 true JP4690681B2 (ja) 2011-06-01

Family

ID=36158063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004259109A Expired - Fee Related JP4690681B2 (ja) 2004-09-07 2004-09-07 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP4690681B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023041178A (ja) 2021-09-13 2023-03-24 ラピステクノロジー株式会社 表示ドライバ及び表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235375A (ja) * 1998-12-15 2000-08-29 Fujitsu Ltd 表示パネルの駆動方法、表示パネルの駆動回路及び液晶表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100204909B1 (ko) * 1997-02-28 1999-06-15 구본준 엘씨디 소스 드라이버
JPH10333118A (ja) * 1997-05-29 1998-12-18 Hitachi Ltd 反射型液晶表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235375A (ja) * 1998-12-15 2000-08-29 Fujitsu Ltd 表示パネルの駆動方法、表示パネルの駆動回路及び液晶表示装置

Also Published As

Publication number Publication date
JP2006078507A (ja) 2006-03-23

Similar Documents

Publication Publication Date Title
USRE40916E1 (en) Liquid crystal driver and liquid crystal display device using the same
USRE40739E1 (en) Driving circuit of display device
TWI447688B (zh) 驅動電路與顯示器之驅動方法
JP2010171627A (ja) 半導体集積回路、液晶駆動回路及び液晶表示装置
US20040179014A1 (en) Display device and method for driving the same
JP2007219200A (ja) 表示装置、データドライバ、及び表示パネル駆動方法
US20020039096A1 (en) Driving apparatus and method of liquid crystal display apparatus
JP5271604B2 (ja) 表示パネルのソースドライバ及びその駆動制御方法
US9129579B2 (en) Display drive circuit, display device and method for driving display drive circuit
JP4615100B2 (ja) データドライバ及びそれを用いた表示装置
JP2008102344A (ja) 表示装置の駆動回路およびそのテスト方法
JP4266808B2 (ja) 液晶表示装置の基準電圧発生回路
US8054276B2 (en) Display apparatus and display drive circuit
JP2007121703A (ja) 液晶表示用駆動回路
JP4018014B2 (ja) 半導体装置およびその試験方法
JPH10143116A (ja) 液晶駆動回路
JP4690681B2 (ja) 半導体集積回路装置
TWI453723B (zh) 顯示驅動電路及顯示驅動方法
JP2001272655A (ja) 液晶表示装置の駆動方法および駆動装置
JP2008242164A (ja) 表示装置の駆動回路およびそのテスト方法
WO2017085753A1 (ja) 表示装置及びその駆動方法
JP5596477B2 (ja) 表示パネルの駆動装置
JP4407903B2 (ja) 液晶表示器駆動回路
US7817148B2 (en) Voltage generating system
JP6239878B2 (ja) 液晶表示ドライバ

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070705

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070717

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees