JPH10143116A - 液晶駆動回路 - Google Patents
液晶駆動回路Info
- Publication number
- JPH10143116A JPH10143116A JP30055296A JP30055296A JPH10143116A JP H10143116 A JPH10143116 A JP H10143116A JP 30055296 A JP30055296 A JP 30055296A JP 30055296 A JP30055296 A JP 30055296A JP H10143116 A JPH10143116 A JP H10143116A
- Authority
- JP
- Japan
- Prior art keywords
- decoder
- liquid crystal
- switch circuit
- register
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 高画質化および多ピン化してもサイズおよび
製造コストの増大を可及的に防止することを可能にす
る。 【解決手段】 極性反転信号が第１のレベルの場合に
は、第１のデータバス２1を介して伝送されるｎビット
の第１の画像データを第１のデコーダ７ａiに送出する
とともに第２のデータバス２2を介して伝送されるｎビ
ットの第２の画像データを第２のデコーダ７ｂiに送出
し、極性反転信号が第２のレベルの場合には、第１の画
像データを第２のデコーダに送出するとともに第２の画
像データを前記第１のデコーダに送出する第１の切替ス
イッチ回路３iと、前記極性反転信号が第１のレベルの
場合には第１のデコーダの出力を第１の出力端子ＯＵＴ
2i-1に送出するとともに第２のデコーダの出力を第２の
出力端子ＯＵＴ2iに送出し、極性反転信号が第２のレベ
ルの場合には第１のデコーダの出力第２の出力端子に送
出するとともに第２のデコーダの出力を第１の出力端子
に送出する第２の切替スイッチ回路８iと、を備えてい
ることを特徴とする。
製造コストの増大を可及的に防止することを可能にす
る。 【解決手段】 極性反転信号が第１のレベルの場合に
は、第１のデータバス２1を介して伝送されるｎビット
の第１の画像データを第１のデコーダ７ａiに送出する
とともに第２のデータバス２2を介して伝送されるｎビ
ットの第２の画像データを第２のデコーダ７ｂiに送出
し、極性反転信号が第２のレベルの場合には、第１の画
像データを第２のデコーダに送出するとともに第２の画
像データを前記第１のデコーダに送出する第１の切替ス
イッチ回路３iと、前記極性反転信号が第１のレベルの
場合には第１のデコーダの出力を第１の出力端子ＯＵＴ
2i-1に送出するとともに第２のデコーダの出力を第２の
出力端子ＯＵＴ2iに送出し、極性反転信号が第２のレベ
ルの場合には第１のデコーダの出力第２の出力端子に送
出するとともに第２のデコーダの出力を第１の出力端子
に送出する第２の切替スイッチ回路８iと、を備えてい
ることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示素子を駆動
する液晶駆動回路に関する。
する液晶駆動回路に関する。
【０００２】
【従来の技術】一般に液晶表示素子は、各々に電極が形
成された２枚の基板間に液晶組成物を挟持したもので、
上記電極間に電圧を印加することにより液晶組成物の配
向を変化させて、表示画面に像を表示するものである。
成された２枚の基板間に液晶組成物を挟持したもので、
上記電極間に電圧を印加することにより液晶組成物の配
向を変化させて、表示画面に像を表示するものである。
【０００３】この液晶表示素子の一般的な構成を図４に
示す。上記２枚の基板のうちの一方の基板に複数のゲー
ト線６２1 ，…，６２3 が平行に配列され、かつこのゲ
ート線６２1 ，…，６２3 にほぼ直交するようにデータ
線（信号線ともいう）６１1，…，６１3 が配列されて
いる。そして上記ゲート線と信号線との交差点毎にＴＦ
Ｔ（Thin Film Transistor）６３が形成されており、こ
のＴＦＴ６３のゲートはゲート線に接続され、ソースま
たはドレインのうちの一方が信号線に接続され、他方が
画素電極６５に接続されている。また上記２枚の基板の
うちの他方の基板には共通電極６６が形成されている。
そして、画素電極６５の形成された一方の基板の面と、
共通電極６６が形成された他方の基板の面とが対向する
ように配置され、その間に液晶組成物が挟持される。
示す。上記２枚の基板のうちの一方の基板に複数のゲー
ト線６２1 ，…，６２3 が平行に配列され、かつこのゲ
ート線６２1 ，…，６２3 にほぼ直交するようにデータ
線（信号線ともいう）６１1，…，６１3 が配列されて
いる。そして上記ゲート線と信号線との交差点毎にＴＦ
Ｔ（Thin Film Transistor）６３が形成されており、こ
のＴＦＴ６３のゲートはゲート線に接続され、ソースま
たはドレインのうちの一方が信号線に接続され、他方が
画素電極６５に接続されている。また上記２枚の基板の
うちの他方の基板には共通電極６６が形成されている。
そして、画素電極６５の形成された一方の基板の面と、
共通電極６６が形成された他方の基板の面とが対向する
ように配置され、その間に液晶組成物が挟持される。
【０００４】このような液晶表示素子の駆動は、液晶組
成物の分極ひいては劣化を防ぐために図５に示すように
画素電極６５に交番電圧を印加することによって行って
いる。すなわち、共通電極６６には一定の電圧Ｖcom を
印加し、画素電極６５には電圧Ｖcom に対してプラスと
なる電圧を印加した後には電圧Ｖcom に対してマイナス
となる電圧を印加することを繰り返す、コモン対称駆動
が行われる。
成物の分極ひいては劣化を防ぐために図５に示すように
画素電極６５に交番電圧を印加することによって行って
いる。すなわち、共通電極６６には一定の電圧Ｖcom を
印加し、画素電極６５には電圧Ｖcom に対してプラスと
なる電圧を印加した後には電圧Ｖcom に対してマイナス
となる電圧を印加することを繰り返す、コモン対称駆動
が行われる。
【０００５】この結果、図６（ａ），（ｂ）に示すよう
に表示画面のあるフレームではプラスの電圧が印加され
た画素電極６５は、次のフレームではマイナスの電極が
印加されることになる。なお、図６（ａ），（ｂ）はド
ット反転表示の場合を示したもので、任意の１つの画素
と、この画素に隣接する画素に各々対応する画素電極に
は共通電極６６の電圧に関して反対の極性の電圧が印加
されている。例えば図６（ａ）に示すように偶数番目の
画素列の各画素に対応する画素電極には、＋，−，＋，
−，＋の極性の電圧が印加され、上記偶数番目の画素列
に隣接する奇数番目の画素列の各画素に対応する画素電
極には−，＋，−，＋，−の極性の電圧が印加されるこ
とになる。
に表示画面のあるフレームではプラスの電圧が印加され
た画素電極６５は、次のフレームではマイナスの電極が
印加されることになる。なお、図６（ａ），（ｂ）はド
ット反転表示の場合を示したもので、任意の１つの画素
と、この画素に隣接する画素に各々対応する画素電極に
は共通電極６６の電圧に関して反対の極性の電圧が印加
されている。例えば図６（ａ）に示すように偶数番目の
画素列の各画素に対応する画素電極には、＋，−，＋，
−，＋の極性の電圧が印加され、上記偶数番目の画素列
に隣接する奇数番目の画素列の各画素に対応する画素電
極には−，＋，−，＋，−の極性の電圧が印加されるこ
とになる。
【０００６】このような液晶表示素子を駆動する従来の
液晶駆動回路の構成を図３を参照して説明する。
液晶駆動回路の構成を図３を参照して説明する。
【０００７】従来の液晶駆動回路においては、図３に示
すようにデータバス２２は、液晶表示素子の奇数番目の
データ線にｎビットの画像データを送出するためのデー
タバス２２1 と、偶数番目のデータ線にｎビットの画像
データを送出するためのデータバス２２2 とから構成さ
れる。そしてこの従来の液晶駆動回路は、この液晶駆動
回路によって駆動される液晶表示素子のデータ線の本数
を２ｍとすると、２ｍ個のサンプリングレジスタ２
４1 ，…，２４2mと、２ｍ個のロードレジスタ２６1 ，
…，２６2mと、Ｄ／Ａコンバータ２７と、出力回路２９
とを備えている。Ｄ／Ａコンバータは２ｍ個のＬデコー
ダ２７ａ1 ，…，２７ａ2mと、２ｍ個のＨデコーダ２７
ｂ1 ，…，２７ｂ2mと、階調電位設定部２７ｃとを有し
ている。また出力回路２９は４ｍ個の演算増幅器２９ａ
1 ，…，２９ａ2m，２９ｂ1 ，…，２９ｂ2mを有してい
る。なお、図３においては、２ｉ−１番目（奇数番目）
と２i番目（偶数番目）のデータ線に接続される部分し
か示していない。
すようにデータバス２２は、液晶表示素子の奇数番目の
データ線にｎビットの画像データを送出するためのデー
タバス２２1 と、偶数番目のデータ線にｎビットの画像
データを送出するためのデータバス２２2 とから構成さ
れる。そしてこの従来の液晶駆動回路は、この液晶駆動
回路によって駆動される液晶表示素子のデータ線の本数
を２ｍとすると、２ｍ個のサンプリングレジスタ２
４1 ，…，２４2mと、２ｍ個のロードレジスタ２６1 ，
…，２６2mと、Ｄ／Ａコンバータ２７と、出力回路２９
とを備えている。Ｄ／Ａコンバータは２ｍ個のＬデコー
ダ２７ａ1 ，…，２７ａ2mと、２ｍ個のＨデコーダ２７
ｂ1 ，…，２７ｂ2mと、階調電位設定部２７ｃとを有し
ている。また出力回路２９は４ｍ個の演算増幅器２９ａ
1 ，…，２９ａ2m，２９ｂ1 ，…，２９ｂ2mを有してい
る。なお、図３においては、２ｉ−１番目（奇数番目）
と２i番目（偶数番目）のデータ線に接続される部分し
か示していない。
【０００８】２ｉ−１（ｉ＝１，…，ｍ）番目（奇数番
目）のデータ線に対応して設けられたサンプリングレジ
スタ２４2i-1は、図示しないデータ制御部からの指令に
基づいて、２ｉ−１番目のデータ線に対応する画素のｎ
ビットの画像データをデータバス２２1 から取り込む。
また２ｉ（ｉ＝１，…，ｍ）番目（偶数番目）のデータ
線に対応して設けられたサンプリングレジスタ２４
2iは、上記データ制御部からの指令に基づいて、２ｉ番
目のデータ線に対応する画素のｎビットの画像データを
データバス２２2 から取り込む。
目）のデータ線に対応して設けられたサンプリングレジ
スタ２４2i-1は、図示しないデータ制御部からの指令に
基づいて、２ｉ−１番目のデータ線に対応する画素のｎ
ビットの画像データをデータバス２２1 から取り込む。
また２ｉ（ｉ＝１，…，ｍ）番目（偶数番目）のデータ
線に対応して設けられたサンプリングレジスタ２４
2iは、上記データ制御部からの指令に基づいて、２ｉ番
目のデータ線に対応する画素のｎビットの画像データを
データバス２２2 から取り込む。
【０００９】ロードレジスタ２６i （ｉ＝１，…，２
ｍ）は外部から供給されるＬＯＡＤ信号に応答して、サ
ンプリングレジスタ２４i に保持された画像データをラ
ッチする。ロードレジスタ２６i （ｉ＝１，…，２ｍ）
にラッチされた画像データはＤ／Ａコンバータ２７内の
Ｌデコーダ２７ａi およびＨデコーダ２７ｂi に供給さ
れる。
ｍ）は外部から供給されるＬＯＡＤ信号に応答して、サ
ンプリングレジスタ２４i に保持された画像データをラ
ッチする。ロードレジスタ２６i （ｉ＝１，…，２ｍ）
にラッチされた画像データはＤ／Ａコンバータ２７内の
Ｌデコーダ２７ａi およびＨデコーダ２７ｂi に供給さ
れる。
【００１０】階調電位設定部２７ｃは基準電圧を例えば
抵抗分圧または容量分割することにより、液晶表示素子
の共通電極に印加される電位Ｖcom に対してマイナス側
およびプラス側に各々２n （ｎは画像データのビット
数）階調レベルの電位を設定する。
抵抗分圧または容量分割することにより、液晶表示素子
の共通電極に印加される電位Ｖcom に対してマイナス側
およびプラス側に各々２n （ｎは画像データのビット
数）階調レベルの電位を設定する。
【００１１】Ｌデコーダ２７ａi （ｉ＝１，…，２ｍ）
は、階調電位設定部２７ｃによって設定された、電位Ｖ
com に対してマイナス側の２n 階調レベルのうち、ロー
ドレジスタ２６i にラッチされたｎビットの画像データ
に対応した１つの階調レベルを選択し、演算増幅器２９
ａi に出力する。またＨデコーダ２７ｂi （ｉ＝１，
…，２ｍ）は、階調電位設定部２７ｃによって設定され
た、電位Ｖcom に対してプラス側の２n 階調レベルのう
ち、ロードレジスタ２６i にラッチされたｎビットの画
像データに対応した１つの階調レベルを選択し、演算増
幅器２９ｂi に出力する。
は、階調電位設定部２７ｃによって設定された、電位Ｖ
com に対してマイナス側の２n 階調レベルのうち、ロー
ドレジスタ２６i にラッチされたｎビットの画像データ
に対応した１つの階調レベルを選択し、演算増幅器２９
ａi に出力する。またＨデコーダ２７ｂi （ｉ＝１，
…，２ｍ）は、階調電位設定部２７ｃによって設定され
た、電位Ｖcom に対してプラス側の２n 階調レベルのう
ち、ロードレジスタ２６i にラッチされたｎビットの画
像データに対応した１つの階調レベルを選択し、演算増
幅器２９ｂi に出力する。
【００１２】演算増幅器２９ａ2i-1（ｉ＝１，…，ｍ）
は、外部から供給される極性反転信号ＰＯＬに基づい
て、Ｌデコーダ２７ａ2i-1の出力を液晶駆動回路の出力
端子ＯＵＴ2i-1を介して液晶表示素子の２ｉ−１番目の
データ線に供給する。
は、外部から供給される極性反転信号ＰＯＬに基づい
て、Ｌデコーダ２７ａ2i-1の出力を液晶駆動回路の出力
端子ＯＵＴ2i-1を介して液晶表示素子の２ｉ−１番目の
データ線に供給する。
【００１３】また演算増幅器２９ｂ2i-1（ｉ＝１，…，
ｍ）は、極性反転信号ＰＯＬの反転信号ＰＯＬバーに基
づいて、Ｈデコーダ２７ｂ2i-1の出力を、液晶駆動回路
の出力端子ＯＵＴ2i-1を介して液晶表示素子の２ｉ−１
番目のデータ線に供給する。
ｍ）は、極性反転信号ＰＯＬの反転信号ＰＯＬバーに基
づいて、Ｈデコーダ２７ｂ2i-1の出力を、液晶駆動回路
の出力端子ＯＵＴ2i-1を介して液晶表示素子の２ｉ−１
番目のデータ線に供給する。
【００１４】同様に演算増幅器２９ａ2i（ｉ＝１，…，
ｍ）は、極性反転信号ＰＯＬの反転信号ＰＯＬバーに基
づいてＬデコーダ２７ａ2iの出力を、出力回路２９の端
子ＯＵＴ2iを介して液晶表示素子の２ｉ番目のデータ線
に供給する。
ｍ）は、極性反転信号ＰＯＬの反転信号ＰＯＬバーに基
づいてＬデコーダ２７ａ2iの出力を、出力回路２９の端
子ＯＵＴ2iを介して液晶表示素子の２ｉ番目のデータ線
に供給する。
【００１５】また演算増幅器２９ｂ2i（ｉ＝１，…，
ｍ）は、極性反転信号ＰＯＬに基づいてＨデコーダ２７
ｂ2iの出力を、出力回路２９の端子ＯＵＴ2iを介して液
晶表示素子の２ｉ番目のデータ線に供給する。
ｍ）は、極性反転信号ＰＯＬに基づいてＨデコーダ２７
ｂ2iの出力を、出力回路２９の端子ＯＵＴ2iを介して液
晶表示素子の２ｉ番目のデータ線に供給する。
【００１６】このような構成とすることにより、液晶表
示素子のデータ線には極性反転信号ＰＯＬに応じて変動
する図５に示すような交番電圧が供給されることにな
る。
示素子のデータ線には極性反転信号ＰＯＬに応じて変動
する図５に示すような交番電圧が供給されることにな
る。
【００１７】
【発明が解決しようとする課題】このような従来の液晶
駆動回路においては、ＬデコーダおよびＨデコーダにお
ける階調レベルの選択はトランジスタによって行われて
いる。
駆動回路においては、ＬデコーダおよびＨデコーダにお
ける階調レベルの選択はトランジスタによって行われて
いる。
【００１８】この結果、高画質化のために階調を多くす
ると入来する画像データのビット数ｎが増加するととも
に階調電位設定部によって設定される階調電位の個数も
増加するため、ＬデコーダおよびＨデコーダを構成する
トランジスタの数が非常に増大し、液晶駆動回路のサイ
ズが大きくなるとともに製造コストも増大するという問
題がある。
ると入来する画像データのビット数ｎが増加するととも
に階調電位設定部によって設定される階調電位の個数も
増加するため、ＬデコーダおよびＨデコーダを構成する
トランジスタの数が非常に増大し、液晶駆動回路のサイ
ズが大きくなるとともに製造コストも増大するという問
題がある。
【００１９】また、液晶表示素子は複数の集積化された
液晶駆動回路によって駆動されるのが一般的であり、製
造コストを低くするために個々の液晶駆動回路の集積回
路装置のピン数を多ピン化し、集積回路装置の個数を少
なくする傾向にある。このため、多ピン化した場合は出
力数が増加するので従来の液晶駆動回路の素子（トラン
ジスタ）の数も増大し、集積回路装置のサイズが大きく
なるとともに製造コストも増大するという問題がある。
液晶駆動回路によって駆動されるのが一般的であり、製
造コストを低くするために個々の液晶駆動回路の集積回
路装置のピン数を多ピン化し、集積回路装置の個数を少
なくする傾向にある。このため、多ピン化した場合は出
力数が増加するので従来の液晶駆動回路の素子（トラン
ジスタ）の数も増大し、集積回路装置のサイズが大きく
なるとともに製造コストも増大するという問題がある。
【００２０】本発明は上記事情を考慮してなされたもの
であって、高画質化および多ピン化してもサイズおよび
製造コストの増大を可及的に防止することのできる液晶
駆動回路を提供することを目的とする。
であって、高画質化および多ピン化してもサイズおよび
製造コストの増大を可及的に防止することのできる液晶
駆動回路を提供することを目的とする。
【００２１】
【課題を解決するための手段】本発明による液晶駆動回
路の第１の態様は、所定の電位に対して負側および正側
に各々２n 階調レベルの電位を発生する階調電位発生手
段と、前記階調電位発生手段によって発生された負側の
２n 階調レベルのうち、入来するｎビットの画像データ
に対応した１つの階調レベルの電位を選択し、出力する
第１のデコーダと、前記階調電位発生手段によって発生
された正側の２n 階調レベルのうち、入来するｎビット
の画像データに対応した１つの階調レベルの電位を選択
し、出力する第２のデコーダと、極性反転信号が第１の
レベルの場合には、第１のデータバスを介して伝送され
るｎビットの第１の画像データを前記第１のデコーダに
送出するとともに第２のデータバスを介して伝送される
ｎビットの第２の画像データを前記第２のデコーダに送
出し、前記極性反転信号が第２のレベルの場合には、前
記第１の画像データを前記第２のデコーダに送出すると
ともに前記第２の画像データを前記第１のデコーダに送
出する第１の切替スイッチ回路と、前記画像データに対
応した電位を外部に出力するための第１および第２の出
力端子と、前記極性反転信号が第１のレベルの場合には
前記第１のデコーダの出力を前記第１の出力端子に送出
するとともに前記第２のデコーダの出力を前記第２の出
力端子に送出し、前記極性反転信号が第２のレベルの場
合には前記第１のデコーダの出力前記第２の出力端子に
送出するとともに前記第２のデコーダの出力を前記第１
の出力端子に送出する第２の切替スイッチ回路とを備え
ていることを特徴とする。
路の第１の態様は、所定の電位に対して負側および正側
に各々２n 階調レベルの電位を発生する階調電位発生手
段と、前記階調電位発生手段によって発生された負側の
２n 階調レベルのうち、入来するｎビットの画像データ
に対応した１つの階調レベルの電位を選択し、出力する
第１のデコーダと、前記階調電位発生手段によって発生
された正側の２n 階調レベルのうち、入来するｎビット
の画像データに対応した１つの階調レベルの電位を選択
し、出力する第２のデコーダと、極性反転信号が第１の
レベルの場合には、第１のデータバスを介して伝送され
るｎビットの第１の画像データを前記第１のデコーダに
送出するとともに第２のデータバスを介して伝送される
ｎビットの第２の画像データを前記第２のデコーダに送
出し、前記極性反転信号が第２のレベルの場合には、前
記第１の画像データを前記第２のデコーダに送出すると
ともに前記第２の画像データを前記第１のデコーダに送
出する第１の切替スイッチ回路と、前記画像データに対
応した電位を外部に出力するための第１および第２の出
力端子と、前記極性反転信号が第１のレベルの場合には
前記第１のデコーダの出力を前記第１の出力端子に送出
するとともに前記第２のデコーダの出力を前記第２の出
力端子に送出し、前記極性反転信号が第２のレベルの場
合には前記第１のデコーダの出力前記第２の出力端子に
送出するとともに前記第２のデコーダの出力を前記第１
の出力端子に送出する第２の切替スイッチ回路とを備え
ていることを特徴とする。
【００２２】また本発明による液晶駆動回路の第２の態
様は、第１の態様の液晶駆動回路において、前記第１の
データバスと前記第１の切替スイッチ回路との間に設け
られ前記第１のデータバスを介して伝送される前記第１
の画像データをサンプリングし、保持する第１のレジス
タと、前記第２のデータバスと前記第１の切替スイッチ
回路との間に設けられ前記第２のデータバスを介して伝
送される前記第２の画像データをサンプリングし、保持
する第２のレジスタとを備えていることを特徴とする。
様は、第１の態様の液晶駆動回路において、前記第１の
データバスと前記第１の切替スイッチ回路との間に設け
られ前記第１のデータバスを介して伝送される前記第１
の画像データをサンプリングし、保持する第１のレジス
タと、前記第２のデータバスと前記第１の切替スイッチ
回路との間に設けられ前記第２のデータバスを介して伝
送される前記第２の画像データをサンプリングし、保持
する第２のレジスタとを備えていることを特徴とする。
【００２３】また本発明による液晶駆動回路の第３の態
様は、第１の態様の液晶駆動回路において、前記第１の
切替スイッチ回路と前記第１のデコーダとの間に設けら
れ、前記第１の切替スイッチ回路の出力をサンプリング
し、保持する第１のレジスタと、前記第１の切替スイッ
チ回路と前記第２のデコーダとの間に設けられ、前記第
１の切替スイッチ回路の出力をサンプリングし、保持す
る第２のレジスタとを備えていることを特徴とする。
様は、第１の態様の液晶駆動回路において、前記第１の
切替スイッチ回路と前記第１のデコーダとの間に設けら
れ、前記第１の切替スイッチ回路の出力をサンプリング
し、保持する第１のレジスタと、前記第１の切替スイッ
チ回路と前記第２のデコーダとの間に設けられ、前記第
１の切替スイッチ回路の出力をサンプリングし、保持す
る第２のレジスタとを備えていることを特徴とする。
【００２４】また本発明による液晶駆動回路の第４の態
様は、第１の態様の液晶駆動回路において、前記第１の
データバスと前記第１の切替スイッチ回路との間に設け
られ前記第１の画像データをサンプリングする第１のサ
ンプリングレジスタと、前記第２のデータバスと前記第
１の切替スイッチ回路との間に設けられ前記第２の画像
データをサンプリングする第２のサンプリングレジスタ
と、前記第１の切替スイッチ回路と前記第１のデコーダ
との間に設けられ、前記第１の切替スイッチ回路の出力
を保持する第１のロードレジスタと、前記第１の切替ス
イッチ回路と前記第２のデコーダとの間に設けられ、前
記第２の切替スイッチ回路の出力を保持する第２のロー
ドレジスタとを備えていることを特徴とする。
様は、第１の態様の液晶駆動回路において、前記第１の
データバスと前記第１の切替スイッチ回路との間に設け
られ前記第１の画像データをサンプリングする第１のサ
ンプリングレジスタと、前記第２のデータバスと前記第
１の切替スイッチ回路との間に設けられ前記第２の画像
データをサンプリングする第２のサンプリングレジスタ
と、前記第１の切替スイッチ回路と前記第１のデコーダ
との間に設けられ、前記第１の切替スイッチ回路の出力
を保持する第１のロードレジスタと、前記第１の切替ス
イッチ回路と前記第２のデコーダとの間に設けられ、前
記第２の切替スイッチ回路の出力を保持する第２のロー
ドレジスタとを備えていることを特徴とする。
【００２５】また本発明による液晶駆動回路の第５の態
様は、第１乃至第４のいずれかの態様の液晶駆動回路に
おいて、前記第２の切替スイッチ回路と前記第１の出力
端子との間に設けられ、入力された信号を増幅する第１
の増幅器と、前記第２の切替スイッチ回路と前記第２の
出力端子との間に設けられ、入力された信号を増幅する
第２の増幅器とを備えていることを特徴とする。
様は、第１乃至第４のいずれかの態様の液晶駆動回路に
おいて、前記第２の切替スイッチ回路と前記第１の出力
端子との間に設けられ、入力された信号を増幅する第１
の増幅器と、前記第２の切替スイッチ回路と前記第２の
出力端子との間に設けられ、入力された信号を増幅する
第２の増幅器とを備えていることを特徴とする。
【００２６】また本発明による液晶駆動回路の第６の態
様は、第１乃至第４のいずれかの態様の液晶駆動回路に
おいて、前記第１のデコーダと前記第２の切替スイッチ
回路との間に設けられ、入力された信号を増幅する第１
の増幅と、前記第２のデコーダと前記第２の切替スイッ
チ回路との間に設けられ、入力された信号を増幅する第
２の増幅器とを備えていることを特徴とする。
様は、第１乃至第４のいずれかの態様の液晶駆動回路に
おいて、前記第１のデコーダと前記第２の切替スイッチ
回路との間に設けられ、入力された信号を増幅する第１
の増幅と、前記第２のデコーダと前記第２の切替スイッ
チ回路との間に設けられ、入力された信号を増幅する第
２の増幅器とを備えていることを特徴とする。
【００２７】また本発明による第７の態様の液晶駆動回
路は、第１乃至第４のいずれかの態様の液晶駆動回路に
おいて、前記第１の出力端子は、駆動する液晶表示素子
の奇数番目の信号線のうちの１つの信号線に接続され、
前記第２の出力端子は前記液晶表示素子の偶数番目の信
号線のうちの、前記１つの信号線に隣接する２本の信号
線のうちの１本に接続されることを特徴とする。
路は、第１乃至第４のいずれかの態様の液晶駆動回路に
おいて、前記第１の出力端子は、駆動する液晶表示素子
の奇数番目の信号線のうちの１つの信号線に接続され、
前記第２の出力端子は前記液晶表示素子の偶数番目の信
号線のうちの、前記１つの信号線に隣接する２本の信号
線のうちの１本に接続されることを特徴とする。
【００２８】
【発明の実施の形態】本発明による液晶駆動回路の第１
の実施の形態の構成を図１に示す。この実施の形態の液
晶駆動回路は、この液晶駆動回路によって駆動される液
晶表示素子のデータ線（信号線）の本数を２ｍとする
と、ｍ個の切替スイッチ回路３1 ，…，３m と、２ｍ個
のサンプリングレジスタ４1 ，…，４2mと、２ｍ個のロ
ードレジスタ６1 ，…，６2mと、Ｄ／Ａコンバータ７
と、ｍ個の切替スイッチ回路８1 ，…，８m と、出力回
路９とを備えている。なお、図１においては、２ｉ−１
番目（奇数番目）と２ｉ番目（偶数番目）のデータ線に
接続される部分しか示していない。
の実施の形態の構成を図１に示す。この実施の形態の液
晶駆動回路は、この液晶駆動回路によって駆動される液
晶表示素子のデータ線（信号線）の本数を２ｍとする
と、ｍ個の切替スイッチ回路３1 ，…，３m と、２ｍ個
のサンプリングレジスタ４1 ，…，４2mと、２ｍ個のロ
ードレジスタ６1 ，…，６2mと、Ｄ／Ａコンバータ７
と、ｍ個の切替スイッチ回路８1 ，…，８m と、出力回
路９とを備えている。なお、図１においては、２ｉ−１
番目（奇数番目）と２ｉ番目（偶数番目）のデータ線に
接続される部分しか示していない。
【００２９】Ｄ／Ａコンバータ７は、ｍ個のＬデコーダ
７ａ1 ，…，７ａm と、ｍ個のＨデコーダ７ｂ1 ，…，
７ｂm と、階調電位設定部７ｃとを有している。また出
力回路９は２ｍ個の演算増幅器９1 ，…，９2mを有して
いる。
７ａ1 ，…，７ａm と、ｍ個のＨデコーダ７ｂ1 ，…，
７ｂm と、階調電位設定部７ｃとを有している。また出
力回路９は２ｍ個の演算増幅器９1 ，…，９2mを有して
いる。
【００３０】なお、この実施の形態の液晶駆動回路が取
り込む画像データを伝送するデータバス２は、この液晶
駆動回路によって駆動される液晶表示素子の奇数番目の
データ線にｎビットの画像データを供給するためのデー
タバス２1 と、偶数番目のデータ線にｎビットの画像デ
ータを供給するためのデータバス２2 とから構成され
る。
り込む画像データを伝送するデータバス２は、この液晶
駆動回路によって駆動される液晶表示素子の奇数番目の
データ線にｎビットの画像データを供給するためのデー
タバス２1 と、偶数番目のデータ線にｎビットの画像デ
ータを供給するためのデータバス２2 とから構成され
る。
【００３１】切替スイッチ回路３i （ｉ＝１，…，ｍ）
は、外部から供給される水平ブランキング期間に同期し
た極性反転信号ＰＯＬのレベルが「Ｈ」の場合にはデー
タバス２1 とサンプリングレジスタ４2i-1を接続すると
ともに、データバス２2 とサンプリングレジスタ４2iを
接続し、信号ＰＯＬのレベルが「Ｌ」の場合には接続を
切替えてデータバス２1 とサンプリングレジスタ４2iと
を接続するとともにデータバス２2 とサンプリングレジ
スタ４2i-1とを接続する。
は、外部から供給される水平ブランキング期間に同期し
た極性反転信号ＰＯＬのレベルが「Ｈ」の場合にはデー
タバス２1 とサンプリングレジスタ４2i-1を接続すると
ともに、データバス２2 とサンプリングレジスタ４2iを
接続し、信号ＰＯＬのレベルが「Ｌ」の場合には接続を
切替えてデータバス２1 とサンプリングレジスタ４2iと
を接続するとともにデータバス２2 とサンプリングレジ
スタ４2i-1とを接続する。
【００３２】サンプリングレジスタ４i （ｉ＝１，…，
２ｍ）は、図示しないデータ制御部からの指令に基づい
て、切替スイッチ回路を介して送られてくる画像データ
を取り込む。ロードレジスタ６i （ｉ＝１，…，２ｍ）
は外部から供給されるＬＯＡＤ信号に応答して、サンプ
リングレジスタ４i に保持された画像データをラッチす
る。
２ｍ）は、図示しないデータ制御部からの指令に基づい
て、切替スイッチ回路を介して送られてくる画像データ
を取り込む。ロードレジスタ６i （ｉ＝１，…，２ｍ）
は外部から供給されるＬＯＡＤ信号に応答して、サンプ
リングレジスタ４i に保持された画像データをラッチす
る。
【００３３】ロードレジスタ６2i-1（ｉ＝１，…，ｍ）
にラッチされた画像データは、Ｄ／Ａコンバータ７内の
Ｌデコーダ７ａi に供給され、ロードレジスタ６2i（ｉ
＝１，…，ｍ）にラッチされた画像データは、Ｄ／Ａコ
ンバータ７内のＨデコーダ７ｂi に供給される。
にラッチされた画像データは、Ｄ／Ａコンバータ７内の
Ｌデコーダ７ａi に供給され、ロードレジスタ６2i（ｉ
＝１，…，ｍ）にラッチされた画像データは、Ｄ／Ａコ
ンバータ７内のＨデコーダ７ｂi に供給される。
【００３４】階調電位設定部７ｃは基準電圧を例えば抵
抗分圧または容量分割することにより、液晶表示素子の
共通電極に印加される電位Ｖcom に対してマイナス側お
よびプラス側に各々２n （ｎは画像データのビット数）
階調レベルの電位を設定する。
抗分圧または容量分割することにより、液晶表示素子の
共通電極に印加される電位Ｖcom に対してマイナス側お
よびプラス側に各々２n （ｎは画像データのビット数）
階調レベルの電位を設定する。
【００３５】Ｌデコーダ７ａi （ｉ＝１，…，ｍ）は、
階調電位設定部７ｃによって設定された、電位Ｖcom に
対してマイナス側の２n 階調レベルのうち、ロードレジ
スタ６2i-1にラッチされたｎビットの画像データに対応
した１つの階調レベルを選択し、出力する。また、Ｈデ
コーダ７ｂi （ｉ＝１，…，ｍ）は、階調電位設定部７
ｃによって設定された、電位Ｖcom に対してプラス側の
２n 階調電位レベルのうち、ロードレジスタ６2iにラッ
チされたｎビットの画像データに対応した１つの階調レ
ベルを選択し、出力する。
階調電位設定部７ｃによって設定された、電位Ｖcom に
対してマイナス側の２n 階調レベルのうち、ロードレジ
スタ６2i-1にラッチされたｎビットの画像データに対応
した１つの階調レベルを選択し、出力する。また、Ｈデ
コーダ７ｂi （ｉ＝１，…，ｍ）は、階調電位設定部７
ｃによって設定された、電位Ｖcom に対してプラス側の
２n 階調電位レベルのうち、ロードレジスタ６2iにラッ
チされたｎビットの画像データに対応した１つの階調レ
ベルを選択し、出力する。
【００３６】切替スイッチ回路８i （ｉ＝１，…，ｍ）
は、極性反転信号ＰＯＬのレベルが「Ｈ」の場合にはＬ
デコーダ７ａi の出力端子と演算増幅器９2i-1の正入力
端子とを接続するとともにＨデコーダ７ｂi の出力端子
と演算増幅器９2iの正入力端子とを接続し、信号ＰＯＬ
のレベルが「Ｌ」の場合には接続を切替えてＬデコーダ
７ａi の出力端子と演算増幅器９2iの正入力端子とを接
続するとともに、Ｈデコーダ７ｂi の出力端子と演算増
幅器９2i-1の正入力端子とを接続する。なお、各演算増
幅器９i （ｉ＝１，…，２ｍ）の負入力端子は自身の出
力端子に接続されている。
は、極性反転信号ＰＯＬのレベルが「Ｈ」の場合にはＬ
デコーダ７ａi の出力端子と演算増幅器９2i-1の正入力
端子とを接続するとともにＨデコーダ７ｂi の出力端子
と演算増幅器９2iの正入力端子とを接続し、信号ＰＯＬ
のレベルが「Ｌ」の場合には接続を切替えてＬデコーダ
７ａi の出力端子と演算増幅器９2iの正入力端子とを接
続するとともに、Ｈデコーダ７ｂi の出力端子と演算増
幅器９2i-1の正入力端子とを接続する。なお、各演算増
幅器９i （ｉ＝１，…，２ｍ）の負入力端子は自身の出
力端子に接続されている。
【００３７】そして、演算増幅器９2i-1（ｉ＝１，…，
ｍ）は、切替スイッチ回路８i を介して受信した画像デ
ータを増幅し、液晶駆動回路の出力端子ＯＵＴ2i-1を介
して液晶表示素子の２ｉ−１番目のデータ線に供給す
る。また、演算増幅器９2i（ｉ＝１，…，ｍ）は、切替
スイッチ８i を介して受信した画像データを増幅し、液
晶駆動回路の出力端子ＯＵＴ2iを介して液晶表示素子の
２ｉ番目のデータ線に供給する。
ｍ）は、切替スイッチ回路８i を介して受信した画像デ
ータを増幅し、液晶駆動回路の出力端子ＯＵＴ2i-1を介
して液晶表示素子の２ｉ−１番目のデータ線に供給す
る。また、演算増幅器９2i（ｉ＝１，…，ｍ）は、切替
スイッチ８i を介して受信した画像データを増幅し、液
晶駆動回路の出力端子ＯＵＴ2iを介して液晶表示素子の
２ｉ番目のデータ線に供給する。
【００３８】このように構成された本実施の形態の液晶
駆動回路においては、極性反転信号ＰＯＬのレベルが
「Ｈ」の場合には、データバス２i を介して送られてき
た液晶表示素子の２ｉ−１番目のデータ線に供給するた
めの画像信号は、切替スイッチ回路３i 、サンプリング
レジスタ４2i-1、ロードレジスタ６2i-1を通ってＬデコ
ーダ７ａi に送られ、上記画像信号に応じた、電位Ｖ
com よりマイマス側の階調レベルの電位が選択される。
そしてこの選択された電位は切替スイッチ回路８iを介
して演算増幅器９2i-1に送られ、増幅されて液晶表示素
子の２ｉ−１番目のデータ線に供給される。またこのと
きデータバス２2 を介して送られてきた液晶表示素子の
２ｉ番目のデータ線に供給するための画像信号は、切替
スイッチ回路３i 、サンプリングレジスタ４2i、ロード
レジスタ６2iを通ってＨデコーダ７ｂi に送られ、上記
画像信号に応じた、電位Ｖcom よりプラス側の階調レベ
ルの電位が選択される。そしてこの選択された電位は切
替スイッチ回路８i を介して演算増幅器９2iに送られ、
増幅されて、液晶表示素子の２ｉ番目のデータ線に供給
される。
駆動回路においては、極性反転信号ＰＯＬのレベルが
「Ｈ」の場合には、データバス２i を介して送られてき
た液晶表示素子の２ｉ−１番目のデータ線に供給するた
めの画像信号は、切替スイッチ回路３i 、サンプリング
レジスタ４2i-1、ロードレジスタ６2i-1を通ってＬデコ
ーダ７ａi に送られ、上記画像信号に応じた、電位Ｖ
com よりマイマス側の階調レベルの電位が選択される。
そしてこの選択された電位は切替スイッチ回路８iを介
して演算増幅器９2i-1に送られ、増幅されて液晶表示素
子の２ｉ−１番目のデータ線に供給される。またこのと
きデータバス２2 を介して送られてきた液晶表示素子の
２ｉ番目のデータ線に供給するための画像信号は、切替
スイッチ回路３i 、サンプリングレジスタ４2i、ロード
レジスタ６2iを通ってＨデコーダ７ｂi に送られ、上記
画像信号に応じた、電位Ｖcom よりプラス側の階調レベ
ルの電位が選択される。そしてこの選択された電位は切
替スイッチ回路８i を介して演算増幅器９2iに送られ、
増幅されて、液晶表示素子の２ｉ番目のデータ線に供給
される。
【００３９】一方、極性反転信号ＰＯＬのレベルが
「Ｌ」の場合には、データバス２1 を介して送られてき
た、２ｉ−１番目のデータ線に供給するための画像信号
は、切替スイッチ回路３i 、サンプリングレジスタ
４2i、ロードレジスタ６2i、Ｈデコーダ７ｂi 、切替ス
イッチ回路８i を介して演算増幅器９2i-1に送られ、増
幅されて２ｉ−１番目のデータ線に供給される。またこ
のとき、データバス２2 を介して送られてきた、２ｉ番
目のデータ線に供給するための画像信号は、切替スイッ
チ回路３i 、サンプリングレジスタ４2i-1、ロードレジ
スタ６2i-1、Ｌデコーダ７ａi 、切替スイッチ回路８i
を介して演算増幅器９2iに送られ、増幅されて２ｉ番目
のデータ線に供給される。
「Ｌ」の場合には、データバス２1 を介して送られてき
た、２ｉ−１番目のデータ線に供給するための画像信号
は、切替スイッチ回路３i 、サンプリングレジスタ
４2i、ロードレジスタ６2i、Ｈデコーダ７ｂi 、切替ス
イッチ回路８i を介して演算増幅器９2i-1に送られ、増
幅されて２ｉ−１番目のデータ線に供給される。またこ
のとき、データバス２2 を介して送られてきた、２ｉ番
目のデータ線に供給するための画像信号は、切替スイッ
チ回路３i 、サンプリングレジスタ４2i-1、ロードレジ
スタ６2i-1、Ｌデコーダ７ａi 、切替スイッチ回路８i
を介して演算増幅器９2iに送られ、増幅されて２ｉ番目
のデータ線に供給される。
【００４０】したがって極性反転信号ＰＯＬのレベルが
「Ｈ」の場合には２ｉ−１番目のデータ線には電位Ｖ
com に対してマイナス側の、画像信号に応じた電位が与
えられ、２ｉ番目のデータ線には電位Ｖcom に対してプ
ラス側の、画像信号に応じた電位が与えられることにな
る。また、極性反転信号ＰＯＬのレベルが「Ｌ」の場合
には２ｉ−１番目のデータ線には電位Ｖcom に対してプ
ラス側の、画像信号に応じた電位が与えられ、２ｉ番目
のデータ線には電位Ｖcom に対してマイナス側の、画像
信号に応じた電位が与えられることになる。
「Ｈ」の場合には２ｉ−１番目のデータ線には電位Ｖ
com に対してマイナス側の、画像信号に応じた電位が与
えられ、２ｉ番目のデータ線には電位Ｖcom に対してプ
ラス側の、画像信号に応じた電位が与えられることにな
る。また、極性反転信号ＰＯＬのレベルが「Ｌ」の場合
には２ｉ−１番目のデータ線には電位Ｖcom に対してプ
ラス側の、画像信号に応じた電位が与えられ、２ｉ番目
のデータ線には電位Ｖcom に対してマイナス側の、画像
信号に応じた電位が与えられることになる。
【００４１】以上説明したように、本実施の形態の液晶
駆動回路はプラス側とマイナス側の電位を出力すること
が可能となり液晶表示素子を駆動することができる。
駆動回路はプラス側とマイナス側の電位を出力すること
が可能となり液晶表示素子を駆動することができる。
【００４２】また、本実施の形態の液晶駆動回路は従来
の液晶駆動回路に比べてＤ／Ａコンバータ７内のデコー
ダの数および演算増幅器の数を各々半分にすることがで
きる。一般に２５６階調（ｎ＝８）の１階調当たりのデ
コーダを構成しているトランジスタの数は３２個である
から、３８４出力（ｍ＝１９２）を有する集積回路装置
では従来の場合に比べて１５０万素子の削減になる。な
お、本実施の形態の液晶駆動回路においては、従来の場
合に比べて２ｍ個の切替スイッチ回路が用いられている
が、この切替スイッチ回路に用いられるトランジスタの
数は、デコーダに比べて、極めて少ない。このため切替
スイッチ回路が増えたことによる素子の増加は、デコー
ダの数が減少したことによる素子の数の減少に比べて無
視することができる。
の液晶駆動回路に比べてＤ／Ａコンバータ７内のデコー
ダの数および演算増幅器の数を各々半分にすることがで
きる。一般に２５６階調（ｎ＝８）の１階調当たりのデ
コーダを構成しているトランジスタの数は３２個である
から、３８４出力（ｍ＝１９２）を有する集積回路装置
では従来の場合に比べて１５０万素子の削減になる。な
お、本実施の形態の液晶駆動回路においては、従来の場
合に比べて２ｍ個の切替スイッチ回路が用いられている
が、この切替スイッチ回路に用いられるトランジスタの
数は、デコーダに比べて、極めて少ない。このため切替
スイッチ回路が増えたことによる素子の増加は、デコー
ダの数が減少したことによる素子の数の減少に比べて無
視することができる。
【００４３】この結果、高画質化および多ピン化しても
従来の場合に比べて素子の増加を極めて小さくすること
が可能となり、サイズおよび製造コストの増大を可及的
に防止することができる。
従来の場合に比べて素子の増加を極めて小さくすること
が可能となり、サイズおよび製造コストの増大を可及的
に防止することができる。
【００４４】次に本発明による液晶駆動回路の第２の実
施の形態の構成を図２に示す。この実施の形態の液晶駆
動回路は、図１に示す第１の実施の形態の液晶駆動回路
において、サンプリングレジスタ４2i-1，４2i（ｉ＝
１，…，ｍ）の前段に設けられていた切替スイッチ回路
３i およびＤ／Ａコンバータ７の後段に設けられていた
切替スイッチ回路８i を各々、ロードレジスタ６2i-1，
６2iの後段、および出力回路９の後段に設けたものであ
る。
施の形態の構成を図２に示す。この実施の形態の液晶駆
動回路は、図１に示す第１の実施の形態の液晶駆動回路
において、サンプリングレジスタ４2i-1，４2i（ｉ＝
１，…，ｍ）の前段に設けられていた切替スイッチ回路
３i およびＤ／Ａコンバータ７の後段に設けられていた
切替スイッチ回路８i を各々、ロードレジスタ６2i-1，
６2iの後段、および出力回路９の後段に設けたものであ
る。
【００４５】この第２の実施の形態の液晶駆動回路にお
いて、極性反転信号ＰＯＬのレベルが「Ｈ」のときに
は、データバス２1 を介して送られてきた画像信号は、
サンプリングレジスタ４2i-1、ロードレジスタ６2i-1、
切替スイッチ回路３i 、Ｌデコーダ７ａi 、演算増幅器
９2i-1、切替スイッチ回路８i を介して出力端子ＯＵＴ
2i-1から送出される。このときデータバス２2 を介して
送られてきた画像信号は、サンプリングレジスタ４2i、
ロードレジスタ６2i、切替スイッチ回路３i 、Ｈデコー
ダ７ｂi 、演算増幅器９2i、切替スイッチ回路８i を介
して出力端子ＯＵＴ2iから送出される。
いて、極性反転信号ＰＯＬのレベルが「Ｈ」のときに
は、データバス２1 を介して送られてきた画像信号は、
サンプリングレジスタ４2i-1、ロードレジスタ６2i-1、
切替スイッチ回路３i 、Ｌデコーダ７ａi 、演算増幅器
９2i-1、切替スイッチ回路８i を介して出力端子ＯＵＴ
2i-1から送出される。このときデータバス２2 を介して
送られてきた画像信号は、サンプリングレジスタ４2i、
ロードレジスタ６2i、切替スイッチ回路３i 、Ｈデコー
ダ７ｂi 、演算増幅器９2i、切替スイッチ回路８i を介
して出力端子ＯＵＴ2iから送出される。
【００４６】また、極性反転信号ＰＯＬのレベルが
「Ｌ」のときには、データバス２1 を介して送られてき
た画像信号は、サンプリングレジスタ４2i-1、ロードレ
ジスタ６2i-1、切替スイッチ回路３i 、Ｈデコーダ７ｂ
i 、演算増幅器９2i、切替スイッチ回路８i を介して出
力端子ＯＵＴ2i-1に送出される。このときデータバス２
2を介して送られてきた画像信号は、サンプリングレジ
スタ４2i、ロードレジスタ６2i、切替スイッチ回路
３i 、Ｌデコーダ７ａi 、演算増幅器９2i-1、切替スイ
ッチ回路８i を介して出力端子ＯＵＴ2iから送出され
る。
「Ｌ」のときには、データバス２1 を介して送られてき
た画像信号は、サンプリングレジスタ４2i-1、ロードレ
ジスタ６2i-1、切替スイッチ回路３i 、Ｈデコーダ７ｂ
i 、演算増幅器９2i、切替スイッチ回路８i を介して出
力端子ＯＵＴ2i-1に送出される。このときデータバス２
2を介して送られてきた画像信号は、サンプリングレジ
スタ４2i、ロードレジスタ６2i、切替スイッチ回路
３i 、Ｌデコーダ７ａi 、演算増幅器９2i-1、切替スイ
ッチ回路８i を介して出力端子ＯＵＴ2iから送出され
る。
【００４７】以上説明したように本実施の形態の液晶駆
動回路も第１の実施の形態の液晶駆動回路と同様の効果
を奏することは云うまでもない。
動回路も第１の実施の形態の液晶駆動回路と同様の効果
を奏することは云うまでもない。
【００４８】なお、第２の実施の形態において、切替ス
イッチ回路３i （ｉ＝１，…，ｍ）をロードレジスタ６
2i-1，６2iの後段に設ける代わりにサンプリングレジス
タ４2i-1，４2iとロードレジスタ６2i-1，６2iとの間に
設けても良いことは云うまでもない。このとき、切替ス
イッチ回路８i は第１の実施の形態と同様に出力回路９
の前段に設けることが可能である。
イッチ回路３i （ｉ＝１，…，ｍ）をロードレジスタ６
2i-1，６2iの後段に設ける代わりにサンプリングレジス
タ４2i-1，４2iとロードレジスタ６2i-1，６2iとの間に
設けても良いことは云うまでもない。このとき、切替ス
イッチ回路８i は第１の実施の形態と同様に出力回路９
の前段に設けることが可能である。
【００４９】また、第２の実施の形態において、切替ス
イッチ回路３i を第１の実施の形態と同様にサンプリン
グレジスタ４2i-1、４2iの前段に設けても良い。
イッチ回路３i を第１の実施の形態と同様にサンプリン
グレジスタ４2i-1、４2iの前段に設けても良い。
【００５０】なお、上記実施の形態の液晶駆動回路は図
６に示すドット反転表示する液晶表示素子に用いること
ができるとともにＶライン反転表示（同一列の画素には
同じ極性の電圧印加し隣接する画素列には異なる極性の
電圧を印加する表示）の液晶表示素子にも用いることが
できる。
６に示すドット反転表示する液晶表示素子に用いること
ができるとともにＶライン反転表示（同一列の画素には
同じ極性の電圧印加し隣接する画素列には異なる極性の
電圧を印加する表示）の液晶表示素子にも用いることが
できる。
【００５１】
【発明の効果】以上述べたように本発明によれば、高画
質化および多ピン化してもサイズおよび製造コストの増
大を可及的に防止することができる。
質化および多ピン化してもサイズおよび製造コストの増
大を可及的に防止することができる。
【図１】本発明による液晶駆動回路の第１の実施の形態
の構成を示すブロック図。
の構成を示すブロック図。
【図２】本発明による液晶駆動回路の第２の実施の形態
の構成を示すブロック図。
の構成を示すブロック図。
【図３】従来の液晶駆動回路の構成を示すブロック図。
【図４】液晶表示素子の構成を示す回路図。
【図５】液晶表示素子の電極に印加される電圧の波形
図。
図。
【図６】ドット反転表示を説明する説明図。
２1 ，２2 データバス ３i （ｉ＝１，…ｍ） 切替スイッチ回路 ４i （ｉ＝１，…２ｍ） サンプリングレジスタ ６i （ｉ＝１，…２ｍ） ロードレジスタ ７ Ｄ／Ａコンバータ ７ａi （ｉ＝１，…ｍ） Ｌデコーダ ７ｂi （ｉ＝１，…ｍ） Ｈデコーダ ７ｃ 階調電位設定部 ８i （ｉ＝１，…ｍ） 切替スイッチ回路 ９ 出力回路 ９i （ｉ＝１，…２ｍ） 演算増幅器 ２２1 ，２２2 デバイス ２４i （ｉ＝１，…２ｍ） サンプリングレジスタ ２６i （ｉ＝１，…２ｍ） ロードレジスタ ２７ Ｄ／Ａコンバータ ２７ａi （ｉ＝１，…２ｍ） Ｌデコーダ ２７ｂi （ｉ＝１，…２ｍ） Ｈデコーダ ２７ｃ 階調電位設定部 ２９ 出力回路 ２９ａi （ｉ＝１，…２ｍ） 演算増幅器 ２９ｂi （ｉ＝１，…２ｍ） 演算増幅器 ６１i （ｉ＝１，…３） データ線 ６２i （ｉ＝１，…３） ゲート線 ６３ ＴＦＴ ６５ 画素電極 ６６ 共通電極 ６７ 補助容量 ＯＵＴi （ｉ＝１，…２ｍ） 出力端子 ＰＯＬ 極性反転信号 ＬＯＡＤ ロード信号
Claims (8)
- 【請求項１】所定の電位に対して負側および正側に各々
２n 階調レベルの電位を発生する階調電位発生手段と、 前記階調電位発生手段によって発生された負側の２n 階
調レベルのうち、入来するｎビットの画像データに対応
した１つの階調レベルの電位を選択し、出力する第１の
デコーダと、 前記階調電位発生手段によって発生された正側の２n 階
調レベルのうち、入来するｎビットの画像データに対応
した１つの階調レベルの電位を選択し、出力する第２の
デコーダと、 極性反転信号が第１のレベルの場合には、第１のデータ
バスを介して伝送されるｎビットの第１の画像データを
前記第１のデコーダに送出するとともに第２のデータバ
スを介して伝送されるｎビットの第２の画像データを前
記第２のデコーダに送出し、前記極性反転信号が第２の
レベルの場合には、前記第１の画像データを前記第２の
デコーダに送出するとともに前記第２の画像データを前
記第１のデコーダに送出する第１の切替スイッチ回路
と、 前記画像データに対応した電位を外部に出力するための
第１および第２の出力端子と、 前記極性反転信号が第１のレベルの場合には前記第１の
デコーダの出力を前記第１の出力端子に送出するととも
に前記第２のデコーダの出力を前記第２の出力端子に送
出し、前記極性反転信号が第２のレベルの場合には前記
第１のデコーダの出力前記第２の出力端子に送出すると
ともに前記第２のデコーダの出力を前記第１の出力端子
に送出する第２の切替スイッチ回路と、 を備えていることを特徴とする液晶駆動回路。 - 【請求項２】前記第１のデータバスと前記第１の切替ス
イッチ回路との間に設けられ前記第１のデータバスを介
して伝送される前記第１の画像データをサンプリング
し、保持する第１のレジスタと、 前記第２のデータバスと前記第１の切替スイッチ回路と
の間に設けられ前記第２のデータバスを介して伝送され
る前記第２の画像データをサンプリングし、保持する第
２のレジスタと、 を備えていることを特徴とする請求項１記載の液晶駆動
回路。 - 【請求項３】前記第１の切替スイッチ回路と前記第１の
デコーダとの間に設けられ、前記第１の切替スイッチ回
路の出力をサンプリングし、保持する第１のレジスタ
と、 前記第１の切替スイッチ回路と前記第２のデコーダとの
間に設けられ、前記第１の切替スイッチ回路の出力をサ
ンプリングし、保持する第２のレジスタと、 を備えていることを特徴とする請求項１記載の液晶駆動
回路。 - 【請求項４】前記第１のレジスタは第１のサンプリング
レジスタと第１のロードレジスタから構成され、前記第
２のレジスタは第２のサンプリングレジスタと第２のロ
ードレジスタから構成されることを特徴とする請求項２
または３記載の液晶駆動回路。 - 【請求項５】前記第１のデータバスと前記第１の切替ス
イッチ回路との間に設けられ前記第１の画像データをサ
ンプリングする第１のサンプリングレジスタと、 前記第２のデータバスと前記第１の切替スイッチ回路と
の間に設けられ前記第２の画像データをサンプリングす
る第２のサンプリングレジスタと、 前記第１の切替スイッチ回路と前記第１のデコーダとの
間に設けられ、前記第１の切替スイッチ回路の出力を保
持する第１のロードレジスタと、 前記第１の切替スイッチ回路と前記第２のデコーダとの
間に設けられ、前記第２の切替スイッチ回路の出力を保
持する第２のロードレジスタと、 を備えていることを特徴とする請求項１記載の液晶駆動
回路。 - 【請求項６】前記第２の切替スイッチ回路と前記第１の
出力端子との間に設けられ、入力された信号を増幅する
第１の増幅器と、 前記第２の切替スイッチ回路と前記第２の出力端子との
間に設けられ、入力された信号を増幅する第２の増幅器
と、 を備えていることを特徴とする請求項１乃至５のいずれ
かに記載の液晶駆動回路。 - 【請求項７】前記第１のデコーダと前記第２の切替スイ
ッチ回路との間に設けられ、入力された信号を増幅する
第１の増幅と、 前記第２のデコーダと前記第２の切替スイッチ回路との
間に設けられ、入力された信号を増幅する第２の増幅器
と、 を備えていることを特徴とする請求項１乃至５のいずれ
かに記載の液晶駆動回路。 - 【請求項８】前記第１の出力端子は、駆動する液晶表示
素子の奇数番目の信号線のうちの１つの信号線に接続さ
れ、前記第２の出力端子は前記液晶表示素子の偶数番目
の信号線のうちの、前記１つの信号線に隣接する２本の
信号線のうちの１本に接続されることを特徴とする請求
項１乃至７のいずれかに記載の液晶駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30055296A JP3369875B2 (ja) | 1996-11-12 | 1996-11-12 | 液晶駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30055296A JP3369875B2 (ja) | 1996-11-12 | 1996-11-12 | 液晶駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10143116A true JPH10143116A (ja) | 1998-05-29 |
| JP3369875B2 JP3369875B2 (ja) | 2003-01-20 |
Family
ID=17886211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30055296A Expired - Fee Related JP3369875B2 (ja) | 1996-11-12 | 1996-11-12 | 液晶駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3369875B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001255857A (ja) * | 2000-03-09 | 2001-09-21 | Texas Instr Japan Ltd | 駆動回路 |
| JP2001265288A (ja) * | 2000-03-15 | 2001-09-28 | Hitachi Ltd | 液晶表示装置 |
| JP2002156935A (ja) * | 2000-11-20 | 2002-05-31 | Oki Electric Ind Co Ltd | 表示駆動回路 |
| KR100368702B1 (ko) * | 1999-12-03 | 2003-01-24 | 닛본 덴기 가부시끼가이샤 | 액정 표시 장치의 구동 회로 |
| JP2003280596A (ja) * | 2002-01-21 | 2003-10-02 | Sharp Corp | 表示駆動装置およびそれを用いた表示装置 |
| JP2006017967A (ja) * | 2004-06-30 | 2006-01-19 | Eastman Kodak Co | アクティブマトリクス型表示装置 |
| US7236114B2 (en) | 2004-12-13 | 2007-06-26 | Samsung Electronics Co., Ltd. | Digital-to-analog converters including full-type and fractional decoders, and source drivers for display panels including the same |
| JP2008533513A (ja) * | 2005-03-01 | 2008-08-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクス配列装置 |
| JP2009156924A (ja) * | 2007-12-25 | 2009-07-16 | Nec Electronics Corp | 複数の出力を備えた信号線駆動装置 |
| US7564392B2 (en) | 2006-03-31 | 2009-07-21 | Oki Semiconductor Co., Ltd. | Decoder circuit |
| US7746310B2 (en) | 2001-11-10 | 2010-06-29 | Lg Display Co., Ltd. | Apparatus and method for data-driving liquid crystal display |
| KR101531325B1 (ko) * | 2007-12-28 | 2015-06-24 | 소니 주식회사 | 신호선구동 회로 및 표시장치 및 전자기기 |
| US11094272B2 (en) | 2019-07-09 | 2021-08-17 | Lapis Semiconductor Co., Ltd. | Display driver and semiconductor apparatus |
-
1996
- 1996-11-12 JP JP30055296A patent/JP3369875B2/ja not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100368702B1 (ko) * | 1999-12-03 | 2003-01-24 | 닛본 덴기 가부시끼가이샤 | 액정 표시 장치의 구동 회로 |
| JP2001255857A (ja) * | 2000-03-09 | 2001-09-21 | Texas Instr Japan Ltd | 駆動回路 |
| JP2001265288A (ja) * | 2000-03-15 | 2001-09-28 | Hitachi Ltd | 液晶表示装置 |
| JP2002156935A (ja) * | 2000-11-20 | 2002-05-31 | Oki Electric Ind Co Ltd | 表示駆動回路 |
| JP4585683B2 (ja) * | 2000-11-20 | 2010-11-24 | Ｏｋｉセミコンダクタ株式会社 | 表示駆動回路 |
| US7746310B2 (en) | 2001-11-10 | 2010-06-29 | Lg Display Co., Ltd. | Apparatus and method for data-driving liquid crystal display |
| JP2003280596A (ja) * | 2002-01-21 | 2003-10-02 | Sharp Corp | 表示駆動装置およびそれを用いた表示装置 |
| JP2006017967A (ja) * | 2004-06-30 | 2006-01-19 | Eastman Kodak Co | アクティブマトリクス型表示装置 |
| US7236114B2 (en) | 2004-12-13 | 2007-06-26 | Samsung Electronics Co., Ltd. | Digital-to-analog converters including full-type and fractional decoders, and source drivers for display panels including the same |
| US8228317B2 (en) | 2005-03-01 | 2012-07-24 | Chimei Innolux Corporation | Active matrix array device |
| JP2008533513A (ja) * | 2005-03-01 | 2008-08-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクス配列装置 |
| US7564392B2 (en) | 2006-03-31 | 2009-07-21 | Oki Semiconductor Co., Ltd. | Decoder circuit |
| JP2009156924A (ja) * | 2007-12-25 | 2009-07-16 | Nec Electronics Corp | 複数の出力を備えた信号線駆動装置 |
| US8384642B2 (en) | 2007-12-25 | 2013-02-26 | Renesas Electronics Corporation | Signal line driving device comprising a plurality of outputs |
| KR101531325B1 (ko) * | 2007-12-28 | 2015-06-24 | 소니 주식회사 | 신호선구동 회로 및 표시장치 및 전자기기 |
| US9275596B2 (en) | 2007-12-28 | 2016-03-01 | Sony Corporation | Signal-line driving circuit, display device and electronic equipments |
| US11094272B2 (en) | 2019-07-09 | 2021-08-17 | Lapis Semiconductor Co., Ltd. | Display driver and semiconductor apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3369875B2 (ja) | 2003-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8416176B2 (en) | Data driver and liquid crystal display device using the same | |
| US5489910A (en) | Image display device and method of driving the same | |
| US7903072B2 (en) | Electro-optical device, driving circuit, and electronic apparatus for decreasing frame size | |
| JP3039404B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US20070018939A1 (en) | Source driver circuit and driving method for liquid crystal display device | |
| JP2006292807A (ja) | 液晶表示駆動用半導体集積回路 | |
| KR20050082488A (ko) | 액정표시패널 및 이를 갖는 액정표시장치 | |
| JP3369875B2 (ja) | 液晶駆動回路 | |
| JP4902185B2 (ja) | 表示装置 | |
| JP3147104B2 (ja) | アクティブマトリクス型液晶表示装置とその駆動方法 | |
| JP4991127B2 (ja) | 表示信号処理装置および液晶表示装置 | |
| JP2001272655A (ja) | 液晶表示装置の駆動方法および駆動装置 | |
| KR100271093B1 (ko) | 박막 트랜지스터 액정 표시 장치의 구동회로 | |
| US20090066732A1 (en) | Lcd panel driving circuit | |
| JP2005055616A (ja) | 表示装置及びその駆動制御方法 | |
| JPH11119741A (ja) | 液晶表示装置およびそれに用いられるデータドライバ | |
| JPH10186325A (ja) | 液晶パネル | |
| KR101326582B1 (ko) | 액정표시장치 | |
| KR100223597B1 (ko) | 듀얼 뱅크 구동시 도트 반전을 구현하기 위한 계조 전압 발생 회로 | |
| JP3402242B2 (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
| JPH11231845A (ja) | 表示装置の駆動回路 | |
| JP2000020027A (ja) | 液晶表示装置 | |
| JP2971282B2 (ja) | 表示装置の駆動回路 | |
| JPH07160226A (ja) | 液晶表示装置 | |
| KR100317321B1 (ko) | 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20071115 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20091115 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20101115 |
|
| LAPS | Cancellation because of no payment of annual fees |