KR100915092B1 - 박막 트랜지스터-액정표시소자용 소오스 드라이버회로 - Google Patents

박막 트랜지스터-액정표시소자용 소오스 드라이버회로

Info

Publication number
KR100915092B1
KR100915092B1 KR1020020086293A KR20020086293A KR100915092B1 KR 100915092 B1 KR100915092 B1 KR 100915092B1 KR 1020020086293 A KR1020020086293 A KR 1020020086293A KR 20020086293 A KR20020086293 A KR 20020086293A KR 100915092 B1 KR100915092 B1 KR 100915092B1
Authority
KR
South Korea
Prior art keywords
control signal
output
inversion
block
data
Prior art date
Application number
KR1020020086293A
Other languages
English (en)
Other versions
KR20040059790A (ko
Inventor
김태형
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020086293A priority Critical patent/KR100915092B1/ko
Publication of KR20040059790A publication Critical patent/KR20040059790A/ko
Application granted granted Critical
Publication of KR100915092B1 publication Critical patent/KR100915092B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

본 발명은 소비전력을 감소시킬 수 있는 도트인버젼과 스퀘어 인버젼을 구현할 수 있는 TFT-LCD 용 소오스 드라이버에 관한 것이다. 본 발명의 TFT-LCD 용 소오스 드라이버회로는 외부로부터 입력되는 소정비트의 R, G, B 데이터를 순차적으로 입력 저장하는 데이터 레지스터와; 상기 데이터 레지스터에 순차적으로 저장된 R, G, B 데이터를 라인별로 저장하는 래치회로와; 상기 래치회로에 라인별로 저장된 R, G, B 데이터의 레벨을 시프트시키는 레벨 시프터와; 상기 레벨 시프터로부터의 출력신호를 입력하여 레지스터 스트링으로부터 출력되는 계조전압중 하나를 선택하여 출력하는 디지털 아날로그 변환기와; 상기 디지털 아날로그 변환기의 출력을 출력패드블럭으로 전달하기 위한 출력버퍼와; 콘트롤신호에 따라 상기 데이타 레지스터로부터 래치회로로 데이터의 전달을 콘트롤신호에 따라 콘트롤하기 위한 제1콘트롤블럭과; 상기 콘트롤신호에 따라 상기 출력버퍼로부터 출력패드블럭으로의 데이터 전달을 콘트롤하기 위한 제2콘트롤블럭과; 상기 제1 및 제2콘트롤블럭에 상기 콘트롤신호를 발생하기 위한 콘트롤신호 발생블럭을 포함한다.

Description

박막 트랜지스터-액정표시소자용 소오스 드라이버회로{Source driver for TFT-LCD}
본 발명은 평판표시장치의 소오스 드라이버회로에 관한 것으로서, 보다 구체적으로는 스퀘어 인버젼구동방식에 의해 전력소모를 감소시킬 수 있는 박막 트랜지스터-액정표시장치(TFT-LCD)용 소오스 드라이버회로에 관한 것이다.
일반적으로, TFT-LCD 패널을 구동하기 위해서는 캐패시터에 전압을 인가한다. 이때, 캐패시터에 인가되는 전압의 극성이 항상 일정하면 LCD 의 수명이 단축되고 화질이 열화되기 때문에 주기적으로 전압의 극성을 바꾸어준다. 캐패시터에 인가되는 전압의 극성을 바꾸어 액정패널을 구동시키는 방법으로는 프레임마다 극성을 반전시켜주는 프레임 인버젼방식과, 라인마다 극성을 반전시켜주는 라인 인버젼방식과, 도트마다 극성을 반전시켜 주는 도트인버젼 방식 등이 있다. 이러한 액정패널의 구동방식중 도트 인버젼방식이 화질히 우수하여 대형 패널에 가장 많이 사용되고 있다.
상기 구동방식중 도트인버젼 방식은 플리커 등의 발생을 방지하여 화질이 우수한 특성이 있어 많이 사용되고 있지만, 전력소모가 큰 단점이 있었다.
본 발명의 목적은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 도트인버젼 구동방식과 스퀘어인버젼 구동방식을 병용하여 전력소모를 감소시킴과 동시에 화질을 개선시킬 수 있는 박막 트랜지스터-액정표시장치의 소오스 드라이버회로를 제공하는 데 그 목적이 있다.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 외부로부터 입력되는 R, G, B 데이터를 저장하는 데이터 레지스터와, 상기 데이터 레지스터에 저장된 데이터를 라인별로 저장하는 래치회로와, 상기 래치회로에 저장된 데이터의 레벨을 시프트시키는 레벨 시프터와, 상기 레벨 시프터로부터 출력되는 출력신호를 입력받아 레지스터 스트링으로부터 출력되는 계조전압 중 하나를 선택하여 출력하는 디지털 아날로그 변환기와, 상기 디지털 아날로그 변환기의 출력신호를 출력패드블럭으로 전달하는 출력버퍼와, 콘트롤신호 및 반전콘트롤신호에 따라 상기 데이터 레지스터로부터 상기 래치회로로 데이터를 전달하는 제1콘트롤블록과, 상기 콘트롤신호 및 상기 반전콘트롤신호에 따라 상기 출력버퍼로부터 상기 출력패드블럭으로 데이터를 전달하는 제2콘트롤블럭과, 상기 콘트롤신호 및 상기 반전콘트롤신호를 발생하는 콘트롤신호 발생블럭을 포함하고, 상기 제1콘트롤블럭은, 상기 데이터 레지스터의 다수의 래치수단 중 서로 이웃하는 2개의 래치수단의 출력신호를 상기 콘트롤신호 및 상기 반전콘트롤신호에 따라 상기 래치회로의 다수의 래치수단 중 서로 이웃하는 2개의 래치수단으로 그대로 또는 교차 전달하는 다수의 콘트롤수단을 포함하는 TFT-LCD용 소오스 드라이버회로.이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
삭제
삭제
삭제
삭제
삭제
도 1은 본 발명의 실시예에 따른 박막 트랜지스터-액정표시장치의 소오스 드라이버의 구성도를 도시한 것이다.
도 1을 참조하면, 본 발명의 TFT-LCD 의 소오스 드라이버는 외부로부터 입력되는 소정비트의 R, G, B 데이터를 순차적으로 입력 저장하는 데이터 레지스터(data register, 100)와, 상기 데이터 레지스터(100)에 순차적으로 저장된 R, G, B 데이터를 라인별로 저장하는 래치회로(400)와, 상기 래치회로(400)에 라인별로 저장된 R, G, B 데이터의 레벨을 시프트시키는 레벨 시프터(level shifter, 500)와, 상기 레벨 시프터(500)로부터의 출력신호를 입력하여 레지스터 스트링(도면상에는 도시되지 않음)으로부터 출력되는 계조전압중 하나를 선택하여 출력하는 디지털 아날로그 변환기(600)와, 상기 디지털 아날로그 변환기(600)의 출력을 출력패드블럭(900)으로 전달하기 위한 출력버퍼(700)를 포함한다.
또한, 본 발명의 박막 트랜지스터 액정표시장치의 소오스 드라이버회로는 상기 데이터 레지스터(100)로부터 래치회로(400)로 데이터의 전달을 콘트롤신호에 따라 콘트롤하기 위한 제1콘트롤블럭(200)과, 상기 출력버퍼(700)로부터 출력패드블럭(900)으로의 데이터 전달을 상기 콘트롤신호에 따라 콘트롤하기 위한 제2콘트롤블럭(800)과, 상기 제1 및 제2콘트롤블럭(200, 800)에 상기 콘트롤신호를 발생하기 위한 콘트롤신호 발생블럭(300)을 더 포함한다.
상기 데이터 레지스터(100)는 데이터를 8비트씩 상기 래치회로(400)로 전달하기 위한 다수의 래치수단(LAT11-LAT14)을 구비하고, 상기 래치회로(400)는 상기 제1콘트롤블럭(200)에 의해 상기 데이터 레지스터(100)로부터 전달되는 데이터를 라인별로 저장하기 위한 다수의 래치수단(LAT41-LAT44)을 구비한다.
상기 레벨 시프터(500)는 레벨 시프터 다음단이 고전압부분이므로, 고전압 PMOS 트랜지스터와 고전압 NMOS 트랜지스터를 콘트롤하기 위하여 로직전압을 하이레벨로 시프트시켜 주기 위한 것으로서, 상기 래치회로(400)의 각 래치수단(LAT41-LAT44)에 대응하는 다수의 레벨 시프터수단(LS1-LS4)을 구비한다.
상기 디지털 아날로그 변환기(600)는 상기 레벨 시프터(500)의 각 레벨 시프터수단(LS1-LS4)로부터 데이터를 입력하여 포지티브 또는 네가티브의 아날로그 데이터를 출력하는 다수의 디지털 아날로그 변환수단(P_DAC1, N_DAC1, P_DAC2, N_DAC2)로 이루어진다.
상기 출력버퍼(700)는 상기 디지털 아날로그 변환기(600)의 다수의 디지털 아날로그 변환수단(P_DAC1, N_DAC1, P_DAC2, N_DAC2)의 출력을 각각 출력패드블럭(900)의 다수의 출력패드(P1-P4)로 전달하기 위한 버퍼수단(710-740)으로 이루어진다.
도 2는 도 1의 소오스 드라이버회로에 있어서, 데이터 레지스터(100)로부터 래치회로(400)로의 데이터 전달경로를 콘트롤 하는 제1콘트롤블럭(200)의 상세도를 도시한 것이다.
도 2를 참조하면, 상기 제1콘트롤블럭(200)은 데이터 레지스터(100) 및 래치회로(400)의 이웃하는 2개의 래치수단(LAT11, LAT12) (LAT41, LAT42), (LAT13, LAT14) (LAT43, LAT44)에 대응하여 각각 배열되어, 도트 인버젼 및 스퀘어 인버젼시의 데이터를 전달하기 위한 다수의 콘트롤수단(210-220)을 구비한다.
콘트롤수단(210)은 콘트롤신호 발생블럭(300)으로부터 인가되는 제1콘트롤신호(CON1) 및 제1반전콘트롤신호(CONB1)에 따라서 상기 래치회로(400)의 이웃하는 2개의 래치수단(LAT11, LAT12)의 출력을 그대로 대응하는 래치회로(400)의 이웃하는 2개의 래치수단(LAT41, LAT42)으로 전달하기 위한 스위치(SW11, SW14)와, 상기 콘트롤신호 발생블럭(300)으로부터 인가되는 제1콘트롤신호(CON1) 및 제1반전콘트롤신호(CONB1)에 따라서 상기 래치회로(400)의 이웃하는 2개의 래치수단(LAT11, LAT12)의 출력을 래치회로(400)의 이웃하는 2개의 래치수단(LAT42, LAT41)으로 교차시켜 전달하기 위한 스위치(SW12, SW13)로 이루어진다.
이와 마찬가지로, 콘트롤수단(220)은 콘트롤신호 발생블럭(300)으로부터 인가되는 제2콘트롤신호(CON2) 및 제2반전콘트롤신호(CONB2)에 따라서 상기 래치회로(400)의 이웃하는 2개의 래치수단(LAT13, LAT14)의 출력을 그대로 대응하는 래치회로(400)의 이웃하는 2개의 래치수단(LAT43, LAT44)으로 전달하기 위한 스위치(SW21, SW24)와, 상기 콘트롤신호 발생블럭(300)으로부터 인가되는 제2콘트롤신호(CON2) 및 제2반전콘트롤신호(CONB2)에 따라서 상기 래치회로(400)의 이웃하는 2개의 래치수단(LAT13, LAT14)의 출력을 래치회로(400)의 이웃하는 2개의 래치수단(LAT44, LAT43)으로 교차시켜 전달하기 위한 스위치(SW22, SW23)로 이루어진다.
제1콘트롤블럭(200)의 콘트롤수단(210)에 있어서, 상기 스위치(SW11-SW14)는 제1콘트롤신호(CON1) 및 제1반전콘트롤신호(CONB1)를 각각 콘트롤신호로 하는 전달게이트로 이루어진다. 콘트롤수단(220)에 있어서, 상기 스위치(SW21-SW24)는 제2콘트롤신호(CON2) 및 제2반전콘트롤신호(CONB2)를 각각 콘트롤신호로 하는 전달게이트로 이루어진다.
도 4는 도 1의 소오스 드라이버회로에 있어서, 콘트롤신호 발생블럭(300)의 상세회로를 도시한 것이다.
도 4를 참조하면, 본 발명의 콘트롤신호 발생블럭(300)은 데이터 극성신호(POL)를 입력하고 반전시켜 제1콘트롤신호(CON1)를 발생하는 반전게이트(310)와, 상기 반전 게이트(310)의 출력신호를 반전시켜 제1반전콘트롤신호(CONB1)를 발생하는 반전게이트(320)와, 상기 극성신호(POL)와 스퀘어 인버젼 인에이블신호(SQUI)를 입력하여 제2콘트롤신호(CON2)를 발생하는 익스클루시브 노아게이트(330)와, 상기 익스클루시브 노아게이트(330)의 출력신호를 반전시켜 제2반전콘트롤신호(CONB2)를 발생하는 반전게이트(340)로 이루어져, 상기 제1콘트롤신호(CON1) 및 제1반전콘트롤신호(CONB1) 그리고 제2콘트롤신호(CON2) 및 제2반전콘트롤신호(CONB2)를 각각 제1콘트롤블럭(200)의 콘트롤수단(210), (220)으로 제공한다.
도 3은 도 1의 소오스 드라이버회로에 있어서, 상기 제2콘트롤블럭(800)의 상세구성도를 도시한 것이다.
제2콘트롤블럭(800)은 출력버퍼(700)의 다수의 버퍼수단(710-740)중 이웃하는 2개의 버퍼수단(710, 720), (730, 740)에 대응하여 각각 배열되어, 도트 인버젼 및 스퀘어 인버젼시의 데이터를 전달하기 위한 다수의 스위칭수단(810-820)을 구비한다.
스위칭수단(810)은 콘트롤신호 발생블럭(300)으로부터 인가되는 제1반전콘트롤신호(CONB1) 및 제1콘트롤신호(CON1)에 따라서 상기 출력버퍼(700)의 이웃하는 2개의 버퍼수단(710, 720)의 출력을 그대로 대응하는 출력패드(P1, P2)로 전달하기 위한 스위치(SW31, SW34)와, 상기 콘트롤신호 발생블럭(300)으로부터 인가되는 제1콘트롤신호(CON1)와 제1반전콘트롤신호(CONB1)에 따라서 상기 출력버퍼(700)의 이웃하는 버퍼수단(710, 720)의 출력을 출력패드(P2, P1)로 교차시켜 전달하기 위한 스위치(SW32, SW33)로 이루어진다.
이와 마찬가지로, 스위칭수단(820)은 콘트롤신호 발생블럭(300)으로부터 인가되는 제2반전콘트롤신호(CONB2) 및 제2콘트롤신호(CON2)에 따라서 상기 출력버퍼(700)의 이웃하는 2개의 버퍼수단(730, 740)의 출력을 그대로 대응하는 출력패드(P3, P4)로 전달하기 위한 스위치(SW41, SW44)와, 상기 콘트롤신호 발생블럭(300)으로부터 인가되는 제2콘트롤신호(CON2) 및 제2반전콘트롤신호(CONB2)에 따라서 상기 출력버퍼(700)의 이웃하는 2개의 버퍼수단(730, 740)의 출력을 출력패드(P4, P3)으로 교차시켜 전달하기 위한 스위치(SW42, SW43)로 이루어진다.
제2콘트롤블럭(800)의 스위칭수단(810)에 있어서, 상기 스위치(SW31, SW32)는 제1반전콘트롤신호(CONB1) 및 제1콘트롤신호(CON1)가 각각 게이트에 인가되는 PMOS 트랜지스터로 이루어지고, 상기 스위치(SW33, SW34)는 제1반전콘트롤신호(CONB1) 및 제1콘트롤신호(CON1)이 각각 게이트에 인가되는 NMOS 트랜지스터로 이루어진다.
제2콘트롤블럭(800)의 스위칭수단(820)에 있어서, 상기 스위치(SW41, SW42)는 제2반전콘트롤신호(CONB2) 및 제2콘트롤신호(CON2)가 각각 게이트에 인가되는 PMOS 트랜지스터로 이루어지고, 상기 스위치(SW43, SW44)는 제2반전콘트롤신호(CONB2) 및 제2콘트롤신호(CON2)이 각각 게이트에 인가되는 NMOS 트랜지스터로 이루어진다.
상기한 바와같은 구성을 갖는 본 발명의 TFT-LCD용 소오스 드라이버의 동작을 도 5 및 도 6를 참조하여 설명하면 다음과 같다.
본 발명의 소오스 드라이버회로중 데이터 레지스터(100), 래치회로(400), 레벨 시프터(500), 디지털 아날로그 변환기(600) 및 출력버퍼(700)의 동작은 일반적인 소오스 드라이버에서와 동일한 동작을 하므로, 본 발명에서는 제1 및 제2콘트롤블럭(200), (800) 및 콘트롤신호 발생블럭(300)을 중심으로 설명한다.
먼저, 도트인버젼을 수행하는 경우의 동작을 도 5a 및 도 5b를 참조하여 설명한다.
도트인버젼의 경우에는 스퀘어 인버젼 인에이블신호(SQUI)가 "L"이므로, 데이터극성신호(POL)가 "L"인 경우에는 도 4의 콘트롤신호 발생블럭(300)은 "H"상태의 제1콘트롤신호(CON1) 및 제2콘트롤신호(CON2)를 발생하고, 또한 "L"상태의 제1반전콘트롤신호(CONB1) 및 제2반전 콘트롤신호(CONB2)를 발생한다.
그러므로, 제1콘트롤블럭(200)의 스위치(SW11), (SW14), (SW21), (SW24)가 턴온되고, 스위치(SW12), (SW13), (SW22), (SW23)가 턴오프된다. 또한, 제2콘트롤블럭(800)에서도 스위치(SW31), (SW34), (SW41), (SW44)가 턴온되고, 스위치(SW32), (SW33), (SW42), (SW43)가 턴오프된다.
따라서, 도 5a 에 도시된 바와같은 데이터 전달경로가 형성되어 데이터 레지스터(100)의 래치수단(LAT11-LAT14)으로부터 출력패드블럭(900)의 출력패드(P1-P4)로 데이터가 그대로 전달된다.
한편, 스퀘어 인버젼 인에이블신호(SQUI)가 "L"이고, 데이터극성신호(POL)가 "H"인 경우에는 도 4의 콘트롤신호 발생블럭(300)은 "L"상태의 제1콘트롤신호(CON1) 및 제2콘트롤신호(CON2)를 발생하고, 또한 "H"상태의 제1반전콘트롤신호(CONB1) 및 제2반전 콘트롤신호(CONB2)를 발생한다.
그러므로, 제1콘트롤블럭(200)의 스위치(SW11), (SW14), (SW21), (SW24)가 턴오프되고, 스위치(SW12), (SW13), (SW22), (SW23)가 턴온된다. 또한, 제2콘트롤블럭(800)에서도 스위치(SW31), (SW34), (SW41), (SW44)가 턴오프되고, 스위치(SW32), (SW33), (SW42), (SW43)가 턴온된다.
따라서, 도 5b에서와같은 데이터 경로가 형성되어, 데이터 레지스터(100)의 래치수단(LAT11-LAT14)중 서로 이웃하는 2개의 래치수단의 데이터가 제1콘트롤블럭(200) 및 제2콘트롤블럭(800)에 의해 교차되어 출력패드(P1-P4)로 전달되도록 한다.
다음, 스퀘어인버젼을 수행하는 경우의 동작을 도 6a 및 도 6b를 참조하여 설명한다.
스퀘어인버젼의 경우에는 스퀘어 인버젼 인에이블신호(SQUI)가 "H"이므로, 데이터극성신호(POL)가 "L"인 경우에는 도 4의 콘트롤신호 발생블럭(300)은 "H"상태의 제1콘트롤신호(CON1)와 "L"상태의 제2콘트롤신호(CON2)를 발생하고, 또한 "L"상태의 제1반전콘트롤신호(CONB1)와 "H"상태의 제2반전 콘트롤신호(CONB2)를 발생한다.
그러므로, 제1콘트롤블럭(200)의 스위치(SW11), (SW14), (SW22), (SW23)가 턴온되고, 스위치(SW12), (SW13), (SW21), (SW24)가 턴오프된다. 또한, 제2콘트롤블럭(800)에서도 스위치(SW31), (SW34), (SW42), (SW43)가 턴온되고, 스위치(SW32), (SW33), (SW41), (SW44)가 턴오프된다.
따라서, 도 6a 에 도시된 바와같은 데이터 전달경로가 형성되어 데이터 레지스터(100)의 래치수단(LAT11-LAT14)중 LAT11, LAT12의 출력은 출력패드블럭(900)의 출력패드(P1, P2)로 데이터가 그대로 전달되는 반면에 LAT13, LAT14의 출력은 P4, P3 으로 교차 전달되므로, 스퀘어 인버젼이 이루어진다.
한편, 스퀘어 인버젼 인에이블신호(SQUI)가 "H"이고, 데이터극성신호(POL)가 "H"인 경우에는 도 4의 콘트롤신호 발생블럭(300)은 "L"상태의 제1콘트롤신호(CON1)와 "H"상태의 제2콘트롤신호(CON2)를 발생하고, 또한 "H"상태의 제1반전콘트롤신호(CONB1)와 "L"상태의 제2반전 콘트롤신호(CONB2)를 발생한다.
그러므로, 제1콘트롤블럭(200)의 스위치(SW12), (SW13), (SW21), (SW24)가 턴온되고, 스위치(SW11), (SW14), (SW22), (SW23)가 턴오프된다. 또한, 제2콘트롤블럭(800)에서도 스위치(SW32), (SW33), (SW41), (SW44)가 턴온되고, 스위치(SW31), (SW34), (SW42), (SW43)가 턴오프된다.
따라서, 도 6b에서와같은 데이터 경로가 형성되어, 데이터 레지스터(100)의 래치수단(LAT11-LAT14)중 LAT11, LAT12의 출력은 제1콘트롤블럭(200) 및 제2콘트롤블럭(800)에 의해 교차되어 출력패드(P2, P1)로 전달되고, LAT13, LAT14의 출력은 그대로 출력패드(P3, P4)로 전달되도록 한다.
상기한 바와같은 본 발명의 TFT-LCD 소오스 드라이버는 도트인버젼 및 스퀘어인버젼을 수행하므로써, 전력소모를 감소시킬 수 있는 이점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 TFT-LCD 용 소오스 드라이버회로의 구성도,
도 2는 도 1의 소오스 드라이버회로에 있어서, 제1콘트롤블럭의 상세구성도,
도 3은 도 1의 소오스 드라이버회로에 있어서, 제2콘트롤블럭의 상세구성도,
도 4는 도 1의 소오스 드라이버회로에 있어서, 콘트롤신호 발생블럭의 상세구성도,
도 5a 및 도 5b는 도트 인버젼시 도 1의 소오스 드라이버회로의 데이터경로를 도시한 도면,
도 6a 및 도 6b는 스퀘어 인버젼시 도 1의 소오스 드라이버회로의 데이터 경로를 도시한 도면,
<도면의 주요부분에 대한 부호의 설명>
100 : 데이터 레지스터 200 : 제1콘트롤블럭
300 : 콘트롤신호 발생블럭 400 : 래치회로;
500 : 레벨 시프터 600 : 디지털 아날로그 변환기
700 : 출력버퍼 800 : 제2콘트롤블럭
900 : 출력패드블럭

Claims (9)

  1. 외부로부터 입력되는 R, G, B 데이터를 저장하는 데이터 레지스터;
    상기 데이터 레지스터에 저장된 데이터를 라인별로 저장하는 래치회로;
    상기 래치회로에 저장된 데이터의 레벨을 시프트시키는 레벨 시프터;
    상기 레벨 시프터로부터 출력되는 출력신호를 입력받아 레지스터 스트링으로부터 출력되는 계조전압 중 하나를 선택하여 출력하는 디지털 아날로그 변환기;
    상기 디지털 아날로그 변환기의 출력신호를 출력패드블럭으로 전달하는 출력버퍼;
    콘트롤신호 및 반전콘트롤신호에 따라 상기 데이터 레지스터로부터 상기 래치회로로 데이터를 전달하는 제1콘트롤블록;
    상기 콘트롤신호 및 상기 반전콘트롤신호에 따라 상기 출력버퍼로부터 상기 출력패드블럭으로 데이터를 전달하는 제2콘트롤블럭; 및
    상기 콘트롤신호 및 상기 반전콘트롤신호를 발생하는 콘트롤신호 발생블럭을 포함하고,
    상기 제1콘트롤블럭은,
    상기 데이터 레지스터의 다수의 래치수단 중 서로 이웃하는 2개의 래치수단의 출력신호를 상기 콘트롤신호 및 상기 반전콘트롤신호에 따라 상기 래치회로의 다수의 래치수단 중 서로 이웃하는 2개의 래치수단으로 그대로 또는 교차 전달하는 다수의 콘트롤수단을 포함하는 TFT-LCD용 소오스 드라이버회로.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 콘트롤수단 각각은,
    상기 콘트롤신호 및 상기 반전콘트롤신호에 따라 상기 데이터 레지스터의 이웃하는 2개의 래치수단의 출력을 그대로 대응하는 상기 래치회로의 이웃하는 2개의 래치수단으로 전달하는 제1 및 제2스위치; 및
    상기 콘트롤신호 및 상기 반전콘트롤신호에 따라 상기 데이터 레지스터의 이웃하는 2개의 래치수단의 출력을 상기 래치회로의 이웃하는 2개의 래치수단으로 교차시켜 전달하는 제3 및 제4스위치
    를 포함하는 TFT-LCD용 소오스 드라이버회로.
  6. 제1항에 있어서,
    상기 제2콘트롤블럭은,
    상기 출력버퍼의 다수의 버퍼수단 중 이웃하는 버퍼수단의 출력신호가 상기 출력패드블럭의 다수의 출력패드 중 이웃하는 2개의 출력패드로 상기 콘트롤신호 및 상기 반전콘트롤신호에 따라 그대로 또는 교차 전달하기 위한 다수의 스위칭수단을 포함하는 TFT-LCD용 소오스 드라이버회로.
  7. 제6항에 있어서,
    상기 스위칭수단 각각은,
    상기 콘트롤신호 및 상기 반전콘트롤신호에 따라 상기 출력버퍼의 이웃하는 2개의 버퍼수단의 출력을 그대로 대응하는 상기 출력패드블럭의 이웃하는 2개의 출력패드로 전달하는 제1 및 제2스위치; 및
    상기 콘트롤신호 및 상기 반전콘트롤신호에 따라 상기 출력버퍼의 이웃하는 2개의 버퍼수단의 출력을 상기 출력패드블럭의 이웃하는 2개의 출력패드로 교차시켜 전달하는 제3 및 제4스위치
    를 포함하는 TFT-LCD용 소오스 드라이버회로.
  8. 제7항에 있어서,
    상기 제1 및 제2스위치는 각각 게이트에 상기 반전콘트롤신호 및 상기 콘트롤신호가 각각 인가되는 PMOS 트랜지스터와 NMOS 트랜지스터로 이루어지고, 상기 제3 및 제4스위치는 각각 게이트에 상기 콘트롤신호 및 상기 반전콘트롤신호가 각각 인가되는 NMOS 트랜지스터와 PMOS 트랜지스터로 이루어진 TFT-LCD용 소오스 드라이버회로.
  9. 제1항에 있어서,
    상기 콘트롤신호 발생블럭은,
    극성신호를 입력하여 반전시켜 제1콘트롤신호를 발생시키는 제1논리게이트;
    상기 제1논리게이트의 출력신호를 반전시켜 제1반전콘트롤신호를 발생시키는 제2논리게이트;
    상기 극성신호와 스퀘어인버젼 인에이블신호를 입력하여 익스클루시노아로직을 수행하여 제2콘트롤신호를 발생시키는 제3논리게이트; 및
    상기 제3논리게이트의 출력신호를 반전시켜 제2반전콘트롤신호를 발생시키는 제4논리게이트
    를 포함하는 TFT-LCD용 소오스 드라이버회로.
KR1020020086293A 2002-12-30 2002-12-30 박막 트랜지스터-액정표시소자용 소오스 드라이버회로 KR100915092B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086293A KR100915092B1 (ko) 2002-12-30 2002-12-30 박막 트랜지스터-액정표시소자용 소오스 드라이버회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086293A KR100915092B1 (ko) 2002-12-30 2002-12-30 박막 트랜지스터-액정표시소자용 소오스 드라이버회로

Publications (2)

Publication Number Publication Date
KR20040059790A KR20040059790A (ko) 2004-07-06
KR100915092B1 true KR100915092B1 (ko) 2009-09-02

Family

ID=37351760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086293A KR100915092B1 (ko) 2002-12-30 2002-12-30 박막 트랜지스터-액정표시소자용 소오스 드라이버회로

Country Status (1)

Country Link
KR (1) KR100915092B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819427B1 (ko) * 2007-06-05 2008-04-04 한국과학기술원 디스플레이 구동 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980069503A (ko) * 1997-02-28 1998-10-26 문정환 엘씨디 소스 드라이버
JP3286978B2 (ja) * 1994-11-21 2002-05-27 セイコーエプソン株式会社 液晶駆動装置，液晶表示装置，アナログバッファ及び液晶駆動方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3286978B2 (ja) * 1994-11-21 2002-05-27 セイコーエプソン株式会社 液晶駆動装置，液晶表示装置，アナログバッファ及び液晶駆動方法
KR19980069503A (ko) * 1997-02-28 1998-10-26 문정환 엘씨디 소스 드라이버

Also Published As

Publication number Publication date
KR20040059790A (ko) 2004-07-06

Similar Documents

Publication Publication Date Title
KR100367387B1 (ko) 액티브 매트릭스 디스플레이용 고밀도 컬럼 드라이버
KR100869858B1 (ko) 액정 표시 장치, 그의 구동 장치, 디지털 아날로그 변환기및 출력 전압 증폭 회로
KR101236484B1 (ko) 표시장치 및 휴대단말
KR100569471B1 (ko) 디스플레이 제어 회로와 디스플레이 장치
US5818406A (en) Driver circuit for liquid crystal display device
JP4810840B2 (ja) 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP3741079B2 (ja) 表示装置および携帯端末
JP2006227272A (ja) 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP4442455B2 (ja) 基準電圧選択回路、基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP4016184B2 (ja) データ処理回路、表示装置および携帯端末
KR101075546B1 (ko) 디스플레이 디바이스의 구동 회로
JP2006243232A (ja) 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
US7245283B2 (en) LCD source driving circuit having reduced structure including multiplexing-latch circuits
KR101182300B1 (ko) 액정표시장치의 구동회로 및 이의 구동방법
US8237691B2 (en) Display driver circuit and DAC of a display device with partially overlapping positive and negative voltage ranges and reduced transistor breakdown voltage
TWI423233B (zh) 主動陣列型顯示裝置
JP2003005716A (ja) 画像表示装置及びその駆動方法
KR100915092B1 (ko) 박막 트랜지스터-액정표시소자용 소오스 드라이버회로
US7876316B2 (en) Reference voltage selection circuit, display driver, electro-optical device, and electronic instrument
JP2006243233A (ja) 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
KR950001376A (ko) 다-계조 박막 트랜지스터 액정 표시 장치
KR100360298B1 (ko) 디지털-아날로그 변환 장치 및 그를 이용한 액정표시장치의 데이터 구동회로
TWI398848B (zh) 源極驅動電路
JP2007219091A (ja) 駆動回路、電気光学装置及び電子機器
KR20150070805A (ko) 데이터 구동 장치 및 표시 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190716

Year of fee payment: 11