TWI423233B - 主動陣列型顯示裝置 - Google Patents

Description

主動陣列型顯示裝置

本發明係有關於一種主動陣列型液晶顯示裝置，且特別係有關於在像素內設有記憶體的顯示裝置。

主動陣列型顯示裝置在源極線與閘極線所交錯形成之矩陣狀的像素內設有顯示元件和記憶體，記憶體係用以維持供給於此顯示元件的資料。

雖然此記憶體可為靜態或動態記憶體，但考慮到記憶體所佔有的面積，目前大多使用動態記憶體。

再者，雖然現有像素內的記憶體為1位元(bit)，但為了顯示出較佳的多階灰階值，已發展至多位元化，例如4位元化。雖然之後敘述的4位元化需具有4個記憶體，以下說明係先以1位元記憶體的單純形態來進行說明。

請參照圖1，其顯示依照現有具有動態記憶體之液晶顯示裝置之單純範例之一像素的電路圖，其揭露簡略的結構於日本國際公開WO04090854號專利(日本公開2006-523323號專利)中。

如圖1所示，其利用閘極線GL所控制的控制電晶體TR，藉以經由源極線SL來供給資料至液晶元件LQ的一端，液晶元件LQ的一端係耦接於共同電極Common。DRAM單元1係耦接於控制電晶體TR與液晶元件LQ之間的耦接點，此DRAM單元1係用以記憶供給於液晶元件LQ的資料。因此，當影像未產生變化時，使用此記憶資料之液晶的穿透率可維持在相同的狀態。

通常可理解的是，DRAM為了維持記憶資料，需定期地進行更新(Refresh)，由於為了其像素開口之佔有面積低，以及整體的消耗電力不致過多的優點，較佳係應用於液晶主動陣列顯示裝置。

但當使用液晶時，根據液晶的電化學原理，在連續施予相同電壓的狀態下，液晶分子的運動性會惡化，而產生所謂的影像停留現象。因此，施加於液晶的電壓需週期性地進行極性反轉。

請參照圖2，其顯示依照現有結構之利用更新之DRAM輸出來進行液晶極性交換的概略電路示意圖。

如圖2所示，在此結構中，相似於圖1，其利用控制電晶體TR，而經由源極線SL來供給資料至DRAM單元1，DRAM單元1之輸出點2輸出之信號係供給至N通道型TFT和P通道型TFT的閘極，其汲極為共同連接，並耦接於液晶顯示元件；其源極係分別被施加參考電壓VrefA及其極性反相之參考電壓VrefB。而此二個TFT可構成D/A轉換器。

在此結構中，利用DRAM單元1之更新信號的輸入來改變DRAM輸出電壓，則N通道型電晶體nTFT及P通道型電晶體pTFT根據參考電壓VrefA與參考電壓VrefB之間的關係來輸出電壓於像素電極4，液晶顯示元件可根據此電壓來表現穿透率，且通過每次更新來反轉DRAM的輸出，以反轉施加於液晶上的電壓極性。

亦即當DRAM的輸出為高電位，且nTFT為開啟時，像素電極為VrefA；當進行DRAM的更新動作時，DRAM的輸出則改變為低電位，同時nTFT為關閉，而pTFT為開啟，因而像素電極為VrefB。

然而，DRAM的更新頻率係對應於維持記憶內容，像素所需的更新動作(亦即極性反轉)係用以防止影像停留現象，而更新次數不需如DRAM的更新次數頻繁，其兩者之間的更新頻率不需一致。

因此，DRAM之更新與液晶極性反轉同時進行的像素電路會產生不必要的電力耗費，因而需要一種使用於DRAM之低電力消耗的記憶體。

因此本發明之一方面係在於提供一種主動陣列型液晶顯示裝置，藉以在電路內設有需進行更新的記憶元件時，可減少整體的耗費電力。

根據本發明之實施例，本發明之主動陣列型液晶顯示裝置包括複數個像素單位，其係以陣列狀地設置，像素單位包括複數個液晶元件、至少一動態記憶體單元及切換元件。動態記憶體單元，設置於複數條源極線和複數條閘極線之間的交點，用以週期性地進行一更新動作，藉以反轉輸出狀態，其中液晶元件的穿透率係依據動態記憶體單元的數位輸出。切換元件係位於動態記憶體單元的輸出與液晶元件之間，並利用控制信號來控制動態記憶體單元的輸出與液晶元件之間的連接。

更新動作是週期性地進行一次或在一短間隔內進行二次，切換元件所提供的控制信號在即將進行更新動作之前為一非致能狀態，在剛進行更新動作之後為致能狀態，在短間隔內進行二次更新動作的更新頻率係高於交換頻率，交換頻率係利用所進行一次的更新動作來對施加於液晶元件之電壓極性進行反轉的頻率。

再者，主動陣列型液晶顯示裝置可更包含D/A轉換器，其位於動態記憶體單元與切換元件之間，並依據控制信號，而將動態記憶體單元的數位輸出來轉換輸出一類比電壓。

因此，本發明的主動陣列型液晶顯示裝置可在內建DRAM的輸出與液晶顯示元件之間設有切換元件，藉以利用DRAM的更新動作，而以低頻率來進行液晶顯示元件之施加電壓的極性交換，因而可減少電力的耗費。

為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，本說明書將特舉出一系列實施例來加以說明。但值得注意的是，此些實施例只係用以說明本發明之實施方式，而非用以限定本發明。

請參照圖3，其顯示依照本發明之一實施例之主動陣列型液晶顯示裝置之一像素結構的電路方塊示意圖，並對應於圖1。本發明之主動陣列型液晶顯示裝置包括複數個像素單位，其係以陣列狀地設置，像素單位包括複數個液晶元件LQ、至少一動態記憶體單元(DRAM)1及切換元件5。DRAM 1係設置於複數條源極線SL和複數條閘極線GL之間的交點，用以週期性地進行一更新動作，藉以反轉輸出狀態，其中液晶元件LQ的穿透率係依據DRAM 1的數位輸出。切換元件5係位於DRAM 1與液晶元件LQ之間，並利用一控制信號Enable來控制DRAM 1的輸出與液晶元件LQ之間的連接。

在本實施例中，DRAM 1的輸出與液晶元件LQ之間設有一利用控制信號Enable來進行開關控制的切換元件5。

控制信號Enable在高電位時為致能狀態，則電晶體切換元件5為導通狀態，反之，控制信號Enable在低電位時為非致能狀態，則電晶體切換元件5為非導通狀態。

因此，在非致能狀態時，可阻止DRAM 1的輸出施加於液晶元件LQ。

又，利用與更新時間相同之DRAM 1之輸出本身的極性變化，可進行施加於液晶顯示元件之電壓極性的交換。

請參照圖4，其顯示依照本發明之另一實施例之主動陣列型液晶顯示裝置之一像素結構的電路方塊示意圖，並對應於圖2來使用相同的元件符號。

相似於圖2，DRAM單元1之輸出點2所出現的信號係同時供給至N通道型TFT和P通道型TFT的閘極，其源極係分別被施加參考電壓VrefA及其極性反相之參考電壓VrefB；其汲極之共同連接點為一數位轉類比(D/A)轉換器(DAC)的輸出點6，而電晶體切換元件5的閘極係連接於控制信號Enable，並耦接於輸出點6與液晶元件LQ之間。此N通道型TFT和P通道型TFT可D/A轉換器。

控制信號Enable在高電位時為致能狀態，則電晶體切換元件5為導通狀態，反之，控制信號Enable在低電位時為非致能狀態，則電晶體切換元件5為非導通狀態。因此，當控制信號Enable為低電位時，輸入至DRAM單元1的更新信號可改變DRAM的輸出電壓，即使N通道型電晶體nTFT及P通道型電晶體pTFT根據參考電壓VrefA與參考電壓VrefB之間的關係來產生電壓於D/A轉換器的輸出點6，此電壓亦無法施加於液晶元件LQ。

另一方面，當控制信號Enable為高電位而形成致能狀態時，則電晶體切換元件5為導通狀態，在汲極之共同連接點(輸出點6)的電位可通以像素電極4施加於液晶元件LQ，而液晶元件LQ可根據此電壓來表現穿透率。

在上述構成中，DRAM的更新與致能之間的關係可先由以下的比較例來進行說明。

請參照圖5，其顯示此比較例的時序示意圖，其可表示圖2之現有結構中的動作。在此例中，DAC的輸出變化係對應於DRAM的輸出變化，其係利用DRAM之更新來形成，因而像素電極的電位變化較大，並出現像素電極電位與共同電極電位之間的差異與電位變化問題。

請參照圖6，其顯示解決現有問題且用於說明圖4中可反轉施加於液晶顯示元件之電壓極性之動作的時序示意圖。

在最上面一段所示的DRAM更新係在非常短的間隔內(例如10μs)來進行二次，而回到原電位，且週期性地(例如係以100μs為一週期)重複進行，並進行一次液晶極性反轉的更新。

接下來的第二段為DAC輸出，其約為DRAM輸出信號的反轉信號。

接下來的第三段為控制信號Enable，其對應於DRAM的更新，控制信號Enable的第一次更新係先為低電位，亦即為非致能狀態，接著，第二次更新為高電位，亦即回覆到原來的致能狀態。

如接下來第四段之像素電極的電位所示，當控制信號Enable為低電位時，DAC的輸出具有變化，但傳至像素電極的電位並未產生變化。由於上述進行二次更新的間隔非常地短，例如10μs，因此，此輕微的變化就整體來說，看似沒有變化。當進行液晶之極性反轉的一次更新動作時，由於DAC輸出的變化仍持續，因而像素電極的電位可大幅地改變。

接下來第五段之共同電極的電位，其同時且相反於極性反轉的一次更新動作。結果導致第六段之(像素電極電位-共同電極電位)可相對於接地電位(GND)具有極性反轉的電位變化。

又，DRAM的更新一般係以約佔空比(duty cycle)50%的脈衝來進行。在本發明中，通常的更新係在非常短的間隔內進行二次，而極性反轉的更新僅進行一次。

接著，在DRAM的更新脈衝變化成高電位的前後，致能切換元件為非致能狀態；在短時間內的二次DRAM的更新脈衝回到低電位後，切換元件為致能狀態；在進行液晶之極性反轉時的更新脈衝形成低電位之前，切換元件為非致能狀態。

因此，在更新後DRAM的輸出極性立即回到相同狀態，更新信號幾乎在同一時期中維持相同的電位，因而在切換元件為非致能狀態的期間中，像素電極的電位幾乎不會變動。再者，即使具有輕微的變動，在灰階中亦無法分辨出，因而可提升畫質。

藉此，本實施例可設有致能切換元件來分割更新動作與液晶的電位控制，在致能時更新信號亦可用於液晶的極性反轉。亦即在更新時進行不會影響像素電極電位之變動的短期間二次更新，在改變液晶極性時進行一次更新動作，因而更新信號可用於液晶的極性反轉。液晶的極性反轉例如進行1秒則相當充夠，在本實施例中，極性反轉可在每十次更新動作中進行一次。因此，液晶之極性反轉的更新頻率可遠低於DRAM的更新頻率，而可大幅地減少電力耗費。

再者，在圖3所示之未設有D/A轉換器的實施例中，更新脈衝與致能信號的關係亦相同。但由於無法利用D/A轉換器來改變像素電極的電位變化，因而可利用DRAM本身的電位變化(圖6的第一段)來進行極性反轉。

請參照圖7，其顯示依照本發明之一實施例之使用DRAM之多階主動陣列型液晶顯示裝置之概略結構的電路方塊示意圖。

源極線SL係耦接於多路分離器(demultiplexer)11，當源極線所送出的資料為4位元資料時，多路分離器11為1：4型，4個資料取出後，分別記憶於對應的DRAM 12，亦即此DRAM 12為4位元記憶體。

此4位元係各別分成LSB 2位元和MSB 2位元來進行處理。

請參照圖8，其顯示說明DAC之構成的電路圖，此DAC是用以利用2位元資料來取出4個階調電壓(gradation voltage)V1-V4。每一階調電壓是串聯於2個電晶體，上側的電晶體的閘極是經由資料D1，下側的電晶體的閘極是經由資料D2，來形成組合，藉以選擇一階調電壓，因而如上述動作所選擇的階調電壓可施加於液晶元件。實際上，可利用此電壓的階調與面積階調的組合來得到所預期的階調(gradation)。

綜上所述，雖然本發明已用較佳實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

1．．．DRAM

2．．．DRAM輸出點

3．．．D/A轉換器

4．．．像素電極

5．．．切換元件

11．．．多路分離器

12．．．DRAM

LQ．．．液晶元件

GL．．．閘極線

SL．．．源極線

TR．．．電晶體

Common．．．共同電極

Enable．．．控制信號

為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之詳細說明如下：

圖1顯示依照現有具有動態記憶體之液晶顯示裝置之像素構成的概略電路示意圖。

圖2顯示依照現有結構之利用更新之DRAM輸出來進行液晶極性交換的概略電路示意圖。

圖3顯示依照本發明之一實施例之主動陣列型液晶顯示裝置之像素結構的電路方塊示意圖。

圖4顯示依照本發明之另一實施例之主動陣列型液晶顯示裝置之像素結構的電路方塊示意圖。

圖5顯示依照更新動作和致能切換之間的關係之圖2相關的比較例的動作波形示意圖。

圖6顯示用於說明利用圖4之構成而可反轉施加於液晶顯示元件之電壓極性之動作的動作波形示意圖。

圖7顯示依照本發明之一實施例之使用DRAM之多階調之主動陣列型液晶顯示裝置之概略結構的電路方塊示意圖。

圖8顯示說明利用2位元資料來取出4個階調電壓V1-V4之DAC構成的電路圖。

1．．．DRAM

5．．．切換元件

LQ．．．液晶元件

GL．．．閘極線

SL．．．源極線

TR．．．電晶體

Enable．．．控制信號

Claims (7)

1. 一種主動陣列型液晶顯示裝置，包括：複數個像素單位，係以陣列狀地設置，該些像素單位包括：複數個液晶元件；至少一動態記憶體單元，設置於複數條源極線和複數條閘極線之間的交點，用以週期性地進行一更新動作，藉以更新輸出狀態，其中該些液晶元件的穿透率係依據該動態記憶體單元的數位輸出；以及一切換元件，其位於該動態記憶體單元與該些液晶元件之間，並利用一控制信號來控制該動態記憶體單元的輸出與該些液晶元件之間的連接，其中該更新動作是週期性地進行一次或在一短間隔內進行二次，該切換元件所提供的該控制信號在即將進行該更新動作之前為一非致能狀態，在剛進行該更新動作之後為一致能狀態，在該短間隔內進行二次該更新動作的一更新頻率係高於一交換頻率，該交換頻率係利用所進行一次的該更新動作來對施加於該些液晶元件之電壓極性進行反轉的頻率，其中該動態記憶體單元的輸出狀態的極性在一次的該更新動作後反轉，且該動態記憶體單元的輸出狀態的極性在該短間隔內進行二次該更新動作後不變。
2. 如申請專利範圍第1項所述之主動陣列型液晶顯示裝置，其中在進行二次該更新動作的期間係小於在未該更新動作之期間的50%。
3. 如申請專利範圍第1項所述之主動陣列型液晶顯示裝 置，更包含一D/A轉換器，其位於該動態記憶體單元與該切換元件之間，並依據該控制信號，而將該動態記憶體單元的數位輸出來轉換輸出一類比電壓。
4. 如申請專利範圍第3項所述之主動陣列型液晶顯示裝置，其中每一該些像素單位更包含複數個動態記憶體單元和一多路分離器(demultiplexer)，該多路分離器係利用該些源極線來提供多位元資料，以對應於該些動態記憶體單元。
5. 如申請專利範圍第4項所述之主動陣列型液晶顯示裝置，其中該D/A轉換器係利用該多位元資料來傳送複數個階調電壓至該些液晶元件。
6. 一種主動陣列型液晶顯示裝置，包含：複數條源極線，用以傳送數位資料；複數個動態記憶體單元，耦接於該些源極線，並以所記憶之數位資料的頻率來進行一更新動作，藉以更新其輸出狀態；複數個像素電極，耦接於複數個像素元件；以及一致能切換元件，設置於該些動態記憶體單元和該些像素電極之間，其中當進行該更新動作時，該致能切換元件為非導通狀態；其中，該些動態記憶體單元的該更新動作包括在一短間隔內進行二次，以及在對施加於該些液晶元件的類比電壓進行極性反轉時進行一次，類比電壓之極性反轉的頻率係低於該些動態記憶體單元在短間隔內進行二次更新動作的的一更新頻率，其中該動態記憶體單元的輸出狀態的極性在一次的該更新動作後反轉，且該動態記憶體單元的輸出狀態的極性在該短間隔內進行二次該更新動作後不變。
7. 如申請專利範圍第6項所述之主動陣列型液晶顯示裝置，更包含一D/A轉換器，其設置於該動態記憶體單元與該致能切換元件之間，以轉換該動態記憶體單元的輸出成類比電壓，並對該些像素電極進行輸出。