KR20050054447A - 표시 장치, 표시 장치의 구동 회로 및 표시 장치의 구동방법 - Google Patents

표시 장치, 표시 장치의 구동 회로 및 표시 장치의 구동방법 Download PDF

Info

Publication number
KR20050054447A
KR20050054447A KR1020040099847A KR20040099847A KR20050054447A KR 20050054447 A KR20050054447 A KR 20050054447A KR 1020040099847 A KR1020040099847 A KR 1020040099847A KR 20040099847 A KR20040099847 A KR 20040099847A KR 20050054447 A KR20050054447 A KR 20050054447A
Authority
KR
South Korea
Prior art keywords
circuit
period
data
driving
voltage
Prior art date
Application number
KR1020040099847A
Other languages
English (en)
Other versions
KR100630654B1 (ko
Inventor
하시모토요시하루
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20050054447A publication Critical patent/KR20050054447A/ko
Application granted granted Critical
Publication of KR100630654B1 publication Critical patent/KR100630654B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Abstract

(과제) 표시 장치의 데이터 전극을 구동하는 데이터 전극 구동 회로의 회로 면적을 저감하고, 또한 고화질의 표시를 얻는다.
(해결수단) N 개 (N: 자연수) 의 데이터 전극에 대응하여 화상 신호에 따라 복수의 계조 전압 중에서 하나의 계조 전압을 선택하는 계조 선택 회로를 N 개 구비하고, 계조 선택 회로에서 선택한 계조 전압을 임피던스 변환하여 데이터 전극을 구동하는 전압 종동자 (follower) 회로를 하나 구비한다. 1 수평 기간을 적어도 (N＋1) 개의 기간으로 분할하고, 제 K (K＝1∼N) 의 기간에서는 제 K 계조 선택 회로의 출력만을 증폭 회로에 입력하여 증폭 회로의 출력에 의해서 제 K 데이터 전극을 구동하고, 제 K 이외의 적어도 일부의 기간에서는 제 K 계조 선택 회로의 출력에 의해서 제 K 데이터 전극을 구동한다.

Description

표시 장치, 표시 장치의 구동 회로 및 표시 장치의 구동 방법{DISPLAY DEVICE, DRIVER CIRCUIT THEREFOR AND METHOD OF DRIVING SAME}
본 발명은 표시 장치, 표시 장치의 구동 회로 및 표시 장치의 구동 방법에 관한 것으로, 특히 매트릭스 형상으로 배치되는 화소 회로를 갖는 표시 장치에 있어서의 데이터 전극의 구동 회로 및 구동 방법에 관한 것이다.
휴대전화 등 휴대형 전자 기기의 표시 장치에는 저소비 전력, 고화질화가 요구되고 있다. 따라서, 표시 장치의 구동 회로는 저소비 전력인 동시에 회로 규모가 작은 것이 요망되게 된다.
특허문헌 1 에는 휴대전화 등의 휴대형 전자 기기의 표시 장치를 저소비 전력으로 구동하는 회로가 나타나 있다.
종래의 디지털 6 비트 (64 계조) 데이터 전극 구동 회로의 블록도를 도 16 에 나타내고, 구동부의 주요부의 상세 회로도를 도 17 에 나타낸다.
도 16 에서, 구동 회로는 클록 신호 (CLK) 에 동기하여 시리얼로 입력되는 화상 신호 (D00∼Dxx) 를 소정 기간 유지하여 데이터 버스를 구동하는 데이터 버퍼 회로 (136) 와, 수평 스타트 신호 (STH) 를 입력하여 클록 신호에 동기한 샘플링 신호를 생성하는 쌍방향 시프트 레지스터 회로 (132) 와, 시프트 레지스터 회로 (132) 가 출력하는 샘플링 신호에 따라 시리얼로 입력되는 디지털 화상 신호를 전개하여 유지하는 데이터 레지스터 회로 (134) 와, 래치 신호 (STB) 에 따라 일제히 디지털 화상 신호를 유지하는 데이터 래치 회로 (170) 와, 화상 신호를 디코드하는 디코더 회로 (160) 와, 액정의 감마 특성에 맞도록 미리 설정한 64 값의 계조 전압을 생성하는 계조 전압 발생 회로 (180) 와, 화상 신호에 따라 64 값의 계조 전압으로부터 1 값을 선택하는 계조 선택 회로 (110) 와, 계조 선택 회로 (110) 에서 선택한 전압을 입력하여 데이터 전극을 고속으로 구동하는 전압 종동자 (follower) 회로 (120) 와, 전압 종동자 회로 (120) 와 데이터 전극 (150) 사이와, 계조 선택 회로 (110) 와 데이터 전극 (150) 사이를 전환하는 전환 회로 (140) 와, 전환 회로 (140) 등을 제어하는 제어 회로 (138) 로 구성된다.
도 16 에서, 데이터 레지스터 회로 (134), 데이터 래치 회로 (170), 디코더 회로 (160), 계조 선택 회로 (110), 전압 종동자 회로 (120) 및 전환 회로 (140) 는 데이터 전극 (150) 의 개수에 대응하여 개개의 회로가 존재한다. 예를 들어, 데이터 전극 (150) 이 3 개인 경우에 관해서 구동부의 주요 부분을 상세히 나타낸 것이 도 17 이다. 도 17 에서, 전극 (151, 152, 153) 에 대응하여, 각각 디코더 회로 (16R, 16G, 16B) 가 존재하고, 계조 선택 회로 (11R, 11G, 11B) 가 존재하고, 전압 종동자 회로 (121, 122, 123) 가 존재한다. 또한, 계조 선택 회로 (11R, 11G, 11B) 의 각각의 출력을 전극 (151, 152, 153) 에 접속하는 스위치 (141, 142, 143) 가 존재하고, 계조 선택 회로 (11R, 11G, 11B) 를 각각 입력하는 전압 종동자 회로 (121, 122, 123) 의 각각의 출력을 전극 (151, 152, 153) 에 접속하는 스위치 (131, 132, 133) 가 존재한다. 스위치 (141, 142, 143, 131, 132, 133) 가 전환 회로 (140) 에 상당한다.
계조 선택 회로 (11R, 11G, 11B) 는 각각 도 19 에 나타내는 바와 같은 64 개의 아날로그 스위치 (SW0∼SW63) (Pch 트랜지스터와 Nch 트랜지스터를 사용한 트랜스퍼 스위치 등) 로 구성되고, 각각의 스위치의 입력에 V0∼V63 의 계조 전압을 인가하고, 화상 신호에 따라 V0∼V63 의 64 값의 전압 중에서 1 값을 선택하여 전압 종동자 회로 (120) 및 전환 회로 (140) 에 출력한다.
도 20(a) 에 화상 신호가 2 비트 (D2, D1) 일 때의 디코더 회로 (160) 및 계조 선택 회로 (110) 의 개개의 회로의 예를 나타낸다. 디코더 회로 (160) 에는 NAND 회로나 인버터 회로를 사용한다. 여기서는 도면을 간략화하기 위해서 화상 신호는 2 비트로, 계조 선택 회로 (110) 에는 Pch 트랜지스터를 생략하고 Nch 트랜지스터를 사용하는 경우를 예로서 나타낸다. 도 20(b) 에는 도 20(a) 에서의 2 비트 (D2, D1) 의 논리에 의해서 V0∼V3 중 어느 계조 전압이 선택되어 출력되는지를 나타낸다.
또한, 도 21 에 나타내는 바와 같이 계조 선택 회로 (110) 를 인핸스먼트형과 디프레션형의 2 개의 트랜지스터로 구성하여 디코더 기능을 갖게 할 수 도 있다. 그 경우, 디코더 회로 (160) 는 필요없다. 도 20 의 구성으로 하면 스위치의 출력 임피던스가 낮아진다. 도 21 의 구성으로 하면 복수개의 트랜지스터가 직렬로 나열되므로 출력 임피던스가 높아진다는 단점이 있지만, 디코더 회로가 필요없으므로 소자면적을 작게 할 수 있는 이점이 있다.
도 16 에서 계조 전압 발생 회로 (180) 는 복수의 저항을 직렬로 접속하고, 극성 신호 (POL) 에 따라 정극 및 부극의 각각 64 값의 계조 전압을 발생하고 있다.
또한, 데이터 래치 회로 (170) 보다 앞의 회로 (데이터 레지스터 회로 (134) 등) 의 전원 전압에 비해, 계조 선택 회로 (110) 나 전압 종동자 회로 (120) 등 구동계의 전원 전압은 높기 때문에, 레벨 시프트 회로 (도시하지 않음) 를 데이터 래치 회로 (170) 의 입력측 또는 출력측에 삽입하고 있다.
전압 종동자 회로 (120) 의 특성으로서, 높은 구동 능력, 넓은 다이내믹 레인지가 요구된다. 이 때문에, 차동 입력단은 Rail-to-rail 형, 출력단은 푸시-풀형의 증폭기로 구성되는 경우가 많다.
다음에, 전환 회로 (140) (스위치 (141, 142, 143, 131, 132, 133)) 의 동작에 관해서, 도 18 의 타이밍 차트를 사용하여 설명한다.
우선, 래치 신호 (STB) 를 "H" 입력으로 하면, 데이터 레지스터 회로 (134) 에서 유지한 화상 신호는 일제히 데이터 래치 회로 (170) 에 전송 유지되고, 계조 선택 회로 (110) 에서 화상 신호에 따라 64 계조 중에서 1 값이 선택된다. 그 때, 전환 회로 (140) 는 오프되어 전극 (150) 에는 아무것도 접속되지 않는다.
다음에, 래치 신호 (STB) 를 "L" 로 하고, 제어 회로 (138) 에서 전환 회로 (140) 를 전환하여 (스위치 (131, 132, 133) 를 온하여), 각 데이터 전극 (150) (151, 152, 153) 을 전압 종동자 회로 (120 (121, 122, 123)) 에서 고속으로 구동한다. 다음에, 전환 회로 (140) 를 전환 (스위치 (131, 132, 133) 를 오프하고, 스위치 (141, 142, 143) 를 온한다) 하면, 계조 선택 회로 (110) 에서 선택한 전압으로 데이터 전극 (150) (151, 152, 153) 이 직접 구동되고, 주사 전극의 구동이 끝나면 전환 회로 (140) 를 오프 (스위치 (141, 142, 143) 를 오프) 한다. 계조 선택 회로 (110) 에서 구동하고 있는 기간은 전압 종동자 회로 (120 (121, 122, 123)) 의 바이어스 전류를 차단하여 전압 종동자 회로 (120 (121, 122, 123)) 를 비활성 상태로 하여 소비 전력을 저감할 수 있다. AP 신호는 전압 종동자 회로의 정전류원을 제어하는 신호이며, 도 17 의 바이어스 전류치를 제어하는 신호이다.
한편, 특허문헌 2 에는 하나의 계조 전압 선택 회로에서 복수의 데이터 전극을 구동하는 예가 나타나 있다.
또한, 특허문헌 3 에는 시분할 스위치로 3 의 n 승 개의 전극을 구동하는 동시에, 출력신호의 극성을 시분할로 반전하는 도트 반전 구동에 의한 장치가 개시되어 있다.
[특허문헌 1] 일본 공개특허공보 2002-215108호 (도 13)
[특허문헌 2] 일본 공개특허공보 평8-129362호 (도 2)
[특허문헌 3] 일본 공개특허공보 평11-327518호 (도 1, 도 5)
데이터 전극 구동 회로에서 전압 종동자 회로가 일반적으로 사용된다. 전압 종동자 회로에 사용되는 Rail-to-rail 형의 증폭기는 Pch 와 Nch 의 트랜지스터에 의해 2 개의 차동 입력단을 갖고, 또한 출력단은 푸시-풀형으로 구성되고, 회로가 복잡하기 때문에 회로 소자수가 많다. 또한, 내부의 정전류원에 10μA 정도의 전류를 흘리지 않으면 발진하여 버리기 때문에 위상 보상 용량을 형성하는 등의 대책을 세울 필요가 있어, 위상 보상 용량의 회로 면적이 커지기 때문에 전압 종동자 회로의 회로 규모가 커진다.
한편, 데이터 전극을 시분할 구동하면, 데이터 전극에는 하이ㆍ임피던스가 되는 기간이 생기기 때문에, 데이터 전극에 미소 리크가 있으면 전압이 변동하여 표시 불균일이 발생한다.
따라서, 전압 종동자 회로를 시분할로 사용하여 실효적인 회로 규모를 작게 하는 동시에 표시 불균일의 발생을 적게 유지하는 기술이 요망되지만, 이를 실현하는 기술이 종래에는 개시되어 있지 않았다.
본 발명의 목적은 데이터 전극 구동 회로의 대부분을 차지하는 증폭기의 회로 면적을 저감하고, 또한 고화질의 표시를 얻는 데에 있다.
상기 목적을 달성하기 위해서, 본 발명에 관한 표시 장치의 구동 회로는 제 1 시점에 의하면, 소정 간격으로 형성된 복수의 주사 전극과, 소정 간격으로 형성된 복수의 데이터 전극의 각 교점에 화소 회로를 배치하는 표시 장치에 적용된다. 구동 회로는 N 개 (N: 자연수) 의 데이터 전극에 대응하여 화상 신호에 따라 복수의 계조 전압 중에서 하나의 계조 전압을 선택하는 계조 선택 회로를 N 개 구비한다. 또한, 계조 선택 회로에서 선택한 계조 전압을 임피던스 변환하여 데이터 전극을 구동하는 증폭 회로를 구비한다. 또한, 1 수평 기간을 적어도 (N＋1) 개의 기간으로 분할하고, 제 K (K＝1∼N) 의 기간에서는 제 K 계조 선택 회로의 출력만을 증폭 회로에 입력하여 증폭 회로의 출력에 의해서 제 K 데이터 전극을 구동하고, 제 K 이외의 적어도 일부의 기간에서는 제 K 계조 선택 회로의 출력에 의해서 제 K 데이터 전극을 구동하도록 제어하는 전환 제어 회로를 구비한다.
전환 제어 회로는 일단이 제 K (K＝1∼N) 의 계조 선택 회로의 출력에 접속되고 타단이 증폭 회로의 입력에 접속되는 스위치를 K＝1∼N 에 대응시켜 N 개 포함하는 제 1 스위치군과, 일단이 제 K (K＝1∼N) 의 데이터 전극에 접속되고 타단이 증폭 회로의 출력에 접속되는 스위치를 K＝1∼N 에 대응시켜 N 개 포함하는 제 2 스위치군과, 일단이 제 K 계조 선택 회로에 접속되고 타단이 제 K 데이터 전극에 접속되는 스위치를 K＝1∼N 에 대응시켜 N 개 포함하는 제 3 스위치군을 구비하고, 제 K 기간에서는 제 1 및 제 2 스위치군의 K 번째의 스위치를 온으로 하고 K 번째 이외의 스위치를 오프로 하는 동시에 제 3 스위치군의 K 번째의 스위치를 오프로 하고, 제 K 이외의 적어도 일부의 기간에서는 제 1 및 제 2 스위치군의 K 번째의 스위치를 오프로 하는 동시에 제 3 스위치군의 K 번째의 스위치를 온으로 하도록 동작시켜도 된다.
또한, 일단이 제 K (K＝1∼N) 의 데이터 전극에 접속되고, 타단끼리가 서로 접속되는 스위치를 K＝1∼N 에 대응시켜 N 개 포함하는 제 4 스위치군을 구비하고, 1 수평 기간의 소정 기간만 제 4 스위치군에 포함되는 스위치를 모두 온으로 하여 데이터 전극을 모두 쇼트하도록 해도 된다.
또한, 소정 전압을 발생하는 단락 전압 발생 회로와, 일단이 제 K (K＝1∼N) 의 데이터 전극에 접속되고, 타단끼리가 단락 전압 발생 회로의 출력에 접속되는 스위치를 K＝1∼N 에 대응시켜 N 개 포함하는 제 4 스위치군을 구비하고, 1 수평 기간의 소정 기간만 제 4 스위치군에 포함되는 스위치를 모두 온으로 하여 데이터 전극에 소정 전압을 부여하도록 해도 된다.
계조 선택 회로와 제 1 스위치군 및 제 3 스위치군 사이에 극성 신호에 따라 계조 선택 회로의 출력을 교체하는 제 5 스위치군을 구비하고, 교체에 대응하는 화상 신호를 극성 신호에 따라 교체하는 교체 수단을 계조 선택 회로보다 앞의 화상 신호의 공급측에 구비해도 된다.
또한, 데이터 전극과 제 2 스위치군 및 제 3 스위치군 사이에 극성 신호에 따라 데이터 전극의 입력을 전환하는 제 5 스위치군을 구비하고, 교체에 대응하는 화상 신호를 극성 신호에 따라 교체하는 교체 수단을 계조 선택 회로보다 앞의 화상 신호의 공급측에 구비해도 된다.
또한, 교체 수단을, 1 수평 기간만 화상 신호를 유지하는 데이터 래치 회로의 입력측 또는 출력측에 구비해도 된다.
또한, 교체 수단을, 1 수평 기간의 스타트 신호를 입력하여 화상 신호의 샘플링 신호를 생성하는 시프트 레지스터 회로의 출력에 접속하고, 샘플링 신호를 교체함으로써 화상 신호를 교체해도 된다.
그리고 또, 교체 수단을, 클록 신호의 주기의 기간만 화상 신호를 유지하여 화상 신호가 공급되는 배선을 구동하는 데이터 버퍼 회로의 출력측에 구비해도 된다.
증폭 회로는 전압 종동자 회로일 수도 있다.
또한, 전압 종동자 회로는 데이터 전극을 구동하는 기간에는 적어도 바이어스 전류가 공급되어도 된다.
또한, 본 발명에 관한 표시 장치의 구동 방법은 제 2 시점에 의하면, 소정 간격으로 형성된 복수의 주사 전극과, 소정 간격으로 형성된 복수의 데이터 전극의 각 교점에 화소 회로를 배치하는 표시 장치에 적용된다. N 개 (N: 자연수) 의 데이터 전극에 대응하여, 화상 신호에 따라 복수의 계조 전압 중에서 하나의 계조 전압을 선택하는 계조 선택 회로를 N 개 구비한다. 또한, 계조 선택 회로에서 선택한 계조 전압을 임피던스 변환하여 데이터 전극을 구동하는 증폭 회로를 구비한다. 그리고, 구동 방법은 1 수평 기간을 적어도 (N＋1) 개의 기간으로 분할하고, 제 K (K＝1∼N) 의 기간에서는 제 K 계조 선택 회로의 출력만을 증폭 회로에 입력하여 증폭 회로의 출력에 의해서 제 K 데이터 전극을 구동하고, 제 K 이외의 적어도 일부의 기간에서는 제 K 계조 선택 회로의 출력에 의해서 제 K 데이터 전극을 구동한다.
제 1 기간부터 제 N 기간의 각 기간은 동일해도 된다.
또한, 제 1 기간부터 제 N 기간의 각 기간 중, 적어도 하나의 기간이 다른 기간과 달라도 된다.
또한, 제 (N＋1) 의 기간은 제 1 기간부터 제 N 기간의 각 기간보다 길어도 된다.
또한, 어느 프레임에서의 데이터 전극의 구동 순서가 앞의 프레임에서의 데이터 전극의 구동 순서와 달라도 된다.
발명을 실시하기 위한 최선의 형태
다음에, 본 발명의 실시형태에 관해서 도면을 참조하여 설명한다. 도 1 은 본 발명의 실시형태에 관한 표시 장치의 구동 회로의 블록도이다. 도 1 에 있어서, 구동 회로는 소정 간격으로 형성된 복수의 주사 전극과, 소정 간격으로 형성된 복수의 데이터 전극 (51, 52,ㆍㆍ5N) 의 각 교점에 화소 회로를 배치하는 표시 장치의 구동 회로에서, N 개 (N: 자연수) 의 데이터 전극 (51, 52,ㆍㆍ5N) 에 대하여, 화상 신호에 따라 복수의 계조 전압 중에서 하나의 계조 전압을 선택하는 계조 선택 회로 (11, 12,ㆍㆍ1N) 를 구비한다. 또한, 계조 선택 회로 (11, 12,ㆍㆍ1N) 에서 선택한 계조 전압을 임피던스 변환하여 데이터 전극 (51, 52,ㆍㆍ5N) 을 각각 구동하는 증폭 회로 (30) 를 구비한다.
또한, 1 수평 기간을 적어도 (N＋1) 개의 기간으로 분할하고, 제 K (K＝1∼N) 의 기간에서는 제 K 계조 선택 회로 (1K) 의 출력만을 증폭 회로 (30) 에 입력하여 증폭 회로 (30) 에 의해서 제 K 데이터 전극 (5K) 을 구동하고, 제 K 이외의 적어도 일부의 기간에서는 제 K 계조 선택 회로 (1K) 에 의해서 제 K 데이터 전극 (5K) 을 구동하도록 제어하는 전환 제어 회로 (20) 를 구비한다.
전환 제어 회로 (20) 는 일단이 제 K (K＝1∼N) 의 계조 선택 회로 (1K) 의 출력에 접속되고 타단이 증폭 회로 (30) 의 입력에 접속되는 스위치를 K＝1∼N 에 대응시켜 N 개 포함하는 제 1 스위치군 (21) 과, 일단이 제 K (K＝1∼N) 의 데이터 전극 (5K) 에 접속되고 타단이 증폭 회로 (30) 의 출력에 접속되는 스위치를 K＝1∼N 에 대응시켜 N 개 포함하는 제 2 스위치군 (22) 과, 일단이 제 K 계조 선택 회로 (1K) 에 접속되고 타단이 제 K 데이터 전극 (5K) 에 접속되는 스위치를 K＝1∼N 에 대응시켜 N 개 포함하는 제 3 스위치군 (23) 을 구비한다.
다음에, 도 1 과 같은 구성의 구동 회로에서의 동작 타이밍 차트에 관해서 설명한다. 도 2 는 본 발명의 실시형태에 관한 표시 장치의 구동 회로의 동작 타이밍 차트이다. 도 2 에서, 1 수평 기간을 적어도 (N＋1) 개의 기간으로 분할하여, 제 K 기간에서는 제 1 스위치군 (21) 및 제 2 스위치군 (22) 의 K 번째의 스위치 (SW1, SW2) 를 온으로 하고 K 번째 이외의 스위치를 오프로 하는 동시에 제 3 스위치군 (23) 의 K 번째의 스위치 (SW3) 를 오프로 한다. 제 K 이외의 적어도 일부의 기간에서는 제 1 스위치군 (21) 및 제 2 스위치군 (22) 의 K 번째의 스위치 (SW1, SW2) 를 오프로 하는 동시에 제 3 스위치군 (23) 의 K 번째의 스위치 (SW3) 를 온으로 하도록 동작한다.
이상 설명한 바와 같이, 본 발명의 실시형태에 관한 표시 장치의 구동 회로는, 제 K 데이터 전극 (5K) 은 제 K 기간에서는 증폭 회로 (30) 에 의해 구동되고, 제 K 이외의 적어도 일부의 기간에서는 계조 선택 회로 (1K) 에 의해 직접 구동된다. 따라서, 제 1∼제 N 기간에 있어서 증폭 회로 (30) 가 N 개의 계조 선택 회로와 N 개의 데이터 전극에 시분할로 접속되기 때문에, 증폭 회로 (30) 의 개수가 데이터 전극의 개수에 대하여 1/N 이 되어, 구동 회로의 회로 면적을 저감할 수 있다. 또한, 데이터 전극이 증폭 회로 (30) 에 의해 구동되지 않는 구간에서는 일부 구간에서 데이터 전극 (1K) 이 계조 선택 회로 (1K) 에 의해 직접 구동된다. 따라서, 증폭 회로 (30) 에 의한 구동 후의 데이터 전극 (5K) 이 하이ㆍ임피던스가 되는 기간을 매우 짧게 할 수 있어 데이터 전극 (5K) 의 전압치의 편차를 매우 작게 할 수 있다. 또한, 증폭 회로 (30) 에 의한 오프 전압의 발생을 보정할 수 있다. 그 결과, 표시 불균일 등도 저감할 수 있어 고화질의 표시를 얻을 수 있다.
[실시예 1]
본 발명의 제 1 실시예에 관해서 도면을 참조하여 상세히 설명한다. 도 3 은 본 발명의 제 1 실시예에 관한 데이터 전극 구동 회로의 블록도이다. 데이터 전극 구동 회로는 클록 신호 (CLK) 에 동기하여 시리얼로 입력되는 화상 신호 (D00∼Dxx) 를 소정 기간만큼 유지하여 데이터 버스를 구동하는 데이터 버퍼 회로 (36) 와, 수평 스타트 신호 (STH) 를 입력하여 샘플링 신호를 생성하는 쌍방향의 시프트 레지스터 회로 (32) 와, 샘플링 신호에 따라 시리얼로 입력되는 디지털 화상 신호를 전개하여 유지하는 데이터 레지스터 회로 (34) 와, 래치 신호 (STB) 에 따라 일제히 디지털 화상 신호를 유지하는 데이터 래치 회로 (7) 와, 화상 신호를 디코드하는 디코더 회로 (6) 와, 액정의 감마 특성에 맞도록 미리 설정한 예를 들어 정부 각각 64 값의 계조 전압을 생성하는 계조 전압 발생 회로 (8) 와, 화상 신호에 따라 정부 각각 64 값의 계조 전압으로부터 1 값을 선택하는 계조 선택 회로 (10) 와, 계조 선택 회로 (10) 에서 선택한 전압을 입력하여 데이터 전극을 고속으로 구동하는 전압 종동자 회로 (31) 와, 계조 선택 회로 (10) 와 전압 종동자 회로 (31) 사이에 전환 회로 (26) 와, 전압 종동자 회로 (31) 와 계조 선택 회로 (10) 의 출력을 전환하여 데이터 전극 (5) 에 접속하는 전환 회로 (27) 와, 전환 회로 (26), 전환 회로 (27) 및 데이터 래치 회로 (7) 등을 제어하는 제어 회로 (38) 를 구비한다.
계조 선택 회로 (10) 는 예를 들어 도 19 에서 설명한 바와 같은 64 개의 스위치 (Pch 트랜지스터와 Nch 트랜지스터를 사용한 트랜스퍼 스위치 등) 로 구성하고, 각각의 스위치의 입력에 V0∼V63 의 계조 전압을 인가하여 화상 신호에 따라 V0∼V63 의 64 값의 전압 중에서 1 값을 선택한다. 또한, 도 20 또는 도 21 에서 설명한 바와 같은 계조 선택 회로를 사용해도 된다. 시분할로 구동하는 경우는 계조 선택 회로의 출력 임피던스가 낮은 편이 좋기 때문에, 도 20 에서 설명한 바와 같은 계조 선택 회로를 사용하는 것이 바람직하다.
계조 전압 발생 회로 (8) 는 복수의 저항을 직렬로 접속하여, 각 접속 전극으로부터 미리 감마 특성에 맞도록 설정한 정극, 또는 정극 및 부극의 각각 64 값의 계조 전압을 발생시켜 계조 선택 회로 (10) 에 공급한다.
제어 회로 (38) 는 분주한 클록 신호 (CLK) 등에 기초하여 전환 회로 (26, 27) 등의 각종 회로의 타이밍을 제어한다.
또한, 데이터 래치 회로 (7) 보다 앞의 회로 (데이터 레지스터 회로 (34), 시프트 레지스터 회로 (32) 등) 의 전원 전압에 비해, 계조 선택 회로 (10) 나 전압 종동자 회로 (31) 등 구동계의 전원 전압이 높으므로, 레벨 시프트 회로 (도시하지 않음) 를 데이터 래치 회로 (7) 의 입력측 또는 출력측에 삽입해도 된다.
다음에 데이터 전극 구동 회로의 주요부의 회로에 관해서 설명한다. 도 4 는 본 발명의 제 1 실시예에 관한 데이터 전극 구동 회로의 주요부의 회로도이다. 도 4 에서는 데이터 전극이 3 개 (5R, 5G, 5B) 인 경우를 나타내고, 각각에 대하여 디코더 회로 (6R, 6G, 6B), 계조 선택 회로 (1R, 1G, 1B), 스위치 (2R, 2G, 2B), 스위치 (3R, 3G, 3B) 및 스위치 (4R, 4G, 4B) 가 각각 대응하여 존재한다. 따라서, 데이터 전극 (5R) 에 관해서만 설명한다. 또, 그 외에 계조 전압 발생 회로 (8) 및 바이어스 전류를 차단하여 비활성 상태로 할 수 있는 전압 종동자 회로 (31) 가 주요부의 회로에 구비되어 있다.
디코더 회로 (6R) 의 출력은 계조 선택 회로 (1R) 에 입력된다. 계조 선택 회로 (1R) 는 계조 전압 발생 회로 (8) 가 출력하는 계조 전압 중에서 디코더 회로 (6R) 의 출력에 따라 소정 값을 선택하여 스위치 (2R) 및 스위치 (4R) 의 일단에 출력한다. 스위치 (2R) 의 타단은 스위치 (2G) 의 타단 및 스위치 (2B) 의 타단과 접속되어 전압 종동자 회로 (31) 에 입력된다. 전압 종동자 회로 (31) 의 출력은 스위치 (3R) 의 일단, 스위치 (3G) 의 일단 및 스위치 (3B) 의 일단에 접속된다. 스위치 (4R) 의 타단 및 스위치 (3R) 의 타단은 데이터 전극 (5R) 에 접속된다.
다음에, 도 4 의 회로의 동작 타이밍 차트에 관해서 도 5 를 참조하여 설명한다. 도 5 는 본 발명의 제 1 실시예에 관한 구동 회로의 주요부의 동작 타이밍 차트이다. 도 5 에서, 1 수평 기간을 적어도 4 이상의 구동 기간으로 분할한다.
우선, 래치 신호 (STB) 를 "H" 입력하면, 데이터 레지스터 회로 (34) 에서 유지한 화상 신호는 일제히 데이터 래치 회로 (7) 에서 전송 유지되고, 화상 신호에 따라 계조 선택 회로 (10) (1R, 1G, 1B) 에서 소정 수의 계조 중에서 1 값이 선택된다. 또한, 그 때 스위치 (2R, 2G, 2B, 3R, 3G, 3B, 4R, 4G, 4B) 는 오프되어 있다.
제 1 구동 기간은 데이터 전극 (5R) 을 전압 종동자 회로 (31) 에서 구동한다. 제어 회로 (38) 에서 스위치 (2R), 스위치 (3R) 의 순서로 온하여 전압 종동자 회로 (31) 에서 데이터 전극 (5R) 을 고속으로 구동한다. 다음에, 스위치 (3R), 스위치 (2R) 의 순서로 오프하고 스위치 (4R) 를 온하면, 계조 선택 회로 (1R) 에서 선택한 전압이 데이터 전극 (5R) 에 직접 인가된다. 전압 종동자 회로 (31) 와 계조 선택 회로 (1R) 의 출력의 전압차는 약 ±10mV 이내와 거의 같은 값이기 때문에, 구동한다라고 하기 보다는 전압을 유지하는 동작에 가깝다.
제 2 구동 기간은 데이터 전극 (5G) 을 전압 종동자 회로 (31) 에서 구동한다. 스위치 (2G), 스위치 (3G) 의 순서로 온하여 전압 종동자 회로 (31) 에서 데이터 전극 (5G) 을 고속으로 구동한다. 다음에, 스위치 (3G), 스위치 (2G) 의 순서로 오프하고 스위치 (4G) 를 온하면 계조 선택 회로 (1G) 에서 선택한 전압이 데이터 전극 (5G) 에 직접 인가된다.
제 3 구동 기간은 데이터 전극 (5B) 을 전압 종동자 회로 (31) 에서 구동한다. 스위치 (2B), 스위치 (3B) 의 순서로 온하여 전압 종동자 회로 (31) 에서 데이터 전극 (5B) 을 고속으로 구동한다. 다음에, 스위치 (3B), 스위치 (2B) 의 순서로 오프하고 스위치 (4B) 를 온하면 계조 선택 회로 (1B) 에서 선택한 전압이 데이터 전극 (5B) 에 직접 인가된다.
스위치 (4R, 4G, 4B) 를 온하는 타이밍은 도 5 에 나타내는 바와 같은 타이밍 이외에, 도 6 에 나타내는 바와 같은 전압 종동자 회로 (31) 의 구동이 종료한 다음 일제히 온해도 된다.
전압 종동자 회로 (31) 에서 각 데이터 전극의 구동이 완료되면, 전압 종동자 회로 (31) 는 활성 상태 그대로이어도 되지만, 전압 종동자 회로 (31) 의 바이어스 전류를 차단하여 전압 종동자 회로 (31) 를 비활성 상태로 하여 소비 전력을 저감하는 것이 바람직하다. 또, AP 신호는 전압 종동자 회로 (31) 의 바이어스 전류치를 제어하는 신호이다.
또한, 전압 종동자 회로 (31) 는 이득이 1 인 증폭기이지만, 일반적으로 증폭기는 제조 등의 편차에 의해 오프셋 전압 (입력 전압과 출력 전압의 차) 을 갖고, 그 값은 약 ±10mV 정도이다. 계조 선택 회로 (1R, 1G, 1B) 에서 직접 구동함으로써, 전압 종동자 회로 (31) 의 오프셋 전압을 보정할 수 있다.
도 4 에서는 하나의 전압 종동자 회로 (31) 에서 3 개의 데이터 전극을 구동하고 있지만, 4 개 이상의 데이터 전극을 구동해도 된다. 다음에, 전압 종동자 회로 (31) 에서 몇회 기입할 수 있는지의 예를 시산한다.
파라미터로서, 전압 종동자 회로 (31) 에서 하나의 데이터 전극을 구동하는 데에 필요한 시간을 5μsec, 전압 종동자 회로 (31) 의 오프셋 전압을 ±10mV, 데이터 전극의 기생 용량을 30pF, 계조 선택 회로 (1R) (1G, 1B) 및 스위치 (4R) (4G, 4B) 의 출력 임피던스를 500 KΩ으로 한다. 또한, 액정 표시에 있어서 인간의 눈으로 인식할 수 있는 전압차를 약 ±5mV 로 한다.
계조 선택 회로 (1R) (1G, 1B) 에서 구동할 때의 시정수 (τ) 는 τ＝RC＝500KΩ×30pF＝15μsec 이다. 전압 종동자 회로 (31) 의 전압 오차가 ±10mV 이고, 인간의 눈으로 인식할 수 없는 전압차 ±5mV 까지 보정하기 위해서는 약 50% 의 전압 보정을 하면 된다. 50% 는 약 0.69τ에 상당하고, 15μsec ×0.69＝약 10.4μsec 의 구동 시간이 있으면 된다.
화면이 QVGA (240 화소 ×RGB ×320 화소) 인 경우, 프레임 주파수가 60Hz 에서는 1 수평 기간은 약50μsec 정도이므로, (50-10.4)μsec/5μsec＝7.92 회 까지 구동이 가능해진다.
실제로는 RGB 의 3 색 단위마다 구동하는 것이 회로 구성상 바람직하기 때문에, RGB 를 각 2 회의 계 6 회 구동하는 것이 바람직하다.
6회 구동의 경우, 데이터 전극을 R1, G1, B1, R2, G2, B2 로 하면, 각 데이터 전극을 구동하는 순서는 J 프레임째는 R1-G1-B1-R2-G2-B2 의 순서로 구동하고, J＋1 프레임째는 B2-G2-R2-B1-G1-R1 의 순서로 구동하거나 하여, 구동하는 순서를 바꿔 구동 시간을 평균화함으로써 색 불균일 더욱 감소시켜 양호한 화질을 얻을 수 있다. 또, 이 순서는 예를 들어 랜덤이어도 된다.
일반적으로는 제 1 구동 기간으로부터 제 6 구동 기간의 각 구동 기간을 같게 한다. 그러나, 이에 반드시 얽매일 필요는 없다. 예를 들어, 제 1 로부터 제 5 구동 기간의 각 구동 기간＝3μsec, 제 6 구동 기간＝5μsec 등으로 설정해도 된다. 또한, 제 1 구동 기간＝2.5μsec, 제 2 구동 기간＝3μsec, 제 3 구동 기간＝3.5μsec, 제 4 구동 기간＝4μsec, 제 5 구동 기간＝4.5μsec, 제 6 구동 기간＝5μsec 와 같이 제 1 로부터 제 6 의 각 구동 기간을 전부 바꾸어도 된다. 이와 같이 계조 선택 회로에서 충분히 보정할 수 있을 만한 시간을 확보할 수 있다면 최초의 구동 기간을 짧게 하더라도 문제없다.
이러한 양태를 도 7 에 나타낸다. 스위치 (2R, 3R) 가 온인 시간 (τ) 을 도 5 에 비해 짧게 한다. 그렇게 하면, 전극 (5R) 에 표시하는 바와 같은 상승이 불충분한 파형이 발생된다. 그러나, 스위치 (4R) 가 온인 시간 (τ) 이 필요 충분한 만큼 있으면 목표로 하는 전압에 도달하게 된다. 예를 들어, 1 수평 기간을 50μsec 로 한다. 6 회 구동으로, 제 1 구동 기간의 구동 시간이 2.5μsec 이고, 목표 전압에 대하여 수십 mV 기입하지 못한 경우라 하더라도, 나머지 47.5μsec 의 시간이 있으면, 계조 선택 회로에서 구동함으로써 나머지 수십 mV 의 전압을 충분히 보정할 수 있다.
다음에, 래치 신호 (STB) 가 "H" 인 기간에 가까운 기간에 있어서 전극의 구동 시간을 짧게 함으로써, 1 수평 기간 중의 구동 횟수를 늘리는 방법에 관해서 설명한다. 앞서의 설명과 같이 1 수평 기간을 50μsec 로 한다. 앞서의 예 (제 1 로부터 제 5 구동 기간이 각각, 2.5, 3, 3.5, 4, 4.5μsec) 에서는 제 6 구동 기간 (5μsec) 이 구동 개시될 때까지 17.5μsec 의 시간이 경과하였기 때문에, 제 6 구동의 나머지의 시간은 32.5μsec 가 남겨져 있다. 따라서, 최초의 구동 기간에 비교하여 나머지 시간이 짧은 시간이라도 수십 mV 의 보정을 계조 선택 회로에 의해서 충분히 실시할 수 있도록, 최후의 구동 기간에서의 기입은 전압 종동자 회로에 의해서 목표 전압 근처까지 도달하도록 전압 종동자 회로에서의 구동 시간을 길게 한다.
또한, 전압 종동자 회로에서의 구동 시간을 일률적으로 5μsec 로 하면, 6 회 구동에서는 총계 30μsec 의 시간을 필요로 한다. 앞서의 예에서 설명한 바와 같은 시간 배분이면, 6 회 구동으로 22.5μsec 이기 때문에, 7.5μsec 의 시간이 있으면 최초의 3 회분의 구동 기간 (2.5 ×3μsec) 을 더하여, 9 회 (각 구동 기간이 각각, 2.5, 2.5, 2.5, 2.5, 3, 3.5, 4, 4.5, 5μsec, 총계 30μsec) 의 기입도 가능하게 할 수 있다. 이와 같이 함으로써, 하나의 전압 종동자 회로를 공유하는 회로가 추가로 늘어나므로, 회로 규모를 더욱 축소할 수 있다.
이상 설명한 바와 같이, 하나의 전압 종동자 회로에서 복수의 데이터 전극을 시분할로 구동하고, 그 후 전환 회로 (26, 27) 에 의해 계조 선택 회로 (10) 에서 화상 신호에 따른 전압을 직접 데이터 전극에 인가한다. 종래, 데이터 전극마다 형성하고 있던 전압 종동자 회로의 개수를, 본 발명에서는 1/N (N: 2 이상의 자연수) 로 줄일 수 있어 회로 규모를 축소할 수 있다.
또한, 데이터 전극의 시분할 구동에 있어서 데이터 전극에 미소 리크가 있으면, 데이터 전극이 하이ㆍ임피던스 (Hi-z) 이기 때문에 전하가 빠져버려 원하는 전압으로부터 변동되기 때문에 표시 불균일을 발생시킨다. 그러나, 본 발명에서는 전압 종동자 회로에서 구동한 후에도, 즉시 계조 선택 회로 (10) 에서 구동하기 때문에 표시 불균일의 발생을 매우 적게 할 수 있다. 또한, 전압 종동자 회로의 오프셋 전압의 편차를 보정하게 되므로 더욱 양호한 표시를 얻을 수 있다.
[실시예 2]
제 2 실시예에 관해서 도 8 를 참조하여 설명한다. 도 8 은 본 발명의 제 2 실시예에 관한 데이터 전극 구동 회로의 주요부의 회로도이다. 도 4 와 동일한 부호는 동일한 것 또는 상당하는 것을 나타내므로 설명을 생략한다.
도 8 이 도 4 와 다른 점은 스위치 (7R, 7G, 7B) 및 배선 (70) 을 부가하여, 각 데이터 전극 (5R, 5G, 5B) 에 대하여 각각 스위치 (7R, 7G, 7B) 의 일단을 접속하고 타단을 배선 (70) 에 접속하여, 각 데이터 전극 (5R, 5G, 5B) 을 쇼트하여 초기화할 수 있는 점이다.
다음에 동작에 관해서 설명한다. 도 5 의 타이밍 차트에서 래치 신호 (STB) 가 "H" 기간은 전환 회로 (21) 및 전환 회로 (24) 가 오프상태로 되어 있다. 이 기간에 스위치 (7R, 7G, 7B) 를 일제히 온하면 각 데이터 전극 (5R, 5G, 5B) 의 전압이 평균화된다.
이 초기화 동작에 의해, 구동 전압 범위가 0∼5V 이고, 예를 들어 평균화한 전압이 2V 이면, 다음에 구동할 때의 전압차는 2∼3V 이하가 되어, 구동전류가 줄어 소비 전력을 저감할 수 있다.
[실시예 3]
실시예 2 에서는 래치 신호 (STB) 가 "H" 기간에 각 데이터 전극 (5R, 5G, 5B) 을 단순히 쇼트하여 초기화하고 있다. 그러나, 각 데이터 전극 (5R, 5G, 5B) 에 구동 전압의 상위 전압과 하위 전압 사이의 임의의 전압을 부여해도 된다. 도 9 는 본 발명의 제 3 실시예에 관한 데이터 전극 구동 회로의 주요부의 회로도이다. 도 9 에서 도 8 과 동일한 부호는 동일한 것 또는 상당하는 것을 나타내므로 설명을 생략한다.
도 9 가 도 8 과 다른 점은 배선 (70) 을 단락 전압 발생 회로 (71) 의 출력에 접속하고 있는 점이다. 래치 신호 (STB) 가 "H" 기간에 각 데이터 전극 (5R, 5G, 5B) 을 쇼트하여 단락 전압 발생 회로 (71) 의 출력 전압을 부여하여 초기화하고 있다. 이 출력 전압을, 특히 상위 전압과 하위 전압의 1/2 의 전압으로 함으로써, 소비 전력 삭감 효과를 가장 높이는 것을 기대할 수 있다.
[실시예 4]
제 4 실시예에 관해서, 도 10∼도 15 를 사용하여 설명한다. 도 10 은 본 발명의 제 4 실시예에 관한 도트 반전 구동의 원리를 설명하는 도면이다. 액정을 구동하기 위해서는 액정이 열화되지 않도록 교류 구동하는 것이 바람직하다. 일반적으로, 1 수평 라인의 화소마다 극성을 반전하는 라인 반전 구동, 인접하는 화소끼리로 극성을 반전하는 도트 반전 구동 등이 알려져 있다. 제 4 실시예에서는 도트 반전 구동할 때의 구동 회로 및 구동 방법에 관해서 설명한다.
액정의 공통 전극의 전압을 기준으로 하여 정측의 전압을,「정극측의 전압」, 액정의 공통전극의 전압을 기준으로 하여 부측의 전압을,「부극측의 전압」이라고 약기한다.
제 4 실시예에서는 도 10 에 나타내는 바와 같이 인접하는 데이터 전극을 정극측의 전압「＋」과 부극측의 전압「－」에 의해서 교대로 구동하는 것으로 한다. 따라서, 도트 반전에서는 인접하는 데이터 전극의 극성이 다르기 때문에 (예를 들어, R1 과 G1, G1 과 B1), 정극 및 부극 각각 64 계조를 동시에 출력하므로 128 계조의 계조 전압이 필요하게 된다.
도 11 은 본 발명의 제 4 실시예에 관한 데이터 전극 구동 회로의 주요부의 회로도이다. 도 11 에서, 실시예 1 에서의 도 4 와 구성상 다른 주요한 점을 설명한다. 계조 전압 발생 회로 (8A) 는 정극측의 계조 전압 신호 (8P) 와 부극측의 계조 전압 신호 (8N) 를 발생한다. 디코더 회로 (6A) 에는 정극측용의 디코더 회로 (6RP, 6GP, 6BP) 와, 부극측용의 디코더 회로 (6RN, 6GN, 6BN) 가 포함된다. 계조 선택 회로 (10A) 에는 정극측의 계조 전압 신호 (8P) 를 선택하는 계조 선택 회로 (1RP, 1GP, 1BP) 와, 부극측의 계조 전압 신호 (8N) 를 선택하는 계조 선택 회로 (1RN, 1GN, 1BN) 가 구비된다. 또한, 정극측의 전압을 출력하는 전압 종동자 회로 (31P) 와, 부극측의 전압을 출력하는 전압 종동자 회로 (31N) 가 존재한다. 또한, 스위치군 (25) 에는 극성 신호 (POL) 에 따라 동작하는 6 개의 스위치 (25A) 및 6 개의 스위치 (25B) 가 포함된다. 또한, 실시예 2 에서 설명한 것과 동일하게 각 데이터 전극 사이를 쇼트하는 스위치 (7RP, 7GP, 7BP, 7RN, 7GN, 7BN) 가 존재하고 배선 (70) 에 각 스위치의 일단이 접속된다.
다음에 동작에 관해서 설명한다. 우선, 극성 신호 (POL) 가 "H" 일 때, 도 10 에 나타내는 바와 같이 R1(＋), G1(－), B1(＋), R2(－), G2(＋), B2(－) 가 되도록 구동하기 위해서는 래치 신호 (STB) 가 "H" 기간에서 스위치 (2RP, 2GP, 2BP, 2RN, 2GN, 2BN, 3RP, 3GP, 3BP, 3RN, 3GN, 3BN, 4RP, 4GP, 4BP, 4RN, 4GN, 4BN) 를 오프로 하고, 스위치 (7RP, 7GP, 7BP, 7RN, 7GN, 7BN) 를 온으로 하여 각 데이터 전극 (5RP, 5GP, 5BP, 5RN, 5GN, 5BN) 을 초기화한다.
다음에, 래치 신호 (STB) 가 "L" 로 전환되면 스위치 (7RP, 7GP, 7BP, 7RN, 7GN, 7BN) 를 오프하고, 6 개의 스위치 (25A) 를 온, 6 개의 스위치 (25B) 를 오프로 한다 (도 11 에 나타내는 스위치의 상태). 그 후는 실시예 1 과 동일하게, 스위치군 (21A) 과 스위치군 (24A) 의 각 스위치를 전환하여, 전압 종동자 회로 (31P, 31N) 와, 계조 선택 회로 (1RP, 1GP, 1BP, 1RN, 1GN, 1BN) 에 의해 시분할적으로 각 데이터 전극 (5RP, 5GP, 5BP, 5RN, 5GN, 5BN) 을 구동한다.
다음에, 극성 신호 (POL) 가 "L" 일 때, R1(－), G1(＋), B1(－), R2(＋), G2(－), B2(＋) 가 되도록 구동하기 위해서는 래치 신호 (STB) 가 H 기간에서 스위치 (2RP, 2GP, 2BP, 2RN, 2GN, 2BN, 3RP, 3GP, 3BP, 3RN, 3GN, 3BN, 4RP, 4GP, 4BP, 4RN, 4GN, 4BN) 를 오프로 하고, 스위치 (7RP, 7GP, 7BP, 7RN, 7GN, 7BN) 를 온하여 각 데이터 전극 (5RP, 5GP, 5BP, 5RN, 5GN, 5BN) 을 초기화한다.
다음에, 래치 신호 (STB) 가 "L" 로 전환되면 스위치 (7RP, 7GP, 7BP, 7RN, 7GN, 7BN) 를 오프하여 6 개의 스위치 (25B) 를 온, 6 개의 스위치 (25A) 를 오프로 한다. 그 후는 실시예 1 과 동일하게, 스위치군 (21A) 과 스위치군 (24A) 의 각 스위치를 전환하여 전압 종동자 회로 (31P, 31N) 와, 계조 선택 회로 (1RP, 1GP, 1BP, 1RN, 1GN, 1BN) 에 의해서 시분할적으로 각 데이터 전극 (5RP, 5GP, 5BP, 5RN, 5GN, 5BN) 을 구동한다.
이와 같이, 전극 (5RP) 과 전극 (5RN) 끼리, 전극 (5GP) 과 전극 (5GN) 끼리 및 전극 (5BP) 과 전극 (5BN) 끼리가, 동시에 서로 다른 극성으로 구동됨으로써, 액정 공통 전극에서의 전하의 이동을 최소한에 억제함으로써 고화질의 표시를 얻을 수 있다.
그런데, 데이터 전극을 정극 및 부극의 전용의 구동 회로에서 구동하기 위해서, 화상 신호의 교체를 실시할 필요가 있다. 도 12 는 본 발명의 제 4 실시예에 관한 데이터 교체의 일례를 나타내는 회로도이다. 도 12 에서는 데이터 래치 회로 (7) 의 출력에 극성 신호 (POL) 에서 전환되는 스위치 (SW1P, SW1N) 를 형성하여 데이터 래치 회로 (7) 로부터 출력되는 화상 신호를 교체하여 디코더 회로 (6) 에 입력한다.
또한, 도 13 은 본 발명의 제 4 실시예에 관한 데이터 교체의 다른 예를 나타내는 회로도이다. 도 13 에서는 데이터 버스를 구동하는 데이터 버퍼 회로부 (36) 의 출력에 극성 신호 (POL) 에서 전환되는 스위치 (SW1P, SW1N) 를 형성하여 데이터 버퍼 회로부 (36) 로부터 출력되는 화상 신호를 교체하여 데이터 레지스터 회로 (34) 에 입력한다. 다만, 이 경우 데이터 버스는 짝수개일 필요가 있다. 다른 교체 방법으로서, 샘플링 신호 (SPn, SPn＋1) 를 교체하는 방법도 있다. 도 3 에서 데이터 래치 회로 (7) 를 시프트 레지스터 회로에 바꿔 놓고, 샘플링 신호를 스위치로 교체하면 된다. 또한, 데이터를 전송받는 CPU 측 등에 있어서 화상데이터의 교체를 실시해도 된다.
데이터 전극을 다른 전압 종동자 회로에서 구동하면 정극 및 부극의 전압 종동자 회로의 오프셋 전압이 일반적으로 다르기 때문에 오프셋 전압의 차가 영향을 미치지만, 계조 선택 회로 (10A) 에서 데이터 전극을 직접 구동하므로 오프셋 전압을 보정할 수 있다.
또, 도 11 에서는 스위치군 (24A) 및 스위치군 (25) 에 포함되는 2 개의 스위치가 직렬로 접속되어 있지만, 1 개로 하는 구성도 가능하다. 도 14 는 본 발명의 제 4 실시예에 관한 출력단의 스위치의 구성예를 나타내는 회로도이다. 도 14 에서는 데이터 전극이 5RP의 부분만을 빼내어 나타내고 있다. 다른 전극에 관해서도 동일하게 구성된다.
정극측 구동시에는 스위치 (25D) 를 온하여 전압 종동자 회로 (31P) 에서 데이터 전극 (5RP) 을 구동하고, 소정 시간 경과 후에 스위치 (25D) 를 오프하고, 스위치 (25C) 를 온하여 직접 계조 선택 회로 (1RP) 에서 데이터 전극 (5RP) 을 구동한다.
부극측 구동시에는 스위치 (25F) 를 온하여 전압 종동자 회로 (31N) 에서 데이터 전극 (5RP) 을 구동하고, 소정 시간 경과 후에 스위치 (25F) 를 오프하고, 스위치 (25E) 를 온하여 직접 계조 선택 회로 (1RN) 에서 데이터 전극 (5RP) 을 구동한다.
이상과 같이 전압 종동자 회로 후의 스위치를 1 단으로 함으로써, 출력 임피던스를 낮춰 구동 시간을 빠르게 할 수 있다.
또 도 11 의 구성에서, 계조 선택 회로 (1RP, 1GP, 1BP) 는 정극측의 전압이므로 Pch 트랜지스터를 사용한 아날로그 스위치를 스위치 (2RP, 2GP, 2BP, 3RP, 3GP, 3BP, 4RP, 4GP, 4BP) 에 사용할 수 있다. 또한 계조 선택 회로 (1RN, 1GN, 1BN) 는 부극측의 전압이므로 Nch 트랜지스터를 사용한 아날로그 스위치를 스위치 (2RN, 2GN, 2BN, 3RN, 3GN, 3BN, 4RN, 4GN, 4BN) 에 사용할 수 있다. 이와 같이 구성함으로써, PCh 트랜지스터와 Nch 트랜지스터의 양방을 사용하는 트랜지스터 스위치보다 회로 규모를 축소할 수 있다.
또한, 동일하게 스위치군 (25) 중에서 스위치 (3RP, 3GP, 3BP) 에 접속되는 스위치에는 Pch 트랜지스터를 사용한 아날로그 스위치를 사용하고, 스위치 (3RN, 3GN, 3BN) 에 접속되는 스위치에는 NCh 트랜지스터를 사용한 아날로그 스위치를 사용하도록 구성해도 된다.
또한, 전압 종동자 회로의 차동단을 Rail-to-rail 형이 아니라, 전압 종동자 회로 (31P) 는 Nch 트랜지스터의 차동 입력, 전압 종동자 회로 (31N) 는 Pch 트랜지스터의 차동 입력으로 함으로써 회로 규모를 축소할 수 있다.
도 11 에서는 극성 신호 (POL) 에 따라 전환하는 스위치군 (25) 이 데이터 전극과 스위치군 (24A) 사이에 형성되어 있다. 다른 구성으로서, 도 15 에 나타내는 바와 같이, 극성 신호 (POL) 에 따라 전환하는 스위치군 (25) 을 계조 선택 회로 (10A) 와 스위치군 (21A) 사이에 형성할 수도 있다.
이상 설명한 실시예에 있어서, 화상 신호는 디지털의 6 비트 (64 계조) 에 한정되지 않고, 5 비트 이하일 수도 있고 7 비트 이상일 수도 있다. 또한, 화상 신호의 데이터 버스수는 RGB 의 3 그룹이나 6 그룹 등 3m (m:자연수) 그룹일 수 있고, 3 선 시리얼 입력 등일 수도 있다. 또한, R 전극, G 전극, B 전극 등은 표시 장치의 전압 구동의 데이터 전극으로서 설명하였지만, 다른 회로 (예를 들어, 유기 EL 표시의 구동에 있어서 전류를 발생하는 회로 등) 의 입력 전극이어도 된다.
또한, 프레임 메모리나 전원 회로 등을 데이터 전극 구동 회로에 구비해도 된다. 프레임 메모리를 내장하는 경우는 CPU 로부터의 화상 신호는 구동계의 클록 신호와 비동기이기 때문에 발진 회로를 구비하여 클록 신호를 생성한다. 또한, 계조 전압 발생 회로의 입력 전원 (Vx0∼Vxn) 은 저위 전원과 고위 전원으로부터 감마 특성에 맞는 계조 전압을 내부에서 생성할 수도 있다.
이들 회로는 반도체 집적 회로 상에 제조해도 되고, 일부 또는 모든 회로를 유리 기판 상에 제조해도 되고, 표시 장치에 적용할 수 있다.
산업상이용가능성
소형화되고 전력을 절약하여 고화질의 표시 장치를 제공할 수 있다.
본 발명에서는 하나의 전압 종동자 회로에서 복수의 데이터 전극을 시분할로 구동하여, 전압 종동자 회로에서 원하는 전압에 도달한 후에도, 계조 선택 회로에서 데이터 전극을 구동하기 때문에, 데이터 전극의 전압치의 편차를 매우 작게 유지할 수 있다. 또한, 전압 종동자 회로의 오프셋 전압에 의한 편차를 보정할 수 있다. 따라서, 데이터 전극 구동 회로의 회로 면적을 저감하는 동시에 표시 불균일 등도 해소하여 고화질의 표시를 얻을 수 있다.
도 1 은 본 발명의 실시형태에 관한 표시 장치의 구동 회로의 블록도이다.
도 2 는 본 발명의 실시형태에 관한 표시 장치의 구동 회로의 동작 타이밍 차트이다.
도 3 은 본 발명의 제 1 실시예에 관한 데이터 전극 구동 회로의 블록도이다.
도 4 는 본 발명의 제 1 실시예에 관한 데이터 전극 구동 회로의 주요부의 회로도이다.
도 5 는 본 발명의 제 1 실시예에 관한 구동 회로의 주요부의 동작 타이밍 차트이다.
도 6 은 본 발명의 제 1 실시예에 관한 구동 회로의 주요부의 다른 동작 타이밍 차트이다.
도 7 은 본 발명의 제 1 실시예에 관한 구동 회로의 주요부의 또 다른 동작 타이밍 차트이다.
도 8 은 본 발명의 제 2 실시예에 관한 데이터 전극 구동 회로의 주요부의 회로도이다.
도 9 는 본 발명의 제 3 실시예에 관한 데이터 전극 구동 회로의 주요부의 회로도이다.
도 10 은 본 발명의 제 4 실시예에 관한 도트 반전 구동의 원리를 설명하는 도면이다.
도 11 은 본 발명의 제 4 실시예에 관한 데이터 전극 구동 회로의 주요부의 회로도이다.
도 12 는 본 발명의 제 4 실시예에 관한 데이터 교체의 일례를 나타내는 회로도이다.
도 13 은 본 발명의 제 4 실시예에 관한 데이터 교체의 다른 예를 나타내는 회로도이다.
도 14 는 본 발명의 제 4 실시예에 관한 출력단의 스위치의 구성예를 나타내는 회로도이다.
도 15 는 본 발명의 제 4 실시예에 관한 데이터 전극 구동 회로의 주요부의 다른 회로도이다.
도 16 은 종래의 데이터 전극 구동 회로의 블록도이다.
도 17 은 종래의 구동부의 주요부의 상세 회로도이다.
도 18 은 종래의 구동부의 주요부의 타이밍 차트이다.
도 19 는 종래의 계조 선택 회로의 구성예이다.
도 20 은 종래의 디코더 회로 및 계조 선택 회로의 구성예이다.
도 21 은 종래의 다른 디코더 회로 및 계조 선택 회로의 구성예이다.
* 도면의 주요부분에 대한 부호의 설명 *
2R, 2G, 2B, 3R, 3G, 3B, 4R, 4G, 4B, 7R, 7G, 7B, 2RP, 2GP, 2BP, 2RN, 2GN, 2BN, 3RP, 3GP, 3BP, 3RN, 3GN, 3BN, 4RP, 4GP, 4BP, 4RN, 4GN, 4BN, 25A, 25B, 25C, 25D, 25E, 25F, 7RP, 7GP, 7BP, 7RN, 7GN, 7BN; 스위치
5, 51, 52, ㆍㆍ5N, 5R, 5G, 5B, 5RP, 5GP, 5BP, 5RN, 5GN, 5BN; 데이터 전극
6, 6R, 6G, 6B, 6A, 6RP, 6GP, 6BP, 6RN, 6GN, 6BN; 디코더 회로
7; 데이터 래치 회로
8, 8A; 계조 전압 발생 회로
8P, 8N; 계조 전압 신호
10, 11, 12, ㆍㆍ1N, 1R, 1G, 1B, 10A, 1RP, 1GP, 1BP, 1RN, 1GN, 1BN; 계조 선택 회로
20; 전환 제어 회로
21, 21A; 제 1 스위치군
22; 제 2 스위치군
23; 제 3 스위치군
24, 24A, 25; 스위치군
26, 27; 전환 회로
30; 증폭 회로
31, 31P, 31N; 전압 종동자 회로
32; 시프트 레지스터 회로
34; 데이터 레지스터 회로
36; 데이터 버퍼 회로
38; 제어 회로
70; 배선
71; 단락 전압 발생 회로

Claims (18)

  1. 소정 간격으로 형성된 복수의 주사 전극과, 소정 간격으로 형성된 복수의 데이터 전극의 각 교점에 화소 회로를 배치하는 표시 장치의 구동 회로에 있어서,
    N 개 (N: 자연수) 의 상기 데이터 전극에 대응하여 화상 신호에 따라 복수의 계조 전압 중에서 하나의 계조 전압을 선택하는 계조 선택 회로를 N 개 구비하고,
    상기 계조 선택 회로에서 선택한 계조 전압을 임피던스 변환하여 상기 데이터 전극을 구동하는 증폭 회로와,
    1 수평 기간을 적어도 (N＋1) 개의 기간으로 분할하고, 제 K (K＝1∼N) 의 기간에서는 제 K 계조 선택 회로의 출력만을 상기 증폭 회로에 입력하여 상기 증폭 회로의 출력에 의해서 상기 제 K 데이터 전극을 구동하고, 제 K 이외의 적어도 일부의 기간에서는 상기 제 K 계조 선택 회로의 출력에 의해서 상기 제 K 데이터 전극을 구동하도록 제어하는 전환 제어 회로를 구비하는 것을 특징으로 하는 표시 장치의 구동 회로.
  2. 제 1 항에 있어서,
    상기 전환 제어 회로는,
    일단이 상기 제 K (K＝1∼N) 의 계조 선택 회로의 출력에 접속되고 타단이 상기 증폭 회로의 입력에 접속되는 스위치를 K＝1∼N 에 대응시켜 N 개 포함하는 제 1 스위치군과,
    일단이 상기 제 K (K＝1∼N) 의 데이터 전극에 접속되고 타단이 상기 증폭 회로의 출력에 접속되는 스위치를 K＝1∼N 에 대응시켜 N 개 포함하는 제 2 스위치군과,
    일단이 상기 제 K 계조 선택 회로에 접속되고 타단이 상기 제 K 데이터 전극에 접속되는 스위치를 K＝1∼N 에 대응시켜 N 개 포함하는 제 3 스위치군을 구비하고,
    상기 제 K 기간에서는 상기 제 1 및 제 2 스위치군의 K 번째의 스위치를 온으로 하고 K 번째 이외의 스위치를 오프로 하는 동시에 상기 제 3 스위치군의 K 번째의 스위치를 오프로 하고, 상기 제 K 이외의 적어도 일부의 기간에서는 상기 제 1 및 제 2 스위치군의 K 번째의 스위치를 오프로 하는 동시에 상기 제 3 스위치군의 K 번째의 스위치를 온으로 하도록 동작하는 것을 특징으로 하는 표시 장치의 구동 회로.
  3. 제 1 항 또는 제 2 항에 있어서,
    일단이 상기 제 K (K＝1∼N) 의 데이터 전극에 접속되고, 타단끼리가 서로 접속되는 스위치를 K＝1∼N 에 대응시켜 N 개 포함하는 제 4 스위치군을 구비하고,
    1 수평 기간의 소정 기간만 상기 제 4 스위치군에 포함되는 스위치를 모두 온으로 하여 상기 데이터 전극을 모두 쇼트하는 것을 특징으로 하는 표시 장치의 구동 회로.
  4. 제 1 항 또는 제 2 항에 있어서,
    소정 전압을 발생하는 단락 전압 발생 회로와,
    일단이 상기 제 K (K＝1∼N) 의 데이터 전극에 접속되고, 타단끼리가 상기 단락 전압 발생 회로의 출력에 접속되는 스위치를 K＝1∼N 에 대응시켜 N 개 포함하는 제 4 스위치군을 구비하고,
    1 수평 기간의 소정 기간만 상기 제 4 스위치군에 포함되는 스위치를 모두 온으로 하여 상기 데이터 전극에 상기 소정 전압을 부여하는 것을 특징으로 하는 표시 장치의 구동 회로.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 계조 선택 회로와 상기 제 1 스위치군 및 상기 제 3 스위치군 사이에 극성 신호에 따라 상기 계조 선택 회로의 출력을 교체하는 제 5 스위치군을 구비하고,
    상기 교체에 대응하는 화상 신호를 상기 극성 신호에 따라 교체하는 교체 수단을 상기 계조 선택 회로보다 앞의 상기 화상 신호의 공급측에 구비하는 것을 특징으로 하는 표시 장치의 구동 회로.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 데이터 전극과 상기 제 2 스위치군 및 제 3 스위치군 사이에 극성 신호에 따라 상기 데이터 전극의 입력을 전환하는 제 5 스위치군을 구비하고,
    상기 교체에 대응하는 화상 신호를 상기 극성 신호에 따라 교체하는 교체 수단을 상기 계조 선택 회로보다 앞의 상기 화상 신호의 공급측에 구비하는 것을 특징으로 하는 표시 장치의 구동 회로.
  7. 제 6 항에 있어서,
    상기 교체 수단을, 1 수평 기간만 화상 신호를 유지하는 데이터 래치 회로의 입력측 또는 출력측에 구비하는 것을 특징으로 하는 표시 장치의 구동 회로.
  8. 제 6 항에 있어서,
    상기 교체 수단을, 1 수평 기간의 스타트 신호를 입력하여 화상 신호의 샘플링 신호를 생성하는 시프트 레지스터 회로의 출력에 접속하고, 상기 샘플링 신호를 교체함으로써 상기 화상 신호를 교체하는 것을 특징으로 하는 표시 장치의 구동 회로.
  9. 제 6 항에 있어서,
    상기 교체 수단을, 클록 신호의 주기의 기간만 화상 신호를 유지하여 상기 화상 신호가 공급되는 배선을 구동하는 데이터 버퍼 회로의 출력측에 구비하는 것을 특징으로 하는 표시 장치의 구동 회로.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 증폭 회로는 전압 종동자 회로인 것을 특징으로 하는 표시 장치의 구동 회로.
  11. 제 10 항에 있어서,
    상기 전압 종동자 회로는 상기 데이터 전극을 구동하는 기간에는 적어도 바이어스 전류가 공급되는 것을 특징으로 하는 표시 장치의 구동 회로.
  12. 소정 간격으로 형성된 복수의 주사 전극과, 소정 간격으로 형성된 복수의 데이터 전극의 각 교점에 화소 회로를 배치하는 표시 장치의 구동 방법에 있어서,
    N 개 (N: 자연수) 의 상기 데이터 전극에 대응하여, 화상 신호에 따라 복수의 계조 전압 중에서 하나의 계조 전압을 선택하는 계조 선택 회로를 N 개 구비하고,
    상기 계조 선택 회로에서 선택한 계조 전압을 임피던스 변환하여 상기 데이터 전극을 구동하는 증폭 회로를 구비하고,
    1 수평 기간을 적어도 (N＋1) 개의 기간으로 분할하고, 제 K (K＝1∼N) 의 기간에서는 제 K 계조 선택 회로의 출력만을 상기 증폭 회로에 입력하여 상기 증폭 회로의 출력에 의해서 상기 제 K 데이터 전극을 구동하고, 제 K 이외의 적어도 일부의 기간에서는 상기 제 K 계조 선택 회로의 출력에 의해서 상기 제 K 데이터 전극을 구동하는 것을 특징으로 하는 표시 장치의 구동 방법.
  13. 제 12 항에 있어서,
    상기 제 1 기간부터 제 N 기간의 각 기간은 동일한 것을 특징으로 하는 표시 장치의 구동 방법.
  14. 제 12 항에 있어서,
    상기 제 1 기간부터 제 N 기간의 각 기간 중, 적어도 하나의 기간이 다른 기간과 상이한 것을 특징으로 하는 표시 장치의 구동 방법.
  15. 제 12 항에 있어서,
    상기 제 (N＋1) 의 기간은 상기 제 1 기간부터 상기 제 N 기간의 각 기간보다 긴 것을 특징으로 하는 표시 장치의 구동 방법.
  16. 제 12 항에 있어서,
    어느 프레임에서의 상기 데이터 전극의 구동 순서가 상기 프레임의 앞의 프레임에서의 상기 데이터 전극의 구동 순서와 다른 것을 특징으로 하는 표시 장치의 구동 방법.
  17. 제 1 항 또는 제 2 항에 기재된 구동 회로를 구비하는 표시 장치.
  18. 제 12 항 내지 제 16 항 중 어느 한 항에 기재된 구동 방법을 이용하는 표시 장치.
KR1020040099847A 2003-12-04 2004-12-01 표시 장치, 표시 장치의 구동 회로 및 표시 장치의 구동방법 KR100630654B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00405804 2003-12-04
JP2003405804A JP4744075B2 (ja) 2003-12-04 2003-12-04 表示装置、その駆動回路およびその駆動方法

Publications (2)

Publication Number Publication Date
KR20050054447A true KR20050054447A (ko) 2005-06-10
KR100630654B1 KR100630654B1 (ko) 2006-10-02

Family

ID=34631713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040099847A KR100630654B1 (ko) 2003-12-04 2004-12-01 표시 장치, 표시 장치의 구동 회로 및 표시 장치의 구동방법

Country Status (4)

Country Link
US (2) US7304628B2 (ko)
JP (1) JP4744075B2 (ko)
KR (1) KR100630654B1 (ko)
CN (1) CN100543809C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7920116B2 (en) 2006-06-23 2011-04-05 Samsung Electronics Co., Ltd. Method and circuit of selectively generating gray-scale voltage
CN102479497A (zh) * 2010-11-29 2012-05-30 奥博特瑞克斯株式会社 液晶显示面板的驱动装置

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI297484B (en) * 2005-04-01 2008-06-01 Au Optronics Corp Time division driven display and method for driving same
JP4172471B2 (ja) * 2005-06-17 2008-10-29 セイコーエプソン株式会社 駆動回路、電気光学装置及び電子機器
US20070001984A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010335B2 (ja) 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070001970A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010336B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010334B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US7755587B2 (en) * 2005-06-30 2010-07-13 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP2007012925A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
KR100828792B1 (ko) * 2005-06-30 2008-05-09 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4151688B2 (ja) * 2005-06-30 2008-09-17 セイコーエプソン株式会社 集積回路装置及び電子機器
US7564734B2 (en) * 2005-06-30 2009-07-21 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4186970B2 (ja) 2005-06-30 2008-11-26 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4345725B2 (ja) * 2005-06-30 2009-10-14 セイコーエプソン株式会社 表示装置及び電子機器
US20070016700A1 (en) * 2005-06-30 2007-01-18 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7764278B2 (en) 2005-06-30 2010-07-27 Seiko Epson Corporation Integrated circuit device and electronic instrument
KR100850614B1 (ko) * 2005-06-30 2008-08-05 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP2007012869A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
US7593270B2 (en) 2005-06-30 2009-09-22 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4158788B2 (ja) * 2005-06-30 2008-10-01 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010333B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4661401B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010332B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US7567479B2 (en) * 2005-06-30 2009-07-28 Seiko Epson Corporation Integrated circuit device and electronic instrument
KR100826695B1 (ko) 2005-06-30 2008-04-30 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4830371B2 (ja) * 2005-06-30 2011-12-07 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4552776B2 (ja) * 2005-06-30 2010-09-29 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4661400B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
US7561478B2 (en) * 2005-06-30 2009-07-14 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4665677B2 (ja) 2005-09-09 2011-04-06 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4883989B2 (ja) * 2005-11-21 2012-02-22 ルネサスエレクトロニクス株式会社 液晶表示装置の動作方法、液晶表示装置、表示パネルドライバ、及び表示パネルの駆動方法
JP4586739B2 (ja) 2006-02-10 2010-11-24 セイコーエプソン株式会社 半導体集積回路及び電子機器
JP2007279539A (ja) * 2006-04-11 2007-10-25 Nec Electronics Corp ドライバ回路、表示装置及びその駆動方法
JP5137321B2 (ja) * 2006-04-20 2013-02-06 ルネサスエレクトロニクス株式会社 表示装置、ｌｃｄドライバ及び駆動方法
JP4779853B2 (ja) * 2006-07-26 2011-09-28 ソニー株式会社 ディジタル−アナログ変換器および映像表示装置
KR20080020355A (ko) * 2006-08-31 2008-03-05 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 구동방법
JP5182781B2 (ja) 2006-10-26 2013-04-17 ルネサスエレクトロニクス株式会社 表示装置及びデータドライバ
KR100849787B1 (ko) * 2006-11-13 2008-07-31 삼성전기주식회사 분해능 확장이 용이한 디지털-아날로그 컨버터
KR101287477B1 (ko) * 2007-05-01 2013-07-19 엘지디스플레이 주식회사 액정표시장치
JP5319100B2 (ja) * 2007-10-31 2013-10-16 ローム株式会社 ソースドライバおよびそれを用いた液晶ディスプレイ装置
CN101981495B (zh) * 2008-03-28 2012-11-28 富士通株式会社 胆甾型液晶面板的多灰度驱动电路、驱动方法及显示装置
JP2011150256A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 駆動回路及び駆動方法
CN102792358B (zh) * 2010-03-03 2015-03-25 夏普株式会社 显示装置及其驱动方法、以及液晶显示装置
KR20120079321A (ko) * 2011-01-04 2012-07-12 삼성전자주식회사 디스플레이 구동회로, 이를 포함하는 디스플레이 장치 및 디스플레이 구동회로의 동작방법
JP5891051B2 (ja) * 2012-02-01 2016-03-22 ローム株式会社 アンプ、負荷駆動装置、液晶表示装置、テレビ
KR20140053627A (ko) * 2012-10-26 2014-05-08 삼성전자주식회사 디스플레이 구동 회로 및 디스플레이 장치
CN114170950A (zh) * 2014-03-10 2022-03-11 硅工厂股份有限公司 源驱动器
US10102792B2 (en) * 2016-03-30 2018-10-16 Novatek Microelectronics Corp. Driving circuit of display panel and display apparatus using the same
US11043175B1 (en) 2020-01-17 2021-06-22 Tcl China Star Optoelectronics Technology Co., Ltd. Driving circuit and display panel used therefor
CN111063316A (zh) * 2020-01-17 2020-04-24 Tcl华星光电技术有限公司 驱动电路及其应用的显示面板

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326943B1 (en) * 1987-03-31 2001-12-04 Canon Kabushiki Kaisha Display device
US5936604A (en) * 1994-04-21 1999-08-10 Casio Computer Co., Ltd. Color liquid crystal display apparatus and method for driving the same
JP2663882B2 (ja) 1994-10-31 1997-10-15 日本電気株式会社 アクティブマトリクス型液晶用の画像データライン駆動回路
JP3349638B2 (ja) * 1996-11-15 2002-11-25 シャープ株式会社 表示装置を駆動する方法および回路
JPH11327518A (ja) 1998-03-19 1999-11-26 Sony Corp 液晶表示装置
JP2000251176A (ja) * 1999-02-26 2000-09-14 Aiphone Co Ltd 防犯警報装置
KR100462958B1 (ko) * 2000-02-02 2004-12-23 세이코 엡슨 가부시키가이샤 전기 광학 장치의 구동 회로, 전기 광학 장치 및 전자기기
JP2002062855A (ja) * 2000-08-22 2002-02-28 Texas Instr Japan Ltd 液晶表示装置の駆動方法
JP3519355B2 (ja) * 2000-09-29 2004-04-12 シャープ株式会社 液晶表示装置の駆動装置および駆動方法
JP3914756B2 (ja) * 2000-12-19 2007-05-16 株式会社東芝 表示装置
JP3607197B2 (ja) * 2000-12-26 2005-01-05 シャープ株式会社 表示駆動装置および表示装置モジュール
JP3533185B2 (ja) * 2001-01-16 2004-05-31 Ｎｅｃエレクトロニクス株式会社 液晶ディスプレイの駆動回路
JP3562585B2 (ja) * 2002-02-01 2004-09-08 日本電気株式会社 液晶表示装置およびその駆動方法
JP4225777B2 (ja) * 2002-02-08 2009-02-18 シャープ株式会社 表示装置ならびにその駆動回路および駆動方法
EP1357663B1 (en) * 2002-02-25 2011-06-29 NEC Corporation Differential circuit, amplifier circuit, driver circuit and display device using those circuits
JP2003271108A (ja) * 2002-03-18 2003-09-25 Hitachi Ltd 液晶表示装置
KR100853772B1 (ko) * 2002-04-20 2008-08-25 엘지디스플레이 주식회사 액정표시장치의 구동방법 및 장치
JP3873003B2 (ja) * 2002-04-24 2007-01-24 株式会社 日立ディスプレイズ 液晶表示装置及びｔｆｔ基板
JP3847207B2 (ja) 2002-05-14 2006-11-22 Ｎｅｃエレクトロニクス株式会社 液晶表示用駆動回路の出力回路
JP3758039B2 (ja) * 2002-06-10 2006-03-22 セイコーエプソン株式会社 駆動回路及び電気光学装置
JP3649211B2 (ja) * 2002-06-20 2005-05-18 セイコーエプソン株式会社 駆動回路、電気光学装置及び駆動方法
US7006069B2 (en) * 2002-06-27 2006-02-28 Hitachi Displays, Ltd. Display device and driving method thereof
CN1331347C (zh) * 2002-07-12 2007-08-08 东芝松下显示技术有限公司 显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7920116B2 (en) 2006-06-23 2011-04-05 Samsung Electronics Co., Ltd. Method and circuit of selectively generating gray-scale voltage
CN102479497A (zh) * 2010-11-29 2012-05-30 奥博特瑞克斯株式会社 液晶显示面板的驱动装置
CN102479497B (zh) * 2010-11-29 2015-11-25 奥博特瑞克斯株式会社 液晶显示面板的驱动装置

Also Published As

Publication number Publication date
CN1624737A (zh) 2005-06-08
US7304628B2 (en) 2007-12-04
US20050122303A1 (en) 2005-06-09
JP2005165102A (ja) 2005-06-23
KR100630654B1 (ko) 2006-10-02
JP4744075B2 (ja) 2011-08-10
US20080079683A1 (en) 2008-04-03
US7924257B2 (en) 2011-04-12
CN100543809C (zh) 2009-09-23

Similar Documents

Publication Publication Date Title
KR100630654B1 (ko) 표시 장치, 표시 장치의 구동 회로 및 표시 장치의 구동방법
JP4947620B2 (ja) 表示装置、データドライバ、及び表示パネル駆動方法
JP3317263B2 (ja) 表示装置の駆動回路
KR100564283B1 (ko) 기준 전압 발생 회로, 표시 구동 회로, 표시 장치 및 기준 전압 발생 방법
JP4847702B2 (ja) 表示装置の駆動回路
KR100524443B1 (ko) 기준 전압 발생 회로, 표시 구동 회로, 표시 장치 및 기준 전압 발생 방법
JP4199141B2 (ja) 表示信号処理装置および表示装置
KR100430453B1 (ko) 화상 디스플레이 유닛 구동용 구동 회로
US20090040159A1 (en) Display driver, display device, and drive method
JP2007310234A (ja) データ線駆動回路、表示装置、及びデータ線駆動方法
JP2009103794A (ja) 表示装置の駆動回路
JPH10260664A (ja) 液晶駆動回路とこれを用いた液晶装置
KR100520383B1 (ko) 액정표시장치의 기준전압 발생회로
KR20040025599A (ko) 메모리회로, 표시회로 및 표시장치
JP5098619B2 (ja) 表示駆動装置及びそれを備えた表示装置
JP2007086153A (ja) 駆動回路、電気光学装置及び電子機器
JP4525343B2 (ja) 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法
JP2009008958A (ja) 液晶表示駆動回路
JP2001337657A (ja) 液晶表示装置
JP2001272655A (ja) 液晶表示装置の駆動方法および駆動装置
WO2012123995A1 (ja) 階調電圧発生回路及び表示装置
JP2007219091A (ja) 駆動回路、電気光学装置及び電子機器
JP4474138B2 (ja) 表示装置用画素駆動部、表示回路および表示装置
JP3346323B2 (ja) 表示装置の駆動回路
JP5176689B2 (ja) データドライバ、集積回路装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee