JP3847207B2 - 液晶表示用駆動回路の出力回路 - Google Patents
液晶表示用駆動回路の出力回路 Download PDFInfo
- Publication number
- JP3847207B2 JP3847207B2 JP2002138247A JP2002138247A JP3847207B2 JP 3847207 B2 JP3847207 B2 JP 3847207B2 JP 2002138247 A JP2002138247 A JP 2002138247A JP 2002138247 A JP2002138247 A JP 2002138247A JP 3847207 B2 JP3847207 B2 JP 3847207B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- period
- switch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示用駆動回路の出力回路に関し、特に、携帯型コンピュータ、携帯情報端末（ＰＤＡ：Personal Digital Assistants）、携帯電話、ＰＨＳPersonal Handy-phone System）などの携帯用電子機器に用いられ、表示画面が比較的小さい液晶パネルを有する液晶表示装置のデータ側駆動回路の出力回路に関する。
【０００２】
【従来の技術】
液晶表示装置として主流となっているアクティブマトリクス駆動方式を用いた液晶表示装置の液晶パネルは、透明な画素電極および薄膜トランジスタ（ＴＦＴ）を配置した半導体基板と、面全体に１つの透明な電極を形成した対向基板と、これら２枚の基板を対向させて間に液晶を封入した構造からなり、スイッチング機能を持つＴＦＴを制御することにより各画素電極に所定の電圧を印加し、各画素電極と対向基板電極との間の電位差により液晶の透過率を変化させて画像を表示するものである。半導体基板上には、各画素電極へ印加する階調電圧を送るデータ線と、ＴＦＴのスイッチング制御信号（走査信号）を送る走査線とが配線されている。各走査線にはパルス状の走査信号が走査側駆動回路より送られ、走査線に印加された走査信号がハイレベルのとき、データ側駆動回路よりその走査線につながるＴＦＴが全てオンとなり、そのときにデータ線に送られた階調電圧が、オンとなったＴＦＴを介して画素電極に印加される。そして、走査信号がローレベルとなり、ＴＦＴがオフ状態に変化すると、画素電極と対向基板電極との電位差は、次の階調電圧が画素電極に印加されるまでの間保持される。そして、各走査線に順次走査信号を送ることにより、全ての画素電極に所定の階調電圧が印加され、フレーム周期で階調電圧の書き替えを行うことにより画像を表示することができる。
【０００３】
表示画面が比較的小さい、例えば、解像度が１７６×２２０画素であるカラー液晶パネルを約６０Ｈｚの周波数で駆動する場合、１水平同期周期は６０〜７０μsecであるのに対して、この液晶パネルの実際の駆動時間は１水平同期周期当たり約４０μsecで済む。これに対応するため、表示画面が比較的小さい液晶パネルを低消費で駆動するデータ側駆動回路の出力回路が開発されている。
【０００４】
以下、この出力回路について図５を参照して説明する。この例では、解像度が１７６×２２０画素であるカラー液晶パネルのデータ線１７６×３（赤、緑、青）＝５２８本に対応するものとする。この出力回路は、５２８個の出力部１１〜１５２８と、バイアス電流制御回路２と、スイッチ切換信号生成回路３とを具備している。
各出力部１１〜１５２８は、増幅器４１〜４５２８と、各増幅器４１〜４５２８の出力端に直列接続された第１のスイッチ５１〜５５２８と、各増幅器４１〜４５２８の入力端と対応するスイッチ５１〜５５２８の出力端とに両端が接続された第２のスイッチ６１〜６５２８とを有している。各出力部１１〜１５２８に、データ側駆動回路に含まれる図示しない階調電圧選択回路から供給される対応するデータ赤信号、データ緑信号、データ青信号Ｄ１〜Ｄ５２８を、そのまま、または増幅した後、スイッチ切換信号生成回路３から供給されるスイッチ切換信号ＳＷＡおよびＳＷＳによってオンされたスイッチ５１〜５５２８またはスイッチ６１〜６５２８を経てカラー液晶パネルの対応するデータ線に印加する。各増幅器４１〜４５２８は、バイアス電流制御回路２によってバイアス電流が制御される。各スイッチ５１〜５５２８は、スイッチ切換信号ＳＷＡが“Ｈ”レベルのときにオンし、各スイッチ６１〜６５２８は、スイッチ切換信号ＳＷＳが“Ｈ”レベルのときにオンする。
【０００５】
バイアス電流制御回路２は、データ側駆動回路の外部から、または、内部に含まれる図示しない制御回路から供給される増幅器制御信号ＶＳが“Ｈ”レベルのとき、各増幅器４１〜４５２８にバイアス電流が供給できる状態とする。そして、増幅器制御信号ＶＳが“Ｌ”レベルに立ち下がると、各増幅器４１〜４５２８へのバイアス電流の供給を停止する。
スイッチ切換信号生成回路３は、増幅器制御信号ＶＳに基づいて、スイッチ切換信号ＳＷＡおよびＳＷＳを生成する。
【０００６】
次に、上記構成の出力回路の動作について、図６を参照して説明する。時刻ｔ１に、１水平同期周期ごとにデータ側駆動回路に供給されるストローブ信号ＳＴＢが、図６（１）に示すように、“Ｈ”レベルに立ち上がると、スイッチ制御信号ＳＷＡは、図６（３）に示すように、 “Ｌ”レベルのまま、およびスイッチ制御信号ＳＷＳは、図６（４）に示すように、“Ｈ”レベルから“Ｌ”レベルに立ち下がる。これにより、スイッチ５１〜５５２８およびスイッチ６１〜６５２８はいずれもオフする。
【０００７】
次に、時刻ｔ２に、バイアス電流制御回路２に供給される増幅器制御信号ＶＳが、図６（２）に示すように、 “Ｈ”レベルに立ち上がると、バイアス電流が各増幅器４１〜４５２８に供給され、各増幅器４１〜４５２８は動作状態となる。 そして、時刻ｔ２から所定時間遅延した時刻ｔ３に、スイッチ切換信号ＳＷＡが、図６（３）に示すように、 “Ｈ”レベルに立ち上がり、スイッチ５１〜５５２８がオンする。これにより、階調電圧選択回路から供給される階調電圧Ｄ１〜Ｄ５２８は、対応する各増幅器４１〜４５２８において増幅された後、スイッチ５１〜５５２８を経て、データ赤信号、データ緑信号およびデータ青信号Ｓ１〜Ｓ５２８として、カラー液晶パネルの対応するデータ線に印加される。ここで、１水平同期期間のうち、スイッチ５１〜５５２８およびスイッチ６１〜６５２８がオフしている時刻ｔ１からｔ３の期間を第１期間と称する。
【０００８】
次に、時刻ｔ４に、増幅器制御信号ＶＳが、図６（２）に示すように、“Ｌ”レベルに立ち下がると、各増幅器４１〜４５２８へのバイアス電流の供給が停止し、各増幅器４１〜４５２８は非動作状態となる。そして、増幅器制御信号ＶＳが“Ｌ”レベルに立ち下がると略同時に、スイッチ切換信号ＳＷＡが、図６（３）に示すように、“Ｌ”レベルに立ち下がり、スイッチ５１〜５５２８がオフするとともに、スイッチ切換信号ＳＷＳが、図６（４）に示すように、 “Ｈ”レベルに立ち上がり、スイッチ６１〜６５２８がオンする。これにより、階調電圧選択回路から供給される階調電圧Ｄ１〜Ｄ５２８は、対応する各増幅器４１〜４５２８を経ずに直接、スイッチ６１〜６５２８を経て、データ赤信号、データ緑信号およびデータ青信号Ｓ１〜Ｓ５２８として、カラー液晶パネルの対応するデータ線に印加される。ここで、１水平同期期間のうち、スイッチ５１〜５５２８がオンおよびスイッチ６１〜６５２８がオフしている時刻ｔ３からｔ４の期間を第２期間と称する。
【０００９】
次に、時刻ｔ５に、ストローブ信号ＳＴＢが、図６（１）に示すように、 “Ｈ”レベルに立ち上がると、スイッチ切換信号ＳＷＳが、図６（４）に示すように、“Ｌ”レベルに立ち下がる。これにより、スイッチ５１〜５５２８およびスイッチ６１〜６５２８はいずれもオフする。ここで、１水平同期期間のうち、スイッチ５１〜５５２８がオフおよびスイッチ６１〜６５２８がオンしている時刻ｔ４からｔ５の期間を第３期間と称する。
【００１０】
出力回路を以上の構成とすることにより、各増幅器４１〜４５２８に、１水平同期期間のうち、第２期間の立ち上がり（第１期間の立ち下がり）の所定時間前の時刻ｔ２から立ち下がりの時刻ｔ４までバイアス電流を供給して各増幅器４１〜４５２８を動作状態とし、第２期間の立ち上がりの時刻ｔ３から立ち下がりの時刻ｔ４まで、階調電圧Ｄ１〜Ｄ５２８を各増幅器４１〜４５２８で増幅してデータ信号Ｓ１〜Ｓ５２８として出力する。そして、１水平同期期間のうち、第１期間の立ち上がりの時刻ｔ１から立ち下がりの所定時間前の時刻ｔ２までは、各増幅器４１〜４５２８へのバイアス電流を遮断して各増幅器４１〜４５２８を非動作状態とし、第１期間の立ち上がりの時刻ｔ１から立ち下がりの時刻ｔ３まで、出力をハイインピーダンスとする。また、１水平同期期間のうち、第３期間の立ち上がりの時刻ｔ４から立ち下がりの時刻ｔ５までは、各増幅器４１〜４５２８へのバイアス電流を遮断して各増幅器４１〜４５２８を非動作状態とし、階調電圧選択回路から供給される階調電圧Ｄ１〜Ｄ５２８を各増幅器４１〜４５２８を経ずに直接、データ信号Ｓ１〜Ｓ５２８として出力する。例えば、１水平同期期間６０〜７０secのうち、時刻ｔ２からｔ４の時間として、画像表示に必要な略中央の約１０μsecだけバイアス電流を供給して動作状態とし、その前の時刻ｔ１からｔ２の時間として、約２０〜３０μsec、および、その後の時刻ｔ４からｔ５の時間として、約３０μsecはバイアス電流を遮断して非動作状態としている。これにより、各増幅器４１〜４５２８の動作時間が１水平同期期間のすべて、すなわち、６０〜７０μsecである場合の消費電力、例えば、２４ｍＷ程度に対して、この例による消費電力は、単純計算で、約１／６〜約１／７の約３．４〜４ｍＷとなり、消費電力の低減を図っている。
【００１１】
【発明が解決しようとする課題】
ところで、バイアス電流制御回路２から各増幅器４１〜４５２８に供給されるバイアス電流が、電源電圧や動作温度の変動およびバイアス電流制御回路２に含まれるＭＯＳトランジスタの閾値電圧ＶＴの製造ばらつき等により、一定ではない。そのため、バイアス電流制御回路２に供給される増幅器制御信号ＶＳが、 “Ｈ”レベルに立ち上がり、バイアス電流が各増幅器４１〜４５２８に供給されてから、各増幅器４１〜４５２８が動作状態となり、そこから出力されるデータ信号の電圧が所定の階調電圧の値に到達するまでの時間も一定ではない。
一方、上述の出力回路に供給される増幅器制御信号ＶＳと、スイッチ切換信号ＳＷＡおよびＳＷＳとのタイミングは、一定となっており、上述の点を考慮すると、各増幅器４１〜４５２８の動作時間を長めに設定する必要があり、各増幅器４１〜４５２８の動作時間について低消費電力の観点からの最適化ができないという問題があった。
本発明は上記問題点に鑑みてなされたものであり、バイアス電流制御回路の出力電位に応じた増幅器の動作時間を設定可能とした液晶表示用駆動回路の出力回路を提供することである。
【００１２】
【課題を解決するための手段】
本発明の液晶表示用駆動回路の出力回路は、液晶パネルのデータ線に対応して選択された１つの階調電圧を増幅する増幅器と、増幅器の出力端に直列接続された第１のスイッチと、増幅器の入力端と第１スイッチの出力端とに両端が接続された第２のスイッチと、増幅器にバイアス電流を供給するバイアス電流制御回路とを備え、１水平同期期間が、第１および第２のスイッチをオフする第１期間と、第１のスイッチがオンおよび第２のスイッチがオフする第２期間と、第１のスイッチがオフおよび第２のスイッチがオンする第３期間とに区分され、増幅器が第２期間の立ち上がりの所定時間前から立ち下がりまで駆動する液晶表示用駆動回路の出力回路であって、前記第２期間の長さを前記バイアス電流制御回路の出力電位に応じて可変としたことを特徴とする。
また、本発明の液晶表示用駆動回路の出力回路は、液晶パネルのデータ線に対応して選択された１つの階調電圧を増幅する増幅器と、増幅器の出力端に直列接続された第１のスイッチと、増幅器の入力端と第１スイッチの出力端とに両端が接続された第２のスイッチと、増幅器制御信号のパルス期間に増幅器にバイアス電流を供給するバイアス電流制御回路とを備え、１水平同期期間が、第１および第２のスイッチをオフする第１期間と、第１のスイッチがオンおよび第２のスイッチがオフする第２期間と、第１のスイッチがオフおよび第２のスイッチがオンする第３期間とに区分され、前記増幅器制御信号のパルス期間が第２期間の立ち上がりの所定時間前から立ち下がりまでである液晶表示用駆動回路の出力回路であって、さらに、前記増幅器制御信号として、前記バイアス電流制御回路の出力電位に応じて、複数の異なるパルス幅の増幅器制御信号のうち１つを選択する増幅器制御信号選択回路を有することを特徴とする。
【００１３】
【発明の実施の形態】
以下に、本発明に基づき、一実施例の５２８本のデータ線に対応するデータ側駆動回路の出力回路について、図１を参照して説明する。尚、図５と同一のものは同一符号を付して、その説明を省略する。この出力回路は、５２８個の出力部１１〜１５２８と、バイアス電流制御回路２と、スイッチ切換信号生成回路３と、増幅器制御信号選択回路７とを具備している。
【００１４】
増幅器制御信号選択回路７は、図２に示すように、比較電圧Ｖｒ１、Ｖｒ２およびＶｒ３（Ｖｒ１＜Ｖｒ２＜Ｖｒ３）を生成する比較電圧発生回路８と、バイアス電流制御回路２の出力電位であるバイアス電圧ＶＢＩＡＳを各比較電圧Ｖｒ１、Ｖｒ２およびＶｒ３とで比較し、２ビットの選択信号“ＳＢ，ＳＡ”を生成する比較回路９と、データ側駆動回路の外部から、または、内部に含まれる図示しない制御回路から供給されるパルス幅の異なる増幅器制御信号ＶＳ０、ＶＳ１、ＶＳ２およびＶＳ３のうち１つを選択信号“ＳＢ，ＳＡ”に基づき選択し、増幅器制御信号ＶＳとして出力する４ビット入力のマルチプレクサ１０とを有している。増幅器制御信号ＶＳ０、ＶＳ１、ＶＳ２およびＶＳ３は、バイアス電流制御回路２からのバイアス電圧ＶＢＩＡＳのレベルが低い方から高い方にそれぞれ対応して、パルス幅がＶＳ０＞ＶＳ１＞ＶＳ２＞ＶＳ３と順次狭くなるように、予め設定されている。
【００１５】
比較電圧発生回路８は、電源電圧や動作温度等の変動に対して一定電圧を生成可能とするために、バンドギャップリファレンス回路で構成され、バイアス電流制御回路２からのバイアス電圧ＶＢＩＡＳのレベルが低い方から高い方にそれぞれ対応して、電圧値がＶｒ１＜Ｖｒ２＜Ｖｒ３と順次高くなるように、予め設定された比較電圧Ｖｒ１、Ｖｒ２およびＶｒ３を出力する。
【００１６】
比較回路９は、バイアス電流制御回路２からのバイアス電圧ＶＢＩＡＳを各比較電圧Ｖｒ１、Ｖｒ２およびＶｒ３とで比較し、２ビットの選択信号“ＳＢ，ＳＡ”として、比較電圧Ｖｒ１≧バイアス電圧ＶＢＩＡＳのとき“００”、比較電圧Ｖｒ２≧バイアス電圧ＶＢＩＡＳ＞比較電圧Ｖｒ１のとき“０１”、比較電圧Ｖｒ３≧バイアス電圧ＶＢＩＡＳ＞比較電圧Ｖｒ２のとき“１０”、およびバイアス電圧ＶＢＩＡＳ＞比較電圧Ｖｒ３のとき“１１”を出力する。
【００１７】
比較回路９の一実施例を、図３を参照して説明する。比較回路９は、コンパレータ１１、１２、１３と、ＥＸＮＯＲ回路１４と、ＡＮＤ回路１５、１６と、遅延回路１７と、２ビットのデータレジスタ１８と、２ビットのラッチ１９とを有している。各コンパレータ１１、１２、１３の非反転（＋）入力端にバイアス電流制御回路２の例えば、Ｎ−ＢＩＡＳの出力端が接続され、反転（−）入力端に比較電圧発生回路８の出力端Ｖｒ１、Ｖｒ２およびＶｒ３がそれぞれ接続されている。各コンパレータ１１、１２の出力がＥＸＮＯＲ回路１４に２入力され、各コンパレータ１２、１３の出力がＡＮＤ回路１５に２入力される。ＥＸＮＯＲ回路１４およびコンパレータ１３の出力がＡＮＤ回路１６に２入力される。ＡＮＤ回路１５、１６の出力は、遅延回路１７を介して供給される増幅器制御信号ＶＳ０（ＶＳ１、ＶＳ２およびＶＳ３でもよい）の立ち上がりに同期して、データレジスタ１８のそれぞれのビットに取り込まれる。データレジスタ１８に取り込まれたＡＮＤ回路１５、１６の出力は、ストローブ信号ＳＴＢの立ち上がりに同期して、ラッチ１９に取り込まれ、次にストローブ信号ＳＴＢが供給されるまで、すなわち、１水平同期期間の間、ＡＮＤ回路１６の出力を選択信号“ＳＢ、ＳＡ”の下位１ビットの選択信号ＳＡ、およびＡＮＤ回路１５の出力を“ＳＢ、ＳＡ”の上位１ビットの選択信号ＳＢとしてラッチ１９で保持される。
【００１８】
マルチプレクサ１０は、増幅器制御信号ＶＳ０、ＶＳ１、ＶＳ２およびＶＳ３と選択信号“ＳＡ、ＳＢ”が供給され、選択信号“ＳＢ，ＳＡ”が“００”のときＶＳ０、“０１”のときＶＳ１、“１０”のときＶＳ２、および“１１”のときＶＳ３を出力する。
【００１９】
次に、上記構成の出力回路の動作について、図４を参照して説明する。時刻ｔ１に、１水平同期周期ごとにデータ側駆動回路に供給されるストローブ信号ＳＴＢが、図４（１）に示すように、“Ｈ”レベルに立ち上がると、スイッチ制御信号ＳＷＡは、図４（９）に示すように、 “Ｌ”レベルのまま、およびスイッチ制御信号ＳＷＳは、図４（１０）に示すように、“Ｈ”レベルから“Ｌ”レベルに立ち下がる。これにより、スイッチ５１〜５５２８およびスイッチ６１〜６５２８はいずれもオフする。後述するが、前の１水平同期期間に、増幅器制御信号選択回路７の比較回路９内に含まれるデータレジスタ１８に選択信号“ＳＢ、ＳＡ”が“０１”で取りこまれているとする。時刻ｔ１にストローブ信号ＳＴＢが“Ｈ”レベルに立ち上がるのに同期して、選択信号“ＳＢ、ＳＡ”＝“０１”がラッチ１９に取りこまれ、図４（６）〜（７）に示すように、次のストローブ信号ＳＴＢが“Ｈ”レベルに立ち上がる時刻ｔ５まで、保持される。そして、これによりマルチプレクサ１０は、増幅器制御信号ＶＳとして、ＶＳ１を選択する状態となる。
【００２０】
次に、時刻ｔ２に、増幅器制御信号選択回路７に供給される増幅器制御信号ＶＳ０、ＶＳ１、ＶＳ２、ＶＳ３が、図４（２）〜（５）に示すように、“Ｈ”レベルに立ち上がると、増幅器制御信号選択回路７からバイアス電流制御回路２に供給される増幅器制御信号ＶＳとして、増幅器制御信号ＶＳ１が、図４（８）に示すように、“Ｈ”レベルに立ち上がり、バイアス電流が各増幅器４１〜４５２８に供給され、各増幅器４１〜４５２８は動作状態となる。そして、時刻ｔ２から所定時間遅延した時刻ｔ３に、スイッチ切換信号ＳＷＡが、図４（９）に示すように、 “Ｈ”レベルに立ち上がり、スイッチ５１〜５５２８がオンする。これにより、階調電圧選択回路から供給される階調電圧Ｄ１〜Ｄ５２８は、対応する各増幅器４１〜４５２８において増幅された後、スイッチ５１〜５５２８を経て、データ赤信号、データ緑信号およびデータ青信号Ｓ１〜Ｓ５２８として、カラー液晶パネルの対応するデータ線に印加される。
【００２１】
このとき、比較回路９内の各コンパレータ１１、１２、１３でバイアス電流制御回路２からのバイアス電圧ＶＢＩＡＳが各比較電圧Ｖｒ１、Ｖｒ２およびＶｒ３により比較され、その結果が論理処理され、ＡＮＤ回路１５、１６の出力としてデータレジスタ１８に供給されている。そして、時刻ｔ２に“Ｈ”レベルに立ち上がる増幅器制御信号ＶＳ０が、増幅器制御信号選択回路７の比較回路９内に含まれる遅延回路１７を介してデータレジスタ１８に供給され、増幅器制御信号ＶＳ０が時刻ｔ２から遅延回路１７で所定時間遅延して“Ｈ”レベルに立ち上がり、これに同期して、ＡＮＤ回路１５、１６の出力が選択信号“ＳＢ、ＳＡ”としてデータレジスタ１８に取りこまれる。
【００２２】
次に、時刻ｔ４に、増幅器制御信号ＶＳ１が、図４（３）、（８）に示すように、“Ｌ”レベルに立ち下がると、各増幅器４１〜４５２８へのバイアス電流の供給が停止し、各増幅器４１〜４５２８は非動作状態となる。そして、増幅器制御信号ＶＳ１が“Ｌ”レベルに立ち下がると略同時に、スイッチ切換信号ＳＷＡが、図４（９）に示すように、“Ｌ”レベルに立ち下がり、スイッチ５１〜５５２８がオフするとともに、スイッチ切換信号ＳＷＳが、図４（１０）に示すように、 “Ｈ”レベルに立ち上がり、スイッチ６１〜６５２８がオンする。これにより、階調電圧選択回路から供給される階調電圧Ｄ１〜Ｄ５２８は、対応する各増幅器４１〜４５２８を経ずに直接、スイッチ６１〜６５２８を経て、データ赤信号、データ緑信号およびデータ青信号Ｓ１〜Ｓ５２８として、カラー液晶パネルの対応するデータ線に印加される。
【００２３】
次に、時刻ｔ５に、ストローブ信号ＳＴＢが、図４（１）に示すように、 “Ｈ”レベルに立ち上がると、スイッチ切換信号ＳＷＳが、図４（１０）に示すように、“Ｌ”レベルに立ち下がる。これにより、スイッチ５１〜５５２８およびスイッチ６１〜６５２８はいずれもオフする。また、このとき、前述したと同様に、時刻ｔ５にストローブ信号ＳＴＢが“Ｈ”レベルに立ち上がるのに同期して、選択信号“ＳＢ、ＳＡ”がラッチ１９に取りこまれ、次のストローブ信号ＳＴＢが“Ｈ”レベルに立ち上がる時刻まで、保持される。
【００２４】
以上に説明したように、増幅器制御信号ＶＳとして、バイアス電流制御回路２からのバイアス電圧ＶＢＩＡＳのレベルに応じて、パルス幅の異なる増幅器制御信号ＶＳ０、ＶＳ１、ＶＳ２のうち１つの増幅器制御信号ＶＳを選択して出力回路を駆動するようにしたので、各増幅器４１〜４５２８の動作時間を最適化でき、更に低消費電力化を図ることができる。
【００２５】
【発明の効果】
本発明によれば、パルス幅が異なる複数の増幅器制御信号のうち１つをバイアス電流制御回路の出力電位に応じて選択して用いるので、増幅器の動作時間の最適化ができ、液晶表示用駆動回路の消費電力をさらに低減することができる。
【図面の簡単な説明】
【図１】 本発明の一実施例であるデータ側駆動回路の出力回路を示す回路図。
【図２】 図１の出力回路に用いられる一実施例の増幅器制御信号選択回路を示す回路図。
【図３】 図２の増幅器制御信号選択回路に用いられる一実施例の比較回路を示す回路図。
【図４】 図１の出力回路の動作を説明するタイミングチャート。
【図５】 従来のデータ側駆動回路の出力回路を示す回路図。
【図６】 図５の出力回路の動作を説明するタイミングチャート。
【符号の説明】
１１〜１５２８ 出力部
２ バイアス電流制御回路
３ スイッチ切換信号生成回路
４１〜４５２８ 増幅器
５１〜５５２８ スイッチ（第１のスイッチ）
６１〜６５２８ スイッチ（第２のスイッチ）
７ 増幅器制御信号選択回路
８ 比較電圧発生回路
９ 比較回路
１０ マルチプレクサ
【発明の属する技術分野】
本発明は液晶表示用駆動回路の出力回路に関し、特に、携帯型コンピュータ、携帯情報端末（ＰＤＡ：Personal Digital Assistants）、携帯電話、ＰＨＳPersonal Handy-phone System）などの携帯用電子機器に用いられ、表示画面が比較的小さい液晶パネルを有する液晶表示装置のデータ側駆動回路の出力回路に関する。
【０００２】
【従来の技術】
液晶表示装置として主流となっているアクティブマトリクス駆動方式を用いた液晶表示装置の液晶パネルは、透明な画素電極および薄膜トランジスタ（ＴＦＴ）を配置した半導体基板と、面全体に１つの透明な電極を形成した対向基板と、これら２枚の基板を対向させて間に液晶を封入した構造からなり、スイッチング機能を持つＴＦＴを制御することにより各画素電極に所定の電圧を印加し、各画素電極と対向基板電極との間の電位差により液晶の透過率を変化させて画像を表示するものである。半導体基板上には、各画素電極へ印加する階調電圧を送るデータ線と、ＴＦＴのスイッチング制御信号（走査信号）を送る走査線とが配線されている。各走査線にはパルス状の走査信号が走査側駆動回路より送られ、走査線に印加された走査信号がハイレベルのとき、データ側駆動回路よりその走査線につながるＴＦＴが全てオンとなり、そのときにデータ線に送られた階調電圧が、オンとなったＴＦＴを介して画素電極に印加される。そして、走査信号がローレベルとなり、ＴＦＴがオフ状態に変化すると、画素電極と対向基板電極との電位差は、次の階調電圧が画素電極に印加されるまでの間保持される。そして、各走査線に順次走査信号を送ることにより、全ての画素電極に所定の階調電圧が印加され、フレーム周期で階調電圧の書き替えを行うことにより画像を表示することができる。
【０００３】
表示画面が比較的小さい、例えば、解像度が１７６×２２０画素であるカラー液晶パネルを約６０Ｈｚの周波数で駆動する場合、１水平同期周期は６０〜７０μsecであるのに対して、この液晶パネルの実際の駆動時間は１水平同期周期当たり約４０μsecで済む。これに対応するため、表示画面が比較的小さい液晶パネルを低消費で駆動するデータ側駆動回路の出力回路が開発されている。
【０００４】
以下、この出力回路について図５を参照して説明する。この例では、解像度が１７６×２２０画素であるカラー液晶パネルのデータ線１７６×３（赤、緑、青）＝５２８本に対応するものとする。この出力回路は、５２８個の出力部１１〜１５２８と、バイアス電流制御回路２と、スイッチ切換信号生成回路３とを具備している。
各出力部１１〜１５２８は、増幅器４１〜４５２８と、各増幅器４１〜４５２８の出力端に直列接続された第１のスイッチ５１〜５５２８と、各増幅器４１〜４５２８の入力端と対応するスイッチ５１〜５５２８の出力端とに両端が接続された第２のスイッチ６１〜６５２８とを有している。各出力部１１〜１５２８に、データ側駆動回路に含まれる図示しない階調電圧選択回路から供給される対応するデータ赤信号、データ緑信号、データ青信号Ｄ１〜Ｄ５２８を、そのまま、または増幅した後、スイッチ切換信号生成回路３から供給されるスイッチ切換信号ＳＷＡおよびＳＷＳによってオンされたスイッチ５１〜５５２８またはスイッチ６１〜６５２８を経てカラー液晶パネルの対応するデータ線に印加する。各増幅器４１〜４５２８は、バイアス電流制御回路２によってバイアス電流が制御される。各スイッチ５１〜５５２８は、スイッチ切換信号ＳＷＡが“Ｈ”レベルのときにオンし、各スイッチ６１〜６５２８は、スイッチ切換信号ＳＷＳが“Ｈ”レベルのときにオンする。
【０００５】
バイアス電流制御回路２は、データ側駆動回路の外部から、または、内部に含まれる図示しない制御回路から供給される増幅器制御信号ＶＳが“Ｈ”レベルのとき、各増幅器４１〜４５２８にバイアス電流が供給できる状態とする。そして、増幅器制御信号ＶＳが“Ｌ”レベルに立ち下がると、各増幅器４１〜４５２８へのバイアス電流の供給を停止する。
スイッチ切換信号生成回路３は、増幅器制御信号ＶＳに基づいて、スイッチ切換信号ＳＷＡおよびＳＷＳを生成する。
【０００６】
次に、上記構成の出力回路の動作について、図６を参照して説明する。時刻ｔ１に、１水平同期周期ごとにデータ側駆動回路に供給されるストローブ信号ＳＴＢが、図６（１）に示すように、“Ｈ”レベルに立ち上がると、スイッチ制御信号ＳＷＡは、図６（３）に示すように、 “Ｌ”レベルのまま、およびスイッチ制御信号ＳＷＳは、図６（４）に示すように、“Ｈ”レベルから“Ｌ”レベルに立ち下がる。これにより、スイッチ５１〜５５２８およびスイッチ６１〜６５２８はいずれもオフする。
【０００７】
次に、時刻ｔ２に、バイアス電流制御回路２に供給される増幅器制御信号ＶＳが、図６（２）に示すように、 “Ｈ”レベルに立ち上がると、バイアス電流が各増幅器４１〜４５２８に供給され、各増幅器４１〜４５２８は動作状態となる。 そして、時刻ｔ２から所定時間遅延した時刻ｔ３に、スイッチ切換信号ＳＷＡが、図６（３）に示すように、 “Ｈ”レベルに立ち上がり、スイッチ５１〜５５２８がオンする。これにより、階調電圧選択回路から供給される階調電圧Ｄ１〜Ｄ５２８は、対応する各増幅器４１〜４５２８において増幅された後、スイッチ５１〜５５２８を経て、データ赤信号、データ緑信号およびデータ青信号Ｓ１〜Ｓ５２８として、カラー液晶パネルの対応するデータ線に印加される。ここで、１水平同期期間のうち、スイッチ５１〜５５２８およびスイッチ６１〜６５２８がオフしている時刻ｔ１からｔ３の期間を第１期間と称する。
【０００８】
次に、時刻ｔ４に、増幅器制御信号ＶＳが、図６（２）に示すように、“Ｌ”レベルに立ち下がると、各増幅器４１〜４５２８へのバイアス電流の供給が停止し、各増幅器４１〜４５２８は非動作状態となる。そして、増幅器制御信号ＶＳが“Ｌ”レベルに立ち下がると略同時に、スイッチ切換信号ＳＷＡが、図６（３）に示すように、“Ｌ”レベルに立ち下がり、スイッチ５１〜５５２８がオフするとともに、スイッチ切換信号ＳＷＳが、図６（４）に示すように、 “Ｈ”レベルに立ち上がり、スイッチ６１〜６５２８がオンする。これにより、階調電圧選択回路から供給される階調電圧Ｄ１〜Ｄ５２８は、対応する各増幅器４１〜４５２８を経ずに直接、スイッチ６１〜６５２８を経て、データ赤信号、データ緑信号およびデータ青信号Ｓ１〜Ｓ５２８として、カラー液晶パネルの対応するデータ線に印加される。ここで、１水平同期期間のうち、スイッチ５１〜５５２８がオンおよびスイッチ６１〜６５２８がオフしている時刻ｔ３からｔ４の期間を第２期間と称する。
【０００９】
次に、時刻ｔ５に、ストローブ信号ＳＴＢが、図６（１）に示すように、 “Ｈ”レベルに立ち上がると、スイッチ切換信号ＳＷＳが、図６（４）に示すように、“Ｌ”レベルに立ち下がる。これにより、スイッチ５１〜５５２８およびスイッチ６１〜６５２８はいずれもオフする。ここで、１水平同期期間のうち、スイッチ５１〜５５２８がオフおよびスイッチ６１〜６５２８がオンしている時刻ｔ４からｔ５の期間を第３期間と称する。
【００１０】
出力回路を以上の構成とすることにより、各増幅器４１〜４５２８に、１水平同期期間のうち、第２期間の立ち上がり（第１期間の立ち下がり）の所定時間前の時刻ｔ２から立ち下がりの時刻ｔ４までバイアス電流を供給して各増幅器４１〜４５２８を動作状態とし、第２期間の立ち上がりの時刻ｔ３から立ち下がりの時刻ｔ４まで、階調電圧Ｄ１〜Ｄ５２８を各増幅器４１〜４５２８で増幅してデータ信号Ｓ１〜Ｓ５２８として出力する。そして、１水平同期期間のうち、第１期間の立ち上がりの時刻ｔ１から立ち下がりの所定時間前の時刻ｔ２までは、各増幅器４１〜４５２８へのバイアス電流を遮断して各増幅器４１〜４５２８を非動作状態とし、第１期間の立ち上がりの時刻ｔ１から立ち下がりの時刻ｔ３まで、出力をハイインピーダンスとする。また、１水平同期期間のうち、第３期間の立ち上がりの時刻ｔ４から立ち下がりの時刻ｔ５までは、各増幅器４１〜４５２８へのバイアス電流を遮断して各増幅器４１〜４５２８を非動作状態とし、階調電圧選択回路から供給される階調電圧Ｄ１〜Ｄ５２８を各増幅器４１〜４５２８を経ずに直接、データ信号Ｓ１〜Ｓ５２８として出力する。例えば、１水平同期期間６０〜７０secのうち、時刻ｔ２からｔ４の時間として、画像表示に必要な略中央の約１０μsecだけバイアス電流を供給して動作状態とし、その前の時刻ｔ１からｔ２の時間として、約２０〜３０μsec、および、その後の時刻ｔ４からｔ５の時間として、約３０μsecはバイアス電流を遮断して非動作状態としている。これにより、各増幅器４１〜４５２８の動作時間が１水平同期期間のすべて、すなわち、６０〜７０μsecである場合の消費電力、例えば、２４ｍＷ程度に対して、この例による消費電力は、単純計算で、約１／６〜約１／７の約３．４〜４ｍＷとなり、消費電力の低減を図っている。
【００１１】
【発明が解決しようとする課題】
ところで、バイアス電流制御回路２から各増幅器４１〜４５２８に供給されるバイアス電流が、電源電圧や動作温度の変動およびバイアス電流制御回路２に含まれるＭＯＳトランジスタの閾値電圧ＶＴの製造ばらつき等により、一定ではない。そのため、バイアス電流制御回路２に供給される増幅器制御信号ＶＳが、 “Ｈ”レベルに立ち上がり、バイアス電流が各増幅器４１〜４５２８に供給されてから、各増幅器４１〜４５２８が動作状態となり、そこから出力されるデータ信号の電圧が所定の階調電圧の値に到達するまでの時間も一定ではない。
一方、上述の出力回路に供給される増幅器制御信号ＶＳと、スイッチ切換信号ＳＷＡおよびＳＷＳとのタイミングは、一定となっており、上述の点を考慮すると、各増幅器４１〜４５２８の動作時間を長めに設定する必要があり、各増幅器４１〜４５２８の動作時間について低消費電力の観点からの最適化ができないという問題があった。
本発明は上記問題点に鑑みてなされたものであり、バイアス電流制御回路の出力電位に応じた増幅器の動作時間を設定可能とした液晶表示用駆動回路の出力回路を提供することである。
【００１２】
【課題を解決するための手段】
本発明の液晶表示用駆動回路の出力回路は、液晶パネルのデータ線に対応して選択された１つの階調電圧を増幅する増幅器と、増幅器の出力端に直列接続された第１のスイッチと、増幅器の入力端と第１スイッチの出力端とに両端が接続された第２のスイッチと、増幅器にバイアス電流を供給するバイアス電流制御回路とを備え、１水平同期期間が、第１および第２のスイッチをオフする第１期間と、第１のスイッチがオンおよび第２のスイッチがオフする第２期間と、第１のスイッチがオフおよび第２のスイッチがオンする第３期間とに区分され、増幅器が第２期間の立ち上がりの所定時間前から立ち下がりまで駆動する液晶表示用駆動回路の出力回路であって、前記第２期間の長さを前記バイアス電流制御回路の出力電位に応じて可変としたことを特徴とする。
また、本発明の液晶表示用駆動回路の出力回路は、液晶パネルのデータ線に対応して選択された１つの階調電圧を増幅する増幅器と、増幅器の出力端に直列接続された第１のスイッチと、増幅器の入力端と第１スイッチの出力端とに両端が接続された第２のスイッチと、増幅器制御信号のパルス期間に増幅器にバイアス電流を供給するバイアス電流制御回路とを備え、１水平同期期間が、第１および第２のスイッチをオフする第１期間と、第１のスイッチがオンおよび第２のスイッチがオフする第２期間と、第１のスイッチがオフおよび第２のスイッチがオンする第３期間とに区分され、前記増幅器制御信号のパルス期間が第２期間の立ち上がりの所定時間前から立ち下がりまでである液晶表示用駆動回路の出力回路であって、さらに、前記増幅器制御信号として、前記バイアス電流制御回路の出力電位に応じて、複数の異なるパルス幅の増幅器制御信号のうち１つを選択する増幅器制御信号選択回路を有することを特徴とする。
【００１３】
【発明の実施の形態】
以下に、本発明に基づき、一実施例の５２８本のデータ線に対応するデータ側駆動回路の出力回路について、図１を参照して説明する。尚、図５と同一のものは同一符号を付して、その説明を省略する。この出力回路は、５２８個の出力部１１〜１５２８と、バイアス電流制御回路２と、スイッチ切換信号生成回路３と、増幅器制御信号選択回路７とを具備している。
【００１４】
増幅器制御信号選択回路７は、図２に示すように、比較電圧Ｖｒ１、Ｖｒ２およびＶｒ３（Ｖｒ１＜Ｖｒ２＜Ｖｒ３）を生成する比較電圧発生回路８と、バイアス電流制御回路２の出力電位であるバイアス電圧ＶＢＩＡＳを各比較電圧Ｖｒ１、Ｖｒ２およびＶｒ３とで比較し、２ビットの選択信号“ＳＢ，ＳＡ”を生成する比較回路９と、データ側駆動回路の外部から、または、内部に含まれる図示しない制御回路から供給されるパルス幅の異なる増幅器制御信号ＶＳ０、ＶＳ１、ＶＳ２およびＶＳ３のうち１つを選択信号“ＳＢ，ＳＡ”に基づき選択し、増幅器制御信号ＶＳとして出力する４ビット入力のマルチプレクサ１０とを有している。増幅器制御信号ＶＳ０、ＶＳ１、ＶＳ２およびＶＳ３は、バイアス電流制御回路２からのバイアス電圧ＶＢＩＡＳのレベルが低い方から高い方にそれぞれ対応して、パルス幅がＶＳ０＞ＶＳ１＞ＶＳ２＞ＶＳ３と順次狭くなるように、予め設定されている。
【００１５】
比較電圧発生回路８は、電源電圧や動作温度等の変動に対して一定電圧を生成可能とするために、バンドギャップリファレンス回路で構成され、バイアス電流制御回路２からのバイアス電圧ＶＢＩＡＳのレベルが低い方から高い方にそれぞれ対応して、電圧値がＶｒ１＜Ｖｒ２＜Ｖｒ３と順次高くなるように、予め設定された比較電圧Ｖｒ１、Ｖｒ２およびＶｒ３を出力する。
【００１６】
比較回路９は、バイアス電流制御回路２からのバイアス電圧ＶＢＩＡＳを各比較電圧Ｖｒ１、Ｖｒ２およびＶｒ３とで比較し、２ビットの選択信号“ＳＢ，ＳＡ”として、比較電圧Ｖｒ１≧バイアス電圧ＶＢＩＡＳのとき“００”、比較電圧Ｖｒ２≧バイアス電圧ＶＢＩＡＳ＞比較電圧Ｖｒ１のとき“０１”、比較電圧Ｖｒ３≧バイアス電圧ＶＢＩＡＳ＞比較電圧Ｖｒ２のとき“１０”、およびバイアス電圧ＶＢＩＡＳ＞比較電圧Ｖｒ３のとき“１１”を出力する。
【００１７】
比較回路９の一実施例を、図３を参照して説明する。比較回路９は、コンパレータ１１、１２、１３と、ＥＸＮＯＲ回路１４と、ＡＮＤ回路１５、１６と、遅延回路１７と、２ビットのデータレジスタ１８と、２ビットのラッチ１９とを有している。各コンパレータ１１、１２、１３の非反転（＋）入力端にバイアス電流制御回路２の例えば、Ｎ−ＢＩＡＳの出力端が接続され、反転（−）入力端に比較電圧発生回路８の出力端Ｖｒ１、Ｖｒ２およびＶｒ３がそれぞれ接続されている。各コンパレータ１１、１２の出力がＥＸＮＯＲ回路１４に２入力され、各コンパレータ１２、１３の出力がＡＮＤ回路１５に２入力される。ＥＸＮＯＲ回路１４およびコンパレータ１３の出力がＡＮＤ回路１６に２入力される。ＡＮＤ回路１５、１６の出力は、遅延回路１７を介して供給される増幅器制御信号ＶＳ０（ＶＳ１、ＶＳ２およびＶＳ３でもよい）の立ち上がりに同期して、データレジスタ１８のそれぞれのビットに取り込まれる。データレジスタ１８に取り込まれたＡＮＤ回路１５、１６の出力は、ストローブ信号ＳＴＢの立ち上がりに同期して、ラッチ１９に取り込まれ、次にストローブ信号ＳＴＢが供給されるまで、すなわち、１水平同期期間の間、ＡＮＤ回路１６の出力を選択信号“ＳＢ、ＳＡ”の下位１ビットの選択信号ＳＡ、およびＡＮＤ回路１５の出力を“ＳＢ、ＳＡ”の上位１ビットの選択信号ＳＢとしてラッチ１９で保持される。
【００１８】
マルチプレクサ１０は、増幅器制御信号ＶＳ０、ＶＳ１、ＶＳ２およびＶＳ３と選択信号“ＳＡ、ＳＢ”が供給され、選択信号“ＳＢ，ＳＡ”が“００”のときＶＳ０、“０１”のときＶＳ１、“１０”のときＶＳ２、および“１１”のときＶＳ３を出力する。
【００１９】
次に、上記構成の出力回路の動作について、図４を参照して説明する。時刻ｔ１に、１水平同期周期ごとにデータ側駆動回路に供給されるストローブ信号ＳＴＢが、図４（１）に示すように、“Ｈ”レベルに立ち上がると、スイッチ制御信号ＳＷＡは、図４（９）に示すように、 “Ｌ”レベルのまま、およびスイッチ制御信号ＳＷＳは、図４（１０）に示すように、“Ｈ”レベルから“Ｌ”レベルに立ち下がる。これにより、スイッチ５１〜５５２８およびスイッチ６１〜６５２８はいずれもオフする。後述するが、前の１水平同期期間に、増幅器制御信号選択回路７の比較回路９内に含まれるデータレジスタ１８に選択信号“ＳＢ、ＳＡ”が“０１”で取りこまれているとする。時刻ｔ１にストローブ信号ＳＴＢが“Ｈ”レベルに立ち上がるのに同期して、選択信号“ＳＢ、ＳＡ”＝“０１”がラッチ１９に取りこまれ、図４（６）〜（７）に示すように、次のストローブ信号ＳＴＢが“Ｈ”レベルに立ち上がる時刻ｔ５まで、保持される。そして、これによりマルチプレクサ１０は、増幅器制御信号ＶＳとして、ＶＳ１を選択する状態となる。
【００２０】
次に、時刻ｔ２に、増幅器制御信号選択回路７に供給される増幅器制御信号ＶＳ０、ＶＳ１、ＶＳ２、ＶＳ３が、図４（２）〜（５）に示すように、“Ｈ”レベルに立ち上がると、増幅器制御信号選択回路７からバイアス電流制御回路２に供給される増幅器制御信号ＶＳとして、増幅器制御信号ＶＳ１が、図４（８）に示すように、“Ｈ”レベルに立ち上がり、バイアス電流が各増幅器４１〜４５２８に供給され、各増幅器４１〜４５２８は動作状態となる。そして、時刻ｔ２から所定時間遅延した時刻ｔ３に、スイッチ切換信号ＳＷＡが、図４（９）に示すように、 “Ｈ”レベルに立ち上がり、スイッチ５１〜５５２８がオンする。これにより、階調電圧選択回路から供給される階調電圧Ｄ１〜Ｄ５２８は、対応する各増幅器４１〜４５２８において増幅された後、スイッチ５１〜５５２８を経て、データ赤信号、データ緑信号およびデータ青信号Ｓ１〜Ｓ５２８として、カラー液晶パネルの対応するデータ線に印加される。
【００２１】
このとき、比較回路９内の各コンパレータ１１、１２、１３でバイアス電流制御回路２からのバイアス電圧ＶＢＩＡＳが各比較電圧Ｖｒ１、Ｖｒ２およびＶｒ３により比較され、その結果が論理処理され、ＡＮＤ回路１５、１６の出力としてデータレジスタ１８に供給されている。そして、時刻ｔ２に“Ｈ”レベルに立ち上がる増幅器制御信号ＶＳ０が、増幅器制御信号選択回路７の比較回路９内に含まれる遅延回路１７を介してデータレジスタ１８に供給され、増幅器制御信号ＶＳ０が時刻ｔ２から遅延回路１７で所定時間遅延して“Ｈ”レベルに立ち上がり、これに同期して、ＡＮＤ回路１５、１６の出力が選択信号“ＳＢ、ＳＡ”としてデータレジスタ１８に取りこまれる。
【００２２】
次に、時刻ｔ４に、増幅器制御信号ＶＳ１が、図４（３）、（８）に示すように、“Ｌ”レベルに立ち下がると、各増幅器４１〜４５２８へのバイアス電流の供給が停止し、各増幅器４１〜４５２８は非動作状態となる。そして、増幅器制御信号ＶＳ１が“Ｌ”レベルに立ち下がると略同時に、スイッチ切換信号ＳＷＡが、図４（９）に示すように、“Ｌ”レベルに立ち下がり、スイッチ５１〜５５２８がオフするとともに、スイッチ切換信号ＳＷＳが、図４（１０）に示すように、 “Ｈ”レベルに立ち上がり、スイッチ６１〜６５２８がオンする。これにより、階調電圧選択回路から供給される階調電圧Ｄ１〜Ｄ５２８は、対応する各増幅器４１〜４５２８を経ずに直接、スイッチ６１〜６５２８を経て、データ赤信号、データ緑信号およびデータ青信号Ｓ１〜Ｓ５２８として、カラー液晶パネルの対応するデータ線に印加される。
【００２３】
次に、時刻ｔ５に、ストローブ信号ＳＴＢが、図４（１）に示すように、 “Ｈ”レベルに立ち上がると、スイッチ切換信号ＳＷＳが、図４（１０）に示すように、“Ｌ”レベルに立ち下がる。これにより、スイッチ５１〜５５２８およびスイッチ６１〜６５２８はいずれもオフする。また、このとき、前述したと同様に、時刻ｔ５にストローブ信号ＳＴＢが“Ｈ”レベルに立ち上がるのに同期して、選択信号“ＳＢ、ＳＡ”がラッチ１９に取りこまれ、次のストローブ信号ＳＴＢが“Ｈ”レベルに立ち上がる時刻まで、保持される。
【００２４】
以上に説明したように、増幅器制御信号ＶＳとして、バイアス電流制御回路２からのバイアス電圧ＶＢＩＡＳのレベルに応じて、パルス幅の異なる増幅器制御信号ＶＳ０、ＶＳ１、ＶＳ２のうち１つの増幅器制御信号ＶＳを選択して出力回路を駆動するようにしたので、各増幅器４１〜４５２８の動作時間を最適化でき、更に低消費電力化を図ることができる。
【００２５】
【発明の効果】
本発明によれば、パルス幅が異なる複数の増幅器制御信号のうち１つをバイアス電流制御回路の出力電位に応じて選択して用いるので、増幅器の動作時間の最適化ができ、液晶表示用駆動回路の消費電力をさらに低減することができる。
【図面の簡単な説明】
【図１】 本発明の一実施例であるデータ側駆動回路の出力回路を示す回路図。
【図２】 図１の出力回路に用いられる一実施例の増幅器制御信号選択回路を示す回路図。
【図３】 図２の増幅器制御信号選択回路に用いられる一実施例の比較回路を示す回路図。
【図４】 図１の出力回路の動作を説明するタイミングチャート。
【図５】 従来のデータ側駆動回路の出力回路を示す回路図。
【図６】 図５の出力回路の動作を説明するタイミングチャート。
【符号の説明】
１１〜１５２８ 出力部
２ バイアス電流制御回路
３ スイッチ切換信号生成回路
４１〜４５２８ 増幅器
５１〜５５２８ スイッチ（第１のスイッチ）
６１〜６５２８ スイッチ（第２のスイッチ）
７ 増幅器制御信号選択回路
８ 比較電圧発生回路
９ 比較回路
１０ マルチプレクサ
Claims (2)
- 液晶パネルのデータ線に対応して選択された１つの階調電圧を増幅する増幅器と、増幅器の出力端に直列接続された第１のスイッチと、増幅器の入力端と第１スイッチの出力端とに両端が接続された第２のスイッチと、増幅器にバイアス電流を供給するバイアス電流制御回路とを備え、１水平同期期間が、第１および第２のスイッチをオフする第１期間と、第１のスイッチがオンおよび第２のスイッチがオフする第２期間と、第１のスイッチがオフおよび第２のスイッチがオンする第３期間とに区分され、増幅器が第２期間の立ち上がりの所定時間前から立ち下がりまで駆動する液晶表示用駆動回路の出力回路であって、
前記第２期間の長さを前記バイアス電流制御回路の出力電位に応じて可変としたことを特徴とする液晶表示用駆動回路の出力回路。 - 液晶パネルのデータ線に対応して選択された１つの階調電圧を増幅する増幅器と、増幅器の出力端に直列接続された第１のスイッチと、増幅器の入力端と第１スイッチの出力端とに両端が接続された第２のスイッチと、増幅器制御信号のパルス期間に増幅器にバイアス電流を供給するバイアス電流制御回路とを備え、１水平同期期間が、第１および第２のスイッチをオフする第１期間と、第１のスイッチがオンおよび第２のスイッチがオフする第２期間と、第１のスイッチがオフおよび第２のスイッチがオンする第３期間とに区分され、前記増幅器制御信号のパルス期間が第２期間の立ち上がりの所定時間前から立ち下がりまでである液晶表示用駆動回路の出力回路であって、
さらに、前記増幅器制御信号として、前記バイアス電流制御回路の出力電位に応じて、複数の異なるパルス幅の増幅器制御信号のうち１つを選択する増幅器制御信号選択回路を有することを特徴とする液晶表示用駆動回路の出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002138247A JP3847207B2 (ja) | 2002-05-14 | 2002-05-14 | 液晶表示用駆動回路の出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002138247A JP3847207B2 (ja) | 2002-05-14 | 2002-05-14 | 液晶表示用駆動回路の出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003330429A JP2003330429A (ja) | 2003-11-19 |
| JP3847207B2 true JP3847207B2 (ja) | 2006-11-22 |
Family
ID=29699741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002138247A Expired - Fee Related JP3847207B2 (ja) | 2002-05-14 | 2002-05-14 | 液晶表示用駆動回路の出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3847207B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3533185B2 (ja) | 2001-01-16 | 2004-05-31 | Ｎｅｃエレクトロニクス株式会社 | 液晶ディスプレイの駆動回路 |
| JP4744075B2 (ja) | 2003-12-04 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 表示装置、その駆動回路およびその駆動方法 |
| GB0420051D0 (en) * | 2004-09-10 | 2004-10-13 | Koninkl Philips Electronics Nv | Apparatus for driving matrix-type LCD panels and a liquid crystal display based thereon |
| US7158065B2 (en) * | 2005-02-04 | 2007-01-02 | Tpo Displays Corp. | Signal driving circuits |
| JP4824387B2 (ja) | 2005-10-28 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 液晶表示用駆動回路 |
| JP4964461B2 (ja) | 2005-12-13 | 2012-06-27 | ティーピーオー、ホンコン、ホールディング、リミテッド | 表示装置及びその容量性負荷の駆動回路 |
| CN101427298B (zh) * | 2006-05-24 | 2013-04-10 | 夏普株式会社 | 模拟输出电路和数据信号线驱动电路及显示装置、电位写入方法 |
| KR100849214B1 (ko) | 2007-01-16 | 2008-07-31 | 삼성전자주식회사 | 차지 쉐어시 전력 소모를 줄일 수 있는 데이터 드라이버장치 및 디스플레이 장치 |
| JP2010286720A (ja) * | 2009-06-12 | 2010-12-24 | Renesas Electronics Corp | 表示制御回路 |
| EP2544169A4 (en) * | 2010-03-03 | 2015-04-22 | Sharp Kk | DISPLAY DEVICE, ITS CONTROL METHOD, AND LIQUID CRYSTAL DISPLAY DEVICE |
| JP6073920B2 (ja) * | 2012-05-30 | 2017-02-01 | 陳啓星ＣＨＥＮ，Ｑｉｘｉｎｇ | 対数コンパンディング比率複数同時実行式超高速ＡＤＣ及びＤＡＣの級電位アーキテクチャ（ｓｔａｇｅ−ｐｏｔｅｎｔｉａｌａｒｃｈｉｔｅｃｔｕｒｅ） |
-
2002
- 2002-05-14 JP JP2002138247A patent/JP3847207B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003330429A (ja) | 2003-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10424390B2 (en) | Pulse output circuit, shift register and display device | |
| US7701474B2 (en) | Method of driving a color liquid crystal display and driver circuit for driving the display as well as portable electronic device with the driver circuit | |
| US8525824B2 (en) | Liquid crystal display driver device and liquid crystal display system | |
| US6456268B1 (en) | Active matrix type liquid crystal display drive control apparatus | |
| US20070018939A1 (en) | Source driver circuit and driving method for liquid crystal display device | |
| US20070171169A1 (en) | Driving apparatus capable of quickly driving a capacitive load with heat generation reduced and a method therefor | |
| JP3847207B2 (ja) | 液晶表示用駆動回路の出力回路 | |
| JP2006048041A (ja) | スレッショルド電圧の補償を備えた画素駆動回路 | |
| US20060017715A1 (en) | Display device, display driver, and data transfer method | |
| JP2002366108A (ja) | 液晶表示装置の駆動方法 | |
| JP2006195430A (ja) | 液晶表示装置のソースドライバ駆動方法 | |
| JPH11184435A (ja) | 出力回路 | |
| KR100723481B1 (ko) | 액정표시장치의 소오스 구동부에서 출력 신호의 슬루레이트를 개선한 출력 버퍼 | |
| US8471839B2 (en) | Signal control circuit and method thereof, liquid crystal display and timing controller thereof | |
| JP2001272655A (ja) | 液晶表示装置の駆動方法および駆動装置 | |
| JP2005031112A (ja) | データ転送回路及びフラットディスプレイ装置 | |
| TWI409782B (zh) | 驅動一顯示器之方法及其相關顯示裝置 | |
| TWI810831B (zh) | 用來驅動顯示面板的放大器及其控制方法 | |
| JP2003150121A (ja) | パルス幅変調信号生成回路、データライン駆動回路、電気光学装置及び電子機器 | |
| TWI463453B (zh) | 顯示驅動裝置及顯示面板的驅動方法 | |
| JP2007114559A (ja) | 対向電極電圧生成回路、電源回路、電気光学装置及び電子機器 | |
| JP2007114682A (ja) | 対向電極電圧生成回路、電源回路、電気光学装置及び電子機器 | |
| JP2007127701A (ja) | 表示駆動装置 | |
| JP2002311920A (ja) | 液晶表示装置、画像表示応用機器、及び情報携帯端末機器 | |
| JP2003295842A (ja) | 表示装置及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040907 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050119 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060822 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |