JP2003295842A - 表示装置及びその駆動方法 - Google Patents
表示装置及びその駆動方法Info
- Publication number
- JP2003295842A JP2003295842A JP2003024327A JP2003024327A JP2003295842A JP 2003295842 A JP2003295842 A JP 2003295842A JP 2003024327 A JP2003024327 A JP 2003024327A JP 2003024327 A JP2003024327 A JP 2003024327A JP 2003295842 A JP2003295842 A JP 2003295842A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- display device
- signal line
- generation circuit
- gradation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】 ガンマ補正を精度よく行える表示装置を提供
する。 【解決手段】 液晶表示装置の駆動回路部２は、不図示
のホストコンピュータから同期信号やデジタル画素デー
タ等を取り込む入力インタフェース部１１と、画素ＴＦ
Ｔ３のゲート電圧を制御するゲートドライバ１２と、γ
補正電圧を生成するγ補正電圧生成回路１３と、階調電
圧を生成する階調電圧生成回路１４と、対向電極６に印
加するコモン電圧Ｖcomを生成するコモン電圧生成回路
１５と、画素ＴＦＴ３のソース端子に接続され信号線の
電圧を制御するソースドライバ１６と、全体の制御を行
う制御ＩＣ１７とを備えている。階調電圧生成回路１４
内の複数の抵抗素子の段間の少なくとも一部に、γ補正
電圧を印加するようにしたため、個々の液晶表示装置の
ガンマ値に合わせてγ補正を精度よく行うことができ、
表示品質を向上できる。
する。 【解決手段】 液晶表示装置の駆動回路部２は、不図示
のホストコンピュータから同期信号やデジタル画素デー
タ等を取り込む入力インタフェース部１１と、画素ＴＦ
Ｔ３のゲート電圧を制御するゲートドライバ１２と、γ
補正電圧を生成するγ補正電圧生成回路１３と、階調電
圧を生成する階調電圧生成回路１４と、対向電極６に印
加するコモン電圧Ｖcomを生成するコモン電圧生成回路
１５と、画素ＴＦＴ３のソース端子に接続され信号線の
電圧を制御するソースドライバ１６と、全体の制御を行
う制御ＩＣ１７とを備えている。階調電圧生成回路１４
内の複数の抵抗素子の段間の少なくとも一部に、γ補正
電圧を印加するようにしたため、個々の液晶表示装置の
ガンマ値に合わせてγ補正を精度よく行うことができ、
表示品質を向上できる。
Description
【０００１】
【発明の属する技術分野】本発明は、信号線に供給され
る信号線電圧に対してγ補正を行う表示装置に関する。
る信号線電圧に対してγ補正を行う表示装置に関する。
【０００２】
【従来の技術】一般に、液晶表示装置や有機ＥＬ表示装
置等の平面表示装置では、画素の輝度に応じた電圧を信
号線に供給して表示動作を行う。ところが、画面の明る
さは信号線電圧に正比例せず、信号線電圧に対して指数
関数的に変化する。例えば、一般の液晶表示装置にあっ
ては、信号線電圧が小さいときは明るさの変化が緩やか
で、信号線電圧が大きくなるほど明るさが急激に変化す
る。
置等の平面表示装置では、画素の輝度に応じた電圧を信
号線に供給して表示動作を行う。ところが、画面の明る
さは信号線電圧に正比例せず、信号線電圧に対して指数
関数的に変化する。例えば、一般の液晶表示装置にあっ
ては、信号線電圧が小さいときは明るさの変化が緩やか
で、信号線電圧が大きくなるほど明るさが急激に変化す
る。
【０００３】個々の液晶表示装置は、固有のガンマ値を
持っているため、ガンマ値に合わせて明るさを調整する
ガンマ（γ）補正を行うのが一般的である。
持っているため、ガンマ値に合わせて明るさを調整する
ガンマ（γ）補正を行うのが一般的である。
【０００４】
【発明が解決しようとする課題】従来は、対向電極に供
給されるコモン電圧の振幅を調整することにより、γ補
正を行っていた。この方式では、その調整によっては、
ノーマリホワイト（電圧無印加時に最大輝度を表示する
モード）の場合、黒色が白っぽくなる等の不具合が生
じ、表示品質が劣化してしまう。
給されるコモン電圧の振幅を調整することにより、γ補
正を行っていた。この方式では、その調整によっては、
ノーマリホワイト（電圧無印加時に最大輝度を表示する
モード）の場合、黒色が白っぽくなる等の不具合が生
じ、表示品質が劣化してしまう。
【０００５】本発明は、このような点に鑑みてなされた
ものであり、その目的は、ガンマ補正を精度よく行える
表示装置を提供することにある。
ものであり、その目的は、ガンマ補正を精度よく行える
表示装置を提供することにある。
【０００６】
【課題を解決するための手段】上述した課題を解決する
ために、本発明は、列設された信号線および走査線と、
前記信号線および走査線の交点付近に形成される表示画
素と、２種類の基準電圧を複数の抵抗素子で抵抗分圧し
て、前記信号線に供給される階調電圧を生成する階調電
圧生成回路と、前記複数の抵抗素子間の少なくとも一つ
の接続経路に印加されるγ補正用電圧を生成するγ補正
電圧生成回路と、前記階調電圧生成回路で生成された階
調電圧の中から、デジタル画素データに応じた階調電圧
を選択して対応する信号線に供給する信号線電圧生成回
路と、を備える。
ために、本発明は、列設された信号線および走査線と、
前記信号線および走査線の交点付近に形成される表示画
素と、２種類の基準電圧を複数の抵抗素子で抵抗分圧し
て、前記信号線に供給される階調電圧を生成する階調電
圧生成回路と、前記複数の抵抗素子間の少なくとも一つ
の接続経路に印加されるγ補正用電圧を生成するγ補正
電圧生成回路と、前記階調電圧生成回路で生成された階
調電圧の中から、デジタル画素データに応じた階調電圧
を選択して対応する信号線に供給する信号線電圧生成回
路と、を備える。
【０００７】
【発明の実施の形態】以下、本発明に係る表示装置につ
いて、図面を参照しながら具体的に説明する。図１は本
発明に係る表示装置の一実施形態の概略構成を示すブロ
ック図であり、液晶表示装置の構成を示している。
いて、図面を参照しながら具体的に説明する。図１は本
発明に係る表示装置の一実施形態の概略構成を示すブロ
ック図であり、液晶表示装置の構成を示している。
【０００８】図１の液晶表示装置は、画素アレイ部１と
駆動回路部２とに大きく分けられる。画素アレイ部１
は、例えばガラス基板上に複数本列設された信号線Ｓお
よび走査線Ｇと、信号線Ｓおよび走査線Ｇの交点付近に
形成される画素ＴＦＴ３と、画素ＴＦＴ３に接続される
画素電極５と、画素電極５と対向電極６との間に形成さ
れる液晶容量Ｃ１と、画素電極5と補助容量電極７との
間に形成される補助容量Ｃ２とを有する。
駆動回路部２とに大きく分けられる。画素アレイ部１
は、例えばガラス基板上に複数本列設された信号線Ｓお
よび走査線Ｇと、信号線Ｓおよび走査線Ｇの交点付近に
形成される画素ＴＦＴ３と、画素ＴＦＴ３に接続される
画素電極５と、画素電極５と対向電極６との間に形成さ
れる液晶容量Ｃ１と、画素電極5と補助容量電極７との
間に形成される補助容量Ｃ２とを有する。
【０００９】駆動回路部２は、不図示のホストコンピュ
ータから同期信号やデジタル画素データ等を取り込む入
力インタフェース回路１１と、画素ＴＦＴ３のゲート電
圧を制御するゲートドライバ１２と、γ補正電圧を生成
するγ補正電圧生成回路１３と、階調電圧を生成する階
調電圧生成回路１４と、対向電極６に印加するコモン電
圧Ｖcomを生成するコモン電圧生成回路１５と、画素Ｔ
ＦＴ３のソース端子に接続され信号線の電圧を制御する
ソースドライバ１６と、全体の制御を行う制御ＩＣ１７
とを備えている。
ータから同期信号やデジタル画素データ等を取り込む入
力インタフェース回路１１と、画素ＴＦＴ３のゲート電
圧を制御するゲートドライバ１２と、γ補正電圧を生成
するγ補正電圧生成回路１３と、階調電圧を生成する階
調電圧生成回路１４と、対向電極６に印加するコモン電
圧Ｖcomを生成するコモン電圧生成回路１５と、画素Ｔ
ＦＴ３のソース端子に接続され信号線の電圧を制御する
ソースドライバ１６と、全体の制御を行う制御ＩＣ１７
とを備えている。
【００１０】ソースドライバ１６は、画素アレイ部１の
複数の信号線ごとに複数個設けられる、例えばＴＣＰ
（テープ・キャリア・パッケージ）で構成される。各ソー
スドライバ１６には、階調電圧生成回路１４から出力さ
れた階調基準電圧Ｖ０〜Ｖ９と、入力インタフェース回
路１１で取り込んだデジタル画素データとが入力され
る。各ソースドライバ１６は、デジタル画素データの値
に応じた階調電圧を階調基準電圧に基づいて生成し、所
望の電圧を対応信号線に供給する。
複数の信号線ごとに複数個設けられる、例えばＴＣＰ
（テープ・キャリア・パッケージ）で構成される。各ソー
スドライバ１６には、階調電圧生成回路１４から出力さ
れた階調基準電圧Ｖ０〜Ｖ９と、入力インタフェース回
路１１で取り込んだデジタル画素データとが入力され
る。各ソースドライバ１６は、デジタル画素データの値
に応じた階調電圧を階調基準電圧に基づいて生成し、所
望の電圧を対応信号線に供給する。
【００１１】図２は階調電圧生成回路１４の内部構成を
示す回路図である。図示のように、階調電圧生成回路１
４は、直列接続された複数の抵抗素子からなる抵抗アレ
イ１８を有し、抵抗アレイ１８の両端には互いに反転す
る基準電圧Ｖref1，Ｖref2（例えば、一方が０Ｖで他方
が５Ｖ）が供給される。これら基準電圧Ｖref1，Ｖref2
の電圧レベルは、液晶表示装置の焼き付き、あるいはフ
リッカを低減するために１水平ライン等の所定の水平ラ
インごとや１フレームごとに反転する。
示す回路図である。図示のように、階調電圧生成回路１
４は、直列接続された複数の抵抗素子からなる抵抗アレ
イ１８を有し、抵抗アレイ１８の両端には互いに反転す
る基準電圧Ｖref1，Ｖref2（例えば、一方が０Ｖで他方
が５Ｖ）が供給される。これら基準電圧Ｖref1，Ｖref2
の電圧レベルは、液晶表示装置の焼き付き、あるいはフ
リッカを低減するために１水平ライン等の所定の水平ラ
インごとや１フレームごとに反転する。
【００１２】図２の複数の直列接続された抵抗素子の段
間から階調電圧Ｖ０〜Ｖ９が抵抗分圧されて出力され
る。階調電圧Ｖ０〜Ｖ９は、複数の抵抗素子の抵抗比に
応じた電圧レベルになる。
間から階調電圧Ｖ０〜Ｖ９が抵抗分圧されて出力され
る。階調電圧Ｖ０〜Ｖ９は、複数の抵抗素子の抵抗比に
応じた電圧レベルになる。
【００１３】複数の抵抗素子の段間のうち、少なくとも
一箇所に対して、γ補正電圧生成回路１３からのγ補正
電圧が印加される。図２では、階調電圧V1,V2を出力す
るノードａ，ｂにγ補正電圧を印加する例を示してい
る。
一箇所に対して、γ補正電圧生成回路１３からのγ補正
電圧が印加される。図２では、階調電圧V1,V2を出力す
るノードａ，ｂにγ補正電圧を印加する例を示してい
る。
【００１４】図３はγ補正電圧生成回路１３の内部構成
の一例を示す回路図である。図３のγ補正電圧生成回路
１３は、オペアンプｏｐ１，ｏｐ２と、入力端子CONTと
オペアンプｏｐ１の出力端子との間に接続される抵抗素
子Ｒ11，Ｒ12と、オペアンプｏｐ１の正入力端子に接続
される抵抗Ｒ13，Ｒ14と、オペアンプｏｐ１の出力端子
とオペアンプｏｐ２の負入力端子との間に直列接続され
る抵抗素子Ｒ15、キャパシタＣ３および抵抗素子Ｒ16
と、オペアンプｏｐ１の出力電圧を極性ＰＯＬに応じた
電圧に変換するトランジスタＴｒ１、ダイオードＤ１お
よび抵抗素子Ｒ17，Ｒ18と、オペアンプｏｐ２の負入力
端子と出力端子との間に接続される抵抗調整回路２１
と、オペアンプｏｐ２の正入力端子に接続される抵抗調
整回路２２と、オペアンプｏｐ２の出力端子に接続され
るプシュプル回路２３とを有する。抵抗調整回路２２に
は、コモン電圧生成回路１５に供給される外部電源電圧
Ｖccと同じ電圧が印加される。
の一例を示す回路図である。図３のγ補正電圧生成回路
１３は、オペアンプｏｐ１，ｏｐ２と、入力端子CONTと
オペアンプｏｐ１の出力端子との間に接続される抵抗素
子Ｒ11，Ｒ12と、オペアンプｏｐ１の正入力端子に接続
される抵抗Ｒ13，Ｒ14と、オペアンプｏｐ１の出力端子
とオペアンプｏｐ２の負入力端子との間に直列接続され
る抵抗素子Ｒ15、キャパシタＣ３および抵抗素子Ｒ16
と、オペアンプｏｐ１の出力電圧を極性ＰＯＬに応じた
電圧に変換するトランジスタＴｒ１、ダイオードＤ１お
よび抵抗素子Ｒ17，Ｒ18と、オペアンプｏｐ２の負入力
端子と出力端子との間に接続される抵抗調整回路２１
と、オペアンプｏｐ２の正入力端子に接続される抵抗調
整回路２２と、オペアンプｏｐ２の出力端子に接続され
るプシュプル回路２３とを有する。抵抗調整回路２２に
は、コモン電圧生成回路１５に供給される外部電源電圧
Ｖccと同じ電圧が印加される。
【００１５】図３の回路において、入力端子CONTには０
〜３．３Ｖの範囲内の直流電圧が印加される。オペアン
プｏｐ１の出力電圧（ノードｃ）は、図４に示すように
入力端子CONTの電圧により決まる直流電圧になる。キャ
パシタＣ３の両端のノードｄ，ｅはそれぞれ図５および
図６に示すように、極性信号ＰＯＬにより変化する矩形
波電圧になる。オペアンプｏｐ２の出力電圧（ノード
ｆ）は、図７に示すように入力端子CONTが０Ｖと３．３
Ｖのときは同一電圧になり、CONTが1.65Ｖのときは極性
信号ＰＯＬに依存しない直流電圧になる。
〜３．３Ｖの範囲内の直流電圧が印加される。オペアン
プｏｐ１の出力電圧（ノードｃ）は、図４に示すように
入力端子CONTの電圧により決まる直流電圧になる。キャ
パシタＣ３の両端のノードｄ，ｅはそれぞれ図５および
図６に示すように、極性信号ＰＯＬにより変化する矩形
波電圧になる。オペアンプｏｐ２の出力電圧（ノード
ｆ）は、図７に示すように入力端子CONTが０Ｖと３．３
Ｖのときは同一電圧になり、CONTが1.65Ｖのときは極性
信号ＰＯＬに依存しない直流電圧になる。
【００１６】入力端子CONTには、コモン電圧生成回路１
５に供給されるコモン電圧生成用の外部電圧が印加され
る。すなわち、γ補正電圧生成回路１３は、コモン電圧
生成回路１５に供給されるコモン電圧生成用の外部電圧
を用いてγ補正電圧を生成する。このため、γ補正電圧
を生成するための専用の電源電圧を設ける必要がなく、
回路構成を簡略化できる。
５に供給されるコモン電圧生成用の外部電圧が印加され
る。すなわち、γ補正電圧生成回路１３は、コモン電圧
生成回路１５に供給されるコモン電圧生成用の外部電圧
を用いてγ補正電圧を生成する。このため、γ補正電圧
を生成するための専用の電源電圧を設ける必要がなく、
回路構成を簡略化できる。
【００１７】図４〜図７に示すように、γ補正電圧生成
回路１３から出力されるγ補正電圧は、入力端子CONTに
印加される電圧に応じて変化する電圧である。γ補正電
圧は、階調電圧生成回路１４内の複数の抵抗素子の段間
（例えば、図２では、ノードａ，ｂ）に印加される。こ
れにより、複数の抵抗素子から出力される階調電圧の電
圧レベルを個別に調整できる。
回路１３から出力されるγ補正電圧は、入力端子CONTに
印加される電圧に応じて変化する電圧である。γ補正電
圧は、階調電圧生成回路１４内の複数の抵抗素子の段間
（例えば、図２では、ノードａ，ｂ）に印加される。こ
れにより、複数の抵抗素子から出力される階調電圧の電
圧レベルを個別に調整できる。
【００１８】図８はデジタル画素データの値と階調電圧
との関係を示す図である。本実施形態の場合、点線のよ
うな線形な特性にはならず、実線のように非線形な特性
になる。これにより、中間調での表示特性を向上でき
る。
との関係を示す図である。本実施形態の場合、点線のよ
うな線形な特性にはならず、実線のように非線形な特性
になる。これにより、中間調での表示特性を向上でき
る。
【００１９】図２では、ノードａ，ｂにγ補正電圧を印
加する例を示しているが、γ補正電圧を印加する場所は
特に制限されない。実際には、個々の液晶表示装置の特
性に合わせてγ補正電圧を印加する場所を決定するのが
望ましい。
加する例を示しているが、γ補正電圧を印加する場所は
特に制限されない。実際には、個々の液晶表示装置の特
性に合わせてγ補正電圧を印加する場所を決定するのが
望ましい。
【００２０】このように、本実施形態では、階調電圧生
成回路１４内の複数の抵抗素子の段間の少なくとも一部
に、γ補正電圧を印加するようにしたため、個々の液晶
表示装置のガンマ値に合わせてγ補正を精度よく行うこ
とができ、表示品質を向上できる。このため、個々の液
晶表示装置ごとにガンマ値にばらつきがあっても、ガン
マ補正電圧を印加する場所と電圧レベルを制御すること
により、そのばらつきの影響を受けなくなる。
成回路１４内の複数の抵抗素子の段間の少なくとも一部
に、γ補正電圧を印加するようにしたため、個々の液晶
表示装置のガンマ値に合わせてγ補正を精度よく行うこ
とができ、表示品質を向上できる。このため、個々の液
晶表示装置ごとにガンマ値にばらつきがあっても、ガン
マ補正電圧を印加する場所と電圧レベルを制御すること
により、そのばらつきの影響を受けなくなる。
【００２１】上述した実施形態では、γ補正電圧生成回
路１３と階調電圧生成回路１４をソースドライバ１６と
は別個に設ける例を説明したが、γ補正電圧生成回路１
３と階調電圧生成回路１４の少なくとも一方をソースド
ライバ１６の内部に設けてもよい。
路１３と階調電圧生成回路１４をソースドライバ１６と
は別個に設ける例を説明したが、γ補正電圧生成回路１
３と階調電圧生成回路１４の少なくとも一方をソースド
ライバ１６の内部に設けてもよい。
【００２２】また、上述した実施形態では、本発明に係
る表示装置を液晶表示装置に適用した例を説明したが、
本発明は列設された信号線を駆動制御する他の表示装置
（例えば、プラズマディスプレイやＥＬ表示装置など）
にも適用可能である。
る表示装置を液晶表示装置に適用した例を説明したが、
本発明は列設された信号線を駆動制御する他の表示装置
（例えば、プラズマディスプレイやＥＬ表示装置など）
にも適用可能である。
【００２３】
【発明の効果】以上詳細に説明したように、本発明によ
れば、複数の抵抗素子間の接続ノードの少なくとも一部
にγ補正電圧を印加した状態で階調電圧を生成するた
め、個々の表示装置の特性に合わせた精度のよいγ補正
を行うことができる。
れば、複数の抵抗素子間の接続ノードの少なくとも一部
にγ補正電圧を印加した状態で階調電圧を生成するた
め、個々の表示装置の特性に合わせた精度のよいγ補正
を行うことができる。
【図１】本発明に係る表示装置の一実施形態の概略構成
を示すブロック図。
を示すブロック図。
【図２】階調電圧生成回路の内部構成を示す回路図。
【図３】γ補正電圧生成回路１３の内部構成の一例を示
す回路図。
す回路図。
【図４】ノードｃの電圧波形図。
【図５】ノードｄの電圧波形図。
【図６】ノードeの電圧波形図。
【図７】ノードｆの電圧波形図。
【図８】デジタル画素データの値と階調電圧との関係を
示す図。
示す図。
１ 画素アレイ部
２ 駆動回路部
３ 画素ＴＦＴ
１１ 入力インタフェース回路
１２ ゲートドライバ
１３ ソースドライバ
１４ 階調電圧生成回路
１５ コモン電圧生成回路
１６ ソースドライバ
１７ 制御ＩＣ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 ６２４ Ｇ０９Ｇ 3/20 ６２４Ｄ
６４１ ６４１Ｃ
６４１Ｑ
Ｈ０４Ｎ 5/202 Ｈ０４Ｎ 5/202
5/66 １０２ 5/66 １０２Ｂ
Ｆターム(参考） 2H093 NA16 NA32 NA51 NC03 NC13
NC16 ND06 ND58
5C006 AA16 AC21 AC25 AF46 AF51
AF52 AF53 AF61 AF71 AF83
BB16 BC03 BC12 BF25 BF43
FA18 FA56
5C021 PA95 PA99 XA34 XA35
5C058 AA09 BA01 BA13
5C080 AA10 BB05 DD04 EE29 FF03
JJ02 JJ03 JJ04 JJ05
Claims (10)
- 【請求項１】列設された信号線および走査線と、 前記信号線および走査線の交点付近に形成される表示画
素と、 ２種類の基準電圧を複数の抵抗素子で抵抗分圧して、前
記信号線に供給される階調電圧を生成する階調電圧生成
回路と、 前記複数の抵抗素子間の少なくとも一つの接続経路に印
加されるγ補正用電圧を生成するγ補正電圧生成回路
と、 前記階調電圧生成回路で生成された階調電圧の中から、
デジタル画素データに応じた階調電圧を選択して対応す
る信号線に供給する信号線電圧生成回路と、を備えるこ
とを特徴とする表示装置。 - 【請求項２】前記複数の抵抗素子は直列接続されて、隣
接する前記抵抗素子間の接続経路のうち、少なくとも一
つの接続経路に前記γ補正用電圧が印加されることを特
徴とする請求項１に記載の表示装置。 - 【請求項３】前記複数の抵抗素子は直列接続されて、隣
接する前記抵抗素子間の接続経路のうち、少なくとも二
つの接続経路に前記γ補正用電圧が印加され、 前記γ補正電圧生成回路は、前記少なくとも二つの接続
経路のそれぞれに印加される前記γ補正用電圧の電圧レ
ベルを個別に制御することを特徴とする請求項１に記載
の表示装置。 - 【請求項４】前記γ補正用電圧は、デジタル画素データ
と階調電圧とが非線形な関係になるような電圧値に設定
されることを特徴とする請求項１及至３のいずれかに記
載の表示装置。 - 【請求項５】前記γ補正電圧生成回路は、入力制御信号
および極性信号に応じた電圧レベルの前記γ補正用電圧
を生成することを特徴とする請求項１及至４のいずれか
に記載の表示装置。 - 【請求項６】前記入力制御信号は、前記階調電圧生成回
路に供給される前記２種類の基準電圧の間の電圧である
ことを特徴とする請求項５に記載の表示装置。 - 【請求項７】前記入力制御信号は、予め設定された複数
種類の直流電圧信号のいずれかであることを特徴とする
請求項５または６に記載の表示装置。 - 【請求項８】前記表示装置に対向配置される対向電極の
電圧は前記入力制御信号に基づいて設定されることを特
徴とする請求項５及至７のいずれかに記載の表示装置。 - 【請求項９】画素アレイ基板と、 前記画素アレイ基板に対向配置され、対向電極が形成さ
れる対向基板と、を備え、 前記画素アレイ基板は、 列設された信号線および走査線と、 前記信号線および走査線の交点付近に形成される表示画
素と、 ２種類の基準電圧を複数の抵抗素子で抵抗分圧して、前
記信号線に供給される階調電圧を生成する階調電圧生成
回路と、 前記複数の抵抗素子間の少なくとも一つの接続経路に印
加されるγ補正用電圧を生成するγ補正電圧生成回路
と、 前記階調電圧生成回路で生成された階調電圧の中から、
デジタル画素データに応じた階調電圧を選択して対応す
る信号線に供給する信号線電圧生成回路と、を有するこ
とを特徴とする表示装置。 - 【請求項１０】列設された信号線および走査線と、 前記信号線および走査線の交点付近に形成される表示画
素と、を備えた表示装置の駆動方法は、 ２種類の基準電圧を複数の抵抗素子で抵抗分圧して、前
記信号線に供給される階調電圧を生成し、 前記複数の抵抗素子間の少なくとも一つの接続経路に印
加されるγ補正用電圧を生成し、 前記生成された階調電圧の中から、デジタル画素データ
に応じた階調電圧を選択して対応する信号線に供給する
ことを特徴とする表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003024327A JP2003295842A (ja) | 2002-01-31 | 2003-01-31 | 表示装置及びその駆動方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002024257 | 2002-01-31 | ||
| JP2002-24257 | 2002-01-31 | ||
| JP2003024327A JP2003295842A (ja) | 2002-01-31 | 2003-01-31 | 表示装置及びその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003295842A true JP2003295842A (ja) | 2003-10-15 |
Family
ID=29253410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003024327A Pending JP2003295842A (ja) | 2002-01-31 | 2003-01-31 | 表示装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003295842A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005081218A1 (ja) * | 2004-02-23 | 2005-09-01 | Toshiba Matsushita Display Technology Co., Ltd. | 表示信号処理装置および表示装置 |
| JP2008102235A (ja) * | 2006-10-18 | 2008-05-01 | Sony Corp | ディスプレイ装置 |
| US8847941B2 (en) | 2008-09-30 | 2014-09-30 | Fujitsu Ten Limited | Display device and display control device |
-
2003
- 2003-01-31 JP JP2003024327A patent/JP2003295842A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005081218A1 (ja) * | 2004-02-23 | 2005-09-01 | Toshiba Matsushita Display Technology Co., Ltd. | 表示信号処理装置および表示装置 |
| KR100766632B1 (ko) * | 2004-02-23 | 2007-10-15 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | 표시 신호 처리 장치 및 표시 장치 |
| US8698720B2 (en) | 2004-02-23 | 2014-04-15 | Japan Display Inc. | Display signal processing device and display device |
| JP2008102235A (ja) * | 2006-10-18 | 2008-05-01 | Sony Corp | ディスプレイ装置 |
| US8847941B2 (en) | 2008-09-30 | 2014-09-30 | Fujitsu Ten Limited | Display device and display control device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6731259B2 (en) | Driving circuit of a liquid crystal display device | |
| JP4278510B2 (ja) | 液晶表示装置及び駆動方法 | |
| KR0136966B1 (ko) | 시야각 조절기능을 구비한 액정표시장치용 그레이 전압 발생장치 | |
| JP4193771B2 (ja) | 階調電圧発生回路及び駆動回路 | |
| KR0176295B1 (ko) | 액정 표시 장치 | |
| KR101361621B1 (ko) | 표시장치 및 이의 구동방법 | |
| JP2989952B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JP3068465B2 (ja) | 液晶表示装置 | |
| JP2004177827A (ja) | 液晶駆動装置 | |
| JPH0540451A (ja) | 液晶駆動電圧発生回路 | |
| US6798146B2 (en) | Display apparatus and method of driving the same | |
| JP2008145496A (ja) | 液晶表示装置およびその共通電極駆動回路 | |
| JP4373914B2 (ja) | 液晶表示装置の駆動装置 | |
| KR100485508B1 (ko) | 액정 디스플레이 장치와 그 구동 방법 | |
| KR101213945B1 (ko) | 액정표시장치 및 그의 구동 방법 | |
| JP2003295842A (ja) | 表示装置及びその駆動方法 | |
| JP4877477B2 (ja) | 表示駆動装置及びその駆動制御方法 | |
| KR102526019B1 (ko) | 표시장치 | |
| KR101097585B1 (ko) | 액정표시장치용 전압 발생 회로 및 이를 이용한액정표시장치 | |
| KR20030093835A (ko) | 액정표시소자의 감마보상방법 및 장치 | |
| JP2009109924A (ja) | 液晶表示装置、共通電極駆動回路、および液晶表示装置の駆動方法 | |
| KR20100060202A (ko) | 액정표시장치 | |
| KR20070063737A (ko) | 액정표시소자의 구동 장치 및 구동 방법 | |
| KR20040100559A (ko) | 액정표시장치의 감마 기준전압회로 | |
| KR100803725B1 (ko) | 공통전압발생장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060120 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090703 |