JP2010286720A - 表示制御回路 - Google Patents

Abstract

【課題】従来では、増幅器の正確な書き込み時間を検出できず、増幅器の書き込み時間のばらつき分を動作時間に上乗せする必要があった。
【解決手段】本発明は、ディスプレイパネルのデータ線に接続され、バイアス電流が供給された場合、前記のデータ線に階調電圧を印加する複数の増幅器と、前記増幅器にバイアス電流を供給する制御回路と、を備え、前記制御回路は、第１の時間領域において前記バイアス電流により動作する前記複数の増幅器のうち少なくとも１つ増幅器の動作状況を検出し、前記第１の期間後の第２の時間領域において前記検出結果に応じた所定の期間、前記バイアス電流を供給し前記複数の増幅器を動作させるディスプレイの表示制御回路である。
【選択図】図１

Description

本発明は、表示制御回路に関する。

携帯表示機器の普及に伴い、液晶表示装置のバッテリ動作の長寿命化が求められている。このため、液晶表示装置の低電力動作の要求が高まってきた。このような液晶表示装置の低電力化の要求を解決するには、液晶表示装置内で消費電力が大きい表示制御回路の出力回路を低電力化することが効果的である。表示制御回路の出力回路には、表示装置のソースライン負荷を一定期間内に駆動し、且つ消費電力を小さくすることが求められている。

図１３に従来技術である特許文献１の表示制御回路（表示用駆動回路）の出力回路１を示す。図１３に示すように、出力回路１は、出力部ＯＰ１〜ＯＰ５２８と、バイアス電流制御回路１１と、スイッチ切替信号生成回路１２と、増幅器制御信号選択回路１３とを有している。出力部ＯＰ１〜ＯＰ５２８は、それぞれ増幅器ＡＭＰ１〜ＡＭＰ５２８と、スイッチ回路ＳＷＡ１〜ＳＷＡ５２８、ＳＷＢ１〜ＳＷＢ５２８とを有する。

図１４に増幅器制御信号選択回路１３の構成を示す。図１４に示すように、増幅器制御信号選択回路１３は、比較電圧生成回路３１と、比較回路３２と、マルチプレクサ３３とを有する。

比較電圧生成回路３１は、バンドギャップリファレンス回路で構成されている。また、バイアス電流制御回路１１からのバイアス電圧ＶＢＩＡＳの電圧レベルが低い方から高い方にそれぞれ対応して、電圧値がＶｒ１＜Ｖｒ２＜Ｖｒ３と順次高くなるように、予め設定された比較電圧Ｖｒ１、Ｖｒ２およびＶｒ３を出力する。

比較回路３２は、バイアス電流制御回路１１の出力電位であるバイアス電圧ＶＢＩＡＳを各比較電圧Ｖｒ１、Ｖｒ２、Ｖｒ３とで比較する。その比較結果として２ビットの選択信号ＳＢ、ＳＡを生成する。例えば、Ｖｒ１≧ＶＢＩＡＳのとき「ＳＢ、ＳＡ」＝「０、０」、Ｖｒ２≧ＶＢＩＡＳ＞Ｖｒ１のとき「０、１」、Ｖｒ３≧ＶＢＩＡＳ＞Ｖｒ２のとき「１、０」、ＶＢＩＡＳ＞Ｖｒ３のとき「１、１」を出力する。比較回路３２の構成を、図１５に示す。図１５に示すように、比較回路３２は、コンパレータ２１〜２３と、ＥＸＮＯＲ回路２４と、ＡＮＤ回路２５、２６と、遅延回路２７と、２ビットのデータレジスタ２８と、２ビットのラッチ回路２９とを有している。

マルチプレクサ３３は、選択信号ＳＢ、ＳＡに基づき、図示しない制御回路から供給されるパルス幅の異なる増幅器制御信号ＶＳ０、ＶＳ１、ＶＳ２、ＶＳ３のうち１つを選択し、増幅器制御信号ＶＳとして出力する。例えば、選択信号ＳＢ、ＳＡが「ＳＢ、ＳＡ」＝「０、０」のときＶＳ０、「０、１」のときＶＳ１、「１、０」のときＶＳ２、「１、１」のときＶＳ３を出力する。

増幅器制御信号ＶＳ０、ＶＳ１、ＶＳ２、ＶＳ３は、バイアス電流制御回路１１からのバイアス電圧ＶＢＩＡＳのレベルが低い方から高い方にそれぞれ対応して、パルス幅が順次狭くなるように予め設定されている。このパルス幅の関係は、ＶＳ０＞ＶＳ１＞ＶＳ２＞ＶＳ３となっている。

次に、上記構成の出力回路１の動作について、図１６を参照して説明する。時刻ｔ１に、１水平同期周期ごとにデータ側駆動回路に供給されるストローブ信号ＳＴＢが、ハイレベルに立ち上がる。このとき、スイッチ切換信号ＳＷＡはロウレベルを維持、スイッチ切換信号ＳＷＳは、ハイレベルからロウレベルに立ち下がる。これにより、スイッチ回路ＳＷＡ１〜ＳＷＡ５２８、ＳＷＢ１〜ＳＷＢ５２８はいずれもオフする。

ここで、比較回路９内のデータレジスタ２８に選択信号「ＳＢ、ＳＡ」＝「０、１」の値が取りこまれているとする。時刻ｔ１にストローブ信号ＳＴＢがハイレベルに立ち上がるのに同期して、選択信号「ＳＢ、ＳＡ」＝「０、１」がラッチ２９に取りこまれる。そして、次のストローブ信号ＳＴＢがハイレベルに立ち上がる時刻ｔ５まで、保持される。これによりマルチプレクサ３３は、増幅器制御信号ＶＳとして、ＶＳ１を選択する状態となる。

次に、時刻ｔ２に、増幅器制御信号ＶＳ０、ＶＳ１、ＶＳ２、ＶＳ３が、ハイレベルに立ち上がる。このことにより、バイアス電流制御回路２に供給される増幅器制御信号ＶＳとして、増幅器制御信号ＶＳ１が、ハイレベルに立ち上がる。よって、バイアス電流が各増幅器ＡＭＰ１〜ＡＭＰ５２８に供給され、各増幅器が動作状態となる。

時刻ｔ２から所定時間遅延した時刻ｔ３に、スイッチ切換信号ＳＷＡがハイレベルに立ち上がり、スイッチ回路ＳＷＡ１〜ＳＷＡ５２８がオンする。これにより、階調電圧選択回路（不図示）から供給される階調電圧Ｄ１〜Ｄ５２８が、それぞれ対応する各増幅器ＡＭＰ１〜ＡＭＰ５２８において増幅される。その後、データ赤信号、データ緑信号、データ青信号Ｓ１〜Ｓ５２８として、カラー液晶パネルの対応するデータ線に印加される。

このとき、コンパレータ２１〜２３でバイアス電圧ＶＢＩＡＳが各比較電圧Ｖｒ１、Ｖｒ２およびＶｒ３により比較される。その比較結果がＸＮＯＲ回路２４、ＡＮＤ回路２５、２６で論理演算処理され、データレジスタ１８に供給される。そして、時刻ｔ２にハイレベルに立ち上がる増幅器制御信号ＶＳ０が、比較回路３２内の遅延回路２７を介してデータレジスタ２８に供給される。増幅器制御信号ＶＳ０が時刻ｔ２から遅延回路２７で所定時間遅延してハイレベルに立ち上がる。この遅延した信号の立ち上がりエッジに同期して、ＡＮＤ回路２５、２６の出力が選択信号ＳＢ、ＳＡとしてデータレジスタ２８に取りこまれる。

次に、時刻ｔ４に、増幅器制御信号ＶＳ１が、ロウレベルに立ち下がると、各増幅器ＡＭＰ１〜ＡＭＰ５２８へのバイアス電流の供給が停止する。このことにより、増幅器ＡＭＰ１〜ＡＭＰ５２８が非動作状態となる。そして、増幅器制御信号ＶＳ１がロウレベルに立ち下がると略同時に、スイッチ切換信号ＳＷＡが、ロウレベルに立ち下がる。これにより、スイッチ回路ＳＷＡ１〜ＳＷＡ５２８がオフする。これと共に、スイッチ切換信号ＳＷＳがハイレベルに立ち上がり、スイッチ回路ＳＷＢ１〜ＳＷＢ５２８がオンする。これにより、階調電圧選択回路から供給される階調電圧Ｄ１〜Ｄ５２８は、対応する各増幅器ＡＭＰ１〜４ＡＭＰ５２８を経ずに直接、スイッチ回路ＳＷＢ１〜ＳＷＢ５２８を経て、データ赤信号、データ緑信号、データ青信号Ｓ１〜Ｓ５２８として、カラー液晶パネルの対応するデータ線に印加される。

次に、時刻ｔ５に、ストローブ信号ＳＴＢがハイレベルに立ち上がる。そして、スイッチ切換信号ＳＷＳが、ロウレベルに立ち下がる。これにより、スイッチ回路ＳＷＡ１〜ＳＷＡ５２８、ＳＷＢ１〜ＳＷＢ５２８はいずれもオフする。また、このとき、前述したと同様に、時刻ｔ５にストローブ信号ＳＴＢがハイレベルに立ち上がるのに同期して、選択信号ＳＢ、ＳＡがラッチ回路２９に取りこまれ、次のストローブ信号ＳＴＢがハイレベルに立ち上がる時刻まで、保持される。

特許３８４７２０７号公報

ここで、出力回路１は、表示制御回路の最終段である増幅器ＡＭＰ１〜ＡＭＰ５２８の書き込み能力を、前段である増幅器制御信号選択回路１３で監視して判定している。このため、正確な書き込み時間を検出できず、増幅器の書き込み時間のばらつき分を動作時間に上乗せする必要がある。このため、増幅器の書き込みの最短の動作時間が得られず、消費電流を最小にできない問題がある。

本発明は、ディスプレイパネルのデータ線に接続され、バイアス電流が供給された場合、前記のデータ線に階調電圧を印加する複数の増幅器と、前記増幅器にバイアス電流を供給する制御回路と、を備え、前記制御回路は、第１の時間領域において前記バイアス電流により動作する前記複数の増幅器のうち少なくとも１つ増幅器の動作状況を検出し、前記第１の期間後の第２の時間領域において前記検出結果に応じた所定の期間、前記バイアス電流を供給し前記複数の増幅器を動作させるディスプレイの表示制御回路である。

本発明の表示制御回路は、第１の時間領域においてバイアス電流により動作する増幅器の動作状況を検出することで、増幅器が有するばらつき分の動作時間を検出することができる。更に、第２の時間領域において、その検出結果に応じた所定の期間だけバイアス電流を供給し増幅器を動作させるため、最適な増幅器の動作期間が決定できる。

本発明の表示制御回路は、消費電力を削減できる。

実施の形態１にかかる表示制御回路の構成である。 実施の形態１にかかる出力段変動検出回路の構成と、増幅器との接続関係を示す図である。 実施の形態１にかかる出力段変動検出回路内の検出回路の構成の一例である。 実施の形態１にかかる出力段変動検出回路と増幅器の動作を説明するタイミングチャートである。 実施の形態１にかかる表示制御回路の動作を説明するタイミングチャートである。 実施の形態２にかかる表示制御回路の構成である。 実施の形態２にかかるバイアス電流制御回路の構成の一例である。 実施の形態２にかかる表示制御回路の動作を説明するタイミングチャートである。 実施の形態２にかかる表示制御回路の動作を説明するタイミングチャートである。 実施の形態２にかかる表示制御回路の動作を説明するタイミングチャートである。 実施の形態３にかかる表示制御回路の構成である。 実施の形態３にかかる表示制御回路の動作を説明するタイミングチャートである。 従来の表示制御回路の構成である。 従来のバイアス電流制御回路の構成である。 従来のスイッチ切替信号生成回路の構成である。 従来の表示制御回路の動作を説明するタイミングチャートである。

発明の実施の形態１

以下、本発明を適用した具体的な実施の形態１について、図面を参照しながら詳細に説明する。この実施の形態１は、本発明を液晶ディスプレイの表示制御回路（表示用駆動回路）に適用したものである。

図１に本実施の形態にかかる表示制御回路１００の構成の一例を示す。ここで、本実施の形態では、解像度が１７６×２２０画素であるカラー液晶パネルのデータ線１７６×３（赤、緑、青）＝５２８本に対応する表示制御回路の例を記載している。

図１に示すように、表示制御回路１００は、出力部ＯＵＴ１〜ＯＵＴ５２８と、バイアス電流制御回路１１１と、スイッチ切換信号生成回路１１２と、出力段変動検出回路１１３と、保持制御回路１１４とを有する。出力部ＯＵＴ１〜ＯＵＴ５２８は、それぞれ増幅器ＡＭＰ１〜ＡＭＰ５２８と、スイッチ回路ＳＷＯ１〜ＳＷＯ５２８、ＳＷＤ１〜ＳＷＤ５２８とを有する。

増幅器ＡＭＰ１〜ＡＭＰ５２８は、それぞれ反転入力端子が出力端子と接続され、非反転端子がデータ入力端子Ｄ１〜Ｄ５２８と接続され、出力端子がスイッチ回路ＳＷＯ１〜ＳＷＯ５２８の一方の端子に接続されている。なお、便宜上、符号「Ｄ１」〜「Ｄ５２８」は、それぞれ端子名を示すと同時に、その端子が入力するデータ信号を示すものとする。また、データ入力信号Ｄ１〜Ｄ５２８のそれぞれは、カラー液晶パネルのデータ線に対応するデータ赤信号、データ緑信号、データ青信号である。また、増幅器ＡＭＰ１〜ＡＭＰ５２８は、それぞれバイアス電流制御回路１１１からのバイアス電流が供給される。このバイアス電流が供給されることにより動作を開始する。

スイッチ回路ＳＷＯ１〜ＳＷＯ５２８は、それぞれ一方の端子が増幅器ＡＭＰ１〜ＡＭＰ５２８の出力端子、他方の端子がデータ出力端子Ｓ１〜Ｓ５２８に接続される。なお、便宜上、符号「Ｓ１」〜「Ｓ５２８」は、それぞれ端子名を示すと同時に、その端子から出力されるデータ信号を示すものとする。スイッチ回路ＳＷＯ１〜ＳＷＯ５２８は、それぞれスイッチ切替信号ＳＷＡに応じてオン、オフ状態が制御される。例えば、スイッチ切替信号ＳＷＡの信号レベルがハイレベルの場合、オン状態となる。

スイッチ回路ＳＷＤ１〜ＳＷＤ５２８は、それぞれ一方の端子がデータ入力端子Ｄ１〜Ｄ５２８、他方の端子がデータ出力端子Ｓ１〜Ｓ５２８に接続される。スイッチ回路ＳＷＤ１〜ＳＷＤ５２８は、それぞれスイッチ切替信号ＳＷＳに応じてオン、オフ状態が制御される。例えば、スイッチ切替信号ＳＷＳの信号レベルがハイレベルの場合、オン状態となる。なお、データ出力端子Ｓ１〜Ｓ５２８は、それぞれ対応するカラー液晶パネルのデータ線に接続されている。

保持制御回路１１４は、検出結果信号ＤＥＴと、増幅器制御信号ＶＳと、表示クロックＣＬＫと、モード信号ＶＦＢＰとを入力する。そして、これらの入力信号に応じて、増幅器制御信号ＶＳＯを出力する。検出結果信号ＤＥＴは、後述する出力段変動検出回路１１３から出力される信号である。増幅器制御信号ＶＳは、ハイレベルのときに増幅器ＡＭＰ１〜ＡＭＰ５２８にバイアス電流を供給できる状態とする信号である。この増幅器制御信号ＶＳは、表示制御回路１００内部もしくは外部の制御回路（不図示）から供給される。表示クロックＣＬＫは、表示制御回路１００内部で使用される内部クロックである。モード信号ＶＦＢＰは、非表示領域と表示領域とを切り替える信号である。ここで、非表示領域とは、出力部５２８に接続されている液晶パネル画素が駆動されていない期間である。反対に、表示領域とは、出力部５２８に接続されている液晶パネル画素が駆動されている期間である。なお、モード信号ＶＦＢＰは、非表示領域ではハイレベル、表示領域ではロウレベルとなる信号である。更に、保持制御回路１１４は、カウンタ等を有し、表示クロックＣＬＫをカウントする。また、そのカウント情報を記憶することができる。

バイアス電流制御回路１１１は、保持制御回路１１４からの増幅器制御信号ＶＳＯにより、自身の出力信号であるバイアス電圧信号ＢＩＡSが制御される。また、バイアス電流制御回路１１１は、増幅器制御信号ＶＳＯの信号レベルにより各増幅器ＡＭＰ１〜ＡＭＰ５２８へのバイアス電流の供給または停止を切り替える。例えば、増幅器制御信号ＶＳＯがハイレベルである場合、各増幅器ＡＭＰ１〜ＡＭＰ５２８へのバイアス電流を供給し、ロウレベルである場合、各増幅器ＡＭＰ１〜ＡＭＰ５２８へのバイアス電流を停止する。

スイッチ切換信号生成回路１１２（スイッチ制御回路）は、保持制御回路１１４からの増幅器制御信号ＶＳＯに応じて、出力信号であるスイッチ切換信号ＳＷＡ、ＳＷＳの信号レベルを制御する。スイッチ切換信号ＳＷＡは、スイッチ回路ＳＷＯ１〜ＳＷＯ５２８に出力される。スイッチ切換信号ＳＷＳは、スイッチ回路ＳＷＤ１〜ＳＷＤ５２８に出力される。

出力段変動検出回路１１３は、増幅器ＡＭＰ５２８と内部回路同士が接続されている。そして、増幅器ＡＭＰ５２８の内部回路にて伝達される信号に応じて、検出結果信号ＤＥＴを出力する。図２に出力段変動検出回路１１３の構成を示す。更に図２では、増幅器ＡＭＰ５２８の構成も示し、出力段変動検出回路１１３と増幅器ＡＭＰ５２８との内部回路の接続関係も示す。

出力段変動検出回路１１３（検出回路）は、図２に示すように、ＰＭＯＳトランジスタＭＰ１２１、ＭＰ１２２と、ＭＮＯＳトランジスタＭＮ１２１、ＭＮ１２２と、内部検出回路１２０とを有する。ＰＭＯＳトランジスタＭＰ１２１は、ソースが電源電圧端子ＶＤＤ、ドレインがノードＡに接続される。ＰＭＯＳトランジスタＭＰ１２２は、ソースが電源電圧端子ＶＤＤ、ドレインがノードＢに接続される。ＰＭＯＳトランジスタＭＰ１２１、ＭＰ１２２のゲートには、後述する増幅器ＡＭＰ５２８からのゲート制御信号ＰＧＡＴＥを入力する。

ＮＭＯＳトランジスタＭＮ１２１は、ドレインがノードＡ、ソースが接地電圧端子ＶＳＳに接続される。ＮＭＯＳトランジスタＭＮ１２２は、ドレインがノードＢ、ソースが接地電圧端子ＶＳＳに接続される。ＮＭＯＳトランジスタＭＮ１２１、ＭＮ１２２のゲートには、後述する増幅器ＡＭＰ５２８からのゲート制御信号ＮＧＡＴＥを入力する。

ノードＡ、Ｂの電位レベルは、動作信号ＣＭＰ１、ＣＭＰ２として内部検出回路１２０に入力される。内部検出回路１２０は、動作信号ＣＭＰ１、ＣＭＰ２と、増幅器制御信号ＶＳを入力し、これらの信号に応じた検出結果信号ＤＥＴを出力する。

図３に内部検出回路１２０の構成の一例を示す。図３に示すように、内部検出回路１２０は、インバータ回路ＩＶ１４１と、ＯＲ回路ＯＲ１４２と、ＡＮＤ回路ＡＮＤ１４３とを有する。インバータ回路ＩＶ１４１は、動作信号ＣＭＰ１を入力し、論理反転した信号をＯＲ回路ＯＲ１４２に出力する。ＯＲ回路ＯＲ１４２は、インバータ回路ＩＶ１４１からの動作信号ＣＭＰ１の論理反転した信号と、動作信号ＣＭＰ２を入力する。そして、それらの論理和演算した結果を出力する。ＡＮＤ回路ＡＮＤ１４３は、ＯＲ回路ＯＲ１４２が出力する演算結果の信号と、増幅器制御信号ＶＳとを入力する。そして、それらの論理積演算した結果を検出結果信号ＤＥＴとして出力する。

上記のような構成により、内部検出回路１２０の出力である検出結果信号ＤＥＴは、増幅器制御信号ＶＳがロウレベルである場合、ロウレベルに固定される。また、増幅器制御信号ＶＳがハイレベル、動作信号ＣＭＰ１がハイレベル、動作信号ＣＭＰ２がロウレベルの場合、検出結果信号ＤＥＴはロウレベルとなる。増幅器制御信号ＶＳがハイレベル、動作信号ＣＭＰ１がロウレベル、動作信号ＣＭＰ２がハイレベルの場合、検出結果信号ＤＥＴはハイレベルとなる。増幅器制御信号ＶＳがハイレベル、動作信号ＣＭＰ１がロウレベル、動作信号ＣＭＰ２がハイレベルの場合、検出結果信号ＤＥＴはハイレベルとなる。増幅器制御信号ＶＳがハイレベル、動作信号ＣＭＰ１がロウレベル、動作信号ＣＭＰ２がロウレベルの場合、検出結果信号ＤＥＴはハイレベルとなる。

増幅器ＡＭＰ５２８は、差動増幅段１３０と、ＰＭＯＳトランジスタＭＰ１３１と、ＮＭＯＳトランジスタＭＮ１３１とを有する。差動増幅段１３０は、非反転入力端子と反転入力端子に入力される信号に応じて、ゲート制御信号ＰＧＡＴＥ、ＮＧＡＴＥを出力する。ＰＭＯＳトランジスタＭＰ１３１は、ソースが電源電圧端子ＶＤＤ、ドレインが出力端子に接続される。また、ＰＭＯＳトランジスタＭＰ１３１は、ゲートにゲート制御信号ＰＧＡＴＥを入力する。ＮＭＯＳトランジスタＭＮ１３１は、ドレインが出力端子、ソースが接地電圧端子ＶＳＳに接続される。また、ＮＭＯＳトランジスタＭＮ１３１は、ゲートにゲート制御信号ＮＧＡＴＥを入力する。

また、増幅器ＡＭＰ５２８の出力端子と反転入力端子が接続されており、増幅器ＡＭＰ５２８は、ボルテージフォロワの構成となっている。このため、非反転入力端子に入力される信号の電位が高電位側に変化すると、非反転入力端子と反転入力端子とを同電位にするように出力端子の電位を高電位側に変化させようとする。このため、ＰＭＯＳトランジスタＭＰ１３１をオンさせるようゲート制御信号ＰＧＡＴＥは立ち下がる。逆に、非反転入力端子に入力される信号の電位が低電位側に変化すると、非反転入力端子と反転入力端子とを同電位にするように出力端子の電位を低電位側に変化させようとする。このため、ＮＭＯＳトランジスタＭＮ１３１をオンさせるようゲート制御信号ＮＧＡＴＥは立ち上がる。

このように、増幅器ＡＭＰ５２８のＰＭＯＳトランジスタＭＰ１３１のゲート、及び、出力段変動検出回路１１３のＰＭＯＳトランジスタＭＰ１２１、ＭＰ１２２のゲートは、差動増幅段１３０が出力するゲート制御信号ＰＧＡＴＥを入力する。同様に、増幅器ＡＭＰ５２８のＮＭＯＳトランジスタＭＮ１３１のゲート、及び、出力段変動検出回路１１３のＮＭＯＳトランジスタＭＮ１２１、ＭＮ１２２のゲートは、差動増幅段１３０が出力するゲート制御信号ＮＧＡＴＥを入力する。ここで、ＰＭＯＳトランジスタＭＰ１２１、ＭＰ１２２、ＭＰ１３１及びＮＭＯＳトランジスタＭＮ１２１、ＭＮ１２２、ＭＮ１３１のゲートサイズは、以下に示すような式（１）、式（２）の関係となるように調整される。
（ＭＰ１２１／ＭＰ１３１）＞（ＭＮ１２１／ＭＮ１３１）・・・式（１）
（ＭＰ１２２／ＭＰ１３１）＜（ＭＮ１２２／ＭＮ１３１）・・・式（２）

なお、バイアス電流制御回路１１１と、出力段変動検出回路１１３と、保持制御回路１１４とで、１つの制御回路とみなすこともできる。

このような出力段変動検出回路１１３の動作タイミングチャートを図４に示す。図４に示すように、時刻ｔ１に増幅器制御信号ＶＳが所定の期間ハイレベルに立ち上がる。そして、保持制御回路１１４からの出力信号である増幅器制御信号ＶＳＯが立ち上がる。このことにより、バイアス電流制御回路１１１がオンし、増幅器ＡＭＰ５２８がオンする。このとき、データ入力信号Ｄ５２８がハイレベルに立ち上がっているため、増幅器ＡＭＰ５２８の出力もハイレベル側に変化している。ここで、非反転入力端子の電位は高電位側に変化しているため、非反転入力端子と反転入力端子とを同電位にするように差動増幅段１３０からのゲート制御信号ＰＧＡＴＥは立ち下がる。

ＰＭＯＳトランジスタＭＰ１２１、ＭＰ１２２、ＭＰ１３１及びＮＭＯＳトランジスタＭＮ１２１、ＭＮ１２２、ＭＮ１３１のゲートサイズは、式（１）、式（２）の関係となっているため、動作信号ＣＭＰ１がハイレベル、動作信号ＣＭＰ２もハイレベルに立ち上がる。この結果、検出結果信号ＤＥＴはハイレベルとなる。

時刻ｔ２では非反転入力端子と反転入力端子との電位差が無くなり、ゲート制御信号ＰＧＡＴＥが定常状態に戻る。よって、動作信号ＣＭＰ２がロウレベルに立ち下がる。このため、増幅器制御信号ＶＳがハイレベルではあるが、検出結果信号ＤＥＴはロウレベルを出力する。

時刻ｔ３で増幅器制御信号ＶＳが立ち上がり、保持制御回路１１４からの出力信号である増幅器制御信号ＶＳＯが立ち上がる。増幅器ＡＭＰ５２８の非反転入力端子の電位は、データ入力信号Ｄ５２８がロウレベルに立ち上がっているため、ロウレベル側に変化している。このため、非反転入力端子と反転入力端子とを同電位にするように差動増幅段１３０からの出力信号であるゲート制御信号ＮＧＡＴＥが立ち上がる。

ＰＭＯＳトランジスタＭＰ１２１、ＭＰ１２２、ＭＰ１３１及びＮＭＯＳトランジスタＭＮ１２１、ＭＮ１２２、ＭＮ１３１のゲートサイズは、式（１）、式（２）の関係となっているため、動作信号ＣＭＰ２がロウレベル、動作信号ＣＭＰ１もロウレベルに立ち上がる。この結果、検出結果信号ＤＥＴはハイレベルとなる。

時刻ｔ４では非反転入力端子と反転入力端子との電位差が無くなり、ゲート制御信号ＰＧＡＴＥが定常状態に戻る。よって、動作信号ＣＭＰ１がハイレベルに立ち上がる。このため、増幅器制御信号ＶＳがハイレベルではあるが、検出結果信号ＤＥＴはロウレベルを出力する。

このように、増幅器ＡＭＰ５２８の出力段のゲート制御信号ＰＧＡＴＥ、ＮＧＡＴＥを監視することにより、非反転入力端子と反転入力端子との電位差がある時にのみ、検出結果信号ＤＥＴをハイレベルとすることができる。このため、増幅器ＡＭＰ５２８の動作状態を検出結果信号ＤＥＴとして２値化できる。

このような出力段変動検出回路１１３を有する表示制御回路１００の動作タイミングチャートを図５に示す。このタイミングチャートには、時刻ｔ1１〜時刻ｔ1５までの非表示領域（第１の時間領域）の任意の１水平同期期間と、時刻ｔ１５〜時刻ｔ１８までの表示領域（第２の時間領域）の任意の１水平同期期間の動作を示している。また、データ信号Ｄ５２８は、時刻ｔ１１、時刻ｔ１５、時刻ｔ１８で切り替わるものとする。そして、非表示領域において時刻ｔ１１〜時刻ｔ１５までの水平同期期間が複数回繰り返され、データ信号Ｄ５２８は水平同期期間毎に高電位データと、低電位データとが交互に選択される。表示領域において時刻ｔ１５〜時刻ｔ１８までの水平同期期間が複数回繰り返され、データ信号Ｄ５２８により画素データが選択される。

図５に示すように、時刻ｔ１１では、非表示領域になるためモード信号ＶＦＢＰがハイレベルとなり、また、増幅器ＡＭＰ５２８の出力が最大振幅になるように、データ信号Ｄ５２８を入力する。

時刻ｔ１２では、増幅器制御信号ＶＳが所定の期間ハイレベルとなり、保持制御回路１１４からの出力信号である増幅器制御信号ＶＳＯが、ハイレベルとなる。このため、バイアス電流制御回路１１１と増幅器ＡＭＰ５２８が動作する。そして、出力段変動検出回路１１３の検出結果信号ＤＥＴが、図２で説明したようにデータ信号Ｄ５２８に追従する動作を行うため、ハイレベルとなる。また、増幅器制御信号ＶＳＯに応じて、スイッチ切替信号生成回路１１２は、スイッチ切替信号ＳＷＡをハイレベルに立ち上げる。

時刻ｔ１３では、図２で説明したように増幅器ＡＭＰ５２８の非反転入力端子と反転入力端子との電位差が無くなり検出結果信号ＤＥＴはロウレベルとなる。ここで、検出結果信号ＤＥＴがハイレベルとなっていた期間をＴ１とする。

時刻ｔ１４では、表示クロックＣＬＫの立ち上がりエッジにて、ロウレベルになった検出結果ＤＥＴが反映され、増幅器制御信号ＶＳＯがロウレベルに立ち下がる。この増幅器制御信号ＶＳＯの立ち下がりに同期して、スイッチ切換信号生成回路１１２のスイッチ切換信号ＳＷＡがロウレベルに立ち下がる。また、スイッチ切換信号ＳＷＳがハイレベルに立ち上がる。なお、保持制御回路１１４は、増幅器制御信号ＶＳＯのハイレベル期間（時刻ｔ１２〜ｔ１４）を増幅器ＡＭＰ５２８及びバイアス電流制御回路１１１の動作期間のクロック数として保持する。またこの期間をＴ２とする。

時刻ｔ１５では、非表示領域から表示領域に走査線が移り、モード信号ＶＦＢＰはロウレベルとなり、データ信号Ｄ５２８の画素データが選択される。なお、この場合のデータ信号Ｄ５２８は、非表示領域の時刻ｔ１１において印加された増幅器ＡＭＰ５２８の出力が最大振幅になるような信号とは通常ならない。このため、通常は検出結果信号ＤＥＴがハイレベルとなる期間は上述した期間Ｔ１より短くなる。

時刻ｔ１６では、時刻１２と同様、増幅器制御信号ＶＳがハイレベルとなり、保持制御回路１１４からの出力信号である増幅器制御信号ＶＳＯがハイレベルとなる。このため、バイアス電流制御回路１１１と増幅器ＡＭＰ５２８が動作する。ここで、増幅器制御信号ＶＳＯをハイレベルとする期間は、保持制御回路１１４が保持している増幅器制御信号ＶＳＯのハイレベルだった期間Ｔ２を使用する。このため、バイアス電流制御回路１１１及び増幅器ＡＭＰ１〜ＡＭＰ５２８は期間Ｔ２動作する。この動作により、データ線に階調電圧が書き込まれる。

時刻ｔ１６から期間Ｔ２が経過し、時刻ｔ１７では、増幅器制御信号ＶＳＯがロウレベルに立ち下がる。このとき増幅器ＡＭＰ５２８の非反転入力端子と反転入力端子との電位差が既に同電位となっており、検出結果信号ＤＥＴはロウレベルである。よって、増幅器ＡＭＰ５２８をオフする。また、増幅器制御信号ＶＳＯがロウレベルに立ち下がるのと同時に、スイッチ切換信号ＳＷＡもロウレベルとなり、スイッチ回路ＳＷＯ１〜ＳＷＯ５２８がオフする。更にスイッチ切換信号ＳＷＳが、所定の期間Ｔ３ハイレベルとなり、この期間スイッチ回路ＳＷＤ１〜ＳＷＤ５２８がオンする。よって、データ入力信号Ｄ１〜Ｄ５２８は、スイッチＳＷＤ１〜ＳＷＤ５２８を経て、それぞれ対応するカラー液晶パネルのデータ線に印加され、データを保持する。

ここで、従来技術である出力回路１は、表示制御回路の最終段である増幅器ＡＭＰ１〜ＡＭＰ５２８の書き込み能力を、前段である増幅器制御信号選択回路１３で監視して判定している。このため、正確な書き込み時間を検出できず、増幅器の書き込み時間のばらつき分を動作時間に上乗せする必要がある。このため、増幅器の書き込みの最短の動作時間が得られず、消費電流を最小にできない問題があった。

しかし、本実施の形態１の表示制御回路１００は、増幅器ＡＭＰ５２８の出力段ゲート信号ＰＧＡＴＥ、ＮＧＡＴＥを検出する出力段変動検出回路１１３を有する。そして、表示制御回路１００は、その出力段変動検出回路１１３の検出結果に応じて、増幅器ＡＭＰ５２８、及び、増幅器ＡＭＰ５２８と同一構成の増幅器ＡＭＰ１〜５２７の動作時間Ｔ２として内部クロックＣＬＫによりサンプリングする。更に、そのサンプリングされた動作時間Ｔ２を記憶する保持制御回路１１４を有する。そして、保持制御回路１１４から出力される動作時間Ｔ２に応じた信号ＶＯＳによりオン・オフするバイアス電流制御回路１１１と、スイッチ回路ＳＷＯ１〜ＳＷＯ５２８、ＳＷＤ１〜ＳＷＤ５２８の切り替え信号ＳＷＡ、ＳＷＳを生成するスイッチ切換信号生成回路１１２とを有する。

このことにより、非表示領域においてパネル負荷への出力が最大振幅となるようなデータ信号Ｄ５２８を増幅器ＡＭＰ５２８の非反転入力端子に入力し、パネル負荷を駆動させる。出力段変動検出回路１１３は、非反転入力端子と出力端子との電位差の有無により、増幅器ＡＭＰ５２８の過渡状態と安定状態を判断し２値化された信号ＤＥＴを出力する。そして、その２値化された出力信号ＤＥＴから現状の表示制御回路１００の製造ばらつき、温度ばらつき、電源ばらつき、パネル負荷ばらつきが加味された増幅器ＡＭＰ５２８の遅延量を検出することができる。この遅延量は、表示制御回路１００の内部クロックＣＬＫにより増幅器ＡＭＰ１〜５２８及びバイアス電流制御回路１１１の動作時間Ｔ２として保持制御回路１１４に保持される。

更に、表示領域においては、非表示領域で保持した動作時間Ｔ２で増幅器ＡＭＰ１〜５２８及びバイアス電流制御回路１１１を動作させることで、パネル負荷を駆動できる最短の動作時間で書き込みを行うことができる。そして、書き込み後は増幅器ＡＭＰ１〜５２８及びバイアス電流制御回路１１１を停止することにより、表示制御回路１００の消費電流を最小にできる。

発明の実施の形態２

以下、本発明を適用した具体的な実施の形態２について、図面を参照しながら詳細に説明する。この実施の形態２は、実施の形態１と同様、本発明を液晶ディスプレイの表示制御回路（表示用駆動回路）に適用したものである。但し、実施の形態１と異なり、データ線に対してデータの高速書き込みを行う表示制御回路を想定している。

図６に本実施の形態２にかかる表示制御回路２００の構成の一例を示す。ここで、本実施の形態でも、実施の形態１と同様、解像度が１７６×２２０画素であるカラー液晶パネルのデータ線１７６×３（赤、緑、青）＝５２８本に対応する表示制御回路の例を記載している。

図６に示すように、表示制御回路２００は、出力部ＯＵＴ１〜ＯＵＴ５２８と、バイアス電流制御回路２１１と、出力段変動検出回路２１３と、保持制御回路２１４とを有する。なお、特に断らない限り、図６に示された符号のうち、図１と同じ符号を付した構成は、図１と同じか又は類似の構成を示している。

出力部ＯＵＴ１〜ＯＵＴ５２８は、それぞれ増幅器ＡＭＰ１〜ＡＭＰ５２８を有する出力部ＯＵＴ１〜ＯＵＴ５２８は、実施の形態１と異なり、スイッチ回路ＳＷＯ１〜ＳＷＯ５２８、ＳＷＤ１〜ＳＷＤ５２８が削除された構成となっている。また、実施の形態１と異なり、表示制御回路２００では、スイッチ切替信号生成回路も削除されている。更に、増幅器制御信号ＶＳも削除されている。

増幅器ＡＭＰ１〜ＡＭＰ５２８のそれぞれは、反転入力端子が出力端子と接続され、非反転端子がデータ入力端子Ｄ１〜Ｄ５２８と接続され、出力端子がデータ出力端子Ｓ１〜Ｓ５２８と接続される。

出力段変動検出回路２１３は、基本的には図２で示した出力段変動検出回路１１３と同様の構成となっている。また、増幅器ＡＭＰ５２８との接続も同様である。但し、増幅器制御信号ＶＳが削除されているため、出力段変動検出回路２１３の内部検出回路１２０は、ＡＮＤ回路ＡＮＤ１４３が削除されている。そして、ＯＲ回路ＯＲ１４２からの出力が検出結果信号ＤＥＴとなる。

保持制御回路２１４は、検出結果信号ＤＥＴと、表示クロックＣＬＫと、モード信号ＶＦＢＰとを入力する。表示クロックＣＬＫは、実施の形態１と同様、表示制御回路２００内部で使用される内部クロックである。モード信号ＶＦＢＰは、表示領域ではハイレベルである。また、モード信号ＶＦＢＰは、費用時領域では、後述する規定された範囲（期間Ｔ２２）以外では、ロウレベルとなる信号である。

そして、保持制御回路２１４は、それらの信号に応じて、バイアス電流制御回路２１１のバイアス電流値を制御する増幅器能力調整レジスタ信号ＲＥＧＢＩＡＳ２〜ＲＥＧＢＩＡＳ０と、増幅器制御信号ＶＳＯ１を出力する。但し、保持制御回路２１４の機能として、モード信号ＶＦＢＰがハイレベルの場合、増幅器能力調整レジスタ信号ＲＥＧＢＩＡＳ２〜ＲＥＧＢＩＡＳ０の値を変化しない。更に、保持制御回路２１４は、カウンタ等を有し、表示クロックＣＬＫをカウントし、そのカウント情報を記憶することができる。

バイアス電流制御回路２１１は、保持制御回路２１４からの増幅器能力調整レジスタ信号ＲＥＧＢＩＡＳ２〜ＲＥＧＢＩＡＳ０を入力する。バイアス電流制御回路２１１は、これら増幅器能力調整レジスタ信号ＲＥＧＢＩＡＳ２〜ＲＥＧＢＩＡＳ０に基づき増幅器ＡＭＰ１〜ＡＭＰ５２８へのバイアス電流値を可変とすることができる。

図７にバイアス電流制御回路２１１の構成を示す。図７に示すように、バイアス電流制御回路２１１は、ＰＭＯＳトランジスタＭＰ２１１〜ＭＰ２１４と、ＮＭＯＳトランジスタＭＮ２１１と、スイッチ回路ＳＷ２１１〜ＳＷ２１４と、定電流源ＣＣ２１１とを有する。

ＰＭＯＳトランジスタＭＰ２１１は、ソースが電源電圧端子ＶＤＤ、ドレインおよびゲートがノードＣに接続される。ＰＭＯＳトランジスタＭＰ２１２は、ソースが電源電圧端子ＶＤＤ、ドレインがスイッチ回路ＳＷ２１２の一方の端子、ゲートがノードＣに接続される。ＰＭＯＳトランジスタＭＰ２１３は、ソースが電源電圧端子ＶＤＤ、ドレインがスイッチ回路ＳＷ２１３の一方の端子、ゲートがノードＣに接続される。ＰＭＯＳトランジスタＭＰ２１４は、ソースが電源電圧端子ＶＤＤ、ドレインがスイッチ回路ＳＷ２１４の一方の端子、ゲートがノードＣに接続される。

スイッチ回路ＳＷ２１１は、一方の端子がノードＣ、他方の端子が定電流源ＣＣ２１１に接続される。また、スイッチ回路ＳＷ２１１は、保持制御回路２１４からの増幅器制御信号ＶＳＯ１に応じてオン、オフ状態が制御される。例えば、ハイレベルの増幅器制御信号ＶＳＯ１に応じてオンとなる。スイッチ回路ＳＷ２１２は、一方の端子がＰＭＯＳトランジスタＭＰ２１２のドレイン、他方の端子がノードＤに接続される。また、スイッチ回路ＳＷ２１２は、増幅器能力調整レジスタ信号ＲＥＧＢＩＡＳ２に応じてオン、オフ状態が制御される。例えば、ハイレベルの増幅器能力調整レジスタ信号ＲＥＧＢＩＡＳ２に応じてオンとなる。

スイッチ回路ＳＷ２１３は、一方の端子がＰＭＯＳトランジスタＭＰ２１３のドレイン、他方の端子がノードＤに接続される。また、スイッチ回路ＳＷ２１３は、増幅器能力調整レジスタ信号ＲＥＧＢＩＡＳ１に応じてオン、オフ状態が制御される。例えば、ハイレベルの増幅器能力調整レジスタ信号ＲＥＧＢＩＡＳ１に応じてオンとなる。スイッチ回路ＳＷ２１４は、一方の端子がＰＭＯＳトランジスタＭＰ２１４のドレイン、他方の端子がノードＤに接続される。また、スイッチ回路ＳＷ２１４は、増幅器能力調整レジスタ信号ＲＥＧＢＩＡＳ０に応じてオン、オフ状態が制御される。例えば、ハイレベルの増幅器能力調整レジスタ信号ＲＥＧＢＩＡＳ０に応じてオンとなる。

ＮＭＯＳトランジスタＭＮ２１１は、ドレインとゲートがノードＤ、ソースが接地電圧端子ＶＳＳに接続されている。ノードＤは、バイアス電流制御回路２１１の出力端子となっており、ノードＤに流れる電流が、増幅器ＡＭＰ１〜ＡＭＰ５２８へのバイアス電流となる。なお、ＮＭＯＳトランジスタＭＮ２１１は、このバイアス電流供給先の負荷に応じてソース電流を調整する。

ここで、上述したＰＭＯＳトランジスタＭＰ２１２〜ＭＰ２１４は、ＰＭＯＳトランジスタＭＰ２１１に対してカレントミラー接続されている。よって、ＰＭＯＳトランジスタＭＰ２１１のドレイン電流に応じた電流が、ＰＭＯＳトランジスタＭＰ２１２〜ＭＰ２１４のドレイン電流として流れる。このＰＭＯＳトランジスタＭＰ２１２〜ＭＰ２１４のドレイン電流の合計電流がノードＤに流れることになる。また、上述したようにノードＤは、バイアス電流制御回路２１１の出力端子となっており、ノードＤに流れる電流が変化すると増幅器ＡＭＰ１〜ＡＭＰ５２８へのバイアス電流も変化することになる。

ここで、上述したようにＰＭＯＳトランジスタＭＰ２１２〜ＭＰ２１４のドレインには、スイッチ回路ＳＷ２１２〜ＳＷ２１４が接続されている。よって、増幅器能力調整レジスタ信号ＲＥＧＢＩＡＳ２〜ＲＥＧＢＩＡＳ０の値により、ノードＤに流れる電流を可変とすることができる。例えば、「ＲＥＧＢＩＡＳ２、ＲＥＧＢＩＡＳ１、ＲＥＧＢＩＡＳ０」が「０、０、０」のとき、スイッチ回路ＳＷ２１２〜ＳＷ２１４全てオフとなり、ノードＤに電流はほとんど流れない。このため、バイアス電流制御回路２１１から出力されるバイアス電流が最小値となる。

また、例えば「ＲＥＧＢＩＡＳ２、ＲＥＧＢＩＡＳ１、ＲＥＧＢＩＡＳ０」が「０、０、１」のとき、スイッチ回路ＳＷ２１２のみがオンし、ＰＭＯＳトランジスタＭＰ２１２のドレイン電流がノードＤに流れる。このドレイン電流に応じたバイアス電流がバイアス電流制御回路２１１から出力される。更に、「ＲＥＧＢＩＡＳ２、ＲＥＧＢＩＡＳ１、ＲＥＧＢＩＡＳ０」が「１、１、１」のとき、スイッチ回路ＳＷ２１２〜ＳＷ２１４全てオンとなり、ノードＤに、全てのＰＭＯＳトランジスタＭＰ２１２〜ＭＰ２１４のドレイン電流が流れる。よって、バイアス電流制御回路２１１から出力されるバイアス電流が最大値となる。

なお、定電流源ＣＣ２１１は、ＰＭＯＳトランジスタＭＰ２１１のソース電流を決定する。そして、この定電流源ＣＣ２１１とＰＭＯＳトランジスタＭＰ２１１との間に接続されるスイッチ回路ＳＷ２１１がオフ状態となると、ＰＭＯＳトランジスタＭＰ２１２〜ＭＰ２１４のソース電流も流れなくなる。よって、スイッチ回路ＳＷ２１１のオン、オフを制御する増幅器制御信号ＶＳＯ１は、バイアス電流制御回路２１１の動作をオン、オフさせる機能を有する。

なお、バイアス電流制御回路２１１と、出力段変動検出回路２１３と、保持制御回路２１４とで、一つの制御回路とみなすことができる。

以上のような表示制御回路２００の動作タイミングチャートを図８、図９、図１０に示す。図８、図９のタイミングチャートは、任意の非表示領域（第１の時間領域）の連続した２水平同期期間（第１の水平同期期間、第２の水平同期期間）の動作を示している。図１０のタイミングチャートは、図８（もしくは図９）後の表示領域の１水平同期期間の動作を示している。なお、図１０の表示領域（第２の時間領域）の水平同期期間は、図８（もしくは図９）の２非表示領域の直後でなくてもよい。また、データ信号Ｄ５２８は、実施の形態１と同様の動作となるものとする。つまり、非表示領域の１水平同期期間において、増幅器ＡＭＰ５２８の出力が最大振幅になるように、データ信号Ｄ５２８を、増幅器ＡＭＰ５２８が入力する。

まず図８に示すように、時刻ｔ２１に、第１の水平同期期間が開始される。このとき、モード信号ＶＦＢＰがロウレベルである。また、データ信号Ｄ５２８の変化により、出力段変動検出回路２１３の検出結果信号ＤＥＴはハイレベルとなる。なお、保持制御回路２１４は、この検出結果信号ＤＥＴが再びロウレベルとなる期間Ｔ２１を表示クロックＣＬＫ数としてカウントし、記憶する。また、図示しないが、このとき増幅器制御信号ＶＳＯ１はハイレベル、更に、増幅器能力調整レジスタ信号「ＲＥＧＢＩＡＳ２、ＲＥＧＢＩＡＳ１、ＲＥＧＢＩＡＳ０」が「０、１、１」となっているものとする。

時刻ｔ２２では、モード信号ＶＦＢＰがハイレベルとなり、規定された範囲（期間Ｔ２２）の開始時刻となる。このとき、検出結果信号ＤＥＴは、依然ハイレベルが保持されている。

時刻ｔ２３では、モード信号ＶＦＢＰがロウレベルとなり、規定された範囲（期間Ｔ２２）の終了時刻となる。このとき、検出結果信号ＤＥＴは、依然ハイレベルが保持されている。

次に、時刻ｔ２４ａで、検出結果信号ＤＥＴが、ロウレベルになる。ここで、この時刻は、規定された範囲の時刻ｔ２２〜時刻ｔ２３の範囲から外れている。このため、規定された範囲よりも検出結果信号ＤＥＴのハイレベルとなる期間が長いことになる。このことは、増幅器ＡＭＰ５２８の書き込み速度が遅いことを意味する。よって、増幅器ＡＭＰ５２８の書き込み速度を上げるために、増幅器能力調整レジスタ信号「ＲＥＧＢＩＡＳ２、ＲＥＧＢＩＡＳ１、ＲＥＧＢＩＡＳ０」を「１、１、１」とし、保持する。このことにより、増幅器ＡＭＰ１〜ＡＭＰ５２８に供給されるバイアス電流が増加する。これ以降は、この状態で表示制御回路２００が動作する。

また、これとは逆に、図９に示すように検出結果信号ＤＥＴのロウレベルへの変化が時刻ｔ２２よりも前の時刻ｔ２４ｂ場合は、増幅器ＡＭＰ５２８の書き込み速度が速いことを意味する。よって、増幅器ＡＭＰ５２８の書き込み速度を下げるために、増幅器能力調整レジスタ信号「ＲＥＧＢＩＡＳ２、ＲＥＧＢＩＡＳ１、ＲＥＧＢＩＡＳ０」を「０、０、１」とし、保持する。このことにより、増幅器ＡＭＰ１〜ＡＭＰ５２８に供給されるバイアス電流が減少する。これ以降は、この状態で表示制御回路２００が動作する。

時刻ｔ２５では、時刻ｔ２１と同様、データ信号Ｄ５２８の変化により、出力段変動検出回路２１３の検出結果信号ＤＥＴはハイレベルとなる。また、保持制御回路２１４は、この検出結果信号ＤＥＴが再びロウレベルとなる期間Ｔ２３を表示クロックＣＬＫ数としてカウントし、記憶する。

時刻ｔ２６では、モード信号ＶＦＢＰがハイレベルとなり、時刻ｔ２２と同様、規定された範囲（期間Ｔ２２）の開始時刻となる。このとき、検出結果信号ＤＥＴは、依然ハイレベルが保持されている。時刻ｔ２７では、時刻ｔ２４ａ（もしくは時刻ｔ２４ｂ）で説明したバイアス電流で増幅器ＡＭＰ５２８が動作している。このため、モード信号ＶＦＢＰがロウレベルとなる前に検出結果信号ＤＥＴがロウレベルとなる。時刻ｔ２８では、モード信号ＶＦＢＰがロウレベルとなり、時刻ｔ２３と同様、規定された範囲（期間Ｔ２２）の終了時刻となる。

ここで、上述したように検出結果信号ＤＥＴがロウレベルとなった時刻ｔ２７は、規定された範囲の時刻ｔ２６〜時刻ｔ２８の範囲内となっている。よって、時刻ｔ２７において、増幅器能力調整レジスタ信号ＲＥＧＢＩＡＳ２〜ＲＥＧＢＩＡＳ０の値は、そのまま保持される。これ以降は、この状態で表示制御回路２００が動作する。そして、時刻ｔ２９では、次の水平同期期間が開始する。また、保持制御回路２１４は、この時刻ｔ２５〜ｔ２７の期間を、増幅器ＡＭＰ５２８及びバイアス電流制御回路２１１の動作期間のクロック数として記憶する。またこの期間をＴ２３とする。

次に、図１０に示すように、時刻ｔ３１で、表示領域が開始される。モード信号ＶＦＢＰはロウレベルとなり、データ信号Ｄ５２８の画素データが選択される。そして、上述した保持制御回路２１４が記憶する期間Ｔ２３のクロック数、検出結果信号ＤＥＴをハイレベルとする。これにより、バイアス電流制御回路２１１及び増幅器ＡＭＰ１〜ＡＭＰ５２８は期間Ｔ２３動作する。この動作により、データ線に階調電圧が書き込まれる。

時刻ｔ３１から期間Ｔ２３が経過し、期間Ｔ３２がロウレベルに立ち下がる。このため、バイアス電流制御回路２１１及び増幅器ＡＭＰ１〜ＡＭＰ５２８の動作が停止する。そして、時刻３３で、次の水平同期期間が開始される。

なお、時刻ｔ３１で入力されるデータ信号Ｄ５２８に応じた検出結果信号ＤＥＴのハイレベル期間と、上述した非表示領域での検出結果信号ＤＥＴのハイレベル期間が変化する。しかし、表示領域ではモード信号ＶＦＢＰをハイレベル固定としているため、保持制御回路２１４は、増幅器能力調整レジスタ信号ＲＥＧＢＩＡＳ２〜ＲＥＧＢＩＡＳ０の設定値の更新は行わない。

以上のように、本実施の形態２の表示制御回路２００では、データ線への高速書き込みを想定している。この場合、実施の形態１では、増幅器ＡＭＰ１〜ＡＭＰ５２８及びバイアス電流制御回路１１１を積極的にオン、オフできないことが考えられる。しかし、本実施の形態２の表示制御回路２００では、このような場合であっても、増幅器ＡＭＰ５２８の遅延量を検出し、その検出結果に基づきバイアス電流を変更する。そして、その変更されたバイアス電流で動作する増幅器ＡＭＰ１〜ＡＭＰ５２８により、パネル負荷を駆動できる。このため、最低限のバイアス電流で増幅器ＡＭＰ１〜ＡＭＰ５２８を動作させることができ、表示制御回路２００の消費電流を最小にできる。

発明の実施の形態３

以下、本発明を適用した具体的な実施の形態３について、図面を参照しながら詳細に説明する。この実施の形態３は、実施の形態１、２と同様、本発明を液晶ディスプレイの表示制御回路（表示用駆動回路）に適用したものである。但し、実施の形態１と異なり、データ線に対してデータの高速書き込みを行う表示制御回路を想定している。

図１１に本実施の形態３にかかる表示制御回路３００の構成の一例を示す。ここで、本実施の形態でも、実施の形態１、２と同様、解像度が１７６×２２０画素であるカラー液晶パネルのデータ線１７６×３（赤、緑、青）＝５２８本に対応する表示制御回路の例を記載している。

図１１に示すように、表示制御回路３００は、出力部ＯＵＴ１〜ＯＵＴ５２８と、バイアス電流制御回路２１１と、保持制御回路２１４と、ＯＲ回路ＯＲ３１０とを有する。なお、特に断らない限り、図１１に示された符号のうち、図６と同じ符号を付した構成は、図６と同じか又は類似の構成を示している。

出力部ＯＵＴ１〜ＯＵＴ５２８は、それぞれ出力段変動検出回路ＯＤ１〜ＯＤ５２８と、増幅器ＡＭＰ１〜ＡＭＰ５２８とを有する。出力部ＯＵＴ１〜ＯＵＴ５２８は、実施の形態２と異なり、増幅器ＡＭＰ１〜ＡＭＰ５２８のそれぞれに出力段変動検出回路ＯＤ１〜ＯＤ５２８が接続されている構成となっている。

ここで、出力段変動検出回路ＯＤ１〜ＯＤ５２８の構成は、基本的に図２で説明した出力段変動検出回路１１３と同様である。更に、各増幅器ＡＭＰ１〜ＡＭＰ５２８と、出力段変動検出回路ＯＤ１〜ＯＤ５２８との接続関係は、基本的に図２と同様であるため、ここでの構成及び動作等の説明は省略する。但し、出力段変動検出回路ＯＤ１〜ＯＤ５２８が、それぞれ出力する検出結果信号をＤＥＴ１〜ＤＥＴ５２８とする。

これら検出結果信号ＤＥＴ１〜ＤＥＴ５２８は、ＯＲ回路ＯＲ３１０に入力される。ＯＲ回路ＯＲ３１０は、検出結果信号ＤＥＴ１〜ＤＥＴ５２８の論理和を演算する。そして、その演算結果を検出結果信号ＤＥＴとして、保持制御回路２１４に出力する。保持制御回路２１４及びバイアス電流制御回路２１１は、実施の形態２と同様であるため、説明は省略する。

なお、バイアス電流制御回路２１１と、出力段変動検出回路ＯＤ１〜ＯＤ５２８と、保持制御回路２１４と、ＯＲ回路ＯＲ３１０とで、１つの制御回路とみなすこともできる。

以上のような表示制御回路３００の動作タイミングチャートを図１２に示す。図１２のタイミングチャートは、任意の連続した２水平同期期間（第１の水平同期期間（第１の時間領域）、第２の水平同期期間（第２の時間領域））の動作を示している。ここで、時刻ｔ４２〜時刻ｔ４３、時刻ｔ４６〜時刻ｔ４８の間を、実施の形態２で説明したのと同様の「規定された範囲」とし、この規定された範囲（期間Ｔ４２）を１水平同期期間の終了付近に設定する。

まず図１２に示すように、時刻ｔ４１に、第１の水平同期期間が開始される。このとき、モード信号ＶＦＢＰはロウレベルである。増幅器ＡＭＰ１〜ＡＭＰ５２８のそれぞれには、データ信号Ｄ１〜Ｄ５２８が入力される。そして、出力段変動検出回路ＯＤ１〜ＯＤ５２８の検出結果信号ＤＥＴ１〜ＤＥＴ５２８もハイレベルに立ち上がる。ここで、上記データ信号Ｄ１〜Ｄ５２８は、実施の形態１、２の非表示領域に印加されるＤ５２８と異なり、様々な値を有している。よって、増幅器ＡＭＰ１〜ＡＭＰ５２８のそれぞれの出力信号も様々な電圧変動量となる。このため、出力段変動検出回路ＯＤ１〜ＯＤ５２８の検出結果信号ＤＥＴ１〜ＤＥＴ５２８のハイレベルとなる期間の長さも様々なものとなる。

ここで、検出結果信号ＤＥＴ１〜ＤＥＴ５２８は、ＯＲ回路ＯＲ３１０に入力され、その論理和が検出結果信号ＤＥＴとなる。このため、ハイレベル期間が最も長い検出結果信号ＤＥＴ１〜ＤＥＴ５２８に応じて、検出結果信号ＤＥＴのハイレベル期間が決定される。この検出結果信号ＤＥＴのハイレベル期間Ｔ４１を、保持制御回路２１４が表示クロックＣＬＫ数としてカウントし、記憶する。また、図示しないが、このとき増幅器制御信号ＶＳＯ１はハイレベル、更に、増幅器能力調整レジスタ信号「ＲＥＧＢＩＡＳ２、ＲＥＧＢＩＡＳ１、ＲＥＧＢＩＡＳ０」が「０、１、１」となっているものとする。

時刻ｔ４２では、モード信号ＶＦＢＰがハイレベルとなり、規定された範囲（期間Ｔ４２）の開始時刻となる。このとき、検出結果ＤＥＴは、依然ハイレベルが保持されている。時刻ｔ４３では、モード信号ＶＦＢＰがロウレベルとなり、規定された範囲（期間Ｔ４２）の終了時刻となる。このとき、検出結果信号ＤＥＴは、依然ハイレベルが保持されている。

次に、時刻ｔ４４で、検出結果信号ＤＥＴ１〜ＤＥＴ５２８全てがロウレベルとなる。ここで、この時刻は、規定された範囲の時刻ｔ４２〜時刻ｔ４３の範囲から外れている。このため、規定された範囲よりも検出結果信号ＤＥＴのハイレベルとなる期間が長いことになる。このことは、増幅器ＡＭＰ１〜ＡＭＰ５２８の書き込み速度が遅いことを意味する。よって、増幅器ＡＭＰ１〜ＡＭＰ５２８の書き込み速度を上げるために、増幅器能力調整レジスタ信号「ＲＥＧＢＩＡＳ２、ＲＥＧＢＩＡＳ１、ＲＥＧＢＩＡＳ０」を「１、１、１」とし、保持する。このことにより、増幅器ＡＭＰ１〜ＡＭＰ５２８に供給されるバイアス電流が増加する。これ以降は、この状態で表示制御回路３００が動作する。

なお、これとは逆に、検出結果信号ＤＥＴのロウレベルへの変化が時刻ｔ４２よりも前の場合は、増幅器ＡＭＰ１〜ＡＭＰ５２８の書き込み速度が速いことを意味する。よって、増幅器ＡＭＰ１〜ＡＭＰ５２８の書き込み速度を下げるために、増幅器能力調整レジスタ信号「ＲＥＧＢＩＡＳ２、ＲＥＧＢＩＡＳ１、ＲＥＧＢＩＡＳ０」を「０、０、１」とし、保持する。このことにより、増幅器ＡＭＰ１〜ＡＭＰ５２８に供給されるバイアス電流が減少する。

時刻ｔ４５では、時刻ｔ４１と同様、データ信号Ｄ１〜Ｄ５２８により、ＯＲ回路ＯＲ３１０が出力する検出結果信号ＤＥＴがハイレベルとなる。また、保持制御回路２１４は、この検出結果信号ＤＥＴが再びロウレベルとなる期間Ｔ４３を表示クロックＣＬＫ数としてカウントし、記憶する。なお、この時刻ｔ４５では、増幅器能力調整レジスタ信号ＲＥＧＢＩＡＳ２〜ＲＥＧＢＩＡＳ０は時刻ｔ４４の設定値「１、１、１」が保持されている。

時刻ｔ４６では、モード信号ＶＦＢＰがハイレベルとなり、時刻ｔ４２と同様、規定された範囲（期間Ｔ４２）の開始時刻となる。このとき、検出結果信号ＤＥＴは、依然ハイレベルが保持されている。時刻ｔ４７では、時刻ｔ４４で説明したバイアス電流で増幅器ＡＭＰ１〜ＡＭＰ５２８が動作している。このため、モード信号ＶＦＢＰがロウレベルとなる前に検出結果信号ＤＥＴがロウレベルとる。時刻ｔ４８では、モード信号ＶＦＢＰがロウレベルとなり、時刻ｔ４３と同様、規定された範囲（期間Ｔ４２）の終了時刻となる。

ここで、上述したように検出結果信号ＤＥＴがロウレベルとなった時刻ｔ４７は、規定された範囲の時刻ｔ４６〜時刻ｔ４８の範囲内となっている。よって、時刻ｔ４７において、増幅器能力調整レジスタ信号ＲＥＧＢＩＡＳ２〜ＲＥＧＢＩＡＳ０の値は、そのまま保持される。これ以降は、この状態で表示制御回路３００が動作する。そして、時刻ｔ４９では、次の水平同期期間が開始する。また、保持制御回路２１４は、この時刻ｔ４５〜ｔ４７の期間を、増幅器ＡＭＰ１〜ＡＭＰ５２８及びバイアス電流制御回路２１１の動作期間のクロック数として保持する。そして、以降の水平同期期間においても利用する。

以上、本実施の形態３の表示制御回路３００では、実施の形態２と同様、データ線への高速書き込みを想定している。この場合、実施の形態１では、増幅器ＡＭＰ１〜ＡＭＰ５２８及びバイアス電流制御回路１１１を積極的にオン、オフできないことが考えられる。しかし、本実施の形態３の表示制御回路３００では、このような場合であっても、増幅器ＡＭＰ１〜ＡＭＰ５２８の遅延量を検出し、その検出結果に基づきバイアス電流を変更する。そして、その変更されたバイアス電流で動作する増幅器ＡＭＰ１〜ＡＭＰ５２８により、パネル負荷を駆動できる。このため、最低限のバイアス電流で増幅器ＡＭＰ１〜ＡＭＰ５２８を動作させることができ、表示制御回路３００の消費電流を最小にできる。更に、実施の形態２とは異なり、上記検出動作を非表示領域だけでは無く、任意の水平同期期間毎に行うことができる。このため、実施の形態２よりも追従性が良く、消費電流を最小にできる。

なお、本発明は上記実施の形態に限られたものでなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、実施の形態２、３において、バイアス電流制御回路２１１は、３ビットの増幅器能力調整レジスタ信号により、バイアス電流の増減を制御されている。しかし、バイアス電流制御回路２１１を、ｍビット（ｍ＞３）の増幅器能力調整レジスタ信号により制御してもよい。但し、この場合、バイアス電流制御回路２１１は、ｍビットの増幅器能力調整レジスタ信号を入力するｍ個のスイッチ回路と、そのスイッチ回路に接続されるｍ個の定電流源用のＰＭＯＳトランジスタを有する構成となる。更に、上記実施の形態１〜３では、水平側の画素数を１７３×３＝５２８本としているが、この画素数を増加、もしくは減少させてもかまわない。

１００、２００、３００ 表示制御回路
ＯＵＴ１〜ＯＵＴ５２８ 出力部
１１１、２１１ バイアス電流制御回路
１１２ スイッチ切替信号生成回路
１１３、２１３ 出力段変動検出回路
１１４、２１４ 保持制御回路
ＡＭＰ１〜ＡＭＰ５２８ 増幅器
ＳＷＯ１〜ＳＷＯ５２８、ＳＷＤ１〜ＳＷＤ５２８ スイッチ回路

Claims (11)

1. ディスプレイパネルのデータ線に接続され、バイアス電流が供給された場合、前記のデータ線に階調電圧を印加する複数の増幅器と、
   前記増幅器にバイアス電流を供給する制御回路と、を備え、
   前記制御回路は、第１の時間領域において前記バイアス電流により動作する前記複数の増幅器のうち少なくとも１つ増幅器の動作状況を検出し、前記第１の期間後の第２の時間領域において前記検出結果に応じた所定の期間、前記バイアス電流を供給し前記複数の増幅器を動作させる
   ディスプレイの表示制御回路。
2. 前記制御回路は、
   前記バイアス電流を供給するバイアス電流制御回路と、
   前記複数の増幅器のうちの任意の1つである第1の増幅器の動作状況を検出する検出回路と、
   前記第１の時間領域に動作した前記第1の増幅器の動作状況に応じた前記検出回路の検出結果を保持し、前記第２の時間領域に前記保持した検出結果に応じた所定の期間、前記バイアス電流制御回路を動作させる保持制御回路と、を有する
   請求項１に記載のディスプレイの表示制御回路。
3. 前記第1の増幅器は、ボルテージフォロワ構成となっており、
   前記検出回路は、前記増幅器の出力トランジスタを制御するゲート制御信号に応じた検出信号を前記検出結果として出力し、
   前記保持制御回路は、前記第１の時間領域において、前記検出信号が出力される期間に応じた前記所定の期間の時間情報を保持する
   請求項２に記載のディスプレイの表示制御回路。
4. 前記第１の時間領域は、前記第１の増幅器が接続されるデータ線により駆動するパネル画素が非表示である場合の水平同期期間であり、
   前記第２の時間領域は、前記増幅器が接続されるデータ線により駆動するパネル画素が表示される場合の水平同期期間である
   請求項３に記載のディスプレイの表示制御回路。
5. 当該ディスプレイの表示制御回路は、
   前記複数の増幅器の出力端子と、そのそれぞれの出力端子に対応するデータ線との間に接続される第1のスイッチ回路と、
   前記保持制御回路からの制御信号に応じて前記第1のスイッチ回路のオン、オフ状態を制御するスイッチ制御回路と、を有し、
   前記スイッチ制御回路は、前記第２の時間領域において前記保持制御回路が時間情報として保持する前記所定の期間、前記第１のスイッチ回路をオン状態とする
   請求項４に記載のディスプレイの表示制御回路。
6. 当該ディスプレイの表示制御回路は、
   前記複数の増幅器に入力されるデータ信号を入力する入力端子と、前記データ線との間に接続される第２のスイッチ回路と、を有し、
   前記スイッチ制御回路が、前記保持制御回路からの制御信号に応じて前記第２のスイッチ回路のオン状態を制御する機能を有し、
   前記スイッチ制御回路は、前記第２の時間領域において前記所定の期間終了後に前記第２のスイッチ回路をオン状態とする
   請求項５に記載のディスプレイの表示制御回路。
7. 前記バイアス電流制御回路は、前記保持制御回路が出力するレジスタ信号により、バイアス電流の電流量を可変させる機能を有し、
   前記第１の時間領域の第１の水平同期期間において、前記保持制御回路は、前記検出信号が出力される期間が予め規定された時間の範囲内において終了するよう、前記レジスタ信号の値を変化させ、且つ、その値を保持し、
   更に、前記第１の時間領域の第１の水平同期期間後の第２の水平同期期間において、前記保持制御回路は、前記保持したレジスタ信号の値による前記バイアス電流制御回路のバイアス電流の電流量に応じた前記検出信号が出力される期間を前記所定の期間の時間情報とする
   請求項４に記載のディスプレイの表示制御回路。
8. 前記制御回路は、
   前記バイアス電流を供給するバイアス電流制御回路と、
   前記複数の増幅器のそれぞれの動作状況を検出する複数の検出回路と、
   前記第１の時間領域に動作した前記複数の増幅器の動作状況に応じた前記複数の検出回路からの検出結果に基づいた時間情報を保持し、前記第２の時間領域に前記保持した時間情報に応じた所定の期間だけ、前記バイアス電流制御回路を動作させる保持制御回路と、を有する
   請求項１に記載のディスプレイの表示制御回路。
9. 演算回路を更に有し、
   前記複数の増幅器は、それぞれがボルテージフォロワ構成となっており、
   前記複数の検出回路は、対応する前記複数の増幅器の出力トランジスタを制御するゲート制御信号に応じた検出信号を出力し、
   前記演算回路は、前記複数の検出回路からの検出信号に応じた演算を行い、
   前記保持制御回路は、前記第１の時間領域において、前記演算回路の演算結果により算出される前記複数の検出回路の動作期間に応じた前記所定の期間の時間情報を保持する
   請求項８に記載のディスプレイの表示制御回路。
10. 前記バイアス電流制御回路は、前記保持制御回路が出力するレジスタ信号により、バイアス電流の電流量を可変させる機能を有し、
    前記第１の時間領域において、前記保持制御回路は、前記演算回路の演算結果により算出される前記複数の検出回路の動作期間が予め規定された時間の範囲内において終了するよう、前記レジスタ信号の値を変化させ、且つ、その値を保持し、
    更に、前記第１の時間領域後の第２の時間領域において、前記保持制御回路は、前記保持したレジスタ信号の値による前記バイアス電流制御回路のバイアス電流の電流量に応じた前記検出信号を演算した前記演算回路の演算結果により算出される前記複数の検出回路の動作期間を前記所定の期間の時間情報とする
    請求項９に記載のディスプレイの表示制御回路。
11. 前記第１、第２の時間領域は、それぞれ水平同期期間である
    請求項１０に記載のディスプレイの表示制御回路。

Images