JPH10240204A - Ｌｃｄソースドライバー - Google Patents

Ｌｃｄソースドライバー

Info

Publication number
JPH10240204A
JPH10240204A JP10046993A JP4699398A JPH10240204A JP H10240204 A JPH10240204 A JP H10240204A JP 10046993 A JP10046993 A JP 10046993A JP 4699398 A JP4699398 A JP 4699398A JP H10240204 A JPH10240204 A JP H10240204A
Authority
JP
Japan
Prior art keywords
video signal
output
signal
digital video
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10046993A
Other languages
English (en)
Other versions
JP2899969B2 (ja
Inventor
Jeon Kuuan-Ieru
ジェオン クウァン−イェル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH10240204A publication Critical patent/JPH10240204A/ja
Application granted granted Critical
Publication of JP2899969B2 publication Critical patent/JP2899969B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】 【課題】ＬＣＤソースドライバーのチップのレイアウト
面積と全体の消費電力を減少させる。 【解決手段】デジタルビデオ信号ブロックを順次貯蔵す
る第１ラッチ230 と、第１ラッチからのデジタルビデオ
信号及び反転されたデジタルビデオ信号を出力する第２
ラッチ240 と、極性制御信号によって前記第２ラッチか
らのデジタルビデオ信号またはその反転された信号を出
力する第１マルチプレクサー250 と、反転制御信号によ
って第２ラッチからのデジタルビデオ信号または前記第
１マルチプレクサーからのデジタルビデオ信号またはそ
の反転された信号を選択的に出力する第２マルチプレク
サー260 と、前記第２マルチプレクサーからのデジタル
ビデオ信号またはその反転された信号に相応するアナロ
グビデオ信号を出力するデジタル−アナログ変換器270
と、極性制御信号と反転制御信号の入力によって、前記
デジタル−アナログ変換器からのアナログビデオ信号を
そのまま出力するか、または前記アナログビデオ信号
に、一定レベルの直流電圧が加えられた信号を出力する
出力バッファと、を含んで構成した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＬＣＤソースドラ
イバー(LCD SOURCE DRIVER) に関するもので、特にＤ／
Ａ変換器(DIGITAL-to-ANALOG CONVERTER) の大きさを減
少させ、チップ全体のレイアウトの大きさと、消費電力
を減少させるＬＣＤソースドライバーに関する。
【０００２】
【従来の技術】一般的にＬＣＤソースドライバーは、Ｌ
ＣＤのピックセルアレーにビデオ信号を供給する装置で
ある。このようなＬＣＤソースドライバーを、図６を参
照して詳細に説明すると下記のとおりである。
【０００３】図６は、従来のＬＣＤソースドライバーを
示したブロック図である。図６に示すように、ＬＳＤソ
ースドライバーに入力されるデジタルビデオ信号は、バ
スラインを通してラッチ１１０に入力される。この時、
ラッチ１１０には、１つのピックセルを駆動させるに必
要な、一定の大きさのデジタルビデオ信号ブロックが直
列に入力される。
【０００４】また、ラッチ１１０に入力されるデジタル
ビデオ信号は、赤色（ＲＥＤ）、緑色（ＧＲＥＥＮ）、
青色（ＢＬＵＥ）を表わす、Ｒ・Ｇ・Ｂの３個の色信号
から構成され、それぞれの色信号は、６ビットから構成
され、デジタルビデオ信号は全部で１８ビットからな
る。ラッチ１１０から出力されるデジタルビデオ信号
は、ラッチブロック130 に入力され、このような入力動
作は、シフトレジスタ１２０から順次的に出力されるｎ
個のイネーブル信号（Ｅ１、Ｅ２、…、Ｅｎ）に同期さ
れてなる。
【０００５】すなわち、ラッチ１１０から出力される第
１番目のデジタルビデオ信号ブロックは、シフトレジス
タ１２０から出力される第１番目のイネーブル信号（Ｅ
１）に同期され、ラッチブロック１３０を構成するラッ
チ回路モジュールの中の最初の３個のラッチ回路モジュ
ールすなわち、第１、第２、第３ラッチ回路モジュール
に入力される。
【０００６】次に、ラッチ１１０から出力される第２番
目のデジタルビデオ信号ブロックは、シフトレジスタ１
２０から出力される第２番目のイネーブル信号（Ｅ２）
に同期され、ラッチブロック１３０を構成するラッチ回
路モジュールの中の、次の３個のラッチ回路モジュール
すなわち、第４、第５、第６ラッチ回路モジュールに入
力される。
【０００７】このような入力動作が、ラッチブロック１
３０を構成するすべてのラッチ回路に、デジタルビデオ
信号が入力されるまで連続的に遂行される。シフトレジ
スタ１２０から出力されるイネーブル信号がｎ個である
ことは、ＬＣＤソースドライバーのピックセル駆動チャ
ンネル数がｎ個であることに起因する。
【０００８】入力が完了されたラッチブロック１３０の
デジタルビデオ信号は、外部制御信号により、また他の
ラッチブロック１４０に一時的に出力される。ラッチブ
ロック１４０に入力され貯蔵されたデジタルビデオ信号
は、Ｄ／Ａ変換ブロック１５０に伝達され、アナログビ
デオ信号に変換される。このようなＤ／Ａ変換ブロック
１５０は、多数個の単位Ｄ／Ａ変換回路から構成されて
おり、それぞれのＤ／Ａ変換回路は、入力されたデジタ
ルビデオ信号を構成するＲ・Ｇ・Ｂの色信号の中の１つ
の色信号が入力され、これをアナログビデオ信号に変換
する。
【０００９】Ｄ／Ａ変換ブロック１５０から出力される
Ｒ・Ｇ・Ｂのアナログビデオ信号は、出力バッファブロ
ック１６０を通し、ＬＣＤのピックセルアレー１７０に
伝達され、それぞれのピックセルに入力される。このよ
うな従来のＬＣＤディスプレーのＤ／Ａ変換ブロック１
５０は、多数個の単位Ｄ／Ａ変換回路から構成される。
【００１０】このようなＤ／Ａ変換回路を、図７を参照
して説明すると下記のとおりである。図７は、従来のＬ
ＣＤソースドライバーのドット反転方法に使用されるＤ
／Ａ変換回路を示したブロック図である。図７に示すよ
うに、Ｄ／Ａ変換回路１５０’は、低電位Ｄ／Ａ変換器
１５１と高電位Ｄ／Ａ変換器１５２及びマルチプレクサ
ー１５３とから構成される。
【００１１】低電位Ｄ／Ａ変換器１５１には、Ｒ・Ｇ・
Ｂのデジタルビデオ信号の中の１つの色相を表わす６ビ
ットのデジタル信号と、低電位基準電圧（ＶＬＲＥＦ）
が入力されるように構成される。高電位Ｄ／Ａ変換器１
５２にも、前述した低電位Ｄ／Ａ変換器１５１に入力さ
れる６ビットのデジタル信号と同一信号が入力され、基
準電圧には高電位基準電圧（ＶＨＲＥＦ）が入力され
る。
【００１２】マルチプレクサー１５３には、上述した低
電位Ｄ／Ａ変換器１５１から出力される（−）極性のア
ナログビデオ信号と、高電位Ｄ／Ａ変換器１５２から出
力される（＋）極性のアナログビデオ信号が入力される
ように構成される。またマルチプレクサー１５３には制
御信号（ＰＯＬ）が入力され、低電位Ｄ／Ａ変換機１５
１の出力信号または、高電位Ｄ／Ａ変換器１５２の出力
信号の中の１つの信号を選択し、出力バッファブロック
に出力する。
【００１３】Ｄ／Ａ変換回路のまた別の構成例を図８に
示した。図８は、従来のＬＣＤソースドライバーのライ
ン反転方法に使用されるＤ／Ａ変換回路を示したブロッ
ク図であり、１つの低電位Ｄ／Ａ変換器１５１のみから
なって、Ｒ・Ｇ・Ｂのデジタルビデオ信号の中の１つの
色相を表わす６ビットのデジタル信号と、低電位基準電
圧（ＶＬｒｅｆ）が入力される。
【００１４】上述した二種類のＤ／Ａ変換回路は、ＬＣ
Ｄソースドライバーが具現しようとするビデオ信号反転
方法によって、選択的に使用される。図９は、ＬＣＤを
駆動するためのビデオ信号の電圧範囲を示した図面であ
り、Ｖａは液晶セルの臨界電圧であり、Ｖｂは信号の入
出力過程で発生するオフセット電圧である。Ｖｂは信号
電圧の最小値と接地電圧との差異電圧または、信号電圧
の最大値とＶｄｄとの差異電圧を意味する。
【００１５】図10は、ＬＣＤソースドライバーのビデオ
信号反転を示した図面である。図９または図10に示すよ
うに、ビデオ信号の反転は、入力されたデジタルまたは
アナログビデオ信号を、共通電圧（ＶＣＯＭ）を中心と
して、（＋）極性のビデオ信号と、（−）極性のビデオ
信号に交替に反転されるが、このようなビデオ信号の反
転は、水平同期信号（Ｈ−ＳＹＮＣ）に同期されて行わ
れる。
【００１６】ビデオ信号を交替に反転させて出力する理
由は、直流電圧を印加することによって発生する液晶の
劣化と、フィールド(FIELD) により画素電圧が変化し発
生されるフリッカ(FLICKER) と、停止画面が長時間出力
される時に表れる残像効果等を防止するためのものであ
る。このようなビデオ信号反転方法には、ライン(LINE)
反転方法、コラム(COLUMN)反転方法、ドット(DOT) 反転
方法等があり、これを図11に示した。
【００１７】図11（Ａ）はライン反転方法であり、ピッ
クセルアレーのゲートラインに沿って、ビデオ信号を
（＋）信号と（−）信号とに交替に印加し、隣接したゲ
ートラインの画素に印加される電圧の極性が、相互に反
対となるように駆動する方法であって、垂直方向に隣接
した二画素から発生されたフリッカが、相互に相殺され
減少する。
【００１８】図11（Ｂ）は、コラム反転方法であり、プ
ックセルアレーのデータラインに沿って、ビデオ信号を
（＋）信号と（−）信号とに交替に印加し、隣接したデ
ータラインの画素に印加される電圧の極性が、相互に反
対となるように駆動する方法で、水平方向に隣接した二
画素から発生されたフリッカが、相互に相殺され減少す
る。
【００１９】図11（Ｃ）は、ドット反転方法であり、ラ
イン反転方法とコラム反転方法とを組合った駆動方法で
あり、水平、垂直方向に隣接した画素の極性が相互に反
対となり、水平、垂直方向の画素から発生されたフリッ
カが、相互に相殺され減少する。上述したライン反転方
法を具現するためには、図８に示したＤ／Ａ変換回路
（１５０”）が使用され、ドット反転方法を具現するた
めには、図７に示したＤ／Ａ変化回路（１５０’）が使
用される。
【００２０】ライン反転方法では、ビデオ信号の範囲は
一定に維持し、共通電圧（ＶＣＯＭ）のレベルを変化さ
せ、相互に異なる二極性のビデオ信号を作り出す、共通
電圧（ＶＣＯＭ）の変調方法を使用すると、ビデオ信号
を一定電圧以下に維持することができるので、図８に示
すように、低電位Ｄ／Ａ変換器（１５１’）のみを利用
しビデオ信号を処理することができる。
【００２１】しかし、ドット反転方法では、（−）極性
のビデオ信号の（＋）極性のビデオ信号の範囲がそれぞ
れ異なるので、図７に示すように、（−）極性のビデオ
信号を処理する低電位Ｄ／Ａ変換器（１５１）と、
（＋）極性のビデオ信号を処理する高電位Ｄ／Ａ変換機
１５２とが別途に備えられたＤ／Ａ変換ブロック１５０
を使用し、２個のＤ／Ａ変換機１５１、１５２から出力
される信号を、マルチプレクサー１５３を通して選択的
に出力する。
【００２２】しかし、上述した従来のＬＣＤソースドラ
イバーでドット反転方法を具現しようとする場合は、図
７に示すＤ／Ａ変換回路１５０’を使用しなければなら
ないので、図８に示すＤ／Ａ変換回路１５０”を使用す
るライン反転方法と比較し、回路の大きさと動作電圧の
すべてが２倍以上になる。これはライン反転方法を具現
する時より、ドット反転方法を具現する時に、チップの
レイアウト面積と、全体の消費電力が増加する主な理由
の中の１つである。
【００２３】
【発明が解決しようとする課題】本発明は、このような
従来の課題に着目してなされたもので、低電位Ｄ／Ａ変
換回路のみで、ライン反転方法とドット反転方法とを共
に具現可能にすることにより、チップのレイアウト面積
と全体の消費電力を大きく減少させ得るようにしたＬＣ
Ｄソースドライバーを提供することを目的とする。
【００２４】
【課題を解決するための手段】このため、請求項１に係
る発明は、ＬＣＤソースドライバーにおいて、所定の大
きさのデジタルビデオ信号ブロックが直列入力され、順
次貯蔵される第１ラッチと、前記第１ラッチから出力さ
れるデジタルビデオ信号が入力され、入力されたデジタ
ルビデオ信号及び、反転されたデジタルビデオ信号を出
力する第２ラッチと、前記第２ラッチから出力されるデ
ジタルビデオ信号及び、反転されたデジタルビデオ信号
が入力され、極性制御信号によってデジタルビデオ信号
または、反転されたデジタルビデオ信号を出力する第１
マルチプレクサーと、前記第２ラッチから出力されるデ
ジタルビデオ信号が入力され、また前記第１マルチプレ
クサーから出力されるデジタルビデオ信号または、反転
されたデジタルビデオ信号が入力され、反転制御信号に
よって、第２ラッチから出力されるデジタルビデオ信号
または、前記第１マルチプレクサーから出力されるデジ
タルビデオ信号または、反転されたデジタルビデオ信号
を選択的に出力する第２マルチプレクサーと、前記第２
マルチプレクサーから出力されるデジタルビデオ信号ま
たは、反転されたデジタルビデオ信号が入力され、それ
に相応するアナログビデオ信号を出力するデジタル−ア
ナログ変換器と、前記デジタル−アナログ変換器から出
力される（−）極性のアナログビデオ信号が入力され、
極性制御信号と反転制御信号の入力によって、前記デジ
タル−アナログ変換器から出力されるアナログビデオ信
号をそのまま出力するか、または前記アナログビデオ信
号に、一定レベルの直流電圧が加えられた信号を出力す
る出力バッファと、を含むことを特徴とする。
【００２５】また、請求項２に係る発明は、前記第１マ
ルチプレクサーは、前記極性制御信号または、反転され
た極性制御信号によってオン／オフされ、ターンオンさ
れる場合、前記第２ラッチから出力されるデジタルビデ
オ信号を、前記第２マルチプレクサーに出力する第１ト
ランスミッションゲートと、前記極性制御信号または、
反転された極性制御信号によってオン／オフされ、ター
ンオンされる場合、前記第２ラッチから出力される反転
されたデジタルビデオ信号を、前記第２マルチプレクサ
ーに出力する第２トランスミッションゲートと、を含ん
でなることを特徴とする。
【００２６】また、請求項３に係る発明は、前記第２マ
ルチプレクサーは、前記反転制御信号または反転制御信
号の反転された信号によってオン／オフ制御され、ター
ンオンされる場合、前記第１マルチプレクサーから出力
されるビデオ信号を、前記デジタル−アナログ変換器に
伝達する第３トランスミッションゲートと、前記反転制
御信号または反転制御信号に反転された信号によりオン
／オフ制御されターンオンされる場合、前記第２ラッチ
から出力されるデジタルビデオ信号を、前記のデジタル
−アナログ変換器に転送する第４トランスミッション
と、を含んでなることを特徴とする。
【００２７】また、請求項４に係る発明は、前記デジタ
ル−アナログ変換器は、前記第２マルチプレクサーから
出力されるデジタルビデオ信号または、反転されたデジ
タルビデオ信号が入力され、それに相応する（−）極性
のアナログビデオ信号を出力する低電位デジタル−アナ
ログ変換器のみを含むことを特徴とする。
【００２８】また、請求項５に係る発明は、前記出力バ
ッファは、前記極性制御信号によって動作し、所定レベ
ルの直流電圧または接地電圧を出力する第１インバータ
ーと、反転制御信号によって動作し、前記第１インバー
ターの出力信号または接地電圧を出力する第２インバー
ターと、前記第２インバーターの出力信号と、前記デジ
タル−アナログ変換器の出力信号が入力され、入力され
た二信号の加算された信号を出力する電圧加算器を含ん
でなることを特徴とする。
【００２９】また、請求項６に係る発明は、前記直流電
圧は、ビデオ信号の極性を決定する基準電圧、液晶セル
の臨界電圧、ビデオ信号の入出力過程で発生するオフセ
ット電圧、液晶の電圧極性に対する非対称性により発生
する誤差を補償するための補償電圧が加えられてなるこ
とを特徴とする。
【００３０】また、請求項７に係る発明は、前記電圧加
算器は、反転入力端子と非反転入力端子とを有する第１
演算増幅器と、前記第１演算増幅器の反転入力端に連結
された第１抵抗素子と、前記第１演算増幅器の反転入力
端に、前記第１抵抗素子と並列に連結された第２抵抗素
子と、前記第１演算増幅器の出力端と、前記第１演算増
幅器の反転入力端の間に連結され、前記第１演算増幅器
の出力信号を、前記第１演算増幅器の反転入力端に帰還
させる第１帰還抵抗と、反転入力端子と非反転入力端子
とを有する第２演算増幅器と、前記第２演算増幅器の反
転入力端に連結された第３抵抗素子と、前記第２演算増
幅器の出力端と、前記第２演算増幅器の反転入力端の間
に連結され、前記第２演算増幅器の出力信号を、前記第
２演算増幅器の反転入力端に帰還させる第２帰還抵抗
と、を含むことを特徴とする。
【００３１】また、請求項８に係る発明は、前記電圧加
算器は、反転入力端と非反転入力端とを有する第１演算
増幅器と、前記第１演算増幅器の非反転入力端に連結さ
れた第１抵抗素子と、前記第１演算増幅器の非反転入力
端に、前記第１抵抗素子と並列に連結された第２抵抗素
子と、前記第１演算増幅器の反転入力端と接地端の間に
連結された第３抵抗素子と、前記第１演算増幅器の出力
信号を、前記第１演算増幅器の反転入力端に帰還させ
る、第１帰還抵抗と、を含むことを特徴とする。
【００３２】また、請求項９に係る発明は、前記第１抵
抗素子を介して入力される信号は、前記デジタルーアナ
ログ変換器の出力信号であることを特徴とする。また、
請求項10に係る発明は、前記第２抵抗素子を介して入力
される信号は、前記第２インバーターの出力信号である
ことを特徴とする。
【００３３】また、請求項11に係る発明は、前記第３抵
抗を通して入力される信号は、前記第１演算増幅器の出
力信号であることを特徴とする。また、請求項12に係る
発明は、前記第１演算増幅器の非反転入力端と、前記第
２演算増幅器の非反転入力端が接地されることを特徴と
する。
【００３４】
【発明の効果】以上のように、本発明は、低電位Ｄ／Ａ
変換回路のみでライン反転方法とドット反転方法とを具
現することができ、チップのレイアウト面積と消費電力
を大きく減少させる効果がある。
【００３５】
【発明の実施の形態】本発明の一実施の形態を、図１〜
図３を参照して説明すると下記のとおりである。図１
は、本発明のＬＣＤソースドライバーを示したブロック
図である。図１に示すように、ＬＣＤソースドライバー
に入力されるデジタルビデオ信号は、バスラインを介し
てラッチ２１０に入力される。
【００３６】この時、ラッチ２１０に入力されるデジタ
ルビデオ信号は、１つのピックセルを駆動するのに必要
な大きさからなる、デジタルビデオ信号ブロックが直列
に入力される。また、ラッチ２１０に入力されるデジタ
ルビデオ信号は、赤色( ＲＥＤ）、緑色（ＧＲＥＥ
Ｎ）、青色（ＢＬＵＥ）を表わすＲ・Ｇ・Ｂの３個の色
信号から構成され、それぞれの色信号は、６ビットから
構成され、デジタルビデオ信号は全部で１８ビットから
なる。
【００３７】ラッチ２１０から出力されるデジタルビデ
オ信号は、また他のラッチブロック２３０に入力される
ように連結されるが、デジタルビデオ信号が、ラッチブ
ロック２３０への入力動作は、シフトレジスタ２２０か
ら順次出力されるｎ個のイネーブル信号（Ｅ１、Ｅ２、
…、Ｅｎ）に同期されて遂行される。すなわち、ラッチ
２１０から出力される第１番目のデジタルビデオ信号ブ
ロックは、シフトレジスタ２２０から出力される第１番
目のイネーブル信号（Ｅ１）に同期され、ラッチブロッ
ク２３０を構成するラッチ回路モジュールの中の最初の
３個のラッチ回路モジュールすなわち、第１、第２、第
３ラッチ回路モジュールに入力される。
【００３８】次に、ラッチ２１０から出力される第２番
目のデジタルビデオ信号ブロックは、シフトレジスタ２
２０から出力される第２番目のイネーブル信号（Ｅ２）
に同期され、ラッチブロック１３０を構成するラッチ回
路モジュールの中の次の３個のラッチ回路モジュールす
なわち、第４、第５、第６ラッチ回路モジュールに入力
される。
【００３９】このような入力動作が、ラッチブロック２
３０を構成するすべてのラッチ回路にデジタルビデオ信
号が入力される時まで、連続的に遂行される。上述した
シフトレジスタ２２０から出力されるイネーブル信号が
ｎ個であることは、ＬＣＤソースドライバーのピックセ
ル駆動チャンネル数がｎ個であることに起因する。
【００４０】次に、入力が完了されたラッチブロック２
３０のデジタルビデオ信号（Ｑ１〜Ｑｎ）は、制御信号
によって、また他のラッチブロック２４０に一時に出力
され、ラッチブロック２４０では、入力されたデジタル
ビデオ信号（Ｑ１〜Ｑｎ）及び、反転されたデジタルビ
デオ信号（バーＱ１〜バーＱｎ）が出力される。ラッチ
ブロック２４０から出力されるデジタルビデオ信号（Ｑ
１〜Ｑｎ）と反転されたデジタルビデオ信号（バーＱ１
〜バーＱｎ）は、マルチプレクサーブロック２５０に入
力される。
【００４１】またラッチブロック２４０から出力される
デジタルビデオ信号（Ｑ１〜Ｑｎ）は、マルチプレクサ
ーブロック２６０にも入力される。マルチプレクサーブ
ロック２５０では、出力信号を選択するための制御信号
（ＰＯＬ）が入力され、ラッチブロック２４０から入力
されたデジタルビデオ信号（Ｑ１〜Ｑｎ）と、反転され
たデジタルビデオ信号（バーＱ１〜バーＱｎ）の中の１
つの信号が選択的に出力されるようにする。
【００４２】そして、マルチプレクサーブロック２６０
にも、出力信号を選択するための制御信号（ＤＯＴ）が
入力され、ラッチブロック２４０から入力されたデジタ
ルビデオ信号（Ｑ１〜Ｑｎ）と、マルチプレクサーブロ
ック２５０の出力信号の中の１つが、選択的に出力され
るようにする。このようなマルチプレクサーブロック２
６０から出力されるデジタルビデオ信号（Ｑ１〜Ｑ
ｎ）、または反転されたデジタルビデオ信号（バーＱ１
〜バーＱｎ）は、Ｄ／Ａ変換ブロック２７０に入力さ
れ、アナログビデオ信号（ＤＡＣ１〜ＤＡＣｎ）に変換
されてから、次の出力バッファブロック２８０を介し
て、ピックセルアレー２９０を構成するそれぞれのセル
に伝達される。
【００４３】上述した本発明のマルチプレクサーブロッ
ク２５０は、多数個の単位マルチプレクサーが結合され
てなるが、このような単位マルチプレクサーの構成を、
図２を参照して説明すると下記のとおりである。図２
は、本発明のＬＣＤソースドライバーのマルチプレクサ
ーブロックを構成する、単位マルチプレクサーを示した
回路図である。
【００４４】図２に示すように、単位マルチプレクサー
２５０’は、２個のトランスミッションゲート（Ｔ１）
（Ｔ２）とが並列に連結されてなるが、それぞれのトラ
ンスミッションゲートはＮＭＯＳトランジスタとＰＭＯ
Ｓトランジスタとから構成される。トランスミッション
ゲート（Ｔ１）のオン／オフ動作を制御するための信号
として、ＮＭＯＳトランジスタのゲート端子に制御信号
（ＰＯＬ）が入力され、ＰＭＯＳトランジスタのゲート
端子には、反転された制御信号（ＰＯＬ）が入力され
る。
【００４５】また他のトランスミッションゲート（Ｔ
２）のオン／オフ動作を制御するための信号として、Ｎ
ＭＯＳトランジスタのゲート端子には、反転された制御
信号（ＰＯＬ）が入力され、ＰＭＯＳトランジスタのゲ
ート端子には制御信号（ＰＯＬ）が入力される。このよ
うな単位マルチプレクサー２５０’は、制御信号（ＰＯ
Ｌ）（ＰＯＬ）によって、２個のトランスミッションゲ
ート（Ｔ１）（Ｔ２）の中の１つがターンオンされ、デ
ジタルビデオ信号（Ｑ１〜Ｑｎ）を構成するＲ・Ｇ・Ｂ
の色信号の中の１つの単位色信号（Ｑ）を出力するか、
または反転されたデジタルビデオ信号（バーＱ１〜バー
Ｑｎ）を構成するＲ・Ｇ・Ｂの色信号の中の１つの単位
色信号（Ｑ）を出力する。
【００４６】すなわち、トランスミッションゲート（Ｔ
１）がターンオンされると、デジタルビデオ信号（Ｑ）
が出力され、また他のトランスミッションゲート（Ｔ
２）がターンオンされると、反転されたデジタルビデオ
信号（Ｑr ）が出力される。上述したマルチプレクサー
ブロック２５０と類似した構成を有するマルチプレクサ
ーブロック２６０もまた、多数個の単位マルチプレクサ
ーが結合してなるが、このような単位マルチプレクサー
の構成を、図３を参照して説明すると下記のとおりであ
る。
【００４７】図３は、本発明のＬＣＤソースドライバー
のまた他のマルチプレクサーブロックを構成する、単位
マルチプレクサーを示した回路図である。図３に示すよ
うに、単位マルチプレクサー２６０’は、２個のトラン
スミッションゲート（Ｔ３）（Ｔ４）が並列に連結され
てなるが、それぞれのトランスミッションゲートはＮＭ
ＯＳトランジスタとＰＭＯＳトランジスタとから構成さ
れる。
【００４８】トランスミッションゲート（Ｔ３）のオン
／オフ動作を制御するための信号として、ＮＭＯＳトラ
ンジスタのゲート端子に制御信号（ＤＯＴ）が入力さ
れ、ＰＭＯＳトランジスタのゲート端子には、反転され
た制御信号（ＤＯＴ）が入力される。また他のトランス
ミッションゲート（Ｔ４）のオン／オフ動作を制御する
ための信号として、ＮＭＯＳトランジスタのゲート端子
には、反転された制御信号（ＤＯＴ）が入力され、ＰＭ
ＯＳトランジスタのゲート端子には制御信号（ＤＯＴ）
が入力される。
【００４９】このような単位マルチプレクサー２６０’
は、制御信号（ＤＯＴ）（ＤＯＴ）によって、２個のト
ランスミッションゲート（Ｔ３）（Ｔ４）の中の１つが
ターンオンされ、マルチプレクサーブロック２５０の出
力信号または、ラッチブロック２４０から出力されるデ
ジタルビデオ信号（Ｑ１〜Ｑｎ）の単位色信号（Ｑ）を
選択的に出力する。
【００５０】すなわち、トランスミッションゲート（Ｔ
３）がターンオンされると、マルチプレクサーブロック
２５０の出力信号が出力され、また他のトランスミッシ
ョンゲート（Ｔ４）がターンオンされると、デジタルビ
デオ信号（Ｑ１〜Ｑｎ）の単位色信号（Ｑ）を出力する
ようになる。本発明の単位出力バッファ２８０’は、図
４と図５に示すとおりである。
【００５１】図４と図５とは、本発明のＬＣＤソースド
ライバーの出力バッファブロックを構成する、単位出力
バッファを示した回路図の実施の形態である。図４に示
すように、インバーター（ＩＮＶ１）は、ＰＭＯＳトラ
ンジスタ（ＭＰ１）とＮＭＯＳトランジスタ（ＭＮ１）
とが直列に連結されてなるが、ＰＭＯＳトランジスタ
（ＭＰ１）のソース端子には、共通電圧（ＶＣＯＭ）に
所定の直流電圧が加えられて供給され、ＮＭＯＳトラン
ジスタ（ＭＮ１）のソース端子は接地され、ＰＭＯＳト
ランジスタ（ＭＰ１）とＮＭＯＳトランジスタ（ＭＮ
１）のゲート端子には、制御信号（ＰＯＬ）が入力さ
れ、それぞれのトランジスタをオン／オフさせる。
【００５２】ＰＭＯＳトランジスタ（ＭＰ１）のソース
端子に供給される電圧は、次式で表わすことができる。 直流電圧＝ＶＣＯＭ＋Ｖａ−Ｖｂ＋Ｖｒ 前記の式で、ＶＣＯＭ、Ｖａ、Ｖｂは図９の説明で記述
し、Ｖｒは液晶の電圧極性に対する非対称性により発生
する誤差を補償するための電圧を意味する。
【００５３】また他のインバーター（ＩＮＶ２）は、Ｐ
ＭＯＳトランジスタ（ＭＰ２）とＮＭＯＳトランジスタ
（ＭＮ２）とが直列に連結されてなるが、ＰＭＯＳトラ
ンジスタ（ＭＰ２）のソース端子には、上述したインバ
ーター（ＩＮＶ１）の出力信号が供給されるように連結
され、ＮＭＯＳトランジスタ（ＭＮ２）のソース端子は
接地される。
【００５４】このようなＰＭＯＳトランジスタ（ＭＰ
２）とＮＭＯＳトランジスタ（ＭＮ２）のゲート端子に
は、制御信号（ＤＯＴ）が入力され、それぞれのトラン
ジスタ（ＭＰ２）（ＭＮ２）をオン／オフさせる。電圧
加算器（Ａ１）を構成する演算増幅器（ＯＰ１）の反転
入力端には、インバーター（ＩＮＶ２）の出力信号と、
Ｄ／Ａ変換ブロックの出力信号（ＤＡＣ）が、それぞれ
抵抗（Ｒ１）（Ｒ２）を通して入力され、非反転入力端
が接地される。
【００５５】また、演算増幅器（ＯＰ１）の出力信号
は、抵抗（Ｒ３）通し反転入力端にフィードバックされ
入力される。反転増幅器（Ａ２）を構成する演算増幅器
（ＯＰ２）の反転入力端には、上述した電圧加算器（Ａ
１）の出力信号が、抵抗（Ｒ４）を通して入力され、非
反転入力は接地される。
【００５６】また演算増幅器（ＯＰ２）の出力信号は、
抵抗（Ｒ５）を通して反転入力端にフィードバックされ
入力される。図５は、本発明の単位出力バッファのまた
他の実施例であり、上述した実施例の反転入力端に入力
される信号を、演算増幅器（ＯＰ３）の非反転入力端に
入力されるようにし、反転入力端は接地させる。
【００５７】このように構成された本発明のＬＣＤソー
スドライバーの動作を、ドット反転方法具現の場合の例
を挙げて説明すると、下記のとおりである。ラッチ２１
０を通して入力されたデジタルビデオ信号（Ｑ１〜Ｑ
ｎ）が、ラッチブロック２３０に順次的に入力されてか
ら、また他のラッチブロック２４０に伝達されると、ラ
ッチブロック２４０では入力されたデジタルビデオ信号
（Ｑ１〜Ｑｎ）及び、反転されたデジタルビデオ信号
（バーＱ１〜バーＱｎ）を、マルチプレクサーブロック
２５０に出力するようになる。
【００５８】この時、ソースドライバーに、外部で発生
しマルチプレクサーブロック２５０に入力される制御信
号（ＰＯＬ）は、出力されるビデオ信号の極性を決定す
るようになるが、制御信号（ＰＯＬ）が２進論理値”
１”の場合は、（＋）極性のデジタルビデオ信号（Ｑ１
〜Ｑｎ）が出力され、制御信号（ＰＯＬ）が論理値”
０”の場合は、（−）極性の反転されたデジタルビデオ
信号（Ｑ１〜Ｑｎ）が出力される。
【００５９】次に、マルチプレクサーブロック２５０か
ら出力されるデジタルビデオ信号（Ｑ１〜Ｑｎ）、また
は反転されたデジタルビデオ信号（バーＱ１〜バーＱ
ｎ）は、また他のマルチプレクサーブロック２６０に入
力され、マルチプレクサーブロック２６０には、ラッチ
ブロック２４０から出力されるデジタルビデオ信号（Ｑ
１〜Ｑｎ）が直接入力される場合もある。
【００６０】このように、マルチプレクサーブロック２
６０に入力されたデジタルビデオ信号は、制御信号（Ｄ
ＯＴ）によって選択的に出力されるが、制御信号（ＤＯ
Ｔ）が２進論理値”１”の場合は、デジタルビデオ信号
（Ｑ１〜Ｑｎ）が出力され、制御信号（ＤＯＴ）が２進
論理値”０”の場合には、マルチプレクサーブロック２
５０から入力されたビデオ信号を出力する。
【００６１】従って、ドット反転方法を具現するために
は、制御信号（ＤＯＴ）を２進論理値”０”に固定させ
ることによって、マルチプレクサーブロック２５０から
交替に出力されるデジタルビデオ信号（Ｑ１〜Ｑｎ）
と、反転されたデジタルビデオ信号（バーＱ１〜バーＱ
ｎ）とがＤ／Ａ変換ブロック２７０に出力されるように
する。
【００６２】本発明のＤ／Ａ変換ブロック２７０は、上
述した低電位Ｄ／Ａ変換器のみから構成され、ライン反
転方法を具現しようとする場合は、共通電圧（ＶＣＯ
Ｍ）変調方法を通し、２個の相互に異なる極性のビデオ
信号を具現し、ドット反転方法を具現しようとする場合
は、（−）極性のアナログビデオ信号を出力バッファア
２８０に出力してから、出力バッファブロック２８０で
追加動作が行われ、ドット反転方法の具現に必要なビデ
オ信号を生成する。
【００６３】このようなドット反転方法を具現するため
の出力バッファ２８０の動作を説明すると、下記のとお
りである。Ｄ／Ａ変換ブロックの単位Ｄ／Ａ変換器から
出力されるアナログビデオ信号（ＤＡＣ）は、出力バッ
ファブロック２８０を構成する単位出力バッファ２８
０’に入力される。
【００６４】単位出力バッファ２８０’では、一定周期
のパルス信号の制御信号（ＰＯＬ）により反転動作する
インバーター（ＩＮＶ１）を通し、直流電圧（ＶＣＯＭ
＋Ｖａ−Ｖｂ＋Ｖｒ）と接地電圧（ＧＮＤ）が交替に出
力される。インバーター（ＩＮＶ１）の出力信号は、ま
た他のインバーター（ＩＮＶ２）を構成するＰＭＯＳト
ランジスタのソース端子に入力されるが、インバーター
（ＩＮＶ２）に入力される制御信号（ＤＯＴ）は、ドッ
ト反転方法を具現するために２進論理値”０”に固定さ
れているので、ＰＭＯＳトランジスタは常にターンオン
状態を維持する。
【００６５】従って、インバーター（ＩＮＶ２）では、
また他のインバーター（ＩＮＶ１）から入力された信号
がそのまま出力される。このようにインバーター（ＩＮ
Ｖ２）から出力される直流電圧（ＶＣＯＭ＋Ｖａ−Ｖｂ
＋Ｖｒ）または接地電圧（ＧＮＤ）は、Ｄ／Ａ変換ブロ
ック２７０の単位Ｄ／Ａ変換器から入力された（−）極
性のアナログビデオ信号（ＤＡＣ）と共に、電圧加算器
（Ａ１）に入力され、入力された二信号が加えられて出
力される。従って、電圧加算器（Ａ１）では、アナログ
ビデオ信号（ＤＡＣ）が出力されるかまたは、アナログ
ビデオ信号（ＤＡＣ）と、直流電圧（ＶＣＯＭ＋Ｖａ−
Ｖｂ＋Ｖｒ）が加えられた信号（ＤＡＣ＋ＶＣＯＭ＋Ｖ
ａ−Ｖｂ＋Ｖｒ）が出力されることによって、２個の相
互に異なる極性を有するアナログビデオ信号が出力され
る。
【００６６】上述した本発明の各部分の入出力信号の相
互関係を次の表に示した。
【００６７】
【表１】
【００６８】また、電圧加算器（Ａ１）から出力される
信号は、電圧加算器の一般的な特性によって、抵抗（Ｒ
１）と（Ｒ３）の比率、そして抵抗（Ｒ２）と抵抗（Ｒ
３）の比率によって、適切な信号の増幅が遂行されてか
ら、その位相が反転され出力される。このような電圧加
算器（Ａ１）から出力されるビデオ信号は、反転増幅器
（Ａ２）に入力され、抵抗（Ｒ４）と抵抗（Ｒ５）の比
率によって、適切な信号の増幅が行われる。
【００６９】また、反転増幅器（Ａ２）では、電圧加算
器（Ａ１）により反転された信号を再反転し、本来の位
相を有する信号を、ピックセルアレー２９０を構成する
それぞれの単位液晶セルに出力する。上述したとおり、
それぞれの単位出力バッファから出力されるアナログビ
デオ信号が、プックセルアレーを構成するそれぞれのセ
ルに伝達される。
【００７０】それぞれのセルに伝達されたビデオ信号
は、薄膜トランジスタ等のスイッチング素子のソース端
子に入力され液晶に伝達されることによって、ピックセ
ルアレーを構成するそれぞれの液晶を駆動する。
【図面の簡単な説明】
【図１】 本発明のＬＣＤソースドライバーを示したブ
ロック図。
【図２】 本発明のＬＣＤソースドライバーのマルチプ
レクサーブロックを構成する、単位マルチプレクサーを
示した回路図。
【図３】 本発明のＬＣＤソースドライバーのまた他の
マルチプレクサーブロックを構成する単位マルチプレク
サーを示した回路図。
【図４】 本発明のＬＣＤソースドライバーの出力バッ
ファブロックを構成する、単位出力バッファを示した回
路図。
【図５】 本発明のＬＣＤソースドライバーの出力バッ
ファブロックを構成する、単位出力バッファのまた他の
実施例を示した回路図。
【図６】 従来のＬＣＤソースドライバーを示したブロ
ック図。
【図７】 従来のＬＣＤソースドライバーのドット反転
方法に使用されるＤ／Ａ変換回路を示したブロック図。
【図８】 従来のＬＣＤソースドライバーのライン反転
方法に使用されるＤ／Ａ変換回路を示したブロック図。
【図９】 ＬＣＤを駆動するためのビデオ信号の電圧範
囲を示した図面。
【図10】 ＬＣＤソースドライバーのビデオ信号反転を
示した図面。
【図11】 ＬＣＤの画面反転方法を説明するための図面
で、（Ａ）はライン反転方法、（Ｂ）はコラム反転方
法、（Ｃ）はドット反転方法を示した図面。
【符号の説明】
１２０：シフトレジスタ １３０、１４０、２３０、２４０：ラッチブロック １５０、２７０：Ｄ／Ａ変換ブロック １６０、２８０：出力バッファブロック １７０、２９０：ピックセルアレー ２５０、２６０：マルチプレクサーブロック

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】ＬＣＤソースドライバーにおいて、 所定の大きさのデジタルビデオ信号ブロックが直列入力
    され、順次貯蔵される第１ラッチと、 前記第１ラッチから出力されるデジタルビデオ信号が入
    力され、入力されたデジタルビデオ信号及び、反転され
    たデジタルビデオ信号を出力する第２ラッチと、 前記第２ラッチから出力されるデジタルビデオ信号及
    び、反転されたデジタルビデオ信号が入力され、極性制
    御信号によってデジタルビデオ信号または、反転された
    デジタルビデオ信号を出力する第１マルチプレクサー
    と、 前記第２ラッチから出力されるデジタルビデオ信号が入
    力され、また前記第１マルチプレクサーから出力される
    デジタルビデオ信号または、反転されたデジタルビデオ
    信号が入力され、反転制御信号によって、第２ラッチか
    ら出力されるデジタルビデオ信号または、前記第１マル
    チプレクサーから出力されるデジタルビデオ信号また
    は、反転されたデジタルビデオ信号を選択的に出力する
    第２マルチプレクサーと、 前記第２マルチプレクサーから出力されるデジタルビデ
    オ信号または、反転されたデジタルビデオ信号が入力さ
    れ、それに相応するアナログビデオ信号を出力するデジ
    タル−アナログ変換器と、 前記デジタル−アナログ変換器から出力される（−）極
    性のアナログビデオ信号が入力され、極性制御信号と反
    転制御信号の入力によって、前記デジタル−アナログ変
    換器から出力されるアナログビデオ信号をそのまま出力
    するか、または前記アナログビデオ信号に、一定レベル
    の直流電圧が加えられた信号を出力する出力バッファ
    と、 を含むことを特徴とするＬＣＤソースドライバー。
  2. 【請求項２】前記第１マルチプレクサーは、 前記極性制御信号または、反転された極性制御信号によ
    ってオン／オフされ、ターンオンされる場合、前記第２
    ラッチから出力されるデジタルビデオ信号を、前記第２
    マルチプレクサーに出力する第１トランスミッションゲ
    ートと、 前記極性制御信号または、反転された極性制御信号によ
    ってオン／オフされ、ターンオンされる場合、前記第２
    ラッチから出力される反転されたデジタルビデオ信号
    を、前記第２マルチプレクサーに出力する第２トランス
    ミッションゲートと、 を含んでなることを特徴とする請求項１に記載のＬＣＤ
    ソースドライバー。
  3. 【請求項３】前記第２マルチプレクサーは、 前記反転制御信号または反転制御信号の反転された信号
    によってオン／オフ制御され、ターンオンされる場合、
    前記第１マルチプレクサーから出力されるビデオ信号
    を、前記デジタル−アナログ変換器に伝達する第３トラ
    ンスミッションゲートと、 前記反転制御信号または反転制御信号に反転された信号
    によりオン／オフ制御されターンオンされる場合、前記
    第２ラッチから出力されるデジタルビデオ信号を、前記
    のデジタル−アナログ変換器に転送する第４トランスミ
    ッションと、 を含んでなることを特徴とする請求項１または請求項２
    に記載のＬＣＤソースドライバー。
  4. 【請求項４】前記デジタル−アナログ変換器は、 前記第２マルチプレクサーから出力されるデジタルビデ
    オ信号または、反転されたデジタルビデオ信号が入力さ
    れ、それに相応する（−）極性のアナログビデオ信号を
    出力する低電位デジタル−アナログ変換器のみを含むこ
    とを特徴とする請求項１〜請求項３のいずれか１つに記
    載のＬＣＤソースドライバー。
  5. 【請求項５】前記出力バッファは、 前記極性制御信号によって動作し、所定レベルの直流電
    圧または接地電圧を出力する第１インバーターと、 反転制御信号によって動作し、前記第１インバーターの
    出力信号または接地電圧を出力する第２インバーター
    と、 前記第２インバーターの出力信号と、前記デジタル−ア
    ナログ変換器の出力信号が入力され、入力された二信号
    の加算された信号を出力する電圧加算器を含んでなるこ
    とを特徴とする請求項１〜請求項４のいずれか１つに記
    載のＬＣＤソースドライバー。
  6. 【請求項６】前記直流電圧は、ビデオ信号の極性を決定
    する基準電圧、液晶セルの臨界電圧、ビデオ信号の入出
    力過程で発生するオフセット電圧、液晶の電圧極性に対
    する非対称性により発生する誤差を補償するための補償
    電圧が加えられてなることを特徴とする請求項５に記載
    のＬＣＤソースドライバー。
  7. 【請求項７】前記電圧加算器は、 反転入力端子と非反転入力端子とを有する第１演算増幅
    器と、 前記第１演算増幅器の反転入力端に連結された第１抵抗
    素子と、 前記第１演算増幅器の反転入力端に、前記第１抵抗素子
    と並列に連結された第２抵抗素子と、 前記第１演算増幅器の出力端と、前記第１演算増幅器の
    反転入力端の間に連結され、前記第１演算増幅器の出力
    信号を、前記第１演算増幅器の反転入力端に帰還させる
    第１帰還抵抗と、 反転入力端子と非反転入力端子とを有する第２演算増幅
    器と、 前記第２演算増幅器の反転入力端に連結された第３抵抗
    素子と、 前記第２演算増幅器の出力端と、前記第２演算増幅器の
    反転入力端の間に連結され、前記第２演算増幅器の出力
    信号を、前記第２演算増幅器の反転入力端に帰還させる
    第２帰還抵抗と、 を含むことを特徴とする請求項５に記載のＬＣＤソース
    ドライバー。
  8. 【請求項８】前記電圧加算器は、 反転入力端と非反転入力端とを有する第１演算増幅器
    と、 前記第１演算増幅器の非反転入力端に連結された第１抵
    抗素子と、 前記第１演算増幅器の非反転入力端に、前記第１抵抗素
    子と並列に連結された第２抵抗素子と、 前記第１演算増幅器の反転入力端と接地端の間に連結さ
    れた第３抵抗素子と、 前記第１演算増幅器の出力信号を、前記第１演算増幅器
    の反転入力端に帰還させる、第１帰還抵抗と、 を含むことを特徴とする請求項５に記載のＬＣＤソース
    ドライバー。
  9. 【請求項９】前記第１抵抗素子を介して入力される信号
    は、前記デジタルーアナログ変換器の出力信号であるこ
    とを特徴とする請求項７または請求項８に記載のＬＣＤ
    ソースドライバー。
  10. 【請求項10】前記第２抵抗素子を介して入力される信号
    は、前記第２インバーターの出力信号であることを特徴
    とする請求項７〜請求項９のいずれか１つに記載のＬＣ
    Ｄソースドライバー。
  11. 【請求項11】前記第３抵抗を通して入力される信号は、
    前記第１演算増幅器の出力信号であることを特徴とする
    請求項７に記載のＬＣＤソースドライバー。
  12. 【請求項12】前記第１演算増幅器の非反転入力端と、前
    記第２演算増幅器の非反転入力端が接地されることを特
    徴とする請求項７に記載のＬＣＤソースドライバー。
JP10046993A 1997-02-28 1998-02-27 Ｌｃｄソースドライバー Expired - Lifetime JP2899969B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970006594A KR100204909B1 (ko) 1997-02-28 1997-02-28 엘씨디 소스 드라이버
KR6594/1997 1997-02-28

Publications (2)

Publication Number Publication Date
JPH10240204A true JPH10240204A (ja) 1998-09-11
JP2899969B2 JP2899969B2 (ja) 1999-06-02

Family

ID=19498379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10046993A Expired - Lifetime JP2899969B2 (ja) 1997-02-28 1998-02-27 Ｌｃｄソースドライバー

Country Status (3)

Country Link
US (1) US6008801A (ja)
JP (1) JP2899969B2 (ja)
KR (1) KR100204909B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452526B2 (en) * 1997-06-30 2002-09-17 Seiko Epson Corporation Video signal processing circuit, video display and electronic equipment both using the circuit, and method of adjusting output of digital-analog converters
JP2006078507A (ja) * 2004-09-07 2006-03-23 Nec Electronics Corp 半導体集積回路装置
KR100864971B1 (ko) * 2002-06-05 2008-10-23 엘지디스플레이 주식회사 액정표시소자의 구동방법 및 장치
JP2010009005A (ja) * 2008-06-26 2010-01-14 Novatek Microelectronics Corp データドライバ
KR101037084B1 (ko) 2004-05-31 2011-05-26 엘지디스플레이 주식회사 액정표시장치의 데이터 구동장치 및 방법
KR101528750B1 (ko) * 2009-01-07 2015-06-15 삼성전자주식회사 표시 장치 및 표시 장치의 구동 회로

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1173164A (ja) * 1997-08-29 1999-03-16 Sony Corp 液晶表示装置の駆動回路
KR100239413B1 (ko) * 1997-10-14 2000-01-15 김영환 액정표시소자의 구동장치
KR100304502B1 (ko) * 1998-03-27 2001-11-30 김영환 액정표시장치 소스구동회로
US6304241B1 (en) * 1998-06-03 2001-10-16 Fujitsu Limited Driver for a liquid-crystal display panel
KR100268904B1 (ko) * 1998-06-03 2000-10-16 김영환 Tft－lcd 구동 회로
US6353425B1 (en) * 1999-03-19 2002-03-05 Rockwell Collins, Inc. Method and apparatus for providing separate primary color selection on an active matrix liquid crystal display
US6909411B1 (en) * 1999-07-23 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Display device and method for operating the same
KR100345285B1 (ko) * 1999-08-07 2002-07-25 한국과학기술원 액정표시기용 디지털 구동회로
KR100563826B1 (ko) * 1999-08-21 2006-04-17 엘지.필립스 엘시디 주식회사 액정표시장치의 데이타구동회로
JP3777913B2 (ja) * 1999-10-28 2006-05-24 株式会社日立製作所 液晶駆動回路及び液晶表示装置
JP2001166740A (ja) * 1999-12-03 2001-06-22 Nec Corp 液晶表示装置の駆動回路
US6344814B1 (en) * 1999-12-10 2002-02-05 Winbond Electronics Corporation Driving circuit
JP2001195042A (ja) * 2000-01-05 2001-07-19 Internatl Business Mach Corp <Ibm> 液晶パネル用ソース・ドライバ及びソース・ドライバ出力バラツキの平準化方法
US20010030511A1 (en) * 2000-04-18 2001-10-18 Shunpei Yamazaki Display device
JP4123711B2 (ja) * 2000-07-24 2008-07-23 セイコーエプソン株式会社 電気光学パネルの駆動方法、電気光学装置、および電子機器
KR100379535B1 (ko) * 2001-01-06 2003-04-10 주식회사 하이닉스반도체 액정 표시 장치의 구동 회로
GB0105148D0 (en) * 2001-03-02 2001-04-18 Koninkl Philips Electronics Nv Active Matrix Display Device
JP2002278517A (ja) * 2001-03-15 2002-09-27 Hitachi Ltd 液晶表示装置
JP3579368B2 (ja) * 2001-05-09 2004-10-20 三洋電機株式会社 駆動回路および表示装置
US20020175890A1 (en) * 2001-05-23 2002-11-28 Matsushita Electric Industrial Co., Ltd Liquid crystal driver device and liquid crystal driver unit
JP4789369B2 (ja) * 2001-08-08 2011-10-12 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP4841083B2 (ja) * 2001-09-06 2011-12-21 ルネサスエレクトロニクス株式会社 液晶表示装置、及び該液晶表示装置における信号伝送方法
KR100815897B1 (ko) * 2001-10-13 2008-03-21 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동 장치 및 방법
US7006072B2 (en) * 2001-11-10 2006-02-28 Lg.Philips Lcd Co., Ltd. Apparatus and method for data-driving liquid crystal display
DE10259326B4 (de) * 2001-12-19 2018-11-29 Lg Display Co., Ltd. Flüssigkristallanzeige
KR100441150B1 (ko) * 2002-01-22 2004-07-19 하이 맥스 옵토일렉트로닉스 코포레이션 데이터 신호 산란 변환 장치 및 방법
US6664907B1 (en) * 2002-06-14 2003-12-16 Dell Products L.P. Information handling system with self-calibrating digital-to-analog converter
JP3799307B2 (ja) * 2002-07-25 2006-07-19 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及びその駆動方法
TWI284876B (en) * 2002-08-19 2007-08-01 Toppoly Optoelectronics Corp Device and method for driving liquid crystal display
JP4147872B2 (ja) * 2002-09-09 2008-09-10 日本電気株式会社 液晶表示装置及びその駆動方法並びに液晶プロジェクタ装置
KR100905330B1 (ko) * 2002-12-03 2009-07-02 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100915092B1 (ko) * 2002-12-30 2009-09-02 매그나칩 반도체 유한회사 박막 트랜지스터-액정표시소자용 소오스 드라이버회로
JP4085324B2 (ja) * 2003-01-24 2008-05-14 ソニー株式会社 ラッチ、ラッチの駆動方法、フラットディスプレイ装置
KR100498489B1 (ko) * 2003-02-22 2005-07-01 삼성전자주식회사 면적을 감소시키는 구조를 가지는 ｌｃｄ의 소스 구동 회로
TW594164B (en) * 2003-03-10 2004-06-21 Sunplus Technology Co Ltd Liquid crystal display and driving method thereof
CN100363971C (zh) * 2003-06-03 2008-01-23 友达光电股份有限公司 数字型数据驱动器及液晶显示器
KR100525000B1 (ko) * 2004-01-14 2005-10-31 삼성전자주식회사 셀프 번-인 테스트를 수행하는 ｔｆｔ-ｌｃｄ 소스드라이버 및 그 테스트 방법
KR100531417B1 (ko) * 2004-03-11 2005-11-28 엘지.필립스 엘시디 주식회사 액정패널의 구동장치 및 그 구동방법
KR101090248B1 (ko) * 2004-05-06 2011-12-06 삼성전자주식회사 칼럼 드라이버 및 이를 갖는 평판 표시 장치
KR100618853B1 (ko) * 2004-07-27 2006-09-01 삼성전자주식회사 증폭기 제어회로 및 증폭기 제어방법
KR101137844B1 (ko) * 2005-06-30 2012-04-23 엘지디스플레이 주식회사 액정표시장치
JP4878795B2 (ja) * 2005-08-16 2012-02-15 ルネサスエレクトロニクス株式会社 表示制御回路および表示制御方法
TWI345745B (en) * 2006-04-13 2011-07-21 Novatek Microelectronics Corp Thin film transistor liquid crystal display panel driving device and method thereof
US20080001898A1 (en) * 2006-06-30 2008-01-03 Himax Technologies, Inc. Data bus power down for low power lcd source driver
US7782287B2 (en) * 2006-10-24 2010-08-24 Ili Technology Corporation Data accessing interface having multiplex output module and sequential input module between memory and source to save routing space and power and related method thereof
CN101819737B (zh) * 2007-01-15 2013-04-10 乐金显示有限公司 液晶显示器及其驱动方法
KR101274704B1 (ko) * 2007-12-13 2013-06-12 엘지디스플레이 주식회사 데이터 구동장치 및 이를 이용한 액정 표시장치
KR100952390B1 (ko) * 2008-06-30 2010-04-14 주식회사 실리콘웍스 액정표시장치의 구동회로 및 그 구동방법
TW201040908A (en) * 2009-05-07 2010-11-16 Sitronix Technology Corp Source driver system having an integrated data bus for displays
TW201044347A (en) * 2009-06-08 2010-12-16 Sitronix Technology Corp Integrated and simplified source driver system for displays
US8810268B2 (en) * 2010-04-21 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Built-in self-test circuit for liquid crystal display source driver
US8717274B2 (en) * 2010-10-07 2014-05-06 Au Optronics Corporation Driving circuit and method for driving a display
TWI459348B (zh) * 2012-03-09 2014-11-01 Raydium Semiconductor Corp 源極驅動器
KR20150088598A (ko) 2014-01-24 2015-08-03 삼성디스플레이 주식회사 데이터 구동부, 이를 구비하는 표시 장치 및 이를 이용하는 표시 패널의 구동 방법
US9430984B2 (en) * 2014-04-15 2016-08-30 Boe Technology Group Co., Ltd. Display panel driving circuit, driving method thereof, and display device
US10068512B2 (en) 2015-07-07 2018-09-04 Texas Instruments Incorporated Modulator for a MUX LCD
KR20230085321A (ko) * 2021-12-07 2023-06-14 주식회사 엘엑스세미콘 디스플레이패널 구동을 위한 게이트구동장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0362974B1 (en) * 1988-10-04 1995-01-11 Sharp Kabushiki Kaisha Driving circuit for a matrix type display device
US5596349A (en) * 1992-09-30 1997-01-21 Sanyo Electric Co., Inc. Image information processor
JP2962985B2 (ja) * 1993-12-22 1999-10-12 シャープ株式会社 液晶表示装置
JP2759108B2 (ja) * 1993-12-29 1998-05-28 カシオ計算機株式会社 液晶表示装置
US5739805A (en) * 1994-12-15 1998-04-14 David Sarnoff Research Center, Inc. Matrix addressed LCD display having LCD age indication, and autocalibrated amplification driver, and a cascaded column driver with capacitor-DAC operating on split groups of data bits

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452526B2 (en) * 1997-06-30 2002-09-17 Seiko Epson Corporation Video signal processing circuit, video display and electronic equipment both using the circuit, and method of adjusting output of digital-analog converters
KR100864971B1 (ko) * 2002-06-05 2008-10-23 엘지디스플레이 주식회사 액정표시소자의 구동방법 및 장치
KR101037084B1 (ko) 2004-05-31 2011-05-26 엘지디스플레이 주식회사 액정표시장치의 데이터 구동장치 및 방법
JP2006078507A (ja) * 2004-09-07 2006-03-23 Nec Electronics Corp 半導体集積回路装置
JP2010009005A (ja) * 2008-06-26 2010-01-14 Novatek Microelectronics Corp データドライバ
US8643585B2 (en) 2008-06-26 2014-02-04 Novatek Microelectronics Corp. Data driver including a front-stage and post-stage level shifter
US8681086B2 (en) 2008-06-26 2014-03-25 Novatek Microelectronics Corp Data driver and multiplexer circuit with body voltage switching circuit
US9001019B2 (en) 2008-06-26 2015-04-07 Novatek Microelectronics Corp. Data driver and multiplexer circuit with body voltage switching circuit
KR101528750B1 (ko) * 2009-01-07 2015-06-15 삼성전자주식회사 표시 장치 및 표시 장치의 구동 회로

Also Published As

Publication number Publication date
KR19980069503A (ko) 1998-10-26
KR100204909B1 (ko) 1999-06-15
US6008801A (en) 1999-12-28
JP2899969B2 (ja) 1999-06-02

Similar Documents

Publication Publication Date Title
JP2899969B2 (ja) Ｌｃｄソースドライバー
US7006114B2 (en) Display driving apparatus and display apparatus using same
US8223099B2 (en) Display and circuit for driving a display
JP4193771B2 (ja) 階調電圧発生回路及び駆動回路
USRE39366E1 (en) Liquid crystal driver and liquid crystal display device using the same
US8232945B2 (en) Gamma voltage generator and control method thereof and liquid crystal display device utilizing the same
KR100375309B1 (ko) 감마 보정 특성을 변경시킬 수 있는 계조표시 기준전압발생회로 및 그를 이용한 액정구동장치
US5604511A (en) Active matrix liquid crystal display apparatus
US7046223B2 (en) Method and circuit for driving liquid crystal display, and portable electronic device
US7236114B2 (en) Digital-to-analog converters including full-type and fractional decoders, and source drivers for display panels including the same
US6567066B1 (en) Driving circuit of display device
KR100456762B1 (ko) 표시 구동 장치 및 그것을 이용하는 액정 표시 장치
KR19980070572A (ko) 액정 디스플레이 패널을 구동시키기 위한 액정 구동 회로
JP2006178072A (ja) 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法
JP4348318B2 (ja) 階調表示基準電圧発生回路および液晶駆動装置
JP2008134496A (ja) 階調電位発生回路、表示装置のデータドライバ、及びその表示装置
KR101061631B1 (ko) 액정표시장치의 구동장치 및 방법
US20070063949A1 (en) Driving circuit, electro-optic device, and electronic device
KR100498549B1 (ko) 엘씨디 모듈의 소스 드라이버 집적 회로 및 이를 이용한 소스 구동 시스템
JP3346323B2 (ja) 表示装置の駆動回路
JP2007219091A (ja) 駆動回路、電気光学装置及び電子機器
JPH10108040A (ja) 液晶素子駆動用ガンマ補正回路
US20110001742A1 (en) Voltage generating system
JP2006178073A (ja) 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080319

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 15

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term