KR102639874B1 - 평판 디스플레이를 구동하기 위한 칼럼 드라이버 집적회로 및 이를 포함하는 평판 디스플레이 디바이스 - Google Patents

평판 디스플레이를 구동하기 위한 칼럼 드라이버 집적회로 및 이를 포함하는 평판 디스플레이 디바이스 Download PDF

Info

Publication number
KR102639874B1
KR102639874B1 KR1020220065427A KR20220065427A KR102639874B1 KR 102639874 B1 KR102639874 B1 KR 102639874B1 KR 1020220065427 A KR1020220065427 A KR 1020220065427A KR 20220065427 A KR20220065427 A KR 20220065427A KR 102639874 B1 KR102639874 B1 KR 102639874B1
Authority
KR
South Korea
Prior art keywords
pair
integrated circuit
polarity
column driver
driver integrated
Prior art date
Application number
KR1020220065427A
Other languages
English (en)
Other versions
KR20230165540A (ko
Inventor
공배선
김형래
안창호
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020220065427A priority Critical patent/KR102639874B1/ko
Publication of KR20230165540A publication Critical patent/KR20230165540A/ko
Application granted granted Critical
Publication of KR102639874B1 publication Critical patent/KR102639874B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 극성 멀티플렉서 스위치들 및 격리 스위치들의 배치 구조를 변경함으로써 높은 슬루율(slew rate) 및 짧은 정착 시간(settling time)을 실현하며 설계 면적 및 전력 소모를 저감할 수 있는 칼럼 드라이버 IC에 관한 것으로서, 종래의 칼럼 드라이버 집적회로 및 종래의 버퍼 증폭기들이 갖는 문제점들을 해소하기 위해, 높은 슬루율과 짧은 정착 시간을 가지면서도 칩 면적과 소비 전류를 줄일 수 있는 개선된 칼럼 드라이버 집적회로의 구조를 제공하는 것을 목적으로 한다. 본 발명에 따른 평판 디스플레이(FPD)를 구동하기 위한 칼럼 드라이버 집적회로 및 이를 포함하는 평판 디스플레이(FPD) 디바이스에 의하면, 극성 멀티플렉서 스위치들이 입력측 극성 멀티플렉서 스위치들(IPMUXs)의 형태로 버퍼 증폭기들의 입력단 측에 배치될 수 있고, 격리 스위치들이 버퍼 증폭기들에 내장되는 내장형 격리 스위치들(EISWs)의 형태로 제공될 수 있으므로, 버퍼 증폭기들의 출력단 측의 온-저항을 낮추어 높은 슬루율과 짧은 정착 시간이 확보됨과 동시에, 내장형 격리 스위치들(EISWs)을 통해 필요 트랜지스터들의 개수가 크게 감소할 수 있어 칼럼 드라이버 집적회로의 칩 면적과 소비 전력 또한 감소할 수 있다.

Description

평판 디스플레이를 구동하기 위한 칼럼 드라이버 집적회로 및 이를 포함하는 평판 디스플레이 디바이스{COLUMN DRIVER INTEGRATED CIRCUIT FOR DRIVING FLAT PANEL DISPLAY AND FLAT PANEL DISPLAY DEVICE}
본 발명은 평판 디스플레이(FPD)를 구동하기 위한 칼럼 드라이버 집적회로(IC) 및 이를 포함하는 평판 디스플레이 디바이스에 관한 것으로서, 보다 상세하게는, 극성 멀티플렉서 스위치들 및 격리 스위치들의 배치 구조를 변경함으로써 높은 슬루율(slew rate) 및 짧은 정착 시간(settling time)을 실현하며 설계 면적 및 전력 소모를 저감할 수 있는 칼럼 드라이버 IC에 관한 것이다.
평판 디스플레이(FPD) 디바이스의 픽셀 어레이를 구동하기 위해서는 칼럼 드라이버 집적회로(IC)와 같은 주변부 회로가 필요할 수 있다. 평판 디스플레이(FPD) 디바이스의 고속 동작을 위해 칼럼 드라이버 집적회로(IC)의 슬루율이 높을 것과 정착 시간이 짧을 것이 요구될 수 있으며, 평판 디스플레이(FPD) 디바이스의 소비 전력과 칩 면적을 줄이기 위해 칼럼 드라이버 집적회로(IC)의 소비 전력과 칩 면적을 줄이는 것이 요구될 수 있다.
도 1 및 도 2를 참조하면, 종래의 칼럼 드라이버 집적회로(10, 20)가 도시될 수 있다. 도 1의 종래의 칼럼 드라이버 집적회로(10)에서는 출력측 극성 멀티플렉서 스위치들(15)의 온-저항을 회피하기 위해 출력측 극성 멀티플렉서 스위치들(15)이 버퍼 증폭기들(14)의 출력단에 배치되어 정착 시간이 개선될 수 있으나, 그와 같은 구조는 과도한 개수의 추가 트랜지스터들을 요구할 수 있어(예를 들면, 14개), 칩 면적 측면에서 한계점이 있다.
한편, 도 2의 또다른 종래의 칼럼 드라이버 집적회로(12)에서는 극성 멀티플렉서 스위치들(24)이 정착 시간을 열화시키기 않으면서 버퍼 증폭기들(25)의 입력단에 배치되어 칩 면적이 감소할 수 있으나, 전하-공유 스위치들(CSSWs; 27)에 의해 전하 재활용 동안 버퍼 증폭기들(25)의 드라이버 트랜지스터들을 통한 전류의 생성(sourcing)과 소멸(sinking)을 방지하기 위해 출력측 격리 스위치들(26)이 요구될 수 있다. 이와 같은 출력측 격리 스위치들(26)은 도 1의 출력측 극성 멀티플렉서 스위치들(15)과 마찬가지로 무시못할 정도의 온-저항을 유발할 수 있으므로, 그로 인해 정착 시간이 개선되는 효과가 저감될 수 있다.
도 3을 참조하면 종래의 칼럼 드라이버 집적회로(10, 20)에 사용되던 버퍼 증폭기들(14, 25)의 예시적인 구조(30)가 도시될 수 있다. 버퍼 증폭기들(14, 25)의 예시적인 구조(30)는 적응형 전류 바이어싱(adaptive current biasing)을 통해 슬루율을 높이기 위한 보조 전류원 구조(31)를 구비할 수 있다. 다만, 보조 전류원 구조(31)는 한 쌍의 보조 전류원 트랜지스터들(MPT1A, MNT1A)을 비롯한 다수의 보조 전류 미러 구조를 가지므로, 과도하게 많은 개수의 트랜지스터들이 요구되어 칩 면적과 소비 전류를 낮추기 어렵다는 점이 문제될 수 있다.
일본 등록특허공보 제6204033호
본 발명에 의해 해결하고자 하는 기술적 과제는, 종래의 칼럼 드라이버 집적회로 및 종래의 버퍼 증폭기들이 갖는 문제점들을 해소하기 위해, 높은 슬루율과 짧은 정착 시간을 가지면서도 칩 면적과 소비 전류를 줄일 수 있는 개선된 칼럼 드라이버 집적회로의 구조를 제공하는 것이다.
전술한 기술적 과제를 해결하기 위한 수단으로서, 본 발명의 일부 실시예에 따른 평판 디스플레이(FPD; flat panel display)를 구동하기 위한 칼럼 드라이버 집적회로는, 쉬프트 레지스터들(SRs), 데이터 레지스터들(DRs), 데이터 멀티플렉서 스위치들(DMUXs) 및 한 쌍의 데이터 래치들(DLs)을 포함하는 레지스터부; 상기 레지스터부의 출력단에 연결되는 한 쌍의 레벨 쉬프터들(LSs); 상기 한 쌍의 레벨 쉬프터들(LSs)의 출력단에 연결되는 한 쌍의 디지털-아날로그 컨버터들(DACs); 상기 한 쌍의 디지털-아날로그 컨버터들(DACs)의 출력단에 연결되는 입력측 극성 멀티플렉서 스위치들(IPMUXs; input-polarity multiplexer switches); 및 상기 입력측 극성 멀티플렉서 스위치들(IPMUXs)의 출력단에 연결되고, 한 쌍의 내장형 격리 스위치들(EISWs)을 내장하는 한 쌍의 버퍼 증폭기들(PAMP, NAMP); 을 포함한다.
전술한 기술적 과제를 해결하기 위한 또다른 수단으로서, 본 발명의 일부 실시예에 따른 평판 디스플레이(FPD) 디바이스는, 평판 디스플레이 픽셀 어레이; 및 상기 평판 디스플레이 픽셀 어레이를 구동하기 위한 상기 칼럼 드라이버 집적회로; 를 포함한다.
본 발명에 따른 평판 디스플레이(FPD)를 구동하기 위한 칼럼 드라이버 집적회로 및 이를 포함하는 평판 디스플레이(FPD) 디바이스에 의하면, 극성 멀티플렉서 스위치들이 입력측 극성 멀티플렉서 스위치들(IPMUXs)의 형태로 버퍼 증폭기들의 입력단 측에 배치될 수 있고, 격리 스위치들이 버퍼 증폭기들에 내장되는 내장형 격리 스위치들(EISWs)의 형태로 제공될 수 있으므로, 버퍼 증폭기들의 출력단 측의 온-저항을 낮추어 높은 슬루율과 짧은 정착 시간이 확보됨과 동시에, 내장형 격리 스위치들(EISWs)을 통해 필요 트랜지스터들의 개수가 크게 감소할 수 있어 칼럼 드라이버 집적회로의 칩 면적과 소비 전력 또한 감소할 수 있다.
도 1 내지 도 3은 종래의 칼럼 드라이버 집적회로 및 버퍼 증폭기들의 구조 및 그에 따른 문제점들을 설명하기 위한 도면이다.
도 4는 본 발명에 따른 입력측 극성 멀티플렉서 스위치들(IPMUXs)을 갖는 칼럼 드라이버 집적회로의 구조를 설명하기 위한 도면이다.
도 5는 본 발명에 따른 내장형 격리 스위치들(EISWs)을 갖는 한 쌍의 버퍼 증폭기들의 구조를 설명하기 위한 도면이다.
도 6은 본 발명에 따른 칼럼 드라이버 집적회로의 예시적인 레이아웃 구조를 설명하기 위한 도면이다.
도 7 및 도 8은 본 발명에 따른 칼럼 드라이버 집적회로에서 측정된 예시적인 동작 파형을 설명하기 위한 도면이다.
이하에서는 도면을 참조하여 본 발명의 실시예들이 상세하게 설명될 것이다. 이하에서의 설명은 실시예들을 구체화하기 위한 것일 뿐, 본 발명에 따른 권리범위를 제한하거나 한정하기 위한 것은 아니다. 본 발명에 관한 기술 분야에서 통상의 지식을 가진 자가 발명의 상세한 설명 및 실시예들로부터 용이하게 유추할 수 있는 것은 본 발명에 따른 권리범위에 속하는 것으로 해석되어야 한다.
본 발명에서 사용되는 용어는 본 발명에 관한 기술 분야에서 널리 사용되는 일반적인 용어로 기재되었으나, 본 발명에서 사용되는 용어의 의미는 해당 분야에 종사하는 기술자의 의도, 새로운 기술의 출현, 심사기준 또는 판례 등에 따라 달라질 수 있다. 일부 용어는 출원인에 의해 임의로 선정될 수 있고, 이 경우 임의로 선정되는 용어의 의미가 상세하게 설명될 것이다. 본 발명에서 사용되는 용어는 단지 사전적 의미만이 아닌, 명세서의 전반적인 맥락을 반영하는 의미로 해석되어야 한다.
본 발명에서 사용되는 '구성된다' 또는 '포함한다'와 같은 용어는 명세서에 기재되는 구성 요소들 또는 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 일부 구성 요소들 또는 단계들은 포함되지 않는 경우, 및 추가적인 구성 요소들 또는 단계들이 더 포함되는 경우 또한 해당 용어로부터 의도되는 것으로 해석되어야 한다.
본 발명에서 사용되는 '제 1' 또는 '제 2'와 같은 서수를 포함하는 용어는 다양한 구성 요소들 또는 단계들을 설명하기 위해 사용될 수 있으나, 해당 구성 요소들 또는 단계들은 서수에 의해 한정되지 않아야 한다. 서수를 포함하는 용어는 하나의 구성 요소 또는 단계를 다른 구성 요소들 또는 단계들로부터 구별하기 위한 용도로만 해석되어야 한다.
이하에서는 도면을 참조하여 본 발명의 실시예들이 상세하게 설명될 것이다. 본 발명에 관한 기술 분야에서 통상의 지식을 가진 자에게 널리 알려져 있는 사항들에 대해서는 자세한 설명이 생략된다.
도 4는 본 발명에 따른 입력측 극성 멀티플렉서 스위치들(IPMUXs)을 갖는 칼럼 드라이버 집적회로의 구조를 설명하기 위한 도면이다.
도 4를 참조하면, 칼럼 드라이버 집적회로(100)는 레지스터부(110), 한 쌍의 레벨 쉬프터들(120; LSs), 한 쌍의 디지털-아날로그 컨버터들(130; DACs), 입력측 극성 멀티플렉서 스위치들(140; IPMUXs) 및 한 쌍의 버퍼 증폭기들(150); PAMP, NAMP)를 포함할 수 있으며, 추가로 드라이버 출력부(160)를 포함할 수 있다. 다만 이에 제한되는 것은 아니고, 다른 범용적인 요소들이 칼럼 드라이버 집적회로(100)에 더 포함될 수 있다.
칼럼 드라이버 집적회로(100)는 평판 디스플레이(FPD)를 구동하기 위한 것으로서, 평판 디스플레이 픽셀 어레이(200)의 구동 제어에 활용될 수 있다. 예를 들면, 칼럼 드라이버 집적회로(100)에 의해 구동되는 평판 디스플레이(FPD) 디바이스는 LCD 디바이스, LED 디바이스, PDP 디바이스, OLED 디바이스, FED 디바이스, 전자종이 등을 포함할 수 있다.
레지스터부(110)는 쉬프트 레지스터들(111; SRs), 데이터 레지스터들(112; DRs), 데이터 멀티플렉서 스위치들(113; DMUXs) 및 한 쌍의 데이터 래치들(114, 115; DLs)을 포함할 수 있다. 한 쌍의 레벨 쉬프터들(120; LSs)은 레지스터부(110)의 출력단에 연결될 수 있고, 한 쌍의 디지털-아날로그 컨버터들(130; DACs)은 한 쌍의 레벨 쉬프터들(120; LSs)의 출력단에 연결될 수 있다. 레지스터부(110), 한 쌍의 레벨 쉬프터들(120; LSs) 및 한 쌍의 디지털-아날로그 컨버터들(130; DACs)은, 평판 디스플레이(FPD)의 분야에서 통상의 기술자에게 자명하게 알려져 있는 기능과 동작 방식을 가질 수 있다.
입력측 극성 멀티플렉서 스위치들(140; IPMUXs; input-polarity multiplexer switches)은 한 쌍의 디지털-아날로그 컨버터들(130; DACs)의 출력단에 연결될 수 있다. 즉, 입력측 극성 멀티플렉서 스위치들(140; IPMUXs)은 한 쌍의 디지털-아날로그 컨버터들(130; DACs) 및 한 쌍의 버퍼 증폭기들(PAMP, NAMP) 사이에 연결될 수 있다.
종래의 칼럼 드라이버 집적회로(10)의 경우와는 달리, 입력측 극성 멀티플렉서 스위치들(140; IPMUXs)은 한 쌍의 버퍼 증폭기들(150; PAMP, NAMP)의 출력측이 아닌 입력측에 배치될 수 있다. 입력측 극성 멀티플렉서 스위치들(140; IPMUXs)은 상대적으로 작은 입력 커패시턴스를 갖기 때문에, 극성 멀티플렉서 스위치들이 출력측이 아닌 입력측에 배치되더라도 칼럼 드라이버 집적회로(100)의 정착 시간이 크게 열화되지 않을 수 있다.
한 쌍의 버퍼 증폭기들(150; PAMP, NAMP)은 입력측 극성 멀티플렉서 스위치들(140; IPMUXs)의 출력단에 연결되고, 한 쌍의 내장형 격리 스위치들(EISWs)을 내장할 수 있다.
종래의 칼럼 드라이버 집적회로(20)의 경우와는 달리, 격리 스위치들은 한 쌍의 버퍼 증폭기들(150; PAMP, NAMP)의 외부에 별도로 구비되지 않고, 대신 한 쌍의 버퍼 증폭기들(150; PAMP, NAMP)의 내부에 임베딩될 수 있다. 따라서, 한 쌍의 버퍼 증폭기들(150; PAMP, NAMP)은 출력단 측에 별도의 격리 스위치들을 갖지 않으므로, 한 쌍의 버퍼 증폭기들(150; PAMP, NAMP)의 출력측 온-저항은 실질적으로 0에 가까울 수 있으며, 그에 따라 칼럼 드라이버 집적회로(100)의 높은 슬루율 및 짧은 정착 시간이 실현될 수 있다.
한 쌍의 레벨 쉬프터들(120; LSs)은 제1 데이터 래치(114)의 출력단에 연결되는 제1 레벨 쉬프터(121) 및 제2 데이터 래치(115)의 출력단에 연결되는 제2 레벨 쉬프터(122)를 포함할 수 있고, 한 쌍의 디지털-아날로그 컨버터들(130; DACs)은 제1 레벨 쉬프터(121)의 출력단에 연결되는 양-극성 디지털-아날로그 컨버터(131; PDAC; positive-polarity DAC) 및 제2 레벨 쉬프터(122)의 출력단에 연결되는 음-극성 디지털-아날로그 컨버터(132; NDAC)를 포함할 수 있다.
한 쌍의 버퍼 증폭기들(150; PAMP, NAMP)은 양-극성 버퍼 증폭기(151; PAMP) 및 음-극성 버퍼 증폭기(152; NAMP)를 포함할 수 있고, 양-극성 버퍼 증폭기(151; PAMP) 및 음-극성 버퍼 증폭기(152; NAMP) 각각은 입력측-극성 멀티플렉서 스위치들(140; IPMUXs)을 통해 양-극성 디지털-아날로그 컨버터(131; PDAC)의 출력단 또는 음-극성 디지털-아날로그 컨버터(132; NDAC)의 출력단에 연결될 수 있다.
한편, 칼럼 드라이버 집적회로(100)는 드라이버 출력부(160)를 더 포함할 수 있다. 드라이버 출력부(160)는 전하-공유 스위치들(161; CSSWs), 제1 ESD 저항(162), 및 제2 ESD 저항(163)을 포함할 수 있고, 전하-공유 스위치들(161; CSSWs)을 통해 한 쌍의 버퍼 증폭기들(150; PAMP, NAMP)의 드라이버 트랜지스터들에서 전류가 생성되거나(sourcing) 소멸되는(sinking) 것을 방지할 수 있다.
구체적으로, 드라이버 출력부(160)와 관련하여, 칼럼 드라이버 집적회로(100)는 양-극성 버퍼 증폭기(151; PAMP)의 출력단 및 음-극성 버퍼 증폭기(152; NAMP)의 출력단 사이에 연결되는 전하-공유 스위치들(161; CSSWs; charge-sharing switches), 칼럼 드라이버 집적회로(100)의 오드 출력(odd output) 단자 및 양-극성 버퍼 증폭기(151; PAMP)의 출력단 사이에 연결되는 제1 ESD 저항(162), 및 칼럼 드라이버 집적회로(100)의 이븐 출력(even output) 단자 및 음-극성 버퍼 증폭기(152; NAMP)의 출력단 사이에 연결되는 제2 ESD 저항(163)을 더 포함할 수 있다.
한편, 칼럼 드라이버 집적회로(100)는 평판 디스플레이 픽셀 어레이(200)의 구동을 제어하는 데에 활용될 수 있으며, 칼럼 드라이버 집적회로(100) 및 평판 디스플레이 픽셀 어레이(200)는 평판 디스플레이(FPD) 디바이스(400)를 구성할 수 있다. 즉, 평판 디스플레이(FPD) 디바이스는 평판 디스플레이 픽셀 어레이(200); 및 평판 디스플레이 픽셀 어레이(200)를 구동하기 위한 칼럼 드라이버 집적회로(100)를 포함할 수 있다.
전술한 바와 같이, 칼럼 드라이버 집적회로(100)는 입력측 극성 멀티플렉서 스위치들(140; IPMUXs)을 한 쌍의 버퍼 증폭기들(150; PAMP, NAMP)의 출력단 측이 아닌 입력단 측에 배치할 수 있으며, 한 쌍의 버퍼 증폭기들(150; PAMP, NAMP)이 별도의 외부 격리 스위치들을 갖는 것이 아닌, 그 내부에 내장형 격리 스위치들(EISWs)을 임베딩할 수 있으므로, 한 쌍의 버퍼 증폭기들(150; PAMP, NAMP)의 출력단 측 온-저항이 실질적으로 0이 되어 높은 슬루율과 짧은 정착 시간을 가질 수 있음과 동시에, 칼럼 드라이버 집적회로(100) 내장형 격리 스위치들(EISWs)의 임베딩으로 인해 트랜지스터 개수가 크게 감소할 수 있어 종래의 드라이버 집적회로(100) 대비 칩 면적과 소비 전력이 낮아질 수 있다.
도 5는 본 발명에 따른 내장형 격리 스위치들(EISWs)을 갖는 한 쌍의 버퍼 증폭기들의 구조를 설명하기 위한 도면이다.
도 5를 참조하면, 내장형 격리 스위치들(151; EISWs)을 갖는 한 쌍의 버퍼 증폭기들(150; PAMP, NAMP)의 예시적인 구조가 도시될 수 있다.
도시된 바와 같이, 한 쌍의 버퍼 증폭기들(150; PAMP, NAMP)은 한 쌍의 보조 전류원 트랜지스터들(152a, 152b; MPT1A, MNT1A)을 구비함으로써, 도 3에 도시되어 있는 종래의 버퍼 증폭기들(30)이 갖는 적응형 전류 바이어싱을 통해 슬루율을 높이기 위한 보조 전류원 구조(31) 대비, 증폭기 구성 트랜지스터들의 개수가 크게 감소할 수 있다. 따라서, 한 쌍의 버퍼 증폭기들(150; PAMP, NAMP)은 칩 면적과 소비 전력의 측면에서 종래의 버퍼 증폭기들(30)보다 우수한 특성을 나타낼 수 있다.
한 쌍의 버퍼 증폭기들(150; PAMP, NAMP)은 적응형 바이어스 전류를 제공하기 위한 한 쌍의 보조 전류원 트랜지스터들(152a, 152b; MPT1A, MNT1A)을 더 포함할 수 있고, 한 쌍의 내장형 격리 스위치들(151; EISWs)은 양-극성 격리 스위치(151a; MPISW) 및 음-극성 격리 스위치(151b; MNISW)를 포함할 수 있다.
양-극성 격리 스위치(151a; MPISW)는 턴온되어 한 쌍의 버퍼 증폭기들(150; PAMP, NAMP)의 양-극성 드라이버 트랜지스터(153a; MPD1)의 게이트 전압(154; Pup)을 전원 전압(156; VDD2)으로 설정하여 양-극성 드라이버 트랜지스터(153a; MPD1)를 턴오프할 수 있고, 음-극성 격리 스위치(151b; MNISW)는 턴온되어 한 쌍의 버퍼 증폭기들(15; PAMP, NAMP)의 음-극성 드라이버 트랜지스터(153b; MND1)의 게이트 전압(155; Pdn)을 접지 전압(157; GND)으로 설정하여 음-극성 드라이버 트랜지스터(153b; MND1)를 턴오프할 수 있다.
한편, 양-극성 격리 스위치(151a; MPISW) 및 음-극성 격리 스위치(151b; MNISW)가 턴온되는 동안 한 쌍의 버퍼 증폭기들(150; PAMP, NAMP)의 제1 바이어스 전압(158; VBP3) 및 제2 바이어스 전압(159; VBN4)은 디스에이블될 수 있다.
위와 같은 방식으로, 입력측 극성 멀티플렉서 스위치들(140; IPMUXs)이 한 쌍의 버퍼 증폭기들(150; PAMP, NAMP)의 입력측에 구비되고 한 쌍의 버퍼 증폭기들(150; PAMP, NAMP)이 내장형 격리 스위치들(151; EISWs)을 갖는 경우에는, 도 3의 종래의 버퍼 증폭기들(30)의 경우에서와는 달리 적은 개수의 트랜지스터들만이 사용될 수 있으므로, 종래 방식 대비 칼럼 드라이버 집적회로(100)의 칩 면적 및 전력 효율이 개선될 수 있다.
도 6은 본 발명에 따른 칼럼 드라이버 집적회로의 예시적인 레이아웃 구조를 설명하기 위한 도면이고, 도 7 및 도 8은 본 발명에 따른 칼럼 드라이버 집적회로에서 측정된 예시적인 동작 파형을 설명하기 위한 도면이다.
도 6을 참조하면, 칼럼 드라이버 집적회로(100)의 예시적인 레이아웃 구조들(610, 620)의 칩 사진(chip photograph)이 도시될 수 있다. 도시된 바와 같이, 레이아웃 구조(610)는 17,368 * 888 ㎛2의 칩 면적을 가질 수 있으며, 레이아웃 구조(620)는 142 * 31 ㎛2의 칩 면적을 가질 수 있어, 종래 대비 낮은 칩 면적만이 필요하다는 점이 확인될 수 있다.
도 7을 참조하면, 칼럼 드라이버 집적회로(100)에서 전하 재활용(charge recycling)과 관련하여 오드 출력 및 이븐 출력에 대해 측정된 예시적인 동작 파형(700)이 도시될 수 있고, 도 8을 참조하면, 칼럼 드라이버 집적회로(100)에 의한 동작 파형(Proposed)과 종래의 방식들에 따른 동작 파형(18, 23, 26)을 비교하는 그래프(800)가 도시될 수 있다.
그래프(800)를 참조하면, 칼럼 드라이버 집적회로(100)에 의한 동작 파형(Proposed)이 가장 빠르게 최종값에 도달하게 되어, 가장 높은 슬루율(slew rate)과 가장 짧은 정착 시간(settling time)을 갖는다는 점이 확인될 수 있다.
이상에서 본 발명의 실시예들이 상세하게 설명되었으나 본 발명에 따른 권리범위가 이에 한정되는 것은 아니고, 다음의 청구범위에 기재되어 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명에 따른 권리범위에 포함되는 것으로 해석되어야 한다.
100: 칼럼 드라이버 집적회로
110: 레지스터부
120: 한 쌍의 레벨 쉬프터들
130: 한 쌍의 디지털-아날로그 컨버터들
140: 입력측 극성 멀티플렉서 스위치들
150: 한 쌍의 버퍼 증폭기들
160: 드라이버 출력부

Claims (8)

  1. 평판 디스플레이(FPD; flat panel display)를 구동하기 위한 칼럼 드라이버 집적회로에 있어서,
    쉬프트 레지스터들(SRs), 데이터 레지스터들(DRs), 데이터 멀티플렉서 스위치들(DMUXs) 및 한 쌍의 데이터 래치들(DLs)을 포함하는 레지스터부;
    상기 레지스터부의 출력단에 연결되는 한 쌍의 레벨 쉬프터들(LSs);
    상기 한 쌍의 레벨 쉬프터들(LSs)의 출력단에 연결되는 한 쌍의 디지털-아날로그 컨버터들(DACs);
    상기 한 쌍의 디지털-아날로그 컨버터들(DACs)의 출력단에 연결되는 입력측 극성 멀티플렉서 스위치들(IPMUXs; input-polarity multiplexer switches); 및
    상기 입력측 극성 멀티플렉서 스위치들(IPMUXs)의 출력단에 연결되고, 한 쌍의 내장형 격리 스위치들(EISWs)을 내장하는 한 쌍의 버퍼 증폭기들(PAMP, NAMP); 을 포함하고,
    상기 한 쌍의 버퍼 증폭기들(PAMP, NAMP)은 적응형 바이어스 전류를 제공하기 위한 한 쌍의 보조 전류원 트랜지스터들(MPT1A, MNT1A)을 더 포함하고,
    상기 한 쌍의 내장형 격리 스위치들(EISWs)은 양-극성 격리 스위치(MPISW) 및 음-극성 격리 스위치(MNISW)를 포함하는, 칼럼 드라이버 집적회로.
  2. 삭제
  3. 제1항에 있어서,
    상기 양-극성 격리 스위치(MPISW)는 턴온되어 상기 한 쌍의 버퍼 증폭기들(PAMP, NAMP)의 양-극성 드라이버 트랜지스터(MPD1)의 게이트 전압(Pup)을 전원 전압(VDD2)으로 설정하여 상기 양-극성 드라이버 트랜지스터(MPD1)를 턴오프하고,
    상기 음-극성 격리 스위치(MNISW)는 턴온되어 상기 한 쌍의 버퍼 증폭기들(PAMP, NAMP)의 음-극성 드라이버 트랜지스터(MND1)의 게이트 전압(Pdn)을 접지 전압(GND)으로 설정하여 상기 음-극성 드라이버 트랜지스터(MND1)를 턴오프하는, 칼럼 드라이버 집적회로.
  4. 제3항에 있어서,
    상기 양-극성 격리 스위치(MPISW) 및 상기 음-극성 격리 스위치(MNISW)가 턴온되는 동안 상기 한 쌍의 버퍼 증폭기들(PAMP, NAMP)의 제1 바이어스 전압(VBP3) 및 제2 바이어스 전압(VBN4)은 디스에이블되는, 칼럼 드라이버 집적회로.
  5. 제1항에 있어서,
    상기 한 쌍의 레벨 쉬프터들(LSs)은 제1 데이터 래치의 출력단에 연결되는 제1 레벨 쉬프터 및 제2 데이터 래치의 출력단에 연결되는 제2 레벨 쉬프터를 포함하고,
    상기 한 쌍의 디지털-아날로그 컨버터들(DACs)은 상기 제1 레벨 쉬프터의 출력단에 연결되는 양-극성 디지털-아날로그 컨버터(PDAC; positive-polarity DAC) 및 상기 제2 레벨 쉬프터의 출력단에 연결되는 음-극성 디지털-아날로그 컨버터(NDAC)를 포함하는, 칼럼 드라이버 집적회로.
  6. 제5항에 있어서,
    상기 한 쌍의 버퍼 증폭기들(PAMP, NAMP)은 양-극성 버퍼 증폭기(PAMP) 및 음-극성 버퍼 증폭기(NAMP)를 포함하고,
    상기 양-극성 버퍼 증폭기(PAMP) 및 상기 음-극성 버퍼 증폭기(NAMP) 각각은 상기 입력측 극성 멀티플렉서 스위치들(IPMUXs)을 통해 상기 양-극성 디지털-아날로그 컨버터(PDAC)의 출력단 또는 상기 음-극성 디지털-아날로그 컨버터(NDAC)의 출력단에 연결되는, 칼럼 드라이버 집적회로.
  7. 제6항에 있어서,
    상기 양-극성 버퍼 증폭기(PAMP)의 출력단 및 상기 음-극성 버퍼 증폭기(NAMP)의 출력단 사이에 연결되는 전하-공유 스위치들(CSSWs; charge-sharing switches);
    상기 칼럼 드라이버 집적회로의 오드 출력(odd output) 단자 및 상기 양-극성 버퍼 증폭기(PAMP)의 출력단 사이에 연결되는 제1 ESD 저항; 및
    상기 칼럼 드라이버 집적회로의 이븐 출력(even output) 단자 및 상기 음-극성 버퍼 증폭기(NAMP)의 출력단 사이에 연결되는 제2 ESD 저항; 을 더 포함하는, 칼럼 드라이버 집적회로.
  8. 평판 디스플레이(FPD) 디바이스에 있어서,
    평판 디스플레이 픽셀 어레이; 및
    상기 평판 디스플레이 픽셀 어레이를 구동하기 위한 제1항, 제3항 내지 제7항 중 어느 한 항의 칼럼 드라이버 집적회로; 를 포함하는, 평판 디스플레이(FPD) 디바이스.
KR1020220065427A 2022-05-27 2022-05-27 평판 디스플레이를 구동하기 위한 칼럼 드라이버 집적회로 및 이를 포함하는 평판 디스플레이 디바이스 KR102639874B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220065427A KR102639874B1 (ko) 2022-05-27 2022-05-27 평판 디스플레이를 구동하기 위한 칼럼 드라이버 집적회로 및 이를 포함하는 평판 디스플레이 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220065427A KR102639874B1 (ko) 2022-05-27 2022-05-27 평판 디스플레이를 구동하기 위한 칼럼 드라이버 집적회로 및 이를 포함하는 평판 디스플레이 디바이스

Publications (2)

Publication Number Publication Date
KR20230165540A KR20230165540A (ko) 2023-12-05
KR102639874B1 true KR102639874B1 (ko) 2024-02-22

Family

ID=89157318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220065427A KR102639874B1 (ko) 2022-05-27 2022-05-27 평판 디스플레이를 구동하기 위한 칼럼 드라이버 집적회로 및 이를 포함하는 평판 디스플레이 디바이스

Country Status (1)

Country Link
KR (1) KR102639874B1 (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS624033Y2 (ko) 1981-05-27 1987-01-29
KR100360298B1 (ko) * 2000-05-17 2002-11-08 주식회사 실리콘웍스 디지털-아날로그 변환 장치 및 그를 이용한 액정표시장치의 데이터 구동회로
KR101198933B1 (ko) * 2005-12-29 2012-11-07 매그나칩 반도체 유한회사 데이터 쉬프팅 장치 및 데이터 쉬프팅 방법
KR102135635B1 (ko) * 2013-11-20 2020-07-20 엘지디스플레이 주식회사 데이터 구동 집적 회로 및 이를 포함하는 액정 표시 장치
KR102246879B1 (ko) * 2014-10-10 2021-04-30 삼성전자 주식회사 네거티브 레벨 시프팅 회로 및 이를 이용하는 소스 드라이버와 디스플레이 장치
KR20180060644A (ko) * 2016-11-29 2018-06-07 엘지디스플레이 주식회사 평판 표시장치의 데이터 구동 회로
KR20200011113A (ko) * 2018-07-24 2020-02-03 주식회사 디비하이텍 반전력 버퍼 증폭기, 소스 드라이버, 및 디스플레이장치
KR102624919B1 (ko) * 2019-04-29 2024-01-15 주식회사 디비하이텍 출력 증폭기, 및 이를 포함하는 디스플레이 드라이버 집적 회로

Also Published As

Publication number Publication date
KR20230165540A (ko) 2023-12-05

Similar Documents

Publication Publication Date Title
KR101832491B1 (ko) 출력 회로와 데이터 드라이버 및 표시 장치
KR100608106B1 (ko) 소스 라인 리페어 기능을 갖는 액정표시장치 및 소스 라인리페어 방법
US7477271B2 (en) Data driver, display device, and method for controlling data driver
CN107180617B (zh) 缓冲电路及具有该缓冲电路的源极驱动电路
KR101736075B1 (ko) 버퍼 회로
CN101114421A (zh) 输出驱动装置及显示装置
KR20110085064A (ko) 소스 드라이버의 감마기준전압 출력 회로
US20180197485A1 (en) Low voltage display driver
US10782814B2 (en) Touch display panel
JP2007108680A (ja) 電流駆動能力の調整が可能な液晶ディスプレイパネル用のゲートドライバ
US20110032245A1 (en) Source driver
US7573456B2 (en) Semiconductor integrated circuit device and liquid crystal display driving semiconductor integrated circuit device
KR20050068608A (ko) 액정표시장치의 구동회로
US20210110756A1 (en) Display device, source drive circuit and display system
US7116171B2 (en) Operational amplifier and driver circuit using the same
KR102639874B1 (ko) 평판 디스플레이를 구동하기 위한 칼럼 드라이버 집적회로 및 이를 포함하는 평판 디스플레이 디바이스
KR102044557B1 (ko) 디스플레이 장치의 컬럼 드라이버
KR20140125972A (ko) 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치
KR20060136090A (ko) 감마전압 발생회로 및 이를 포함하는 액정표시장치
US20060267679A1 (en) Operational amplifier, driver circuit, and electro-optical device
JP5354899B2 (ja) 表示パネルのデータ線駆動回路、ドライバ回路、表示装置
JP6205112B2 (ja) ソースドライバおよびそれを用いた液晶ディスプレイ装置、電子機器
CN1117143A (zh) 薄膜晶体管液晶显示器的电源驱动电路
Zheng et al. P‐10: Emit Signals Reused Gate Driver Design for Ultra‐Narrow‐Bezel Micro‐LED Display Based on Metal‐Oxide TFTs
JP2009162936A (ja) ソースドライバ回路

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant