KR20110085064A

KR20110085064A - 소스 드라이버의 감마기준전압 출력 회로

Info

Publication number: KR20110085064A
Application number: KR1020100004652A
Authority: KR
Inventors: 안용성; 이종수
Original assignee: 주식회사 실리콘웍스
Priority date: 2010-01-19
Filing date: 2010-01-19
Publication date: 2011-07-27
Also published as: TW201126489A; CN102129847A; JP5356422B2; KR101101112B1; US20110175942A1; EP2355088A1; JP2011150342A

Abstract

본 발명은 액정표시장치의 소스 드라이버에서 감마기준전압을 출력할 때 전압강하 현상이 방지되고 스위치 사이즈를 최소화할 수 있게 한 기술에 관한 것이다.
이러한 본 발명은, 내부의 스위칭 동작을 통해 TN 감마전압 발생부에서 요구되는 감마기준전압이나 IPS 감마전압 발생부에서 요구되는 감마기준전압을 선택적으로 출력하는 다수의 감마버퍼로 이루어진 감마버퍼부를 구비하는 것에 의해 달성된다.

Description

소스 드라이버의 감마기준전압 출력 회로{CIRCUIT FOR GENERATING GAMMA REFERENCE VOLTAGE OF SOURCE DRIVER}

본 발명은 액정표시장치의 소스 드라이버에서 감마기준전압을 출력하는 기술에 관한 것으로, 특히 감마버퍼에서 감마기준전압을 출력할 때 선택된 모드에 따라 IPS 감마전압 발생부나 TN 감마전압 발생부 등에 선택적으로 감마기준전압을 출력할 수 있도록 한 소스 드라이버의 감마기준전압 출력 회로에 관한 것이다.

일반적으로, 액정표시장치는 외부로부터 입력되는 R,G,B 데이터에 따라 액정디스플레이패널의 데이터라인을 구동하는 소스드라이버 집적소자를 구비한다.

도 1은 종래 기술에 의한 소스 드라이버 회로에 대한 블록도로서 이에 도시한 바와 같이, 기준전압 발생부(11), 감마버퍼부(12), 스위치부(13), TN 감마전압 발생부(14A), IPS 감마전압 발생부(14B), 멀티플렉서(15) 및 디지털(D)/아날로그(A) 변환기(16)로 구성된다.

기준전압 발생부(11)는 직렬접속된 저항(R_r)을 구비하고, 이를 이용하여 전원전압(Vin1),(Vin2) 간의 차전압을 분압하여 다수개의 감마기준전압(Vref0~Vref6)을 발생한다.

감마버퍼부(12)는 다수의 감마퍼버(GB1~GB7)를 구비하여 상기 기준전압 발생부(11)에서 출력되는 감마기준전압(Vref0~VHref6)을 안정화시켜 출력한다.

상기 감마퍼버(GB1~GB7)는 일반적으로 연산증폭기(Operational Amplifier)로 구현되는데, 도 2는 그 연산증폭기의 출력단(output stage)의 회로를 나타낸 것이다. 즉, 모스 트랜지스터(M1)의 소스단자가 전원단자(VDDP)에 접속되고, 모스 트랜지스터(M2)의 소스단자가 접지단자(VSS)에 접속되며, 이들의 드레인 단자가 출력단자(OUT)에 공통접속된다. 상기 모스 트랜지스터(M1),(M2)의 게이트 단자에는 앞단의 서밍 스테이지(summing stage)에서 출력되는 전압(V1),(V2)이 공급된다.

스위치부(13)는 다수의 스위치(SW1~SW7)를 구비하여, 상기 감마버퍼부(12)에서 출력되는 감마기준전압(Vref0~VHref6)을 TN 감마전압 발생부(14A)의 입력단이나 IPS 감마전압 발생부(14B)의 입력단에 전달한다.

예를 들어, 제어부(예:타이밍콘트롤러)로부터 스위칭제어신호(CS)가 '로우'로 입력될 때 상기 스위치(SW1~SW7)의 가동단자(a1~a7)가 고정단자(b1~b7)에 각기 단락된다. 이에 따라, 상기 감마퍼버(GB1~GB7)에서 출력되는 감마기준전압(Vref0~VHref6)이 TN 감마전압 발생부(14A)의 입력단으로 전달된다.

그러나, 상기 제어부로부터 스위칭제어신호(CS)가 '하이'로 입력될 때에는 상기 스위치(SW1~SW7)의 가동단자(a1~a7)가 고정단자(c1~c7)에 각기 단락된다. 이에 따라, 상기 감마퍼버(GB1~GB7)에서 출력되는 감마기준전압(Vref0~VHref6)이 IPS 감마전압 발생부(14B)의 입력단으로 전달된다.

TN 감마전압 발생부(14A)와 IPS 감마전압 발생부(14B)는 직렬접속된 저항(R_s)을 각기 구비하여, 상기 스위치부(13)를 통해 상기 감마버퍼부(12)로부터 입력되는 감마기준전압들을 다시 분압함에 있어서 TN(Twisted Nematic) 모드와 IPS(In-Plane Swithing) 모드에 적당하게 분압하여 그 분압된 감마전압(V_TN<255:0>), (V_IPS<255:0>)을 출력한다.

멀티플렉서(15)는 모드선택신호(IPSEN)에 따라 상기 TN 감마전압 발생부(14A)에서 출력되는 감마전압(V_TN<255:0>) 또는 IPS 감마전압 발생부(14B)에서 출력되는 감마전압(V_IPS<255:0>)을 선택하여 출력한다.

D/A 변환기(16)는 상기 제어부로부터 입력되는 R,G,B 데이터에 대응하여 상기와 같은 경로를 통해 생성된 아날로그의 감마전압(V_TN<255:0>),(V_IPS<255:0>)을 선택하여 출력한다.

이와 같이, 종래의 소스 드라이버 회로에서는 감마버퍼부의 출력단에 스위치부를 구비하여 구동모드에 따라 감마기준전압을 TN 감마전압 발생부의 입력단이나 IPS 감마전압 발생부의 입력단에 전달하도록 되어 있었다.

이로 인하여, 스위치 저항에 의해 전압 드롭현상이 발생되므로 목적한 레벨의 감마기준전압을 전달하는데 어려움이 있었다.

이를 감안하여 스위치 사이즈를 크게 하면 전압 드롭현상을 어느 정도 완화시킬 수 있지만 레이아웃을 많이 차지하게 되는 문제점이 있었다.

더욱이, 감마전압 발생부의 스트링 저항값이 작게 설계되는 경우 전압드롭으로 인하여 정확한 감마전압값을 생성하는데 어려움이 있었다.

따라서, 본 발명의 목적은 감마버퍼에서 감마기준전압을 출력할 때 전압강하를 유발하지 않고, IPS 감마전압 발생부나 TN 감마전압 발생부 등에서 요구하는 감마기준전압을 선택적으로 출력할 수 있도록 하는데 있다.

본 발명의 목적들은 앞에서 언급한 목적으로 제한되지 않는다. 본 발명의 다른 목적 및 장점들은 아래 설명에 의해 더욱 분명하게 이해될 것이다.

상기와 같은 목적을 달성하기 위한 본 발명은,

직렬접속된 저항을 이용하여 전원전압을 분압하여 다수개의 감마기준전압을 발생하는 기준전압 발생부와;

내부의 스위칭 동작을 통해 TN 감마전압 발생부에서 요구되는 감마기준전압이나 IPS 감마전압 발생부에서 요구되는 감마기준전압을 출력하는 다수의 감마버퍼를 구비한 감마버퍼부와;

직렬접속된 저항을 이용하여 상기 감마버퍼부로부터 입력되는 감마기준전압들을 다시 분압함에 있어서 TN 모드와 IPS 모드에 적당하게 각기 분압하여 출력하는 TN 감마전압 발생부 및, IPS 감마전압 발생부를 포함하여 구성함을 특징으로 한다.

바람직하게, 상기 감마버퍼부는

제1,2모스 트랜지스터로 구성되어 IPS 모드의 감마기준전압을 출력하는 IPS 감마기준전압 출력단과;

제3,4모스 트랜지스터로 구성되어 TN 모드의 감마기준전압을 출력하는 TN 감마기준전압 출력단과;

상기 IPS 감마기준전압 출력단이 선택되어 동작하도록 하기 위한 제1~4스위치와;

상기 TN 감마기준전압 출력단이 선택되어 동작하도록 하기 위한 제5~8스위치로 구성된다.

본 발명은 감마버퍼에서 감마기준전압을 출력할 때 선택된 모드에 따라 IPS 감마전압 발생부나 TN 감마전압 발생부 등에 선택적으로 감마기준전압을 출력할 수 있도록 함으로써, 출력되는 감마기준전압의 전압강하 현상이 발생되지 않아 요구된 레벨의 전압을 출력할 수 있는 효과가 있다.

또한, IPS/TN 감마기준전압을 선택적으로 출력하기 위한 스위치가 감마버퍼의 외부에 존재하지 않고 감마버퍼의 내부에 존재하므로 그 스위치들을 최소 사이즈로 설계할 수 있는 효과가 있다.

도 1은 종래 기술에 의한 소스 드라이버 회로에 대한 블록도.
도 2는 종래 기술에 의한 감마버퍼 출력단의 회로도.
도 3은 본 발명에 의한 소스 드라이버의 감마기준전압 출력 회로의 블록도.
도 4는 본 발명에 의한 감마버퍼 출력단의 회로도.
도 5는 IPS 감마전압 모드에서 도 4의 등가회로도.
도 6은 TN 감마전압 모드에서 도 4의 등가회로도.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.

도 3은 본 발명에 의한 소스 드라이버의 감마기준전압 출력 회로의 블록도로서 이에 도시한 바와 같이, 기준전압 발생부(31), 감마버퍼부(32), TN 감마전압 발생부(33A), IPS 감마전압 발생부(33B), 멀티플렉서(34) 및 D/A 변환기(35)로 구성된다.

도 3에서 감마버퍼부(32)를 제외한 나머지 부분들은 도 1에서와 동일하게 동작하는 것으로, 이를 설명하면 다음과 같다.

기준전압 발생부(31)는 직렬접속된 저항(R_r)을 구비하고, 이를 이용하여 전원전압(Vin1),(Vin2) 간의 차전압을 분압하여 다수개의 감마기준전압(Vref0~Vref6)을 발생한다.

감마버퍼부(32)는 다수의 감마퍼버(GB1~GB7)를 구비하여 상기 기준전압 발생부(31)에서 출력되는 감마기준전압(Vref0~VHref6)을 안정화시켜 출력한다. 도 3에서, 상기 감마퍼버(GB1~GB7)는 하나의 입력단자만 표시하였지만 일반적으로, 입력단자가 비반전입력단자에 접속되고 출력단자가 반전입력단자에 접속된 연산증폭기로 구현된다.

TN 감마전압 발생부(33A)와 IPS 감마전압 발생부(33B)는 직렬접속된 저항(R_s)을 각기 구비하여, 상기 감마버퍼부(32)로부터 입력되는 감마기준전압들을 다시 분압함에 있어서 TN(Twisted Nematic) 모드와 IPS(In-Plane Swithing) 모드에 적당하게 분압하여 그 분압된 감마전압(V_TN<255:0>),(V_IPS<255:0>)을 출력한다.

멀티플렉서(34)는 모드선택신호(IPSEN)에 따라 상기 TN 감마전압 발생부(33A)에서 출력되는 감마전압(V_TN<255:0>) 또는 IPS 감마전압 발생부(33B)에서 출력되는 감마전압(V_IPS<255:0>)을 선택하여 출력한다.

D/A 변환기(35)는 제어부로부터 입력되는 R,G,B 데이터에 대응하여 상기와 같은 경로를 통해 생성된 아날로그의 감마전압(V_TN<255:0>),(V_IPS<255:0>)을 선택하여 출력한다.

한편, 상기 감마버퍼부(32)의 감마퍼버(GB1~GB7)는 내부의 스위칭 동작을 통해 상기 TN 감마전압 발생부(33A)에서 요구되는 감마기준전압이나 IPS 감마전압 발생부(33B)에서 요구되는 감마기준전압을 출력하게 되는데, 이에 대해 상세히 설명하면 다음과 같다.

상기 감마퍼버(GB1~GB7)는 연산증폭기로 구현되는데 도 4는 그 연산증폭기의 출력단(output stage)의 회로를 나타낸 것으로 이에 도시한 바와 같이,

모스 트랜지스터(M1),(M2)로 구성되어 IPS 모드의 감마기준전압(OUT_IPS)을 출력하는 IPS 감마기준전압 출력단(41)과;

모스 트랜지스터(M3),(M4)로 구성되어 TN 모드의 감마기준전압(OUT_TN)을 출력하는 TN 감마기준전압 출력단(42)과;

상기 IPS 감마기준전압 출력단(41)이 선택되어 동작하도록 하기 위한 제1~4스위치(SW1~SW4)와;

상기 TN 감마기준전압 출력단(42)이 선택되어 동작하도록 하기 위한 제5~8스위치(SW5~SW8)로 구성된다.

일반적으로, 상기 도 4의 연산증폭기 내부의 전단에는 입력단(Inputstage)과 서밍 스테이지(Summing stage)가 구비되지만, 이에 한정되지 않고 여러 형태의 회로들이 구비될 수 있다. 그런데, 본 발명은 연산증폭기의 출력단에 적용되는 것이므로 전단의 회로에 의해 별다른 영향을 받지않아 이들에 대한 설명은 생략한다.

먼저, IPS 감마전압 모드에서 제어부(예:타이밍콘트롤러)로부터 모드선택신호(IPSEN)가 '하이'로 출력된다. 이에 의해 제1~4스위치(SW1~SW4)가 턴온되고 제5~8스위치(SW5~SW8)가 턴오프된다. 이에 따라, 도 4의 회로가 도 5와 같이 IPS 모드의 감마기준전압을 출력하는 IPS 감마기준전압 출력단(41)의 회로로 구성된다. 따라서, 상기 감마버퍼부(32)의 감마퍼버(GB1~GB7)로부터 IPS 감마전압 발생부(33B)에 IPS 모드의 감마기준전압(OUT_IPS)이 각기 출력된다.

TN 감마전압 모드에서는 상기 제어부로터 모드선택신호(IPSEN)가 '로우'로 출력된다. 이에 의해 상기 제1~4스위치(SW1~SW4)가 턴온오프되지만 반전모드선택신호(IPSENB)에 의해 제5~8스위치(SW5~SW8)가 턴온된다. 이에 따라, 도 4의 회로가 도 6과 같이 TN 모드의 감마기준전압을 출력하는 TN 감마기준전압 출력단(42)의 회로로 구성된다. 따라서, 상기 감마버퍼부(32)의 감마퍼버(GB1~GB7)로부터 TN 감마전압 발생부(33A)에 TN 모드의 감마기준전압(OUT_TN)이 각기 출력된다.

상기 제1~4스위치(SW1~SW4) 및 제5~8스위치(SW5~SW8)는 여러 소자로 구현 가능하지만, 모스 트랜지스터로 구현하는 것이 바람직하다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다.

31 : 기준전압 발생부
32 : 감마버퍼부
33A : TN 감마전압 발생부
33B : IPS 감마전압 발생부
34 : 멀티플렉서
35 : D/A 변환기

Claims

직렬접속된 저항을 이용하여 전원전압을 분압하여 다수개의 감마기준전압을 발생하는 기준전압 발생부와;
내부의 스위칭 동작을 통해 복수의 감마전압 발생부에서 요구하는 감마기준전압을 선택적으로 출력하는 다수의 감마버퍼를 구비한 감마버퍼부와;
직렬접속된 저항을 이용하여 상기 감마버퍼부로부터 입력되는 감마기준전압들을 다시 분압함에 있어서 요구된 모드에 적당하게 각기 분압하여 출력하는 상기 복수의 감마전압 발생부를 포함하여 구성한 것을 특징으로 하는 소스 드라이버의 감마기준전압 출력 회로.
제1항에 있어서, 복수의 감마전압 발생부는 TN 감마전압 발생부와 IPS 감마전압 발생부를 포함하는 것을 특징으로 하는 소스 드라이버의 감마기준전압 출력 회로.
제1항에 있어서, 감마버퍼는
제1,2모스 트랜지스터(M1),(M2)로 구성되어 IPS 모드의 감마기준전압(OUT_IPS)을 출력하는 IPS 감마기준전압 출력단과;
제3,4모스 트랜지스터(M3),(M4)로 구성되어 TN 모드의 감마기준전압(OUT_TN)을 출력하는 TN 감마기준전압 출력단과;
상기 IPS 감마기준전압 출력단이 선택되어 동작하도록 하기 위한 제1~4스위치(SW1~SW4)와;
상기 TN 감마기준전압 출력단이 선택되어 동작하도록 하기 위한 제5~8스위치(SW5~SW8)로 구성된 것을 특징으로 하는 소스 드라이버의 감마기준전압 출력 회로.
제3항에 있어서, IPS 감마기준전압 출력단은
소스 단자가 전원단자(VDDP)에 접속되고, 드레인 단자가 감마기준전압(OUT_IPS)의 출력단자에 접속되며, 게이트 단자가 서밍 스테이지의 제1출력단자에 접속된 제1모스트랜지스터(M1)와;
드레인 단자가 상기 감마기준전압(OUT_IPS)의 출력단자에 접속되고, 소스 단자가 전원단자(VSS)에 접속되며, 게이트 단자가 상기 서밍 스테이지의 제2출력단자에 접속된 제2모스트랜지스터(M2)로 구성된 것을 특징으로 하는 소스 드라이버의 감마기준전압 출력 회로.
제3항에 있어서, TN 감마기준전압 출력단은
소스 단자가 전원단자(VDDP)에 접속되고, 드레인 단자가 감마기준전압(OUT_TN)의 출력단자에 접속되며, 게이트 단자가 서밍 스테이지의 제1출력단자에 접속된 제3모스트랜지스터(M3)와;
드레인 단자가 상기 감마기준전압(OUT_TN)의 출력단자에 접속되고, 소스 단자가 전원단자(VSS)에 접속되며, 게이트 단자가 상기 서밍 스테이지의 제2출력단자에 접속된 제4모스트랜지스터(M4)로 구성된 것을 특징으로 하는 소스 드라이버의 감마기준전압 출력 회로.
제3항에 있어서, 제1스위치(SW1)는 전원단자(VDDP)와 제3모스 트랜지스터(M3)의 게이트 단자 사이에 접속되고,
제2스위치(SW2)는 제4모스 트랜지스터(M4)의 게이트 단자와 전원단자(VSS)의 사이에 접속되고,
제3스위치(SW3)는 제1모스 트랜지스터(M1)의 게이트 단자와 서밍 스테이지의 제1출력단자의 사이에 접속되고,
제4스위치(SW4)는 제2모스 트랜지스터(M2)의 게이트 단자와 서밍 스테이지의 제2출력단자의 사이에 접속된 것을 특징으로 하는 소스 드라이버의 감마기준전압 출력 회로.
제3항에 있어서,
제5스위치(SW5)는 전원단자(VDDP)와 제1모스 트랜지스터(M1)의 게이트 사이에 접속되고,
제6스위치(SW6)는 제2모스 트랜지스터(M2)의 게이트 단자와 전원단자(VSS)의 사이에 접속되고,
제7스위치(SW7)는 서밍 스테이지의 제1출력단자와 제3모스 트랜지스터(M3)의 게이트 단자 사이에 접속되고,
제8스위치(SW8)는 서밍 스테이지의 제2출력단자와 제4모스 트랜지스터(M4)의 게이트 단자 사이에 접속된 것을 특징으로 하는 소스 드라이버의 감마기준전압 출력 회로.
제3항에 있어서, 제1~8스위치(SW1~SW8)는 모스트랜지스터인 것을 특징으로 하는 소스 드라이버의 감마기준전압 출력 회로.
제1항에 있어서, 요구된 모드는 TN 모드와 IPS 모드를 포함하는 것을 특징으로 하는 소스 드라이버의 감마기준전압 출력 회로.