JP2009157094A - データ線駆動回路、ドライバic、表示装置 - Google Patents
データ線駆動回路、ドライバic、表示装置 Download PDFInfo
- Publication number
- JP2009157094A JP2009157094A JP2007335042A JP2007335042A JP2009157094A JP 2009157094 A JP2009157094 A JP 2009157094A JP 2007335042 A JP2007335042 A JP 2007335042A JP 2007335042 A JP2007335042 A JP 2007335042A JP 2009157094 A JP2009157094 A JP 2009157094A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bias
- signal
- output
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【解決手段】バイアス信号に応答して電流を流す電流源(33)を有する出力回路(21)に対し、そのバイアス信号を遮断する構成を備えたデータ線駆動回路を構成する。そのデータ線駆動回路は、バイアス信号を生成し、バイアス配線(23)を介してバイアス信号を出力回路(21)に供給するバイアス回路(22)と、バイアス回路(22)と出力回路(21)との間に設けられ、制御信号(TEST1、TEST1B)に応答してバイアス配線(23)を遮断するスイッチを具備する。
【選択図】図4
Description
1…液晶表示パネル
2…データ線駆動回路
3…走査線駆動回路
4…電源回路
5…制御回路
6…データ線
7…走査線
8…画素
11…TFT(Thin Film Transistor:薄膜トランジスタ)
12…画素容量
13…液晶素子
14…ノード
15…データレジスタ
16…ラッチ回路
17…階調電圧発生回路
18…D/Aコンバータ
19…出力アンプ部
21…出力バッファ
22…バイアス回路
23…バイアス配線
31…増幅段
32…出力段
33…電流源
34…第1出力制御回路
35…第2出力制御回路
36…バイアス信号制御回路
37…第1トランジスタ
38…第2トランジスタ
41…バイアス信号制御回路
42…第3トランジスタ
43…第4トランジスタ
SW1…第1スイッチ
SW2…第2スイッチ
SW3…第3スイッチ
SW4…第4スイッチ
SW5…第5スイッチ
SW6…第6スイッチ
TEST1…第1非反転信号
TEST1B…第1反転信号
TEST2…第2非反転信号
TEST2B…第2反転信号
TEST3…第3非反転信号
TEST3B…第3反転信号
TEST4…第4非反転信号
TEST4B…第4反転信号
TEST5…第5非反転信号
TEST5B…第5反転信号
TEST6…第6非反転信号
TEST6B…第6反転信号
BIAS…バイアス信号
105…制御回路
120…ソース・ドライバIC
120a…ソース・ドライバIC
120b…ソース・ドライバIC
120c…ソース・ドライバIC
301…表示領域
310…表示信号出力端子
311…出力数制御端子
350…制御信号(TEST1、TEST1B)
Claims (18)
- バイアス信号に応答して電流を流す電流源を有し、表示パネルに配置される複数のデータ線の各々にデータ電圧を供給する出力回路と、
前記バイアス信号を生成し、バイアス配線を介して前記バイアス信号を前記出力回路に供給するバイアス回路と、
前記バイアス回路と前記出力回路との間に設けられ、制御信号に応答して前記バイアス配線を遮断するスイッチと
を具備する
表示パネルのデータ線駆動回路。 - 請求項1に記載の表示パネルのデータ線駆動回路において、さらに、
バイアス制御回路を具備し、
前記バイアス制御回路は、
前記スイッチに前記制御信号が供給されるとき、前記制御信号に応答して、前電流停止信号を出力し、
前記電流源は、
前記電流停止信号に応答して、前記出力回路に対する電流の供給を停止する
表示パネルのデータ線駆動回路。 - 請求項2に記載の表示パネルのデータ線駆動回路において、
前記スイッチは、前記制御信号に応答して開閉するトランスファーゲートで構成される
表示パネルのデータ線駆動回路。 - 請求項3に記載の表示パネルのデータ線駆動回路において、
前記バイアス配線は、
前記バイアス回路を基準に線対称に配置され、
前記スイッチは、
前記バイアス回路を基準に線対称に配置される
表示パネルのデータ線駆動回路。 - 表示パネルに配置される複数のデータ線を駆動するデータ線駆動回路を具備するドライバ回路であって、
前記データ線駆動回路は、
バイアス信号に応答して動作する電流源を有し、前記複数のデータ線の各々にデータ電圧を供給する出力回路と、
前記バイアス信号を生成し、バイアス配線を介して前記バイアス信号を前記出力回路に供給するバイアス回路と、
前記バイアス回路と前記出力回路との間に設けられ、制御信号に応答して前記バイアス配線を遮断するバイアス電圧切断スイッチと
を備える
ドライバ回路。 - 請求項5に記載のドライバ回路において、
前記データ線駆動回路は、
外部からの設定信号に応じて出力数を可変にすることができ、
前記バイアス電圧切断スイッチは、
出力数選択により使用しなくなる出力回路と使用する出力回路との境目に配置される
ドライバ回路。 - 請求項6に記載のドライバ回路において、
前記バイアス電圧切断スイッチは、
出力数選択により使用しなくなる出力回路に、前記バイアス電圧が供給されないようにする
ドライバ回路。 - 請求項7に記載のドライバ回路において、
前記バイアス電圧を切断した出力回路は、静電流が流れないような別の電圧が供給される
ドライバ回路。 - 請求項8に記載のドライバ回路において、
前記バイアス配線は、
チップレイアウト上配線一本分でレイアウトされている
ドライバ回路。 - 請求項5に記載のドライバ回路において、
前記出力回路は、
前記データ線に接続される出力端と、
前記制御信号に応じて、前記出力端をハイインピーダンスにする出力制御回路と
を備える
ドライバ回路。 - 請求項10に記載のドライバ回路において、さらに、
前記バイアス信号の供給を停止するバイアス制御回路を備え、
前記バイアス制御回路は、
前記制御信号に応答して、前記バイアス配線に接続される電流源に、電流停止信号を供給し、
前記電流源は、
前記電流停止信号に応答して、前記出力回路に対する電流の供給を停止する
ドライバ回路。 - 請求項11に記載のドライバ回路において、
前記スイッチは、前記制御信号に応答して開閉するトランスファーゲートで構成される
ドライバ回路。 - 請求項12に記載のドライバ回路において、
前記バイアス配線は、
前記バイアス回路を基準に線対称に配置され、
前記スイッチは、
前記バイアス回路を基準に線対称に配置される
ドライバ回路。 - 行列上に配置される複数の画素を有する表示パネルと、
前記表示パネルに配置される複数のデータ線を駆動するデータ線駆動回路と
を具備し、
前記データ線駆動回路は、
バイアス信号に応答して動作する電流源を有し、前記複数のデータ線の各々にデータ電圧を供給する出力回路と、
前記バイアス信号を生成し、バイアス配線を介して前記バイアス信号を前記出力回路に供給するバイアス回路と、
前記バイアス回路と前記出力回路との間に設けられ、制御信号に応答して前記バイアス配線を遮断するスイッチと
を備える
表示装置。 - 請求項14に記載の表示装置において、
前記出力回路は、
前記データ線に接続される出力端と、
前記制御信号に応じて、前記出力端をハイインピーダンスにする出力制御回路と
を備える
表示装置。 - 請求項15に記載の表示装置において、
前記バイアス回路は、
前記バイアス信号の供給を禁止するバイアス制御回路を備え、
前記バイアス制御回路は、前記制御信号に応答して、前記バイアス配線に接続される電流源の動作を停止する
表示装置。 - 請求項16に記載の表示装置において、
前記制御信号は、前記データ線の駆動タイミングを制御する制御回路から出力され、
前記スイッチは、前記制御信号に応答して開閉するトランスファーゲートで構成される
表示装置。 - 請求項17に記載の表示装置において、
前記バイアス配線は、
前記バイアス回路を基準に線対称に配置され、
前記スイッチは、
前記バイアス回路を基準に線対称に配置される
表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007335042A JP5354899B2 (ja) | 2007-12-26 | 2007-12-26 | 表示パネルのデータ線駆動回路、ドライバ回路、表示装置 |
US12/314,490 US8330752B2 (en) | 2007-12-26 | 2008-12-11 | Data line driving circuit, driver IC and display apparatus |
CNA2008101856343A CN101471021A (zh) | 2007-12-26 | 2008-12-17 | 数据线驱动电路、驱动器ic和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007335042A JP5354899B2 (ja) | 2007-12-26 | 2007-12-26 | 表示パネルのデータ線駆動回路、ドライバ回路、表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009157094A true JP2009157094A (ja) | 2009-07-16 |
JP5354899B2 JP5354899B2 (ja) | 2013-11-27 |
Family
ID=40797656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007335042A Active JP5354899B2 (ja) | 2007-12-26 | 2007-12-26 | 表示パネルのデータ線駆動回路、ドライバ回路、表示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8330752B2 (ja) |
JP (1) | JP5354899B2 (ja) |
CN (1) | CN101471021A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6272712B2 (ja) * | 2014-03-05 | 2018-01-31 | ラピスセミコンダクタ株式会社 | 表示デバイスの駆動装置 |
US10902816B2 (en) * | 2017-04-10 | 2021-01-26 | Novatek Microelectronics Corp. | Integrated circuit for driving display panel and fan-out compensation method thereof |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07318897A (ja) * | 1994-05-20 | 1995-12-08 | Canon Inc | アクティブマトリックス液晶表示装置およびその作製方法 |
JP2000310981A (ja) * | 1999-02-25 | 2000-11-07 | Toshiba Corp | 集積回路装置及びこれを用いた液晶ディスプレイ装置 |
JP2002006812A (ja) * | 2000-06-22 | 2002-01-11 | Texas Instr Japan Ltd | 駆動回路 |
JP2002351413A (ja) * | 2001-05-24 | 2002-12-06 | Seiko Epson Corp | 信号駆動回路、表示装置、電気光学装置及び信号駆動方法 |
JP2003229726A (ja) * | 2002-02-06 | 2003-08-15 | Nec Kansai Ltd | 液晶駆動用半導体集積回路装置 |
JP2005215007A (ja) * | 2004-01-27 | 2005-08-11 | Optrex Corp | 表示装置 |
JP2006072368A (ja) * | 2004-09-01 | 2006-03-16 | Magnachip Semiconductor Ltd | マルチチャネルシフトレジスタ及びそれを備えるソースドライバ |
JP2007140005A (ja) * | 2005-11-17 | 2007-06-07 | Matsushita Electric Ind Co Ltd | バイアス電圧発生回路 |
JP2009128776A (ja) * | 2007-11-27 | 2009-06-11 | Nec Electronics Corp | ドライバ及び表示装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3478989B2 (ja) * | 1999-04-05 | 2003-12-15 | Necエレクトロニクス株式会社 | 出力回路 |
JP3600175B2 (ja) * | 2000-03-23 | 2004-12-08 | 株式会社東芝 | 増幅装置及び液晶表示装置 |
JP2003037454A (ja) * | 2001-07-23 | 2003-02-07 | Hitachi Ltd | 高周波電力増幅回路 |
JP3981539B2 (ja) * | 2001-08-28 | 2007-09-26 | Necエレクトロニクス株式会社 | 半導体集積回路装置 |
JP3948446B2 (ja) * | 2003-09-03 | 2007-07-25 | セイコーエプソン株式会社 | 半導体装置 |
KR100790492B1 (ko) * | 2005-07-01 | 2008-01-02 | 삼성전자주식회사 | 슬루 레이트를 제어하는 소스 드라이버 및 그것의 구동방법 |
US8035401B2 (en) * | 2007-04-18 | 2011-10-11 | Cypress Semiconductor Corporation | Self-calibrating driver for charging a capacitive load to a desired voltage |
-
2007
- 2007-12-26 JP JP2007335042A patent/JP5354899B2/ja active Active
-
2008
- 2008-12-11 US US12/314,490 patent/US8330752B2/en active Active
- 2008-12-17 CN CNA2008101856343A patent/CN101471021A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07318897A (ja) * | 1994-05-20 | 1995-12-08 | Canon Inc | アクティブマトリックス液晶表示装置およびその作製方法 |
JP2000310981A (ja) * | 1999-02-25 | 2000-11-07 | Toshiba Corp | 集積回路装置及びこれを用いた液晶ディスプレイ装置 |
JP2002006812A (ja) * | 2000-06-22 | 2002-01-11 | Texas Instr Japan Ltd | 駆動回路 |
JP2002351413A (ja) * | 2001-05-24 | 2002-12-06 | Seiko Epson Corp | 信号駆動回路、表示装置、電気光学装置及び信号駆動方法 |
JP2003229726A (ja) * | 2002-02-06 | 2003-08-15 | Nec Kansai Ltd | 液晶駆動用半導体集積回路装置 |
JP2005215007A (ja) * | 2004-01-27 | 2005-08-11 | Optrex Corp | 表示装置 |
JP2006072368A (ja) * | 2004-09-01 | 2006-03-16 | Magnachip Semiconductor Ltd | マルチチャネルシフトレジスタ及びそれを備えるソースドライバ |
JP2007140005A (ja) * | 2005-11-17 | 2007-06-07 | Matsushita Electric Ind Co Ltd | バイアス電圧発生回路 |
JP2009128776A (ja) * | 2007-11-27 | 2009-06-11 | Nec Electronics Corp | ドライバ及び表示装置 |
JP5238230B2 (ja) * | 2007-11-27 | 2013-07-17 | ルネサスエレクトロニクス株式会社 | ドライバ及び表示装置 |
Also Published As
Publication number | Publication date |
---|---|
US20090167745A1 (en) | 2009-07-02 |
CN101471021A (zh) | 2009-07-01 |
US8330752B2 (en) | 2012-12-11 |
JP5354899B2 (ja) | 2013-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100724027B1 (ko) | 소스 드라이버, 전기 광학 장치, 전자 기기 및 구동 방법 | |
US7477271B2 (en) | Data driver, display device, and method for controlling data driver | |
JP4193771B2 (ja) | 階調電圧発生回路及び駆動回路 | |
KR100682431B1 (ko) | 소스 드라이버, 전기 광학 장치 및 구동 방법 | |
TWI425484B (zh) | 驅動裝置、顯示器裝置、及其驅動方法 | |
JP3520418B2 (ja) | 演算増幅回路、駆動回路及び演算増幅回路の制御方法 | |
KR100456762B1 (ko) | 표시 구동 장치 및 그것을 이용하는 액정 표시 장치 | |
KR20110134332A (ko) | 출력 회로와 데이터 드라이버 및 표시 장치 | |
JP2006350082A (ja) | 駆動回路、電気光学装置及び電子機器 | |
JP5374356B2 (ja) | 駆動回路及び表示装置 | |
US10186208B2 (en) | Low voltage display driver | |
JP3888350B2 (ja) | 演算増幅器及びこれを用いた駆動回路 | |
US8310507B2 (en) | Display device drive circuit | |
JP6971078B2 (ja) | 表示ドライバ及び表示装置 | |
JP2017181701A (ja) | 表示ドライバ | |
JP5354899B2 (ja) | 表示パネルのデータ線駆動回路、ドライバ回路、表示装置 | |
KR100395831B1 (ko) | 차동 증폭 장치, 반도체 장치, 전원회로 및 이를 이용한전자기기 | |
KR101336633B1 (ko) | 감마기준전압 생성회로 | |
JP2009003243A (ja) | 基準電圧選択回路、表示ドライバ、電気光学装置及び電子機器 | |
JP2010102146A (ja) | 液晶表示装置のドライブ装置および液晶表示装置 | |
JP2009258237A (ja) | 液晶駆動装置 | |
US20140009511A1 (en) | Power selector, source driver and operating method thereof | |
JP2007219091A (ja) | 駆動回路、電気光学装置及び電子機器 | |
JP5650297B2 (ja) | 駆動回路及び表示装置 | |
JP4386116B2 (ja) | インピーダンス変換回路、ソースドライバ、電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120629 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130719 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130827 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5354899 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |