JP2003229726A - 液晶駆動用半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【課題】 ストローブ信号に同期して前段回路部から出
力された駆動電圧を演算増幅器で駆動能力を上げて出力
スイッチ回路部を介して出力する水平ドライバＩＣにお
いて、ストローブ信号のパルス期間に流れる演算増幅器
の無駄な消費電流を低減する。 【解決手段】 タイミング回路部５０にストローブ信号
が供給されると、出力スイッチ回路部３０に、ストロー
ブ信号の前縁および後縁が遅延した信号が制御信号とし
て供給され、その期間、演算増幅器５の出力がハイイン
ピーダンスとなるるとともに、バイアス回路部６０に、
ストローブ信号の前縁のみが遅延した信号が第２のバイ
アス切り換え信号として供給され、その期間、演算増幅
器５は、バイアス電流の設定が零バイアスに切り換えら
れた状態となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶駆動用半導体
集積回路装置に関する。

【０００２】

【従来の技術】液晶表示装置において、容量性負荷であ
る液晶パネルのデータ線を駆動する水平ドライバＩＣの
出力段には、水平ドライバＩＣの外部からの階調を示す
デジタルのデータ信号が階調電圧にアナログ変換された
後、駆動能力を上げて液晶パネルに駆動電圧として出力
されるために、ボルテージホロワ接続の演算増幅器を備
えている。この演算増幅器を図９および図１０を参照し
て説明する。図９に示す一例は、立ち上がり波形を立ち
上がり専用演算増幅器１で出力するとともに立ち下がり
波形を立ち下がり専用演算増幅器２で出力する２アンプ
方式で、演算増幅器１の回路例は図１１に、演算増幅器
２の回路例は図１２に示し、演算増幅器１には演算増幅
器１のＮチャネルＭＯＳトランジスタＱ５、Ｑ７にバイ
アス電圧を供給する端子３を有し、演算増幅器２には演
算増幅器２のＰチャネルＭＯＳトランジスタＱ１５、Ｑ
１７にバイアス電圧を供給する端子４を有している。演
算増幅器１のＭＯＳトランジスタＱ５および演算増幅器
２のＱ１５に流れるバイアス電流が大きくなるに従いそ
れぞれの出力波形の傾きは急峻となり、逆に小さくなる
に従いそれぞれの出力波形の傾きは緩やかとなる。図１
０に示す他例は立ち上がり波形と立ち下がり波形の両方
をひとつの演算増幅器５で出力する１アンプ方式で、演
算増幅器５の回路例は図示しないが基本的には図１１お
よび図１２の回路を一体化した回路で、演算増幅器５に
は図９に示す端子３、４に相当するバイアス電圧を供給
する端子６、７を有している。

【０００３】次に、上述の演算増幅器を用いた水平ドラ
イバＩＣの例として、図１０に示した１アンプ方式の演
算増幅器５を用いた従来の水平ドライバＩＣを図１３を
参照して説明する。図において、１００は、水平ドライ
バＩＣ１００で、演算増幅器５をデータ線３８４本に対
応する３８４個備えている。各演算増幅器５の入力は、
入力端子１１からのｎビットの階調データＤＡＴをシリ
アル／パラレル変換し、入力端子１２からのストローブ
信号ＳＴＢの前縁である低レベルから高レベルへの立ち
上がりタイミング（以下、立ち上がりという）に同期し
て２のｎ乗階調の階調電圧にデジタル／アナログ変換し
て出力する前段回路部２０に接続されている。各演算増
幅器５の出力は、出力スイッチ回路部３０を介して３８
４個の出力端子１３に接続されている。各演算増幅器５
の端子６、７は、バイアス切り換え端子１４からのバイ
アス切り換え信号ＢＩＣにより演算増幅器５のバイアス
電流を高バイアスと低バイアスとで切り換えるバイアス
回路部４０に接続されている。

【０００４】出力スイッチ回路部３０は、各演算増幅器
５および出力端子１３間に接続された３８４個のＣＭＯ
Ｓトランスファゲート３１を有し、Ｐチャネルゲートと
インバータ３２を介してＮチャネルゲートとが入力端子
１２に接続されている。入力端子１２からのストローブ
信号ＳＴＢの立ち上がりに同期して各トランスファゲー
ト３１がオフ制御され各演算増幅器５の出力端がハイイ
ンピーダンスとなり、ストローブ信号ＳＴＢの後縁であ
る高レベルから低レベルへの立ち下がりタイミング（以
下、立ち下がりという）に同期して、各トランスファゲ
ート３１はオン制御され、各演算増幅器５の出力端が各
出力端子１３に接続される。

【０００５】バイアス回路部４０は、図１４に示すよう
に、バイアス電流源４１とバイアス電圧取出し回路４２
とを備えている。バイアス電流源４１は、相異なるオン
抵抗Ｒ１、Ｒ２（Ｒ１＞Ｒ２）を有する並列接続のバイ
アス電流源用ＰチャネルＭＯＳトランジスタＱ２１、Ｑ
２２と、インバータ４３とを有している。ＭＯＳトラン
ジスタＱ２１、Ｑ２２は、ソースを高電圧側端子ＶDDに
接続し、ドレインをバイアス電圧取出し回路４２に接続
し、ゲートをＭＯＳトランジスタＱ２２のゲートはイン
バータ４３を介してＭＯＳトランジスタＱ２１のゲート
に共通接続してバイアス切り換え端子１４に接続してい
る。

【０００６】バイアス電圧取出し回路４２は、バイアス
電流源４１と低電圧側端子ＶSS間に接続されたＮチャネ
ルＭＯＳトランジスタＱ２３と、ＭＯＳトランジスタＱ
２３にミラー接続されたＮチャネルＭＯＳトランジスタ
Ｑ２４と、高電圧側端子ＶDDと低電圧側端子ＶSS間にＭ
ＯＳトランジスタＱ２４とで直列接続されたＰチャネル
ＭＯＳトランジスタＱ２５と、ＭＯＳトランジスタＱ２
５にミラー接続されたＰチャネルＭＯＳトランジスタＱ
２６と、高電圧側端子ＶDDと低電圧側端子ＶSS間にＭＯ
ＳトランジスタＱ２６とで直列接続されたＮチャネルＭ
ＯＳトランジスタＱ２７とを有している。ＭＯＳトラン
ジスタＱ２３は、ドレインをＭＯＳトランジスタＱ２
１、Ｑ２２のドレインに接続し、ソースを低電圧側端子
ＶSSに接続し、ドレインとゲートとを短絡させてダイオ
ード接続している。ＭＯＳトランジスタＱ２４は、ドレ
インをＭＯＳトランジスタＱ２５のドレインに接続し、
ソースを低電圧側端子ＶSSに接続し、ゲートをＭＯＳト
ランジスタＱ２３のゲートに接続している。ＭＯＳトラ
ンジスタＱ２５は、ソースを高電圧側端子ＶDDに接続
し、ドレインとゲートとを短絡させてダイオード接続し
て演算増幅器５のＰチャネルＭＯＳトランジスタにバイ
アス電圧を供給する端子７に接続している。ＭＯＳトラ
ンジスタＱ２６は、ソースを高電圧側端子ＶDDに接続
し、ドレインをＭＯＳトランジスタＱ２７のドレインに
接続し、ゲートをＭＯＳトランジスタＱ２５のゲートに
接続している。ＭＯＳトランジスタＱ２７は、ソースを
低電圧側端子ＶSSに接続し、ドレインとゲートとを短絡
させてダイオード接続して演算増幅器５のＮチャネルＭ
ＯＳトランジスタにバイアス電圧を供給する端子６に接
続している。

【０００７】次に上記のバイアス回路部４０の動作を説
明する。バイアス切り換え端子１４に“Ｌ”レベルのバ
イアス切り換え信号ＢＩＣが供給されるとＭＯＳトラン
ジスタＱ２１がオン制御されバイアス電流源４１の抵抗
はＭＯＳトランジスタＱ２１のオン抵抗Ｒ１（＞Ｒ２）
となり、バイアス電流源４１にはオン抵抗Ｒ１に対応し
た電流がオン抵抗Ｒ２に対応した場合より小さい電流で
流れ、バイアス電圧取出し回路４２からはオン抵抗Ｒ２
に対応した場合より端子７により小さい（ＶDDにより近
い）バイアス電圧が供給され、端子６により小さい（Ｖ
SSにより近い）バイアス電圧が供給される。バイアス切
り換え端子１４に“Ｈ”レベルのバイアス切り換え信号
ＢＩＣが供給されるとＭＯＳトランジスタＱ２２がオン
制御されバイアス電流源４１の抵抗はＭＯＳトランジス
タＱ２２のオン抵抗Ｒ２（＜Ｒ１）となり、バイアス電
流源４１にはオン抵抗Ｒ２に対応した電流がオン抵抗Ｒ
１に対応した場合より大きい電流で流れ、バイアス電圧
取出し回路４２からはオン抵抗Ｒ１に対応した場合より
端子７に、より大きい（ＶDDからより遠い）バイアス電
圧が供給され、端子６に、より大きい（ＶSSからより遠
い）バイアス電圧が供給される。

【０００８】ところで、液晶パネルは、全画面に同一色
を出力する場合でも液晶の寿命を伸ばすためにドット反
転駆動の場合はドットごと、ライン反転駆動の場合はラ
インごとにコモン電圧に対して正電圧と負電圧を交互に
印加しなければならないので、演算増幅器５からは負電
圧から正電圧の立ち上がり波形と正電圧から負電圧の立
ち下がり波形の電圧が交互に出力される。この立ち上が
り波形および立ち下がり波形は液晶パネルへの書き込み
が正常に行なわれるためには傾きが急峻であることが要
求される。この立ち上がり波形および立ち下がり波形
は、バイアス切り換え端子１４に“Ｈ”レベルのバイア
ス切り換え信号ＢＩＣが供給されることにより、演算増
幅器５のバイアス電流がバイアス回路部４０で高バイア
スに設定され、演算増幅器５から液晶パネルの負荷に駆
動電流が流れることにより出力される。この立ち上がり
波形および立ち下がり波形は、バイアス電流が一定の場
合、液晶パネルが大型化して各データ線の負荷が大きく
なるに従い、または、演算増幅器に含まれるＭＯＳトラ
ンジスタのバイアス電流が小さくなるに従い、緩やかな
傾きとなり、逆に液晶パネルの負荷が小さくなるに従
い、または、演算増幅器に含まれるＭＯＳトランジスタ
のバイアス電流が大きくなるに従い急な傾きとなる。従
って、液晶パネルへの書き込みが正常に行なわれ、か
つ、バイアス電流による消費電流が小さくなる適正な立
ち上がり波形および立ち下がり波形の傾きとなるよう
に、液晶パネルの負荷の大きさに応じて演算増幅器５の
バイアス電流が高バイアスのときのバイアス回路部４０
を設計して設定される。

【０００９】液晶パネルに出力された波形が立ち上がり
および立ち下がって所定の駆動電圧が出力されると演算
増幅器５から液晶パネルの負荷に駆動電流が流れなくな
る。しかし、この状態で、演算増幅器５のバイアス電流
がバイアス回路部４０で高バイアスに設定されている
と、このバイアス電流により電流が消費される。液晶パ
ネルが大型化してデータ線の本数が増加するに従い、こ
れに対応して演算増幅器の数も増加し、ドライバＩＣの
消費電流も無視できなくなってくる。そのため、この波
形の立ち上がりおよび立ち下がりの前後の所定期間を、
バイアス切り換え端子１４に“Ｌ”レベルのバイアス切
り換え信号ＢＩＣが供給されることにより、演算増幅器
５のバイアス電流がバイアス回路部４０で低バイアスに
設定され、消費電流を低減している。この波形の立ち上
がりおよび立ち下がりの前後の所定期間、すなわち、バ
イアス切り換え端子１４に供給されるバイアス切り換え
信号ＢＩＣの“Ｈ”、“Ｌ”のタイミングは、通常、水
平ドライバＩＣ１００を用いるユーザ側で、液晶パネル
の負荷の大きさ等を考慮して設定される。例えば、バイ
アス切り換え信号ＢＩＣの立ち上がりはストローブ信号
ＳＴＢの立ち上がりに同期し、バイアス切り換え信号Ｂ
ＩＣの立ち下がりは、ストローブ信号ＳＴＢの立ち下が
りから所定期間、例えば、ストローブ信号ＳＴＢのパル
ス幅分経過後に設定される。

【００１０】次に水平ドライバＩＣ１００を液晶パネル
に接続したときの動作を図１５を参照して説明する。前
段回路部２０に入力端子１１から３８４本の各データ線
に対応するｎビットの階調データＤＡＴがシリアルに取
り込まれ、内部で、パラレルに変換され、入力端子１２
からのストローブ信号ＳＴＢが時刻ｔ１に立ち上がる
と、この立ち上がりに同期して各データ線に対応する階
調電圧にアナログ変換され、各演算増幅器５に供給され
る。このとき、ストローブ信号ＳＴＢの立ち上がりに同
期して出力スイッチ回路部３０の各トランスファゲート
３１はオフ制御され、時刻ｔ２のストローブ信号ＳＴＢ
の立ち下がりまで各トランスファゲート３１はオフ制御
された状態で各演算増幅器５の出力がハイインピーダン
スとなっている。また、このとき、バイアス切り換え端
子１４にストローブ信号ＳＴＢの立ち上がりに同期した
“Ｈ”レベルのバイアス切り換え信号ＢＩＣが供給さ
れ、演算増幅器５のバイアス電流がバイアス回路部４０
で高バイアスに設定される。そして、ストローブ信号Ｓ
ＴＢが立ち下がると、これに同期して出力スイッチ回路
部３０の各トランスファゲート３１はオン制御され、各
階調電圧がバイアス電流が高バイアスに設定された演算
増幅器５で駆動能力を上げて各出力端子１３を介して液
晶パネルの対応する各データ線に駆動電圧として供給さ
れる。そして、ストローブ信号ＳＴＢの立ち下がりから
所定期間、例えば、ストローブ信号ＳＴＢのパルス幅分
経過後に、バイアス切り換え端子１４に“Ｌ”レベルの
バイアス切り換え信号ＢＩＣが供給され、演算増幅器５
のバイアス電流がバイアス回路部４０で低バイアスに設
定される。

【００１１】

【発明が解決しようとする課題】上述した従来のドライ
バＩＣは、バイアス切り換え信号ＢＩＣにより演算増幅
器５のバイアス電流を駆動電流が流れていない時に低バ
イアスに設定することにより無駄な消費電流を低減させ
ているが、駆動電流が流れる時の演算増幅器５のバイア
ス電流の高バイアス設定は、ストローブ信号ＳＴＢの立
ち上がりに同期して行っており、ストローブ信号ＳＴＢ
のパルスの期間、すなわち、演算増幅器５の出力がハイ
インピーダンス時においても、演算増幅器５のバイアス
電流が高バイアスに設定されており、この期間が長い場
合、まだ無駄な消費電流が生じるという問題があった。
従って、本発明は上記の問題点を解決するためになされ
たもので、ストローブ信号のパルス供給時における消費
電流を低減することにより更に消費電流を低減した液晶
駆動用半導体集積回路装置を提供することを目的とす
る。

【００１２】

【課題を解決するための手段】（１）本発明の液晶駆動
用半導体集積回路装置は、ストローブ信号に同期して前
段回路部から出力された駆動電圧を演算増幅器で駆動能
力を上げて出力スイッチ回路部を介して出力する液晶駆
動用半導体集積回路装置において、前記出力スイッチ回
路部のオフ制御に同期して前記演算増幅器のバイアス電
流を零バイアスに切り換え、前記出力スイッチ回路部の
オン制御の所定期間前に前記零バイアスを解除すること
を特徴とする。 （２）本発明の液晶駆動用半導体集積回路装置は、上記
（１）項において、前記出力スイッチ回路部のオフ制御
が前記ストローブ信号の前縁または遅延した前縁に同期
して行われるとともに、前記出力スイッチ回路部のオン
制御が前記ストローブ信号の遅延した後縁に同期して行
われ、前記出力スイッチ回路部のオン制御の所定期間前
が前記ストローブ信号の後縁であることを特徴とする。 （３）本発明の液晶駆動用半導体集積回路装置は、上記
（１）項において、前記出力スイッチ回路部のオフ制御
が前記ストローブ信号の前縁に同期して行われるととも
に、前記出力スイッチ回路部のオン制御が前記ストロー
ブ信号の後縁に同期して行われ、前記出力スイッチ回路
部のオン制御の所定期間前が前記ストローブ信号の遅延
した前縁であることを特徴とする。 （４）本発明の液晶駆動用半導体集積回路装置は、スト
ローブ信号に同期して駆動電圧を出力する前段回路部
と、前記前段回路部から出力された駆動電圧の駆動能力
を上げる演算増幅器と、オン制御により前記演算増幅器
からの駆動電圧を出力するとともにオフ制御により前記
演算増幅器の出力をハイインピーダンスとする出力スイ
ッチ回路部と、前記演算増幅器に流れるバイアス電流を
設定するバイアス回路部と、前記出力スイッチ回路部の
オフ制御に同期して前記バイアス回路部を零バイアスに
設定し、前記出力スイッチ回路部のオン制御の所定期間
前に前記零バイアス設定を解除するタイミング回路部と
を具備したものである。 （５）本発明の液晶駆動用半導体集積回路装置は、上記
（４）項において、前記タイミング回路部が、前記出力
スイッチ回路部に、前縁が前記ストローブ信号の前縁に
同期または前縁から前記所定期間遅延するとともに、後
縁が前記ストローブ信号の後縁から前記所定期間遅延し
た制御信号を出力して、前記出力スイッチ回路部を前記
制御信号の前縁に同期してオフ制御するとともに後縁に
同期してオン制御し、前記バイアス回路部に、前縁が前
記ストローブ信号の前縁に同期または前縁から前記所定
期間遅延するとともに、後縁が前記ストローブ信号の後
縁に同期したバイアス切り換え信号を出力して、前記バ
イアス回路部を前記バイアス切り換え信号の前縁に同期
して前記零バイアス設定するとともに、前記バイアス切
り換え信号の後縁に同期して前記零バイアス設定を解除
することを特徴とする。 （６）本発明の液晶駆動用半導体集積回路装置は、上記
（４）項において、前記出力スイッチ回路部のオフ制御
が前記ストローブ信号の前縁に同期して行われるととも
に、前記出力スイッチ回路部のオン制御が前記ストロー
ブ信号の後縁に同期して行われ、前記タイミング回路部
が、前記バイアス回路部に、前縁が前記ストローブ信号
の前縁に同期するとともに、後縁が前記ストローブ信号
の前縁に対してストローブ信号のパルス幅から前記所定
期間を差し引いた期間遅延したバイアス切り換え信号を
出力して、前記バイアス回路部を前記バイアス切り換え
信号の前縁に同期して前記零バイアス設定するととも
に、前記バイアス切り換え信号の後縁に同期して前記零
バイアス設定を解除することを特徴とする。

【００１３】

【発明の実施の形態】以下に、本発明に基づき、第１実
施例について、図１０に示した１アンプ方式の演算増幅
器５を用いた水平ドライバＩＣを液晶パネルのデータ線
３８４本分の駆動能力を有するものとして図１を参照し
て説明する。尚、図１３と同一部分には同一符号を付し
てその説明を省略し、異なる点のみを説明する。図にお
いて、２００は、水平ドライバＩＣで、新たにタイミン
グ回路部５０を設けるとともに、図１３のバイアス回路
部４０の替りにバイアス回路部６０を設けている。入力
端子１２からのストローブ信号ＳＴＢをタイミング回路
部５０に供給し、タイミング回路部５０からの出力を出
力スイッチ回路部３０およびバイアス回路部６０に供給
するようにしている。このドライバＩＣ２００はドット
反転駆動にでもライン反転駆動にでも用いることができ
る。

【００１４】タイミング回路部５０は、図２に示すよう
に、遅延回路５１と、インバータ５２、５３と、第１お
よび第２スイッチとしてのトランスファゲート５４、５
５とを有している。遅延回路５１は、入力端が入力端子
１２に接続され、出力端がノードＮ１に接続されてお
り、ストローブ信号ＳＴＢの立ち上がりおよび立ち下が
りを時間ｔｄ１だけ遅延させて出力する。トランスファ
ゲート５４は、入力端がノードＮ１に接続され、出力端
がノードＮ２に接続されている。トランスファゲート５
５は、入力端が入力端子１２に接続され、出力端がノー
ドＮ２に接続されている。トランスファゲート５４のＮ
チャネルゲートとトランスファゲート５５のＰチャネル
ゲートとは、入力端子１２に接続され、トランスファゲ
ート５４のＰチャネルゲートとトランスファゲート５５
のＮチャネルゲートとは、インバータ５２を介して入力
端子１２に接続されている。トランスファゲート５４
は、ストローブ信号ＳＴＢが“Ｈ”レベルのときのみオ
ン制御され、遅延回路５１の出力をバイアス回路部６０
に供給可能とする。トランスファゲート５５は、ストロ
ーブ信号ＳＴＢが“Ｌ”レベルのときのみオン制御さ
れ、ストローブ信号ＳＴＢの“Ｌ”レベルをバイアス回
路部６０に供給可能とする。タイミング回路部５０から
は、ノードＮ１から、出力スイッチ回路部３０への制御
信号が出力され、ノードＮ２から、バイアス回路部６０
の第２のバイアス切り換え信号ＢＩＣ２Ｎとインバータ
５３を介して第２のバイアス切り換え信号ＢＩＣ２Ｐが
出力される。

【００１５】バイアス回路部６０は、図３に示すよう
に、図１４に示すバイアス回路部４０とは、バイアス電
圧取出し回路４２の替りにバイアス電圧取出し回路６２
を設けた点が異なり、バイアス電圧取出し回路６２がバ
イアス電圧取出し回路４２と異なる点は、ＭＯＳトラン
ジスタＱ２５に並列接続したＰチャネルＭＯＳトランジ
スタＱ２８と、ＭＯＳトランジスタＱ２７に並列接続し
たＮチャネルＭＯＳトランジスタＱ２９を新たに設け、
ＭＯＳトランジスタＱ２８のゲートをタイミング回路部
５０からのバイアス切り換え信号ＢＩＣ２Ｐの入力端と
するとともにＭＯＳトランジスタＱ２９のゲートをタイ
ミング回路部５０からのバイアス切り換え信号ＢＩＣ２
Ｎの入力端としている点である。

【００１６】次にタイミング回路部５０の動作を図４を
参照して説明する。ストローブ信号ＳＴＢが“Ｌ”レベ
ルの時刻ｔ０において、トランスファゲート５４（ＳＷ
１）はオフ制御された状態、およびトランスファゲート
５５（ＳＷ２）はオン制御された状態であり、ノードＮ
１およびＮ２は“Ｌ”レベルである。時刻ｔ１におい
て、ストローブ信号ＳＴＢが“Ｌ”レベルから“Ｈ”レ
ベルに立ち上がると、トランスファゲート５４はオン制
御、およびトランスファゲート５５はオフ制御され、遅
延回路５１は波形の立ち上がりに遅延時間ｔｄ１を有す
るためノードＮ１およびＮ２は“Ｌ”レベルのままであ
る。時刻ｔ１から遅延時間ｔｄ１経過後の時刻ｔ１’に
おいて、遅延回路５１の出力が“Ｌ”レベルから“Ｈ”
レベルに立ち上がる。このとき、ストローブ信号ＳＴＢ
は“Ｈ”レベルであり、トランスファゲート５４はオン
制御された状態、およびトランスファゲート５５はオフ
制御された状態であり、ノードＮ１およびＮ２は“Ｈ”
レベルになる。時刻ｔ２において、ストローブ信号ＳＴ
Ｂが“Ｈ”レベルから“Ｌ”レベルに立ち下がると、ト
ランスファゲート５４はオフ制御、およびトランスファ
ゲート５５はオン制御され、遅延回路５１は波形の立ち
下がりに遅延時間ｔｄ１を有するためノードＮ１は
“Ｈ”レベルのままであり、ノードＮ２は“Ｌ”レベル
になる。時刻ｔ２から遅延時間ｔｄ１経過後の時刻ｔ
２’において、遅延回路５１の出力が“Ｈ”レベルから
“Ｌ”レベルに立ち下がる。このとき、ストローブ信号
ＳＴＢは“Ｌ”レベルであり、トランスファゲート５４
はオフ制御された状態、およびトランスファゲート５５
はオン制御された状態であり、ノードＮ１は“Ｌ”レベ
ルになり、ノードＮ２は“Ｌ”レベルのままである。

【００１７】次にバイアス回路部６０の動作をバイアス
回路部４０と異なる点のみ説明する。タイミング回路部
５０から“Ｌ”レベルのバイアス切り換え信号ＢＩＣ２
ＰがＭＯＳトランジスタＱ２８のゲートに供給され、
“Ｈ”レベルのバイアス切り換え信号ＢＩＣ２ＮがＭＯ
ＳトランジスタＱ２９のゲートに供給されると、ＭＯＳ
トランジスタＱ２８、Ｑ２９がオン制御され、演算増幅
器５のＰチャネルＭＯＳトランジスタにバイアス電圧を
供給する端子７に高電圧ＶDDが供給され、演算増幅器５
のＮチャネルＭＯＳトランジスタにバイアス電圧を供給
する端子６に低電圧ＶＳＳが供給され、演算増幅器５に
バイアス電流が流れなくなる。

【００１８】次に水平ドライバＩＣ２００を液晶パネル
に接続したときの動作を図４を参照して説明する。時刻
ｔ０において、入力端子１２に“Ｌ”レベルのストロー
ブ信号ＳＴＢが供給され、バイアス切り換え端子１４に
“Ｌ”レベルのバイアス切り換え信号ＢＩＣが供給され
ており、出力スイッチ回路部３０の各トランスファゲー
ト３１がオン制御された状態で、演算増幅器５のバイア
ス電流がバイアス回路部６０で低バイアスに設定された
状態となっている。時刻ｔ１において、その前に前段回
路部２０に入力端子１１からシリアルに取り込まれ、内
部で、パラレルに変換された３８４本の各データ線に対
応するｎビットの階調データＤＡＴがストローブ信号Ｓ
ＴＢの立ち上がりに同期して各データ線に対応する階調
電圧にアナログ変換され、各演算増幅器５に供給され
る。このとき、ストローブ信号ＳＴＢの立ち上がりに同
期してバイアス切り換え端子１４に“Ｈ”レベルのバイ
アス切り換え信号ＢＩＣが供給され、演算増幅器５のバ
イアス電流がバイアス回路部６０で高バイアスに設定さ
れる。時刻ｔ１から遅延時間ｔｄ１経過後の時刻ｔ１’
において、遅延回路５１の出力が“Ｌ”レベルから
“Ｈ”レベルに立ち上がると、タイミング回路部５０の
ノードＮ１は“Ｈ”レベルになり、出力スイッチ回路部
３０の各トランスファゲート３１がオフ制御され、演算
増幅器５の出力はハイインピーダンスとなる。このと
き、タイミング回路部５０のノードＮ２も“Ｈ”レベル
になり、バイアス回路部６０に“Ｌ”レベルのバイアス
切り換え信号ＢＩＣ２Ｐおよび “Ｈ”レベルのバイア
ス切り換え信号ＢＩＣ２Ｎが供給され、バイアス回路部
６０のＭＯＳトランジスタＱ２８、Ｑ２９がオン制御さ
れ、演算増幅器５の端子７に高電圧ＶDDが供給され、端
子６に低電圧ＶＳＳが供給され、演算増幅器５にバイア
ス電流が流れなくなる。従って、時刻ｔ１’において、
バイアス回路部６０は零バイアスに設定されることにな
る。時刻ｔ２において、ストローブ信号ＳＴＢが“Ｈ”
レベルから“Ｌ”レベルに立ち下がると、ノードＮ２は
“Ｌ”レベルになり、バイアス回路部６０に“Ｈ”レベ
ルのバイアス切り換え信号ＢＩＣ２Ｐおよび “Ｌ”レ
ベルのバイアス切り換え信号ＢＩＣ２Ｎが供給され、バ
イアス回路部６０のＭＯＳトランジスタＱ２８、Ｑ２９
がオフ制御されて、バイアス回路部６０の零バイアス設
定が解除され、演算増幅器５はバイアス電流が高バイア
スに設定される。このとき、タイミング回路部５０のノ
ードＮ１は、遅延回路５１が波形の立ち下がりに遅延時
間ｔｄ１を有するため“Ｈ”レベルのままであり、出力
スイッチ回路部３０の各トランスファゲート３１はオフ
制御されたままであり、演算増幅器５の出力はハイイン
ピーダンスのままである。時刻ｔ２から遅延時間ｔｄ１
経過後の時刻ｔ２’において、遅延回路５１の出力が
“Ｈ”レベルから“Ｌ”レベルに立ち下がると、タイミ
ング回路部５０のノードＮ１は“Ｌ”レベルになり、出
力スイッチ回路部３０の各トランスファゲート３１はオ
ン制御され、各階調電圧がバイアス電流が高バイアスに
設定された演算増幅器５で駆動能力を上げて各出力端子
１３を介して液晶パネルの対応する各データ線に駆動電
圧として供給される。そして、ストローブ信号ＳＴＢの
立ち下がりから所定期間、例えば、ストローブ信号ＳＴ
Ｂのパルス幅分経過した時刻ｔ３において、バイアス切
り換え端子１４に“Ｌ”レベルのバイアス切り換え信号
ＢＩＣが供給され、演算増幅器５のバイアス電流がバイ
アス回路部６０で低バイアスに設定される。従って、従
来のバイアス切り換え信号ＢＩＣにより演算増幅器５の
消費電流を低減することに加え、ストローブ信号ＳＴＢ
のパルスが供給される期間において、出力スイッチ回路
部３０のオフ制御に同期して演算増幅器５のバイアス電
流を零バイアスに切り換え、出力スイッチ回路部３０の
オン制御の所定期間（＝時間ｔｄ１）前に零バイアスを
解除して、演算増幅器５を一時的にバイアス電流が流れ
なくすることにより、演算増幅器５の消費電流を低減す
ることができる。

【００１９】尚、遅延回路５１の替わりに、ストローブ
信号ＳＴＢの立ち上がりは遅延させず、立ち下がりのみ
を時間ｔｄ１だけ遅延させて出力する遅延回路を用いた
場合、時刻ｔ１’ではなく、時刻ｔ１において、ノード
Ｎ１およびＮ２が“Ｈ”レベルになり、演算増幅器５の
出力がハイインピーダンスとなるとともに演算増幅器５
にバイアス電流が流れなくなる。

【００２０】次に、本発明に基づき、第２実施例につい
て、図１０に示した１アンプ方式の演算増幅器５を用い
た水平ドライバＩＣを液晶パネルのデータ線３８４本分
の駆動能力を有するものとして図５を参照して説明す
る。尚、図１と同一部分には同一符号を付してその説明
を省略し、異なる点のみを説明する。図において、３０
０は、水平ドライバＩＣで、タイミング回路部５０の替
わりにタイミング回路部７０を設けている。入力端子１
２からのストローブ信号ＳＴＢを出力スイッチ回路部３
０およびタイミング回路部７０に供給し、タイミング回
路部７０からの出力をバイアス回路部６０に供給するよ
うにしている。このドライバＩＣ３００はドット反転駆
動にでもライン反転駆動にでも用いることができる。

【００２１】タイミング回路部７０は、図６に示すよう
に、遅延回路７１と、インバータ７２、７３、７４と、
第１および第２スイッチとしてのトランスファゲート７
５、７６とを有している。遅延回路７１は、入力端が入
力端子１２に接続され、出力端がノードＮ１に接続され
ており、ストローブ信号ＳＴＢの立ち上がりおよび立ち
上がりを時間ｔｄ２だけ遅延させて出力する。トランス
ファゲート７５は、入力端がノードＮ１に接続され、出
力端がノードＮ２に接続されている。トランスファゲー
ト７６は、入力端がインバータ７３を介して入力端子１
２に接続され、出力端がノードＮ２に接続されている。
トランスファゲート７５のＮチャネルゲートとトランス
ファゲート７６のＰチャネルゲートとは、入力端子１２
に接続され、トランスファゲート７５のＰチャネルゲー
トとトランスファゲート７６のＮチャネルゲートとは、
インバータ７２を介して入力端子１２に接続されてい
る。トランスファゲート７５は、ストローブ信号ＳＴＢ
が“Ｈ”レベルのときのみオン制御され、遅延回路７１
の出力をバイアス回路部６０に供給可能とする。トラン
スファゲート７６は、ストローブ信号ＳＴＢが“Ｌ”レ
ベルのときのみオン制御され、インバータ７３の“Ｈ”
レベルの出力をバイアス回路部６０に供給可能とする。
タイミング回路部７０からは、ノードＮ２から、バイア
ス回路部６０のＭＯＳトランジスタＱ２８のゲートに第
２のバイアス切り換え信号ＢＩＣ２Ｐと、ＭＯＳトラン
ジスタＱ２９のゲートにインバータ７４を介して第２の
バイアス切り換え信号ＢＩＣ２Ｎとが出力される。

【００２２】次にタイミング回路部７０の動作を図７を
参照して説明する。ストローブ信号ＳＴＢが“Ｌ”レベ
ルの時刻ｔ０において、トランスファゲート７５（ＳＷ
１）はオフ制御された状態、およびトランスファゲート
７６（ＳＷ２）はオン制御された状態であり、ノードＮ
１は“Ｌ”レベル、およびノードＮ２は“Ｈ”レベルで
ある。時刻ｔ１において、ストローブ信号ＳＴＢが
“Ｌ”レベルから“Ｈ”レベルに立ち上がると、トラン
スファゲート７５はオン制御、およびトランスファゲー
ト７６はオフ制御され、遅延回路７１は波形の立ち上が
りに遅延時間ｔｄ２を有するため、ノードＮ１は“Ｌ”
レベルのまま、ノードＮ２は“Ｌ”レベルになる。時刻
ｔ１から遅延時間ｔｄ１経過後の時刻ｔ１’において、
遅延回路７１の出力が“Ｌ”レベルから“Ｈ”レベルに
立ち上がる。このとき、ストローブ信号ＳＴＢは“Ｈ”
レベルであり、トランスファゲート７５はオン制御され
た状態、およびトランスファゲート７６はオフ制御され
た状態であり、ノードＮ１およびＮ２は“Ｈ”レベルに
なる。時刻ｔ２において、ストローブ信号ＳＴＢが
“Ｈ”レベルから“Ｌ”レベルに立ち下がると、トラン
スファゲート７５はオフ制御、およびトランスファゲー
ト７６はオン制御され、遅延回路７１は波形の立ち下が
りに遅延時間ｔｄ２を有するため、ノードＮ１は“Ｈ”
レベルのままであり、ノードＮ２も“Ｈ”レベルのまま
である。時刻ｔ２から遅延時間ｔｄ２経過後の時刻ｔ
２’において、遅延回路７１の出力が“Ｈ”レベルから
“Ｌ”レベルに立ち下がると、ノードＮ１は“Ｌ”レベ
ルになる。このとき、ストローブ信号ＳＴＢは“Ｌ”レ
ベルであり、トランスファゲート７５はオフ制御された
状態、およびトランスファゲート７６はオン制御された
状態であり、ノードＮ２は“Ｈ”レベルのままである。

【００２３】次に水平ドライバＩＣ３００を液晶パネル
に接続したときの動作を図７を参照して説明する。時刻
ｔ０において、入力端子１２に“Ｌ”レベルのストロー
ブ信号ＳＴＢが供給され、バイアス切り換え端子１４に
“Ｌ”レベルのバイアス切り換え信号ＢＩＣが供給され
ており、出力スイッチ回路部３０の各トランスファゲー
ト３１がオン制御された状態で、演算増幅器５のバイア
ス電流がバイアス回路部６０で低バイアスに設定された
状態となっている。時刻ｔ１において、その前に前段回
路部２０に入力端子１１からシリアルに取り込まれ、内
部で、パラレルに変換された３８４本の各データ線に対
応するｎビットの階調データＤＡＴがストローブ信号Ｓ
ＴＢの立ち上がりに同期して各データ線に対応する階調
電圧にアナログ変換され、各演算増幅器５に供給され
る。このとき、ストローブ信号ＳＴＢの立ち上がりに同
期して、出力スイッチ回路部３０の各トランスファゲー
ト３１がオフ制御され、演算増幅器５の出力はハイイン
ピーダンスとなる。また、ストローブ信号ＳＴＢの立ち
上がりに同期してバイアス切り換え端子１４に“Ｈ”レ
ベルのバイアス切り換え信号ＢＩＣが供給され、演算増
幅器５のバイアス電流がバイアス回路部６０で高バイア
スに設定される。しかし、ストローブ信号ＳＴＢが
“Ｌ”レベルから“Ｈ”レベルに立ち上がると、遅延回
路７１は波形の立ち上がりに遅延時間ｔｄ２を有するた
め、タイミング回路部７０のノードＮ１は“Ｌ”レベル
のまま、ノードＮ２は“Ｌ”レベルになり、バイアス回
路部６０のＭＯＳトランジスタＱ２８、Ｑ２９がオン制
御され、演算増幅器５にバイアス電流が流れなくなる。
従って、時刻ｔ１において、バイアス回路部６０は零バ
イアスに設定されることになる。時刻ｔ１から遅延時間
ｔｄ１経過後の時刻ｔ１’において、遅延回路７１の出
力が“Ｌ”レベルから“Ｈ”レベルに立ち上がると、タ
イミング回路部７０のノードＮ１は“Ｈ”レベルにな
り、ノードＮ２も“Ｈ”レベルになり、バイアス回路部
６０に“Ｈ”レベルのバイアス切り換え信号ＢＩＣ２Ｐ
および “Ｌ”レベルのバイアス切り換え信号ＢＩＣ２
Ｎが供給され、バイアス回路部６０のＭＯＳトランジス
タＱ２８、Ｑ２９がオフ制御されて、バイアス回路部６
０の零バイアス設定が解除され、演算増幅器５はバイア
ス電流が高バイアスに設定される。このとき、ストロー
ブ信号ＳＴＢが“Ｈ”レベルであり、出力スイッチ回路
部３０の各トランスファゲート３１はオフ制御されたま
まであり、演算増幅器５の出力はハイインピーダンスの
ままである。時刻ｔ２において、ストローブ信号ＳＴＢ
が“Ｈ”レベルから“Ｌ”レベルに立ち下がると、出力
スイッチ回路部３０の各トランスファゲート３１はオン
制御され、各階調電圧がバイアス電流が高バイアスに設
定された演算増幅器５で駆動能力を上げて各出力端子１
３を介して液晶パネルの対応する各データ線に駆動電圧
として供給される。時刻ｔ２から遅延時間ｔｄ１経過後
の時刻ｔ２’において、遅延回路７１の出力が“Ｈ”レ
ベルから“Ｌ”レベルに立ち下がると、タイミング回路
部７０のノードＮ１は“Ｌ”レベルになるが、トランス
ファゲート７５はオフ制御された状態であり、各階調電
圧はバイアス電流が高バイアスに設定された演算増幅器
５から供給されたままである。そして、ストローブ信号
ＳＴＢの立ち下がりから所定期間、例えば、ストローブ
信号ＳＴＢのパルス幅分経過した時刻ｔ３において、バ
イアス切り換え端子１４に“Ｌ”レベルのバイアス切り
換え信号ＢＩＣが供給され、演算増幅器５のバイアス電
流がバイアス回路部６０で低バイアスに設定される。従
って、従来のバイアス切り換え信号ＢＩＣにより演算増
幅器５の消費電流を低減することに加え、ストローブ信
号ＳＴＢのパルスが供給される期間において、出力スイ
ッチ回路部３０のオフ制御に同期して演算増幅器５のバ
イアス電流を零バイアスに切り換え、出力スイッチ回路
部３０のオン制御の所定期間（＝ストローブ信号ＳＴＢ
のパルス幅−時間ｔｄ２）前に零バイアスを解除して、
演算増幅器５を一時的にバイアス電流が流れなくするこ
とにより、演算増幅器５の消費電流を低減することがで
きる。

【００２４】尚、遅延回路７１の替わりに、ストローブ
信号ＳＴＢの立ち上がりのみを時間ｔｄ２だけ遅延さ
せ、立ち下がりは遅延させずに出力する遅延回路を用
い、出力スイッチ回路部３０の制御信号として、ストロ
ーブ信号ＳＴＢではなく、ノードＮ１を接続した場合、
ノードＮ１は、時刻ｔ２’ではなく、時刻ｔ２におい
て、“Ｈ”レベルから“Ｌ”レベルになり、これにより
出力スイッチ回路部３０の各トランスファゲート３１は
オン制御される。

【００２５】次に、本発明に基づき、第３実施例につい
て、図９に示した２アンプ方式の演算増幅器１、２を用
いた水平ドライバＩＣとして、第１実施例のタイミング
回路部５０およびバイアス回路部６０を適用した水平ド
ライバＩＣ４００を図８を参照して説明する。尚、図１
と同一部分には同一符号を付してその説明を省略し、異
なる点のみ説明する。出力段にデータ線３８４本のＮ番
目（Ｎ＝１，３，…，３８３）と（Ｎ＋１）番目を１組
として対応してＮ番目と（Ｎ＋１）番目を１組とした１
９２組の演算増幅器１、２を配置している。各演算増幅
器１、２の入力は、入力端子１１からのｎビットの階調
データＤＡＴをシリアル／パラレル変換し、入力端子１
２からのストローブ信号ＳＴＢの立ち上がりに同期して
２のｎ乗階調の階調電圧にデジタル／アナログ変換して
出力する前段回路部８０に接続されている。Ｎ番目と
（Ｎ＋１）番目の演算増幅器１、２と出力スイッチ回路
部３０のＮ番目と（Ｎ＋１）番目のトランスファゲート
３１間に、演算増幅器１、２の出力をＮ番目と（Ｎ＋
１）番目の出力端子１３に交互に出力するための切り換
えスイッチ９０を接続している。バイアス回路部６０の
演算増幅器１、２への接続は、演算増幅器１の端子３に
ＭＯＳトランジスタＱ２７のゲートと演算増幅器２の端
子４にＭＯＳトランジスタＱ２５のゲートを接続するこ
とにより行っている。この水平ドライバＩＣ３００はド
ット反転駆動に用いることができる。尚、水平ドライバ
ＩＣ４００を液晶パネルに接続したときの動作および効
果は水平ドライバＩＣ２００に準じるので説明を省略す
る。また、水平ドライバＩＣ４００において、タイミン
グ回路部５０の替わりに第２実施例のタイミング回路部
７０を適用することもできるが、説明を省略する。

【００２６】尚、上記実施例では、バイアス回路部６０
へのバイアス切り換え信号ＢＩＣをドライバＩＣの外部
からバイアス切り換え端子１４に供給することで説明し
たが、ドライバＩＣ内部で生成するものであってもよ
い。また、外部からデジタルのデータ信号が供給される
水平ドライバＩＣで説明したが、アナログのデータ信号
が供給される水平ドライバＩＣにも適用できる。

【００２７】

【発明の効果】本発明に係わる液晶駆動用半導体集積回
路装置によれば、従来のバイアス切り換え信号ＢＩＣに
より演算増幅器の消費電流を低減することに加え、スト
ローブ信号ＳＴＢのパルスが供給される期間において、
出力スイッチ回路部のオフ制御に同期して演算増幅器の
バイアス電流を零バイアスに切り換え、出力スイッチ回
路部のオン制御の所定期間前に零バイアスを解除して、
演算増幅器を一時的にバイアス電流が流れなくすること
により、演算増幅器の消費電流を低減することができ
る。

【図面の簡単な説明】

【図１】 本発明の第１実施例の水平ドライバＩＣの要
部回路図。

【図２】 図１の水平ドライバＩＣに使用されるタイ
ミング回路部を示す回路図。

【図３】 図１の水平ドライバＩＣに使用されるバイ
アス回路部を示す回路図。

【図４】 図１の水平ドライバＩＣの動作を説明するタ
イムチャート。

【図５】 本発明の第２実施例の水平ドライバＩＣの要
部回路図。

【図６】 図５の水平ドライバＩＣに使用されるタイ
ミング回路部を示す回路図。

【図７】 図５の水平ドライバＩＣの動作を説明するタ
イムチャート。

【図８】 本発明の第３実施例の水平ドライバＩＣの要
部回路図。

【図９】 ２アンプ方式のボルテージホロア接続の演算
増幅器の説明図。

【図１０】 １アンプ方式のボルテージホロア接続の演
算増幅器の説明図。

【図１１】 立ち上がり専用演算増幅器を示す回路図。

【図１２】 立ち下がり専用演算増幅器を示す回路図。

【図１３】 従来の水平ドライバＩＣの要部回路図。

【図１４】 図１３の水平ドライバＩＣのバイアス回路
部を示す回路図。

【図１５】 図１３の水平ドライバＩＣの動作を説明す
るタイムチャート。

【符号の説明】

１、２、５ 演算増幅器 ２０、８０ 前段回路部 ３０ 出力スイッチ回路部 ５０、７０ タイミング回路部 ６０ バイアス回路部

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C006 AC27 AC28 AF69 AF71 BC11 BF07 BF25 BF27 EB05 FA47 5C080 AA10 BB05 DD24 DD25 DD26 JJ03 JJ04 5J092 AA01 AA47 CA36 CA78 FA10 FA18 GR09 HA10 HA17 HA19 HA39 KA04 KA06 KA09 KA12 KA15 KA33 MA22 SA08 TA01 TA06 5J500 AA01 AA47 AC36 AC78 AF10 AF18 AH10 AH17 AH19 AH39 AK04 AK06 AK09 AK12 AK15 AK33 AM22 AS08 AS09 AT01 AT06 RG09

Claims (6)

【特許請求の範囲】
1. 【請求項１】ストローブ信号に同期して前段回路部から
   出力された駆動電圧を演算増幅器で駆動能力を上げて出
   力スイッチ回路部を介して出力する液晶駆動用半導体集
   積回路装置において、 前記出力スイッチ回路部のオフ制御に同期して前記演算
   増幅器のバイアス電流を零バイアスに切り換え、前記出
   力スイッチ回路部のオン制御の所定期間前に前記零バイ
   アスを解除することを特徴とする液晶駆動用半導体集積
   回路装置。
2. 【請求項２】前記出力スイッチ回路部のオフ制御が前記
   ストローブ信号の前縁または遅延した前縁に同期して行
   われるとともに、前記出力スイッチ回路部のオン制御が
   前記ストローブ信号の遅延した後縁に同期して行われ、 前記出力スイッチ回路部のオン制御の所定期間前が前記
   ストローブ信号の後縁であることを特徴とする請求項１
   記載の液晶駆動用半導体集積回路装置。
3. 【請求項３】前記出力スイッチ回路部のオフ制御が前記
   ストローブ信号の前縁に同期して行われるとともに、前
   記出力スイッチ回路部のオン制御が前記ストローブ信号
   の後縁に同期して行われ、 前記出力スイッチ回路部のオン制御の所定期間前が前記
   ストローブ信号の遅延した前縁であることを特徴とする
   請求項１記載の液晶駆動用半導体集積回路装置。
4. 【請求項４】ストローブ信号に同期して駆動電圧を出力
   する前段回路部と、 前記前段回路部から出力された駆動電圧の駆動能力を上
   げる演算増幅器と、 オン制御により前記演算増幅器からの駆動電圧を出力す
   るとともにオフ制御により前記演算増幅器の出力をハイ
   インピーダンスとする出力スイッチ回路部と、 前記演算増幅器に流れるバイアス電流を設定するバイア
   ス回路部と、 前記出力スイッチ回路部のオフ制御に同期して前記バイ
   アス回路部を零バイアスに設定し、前記出力スイッチ回
   路部のオン制御の所定期間前に前記零バイアス設定を解
   除するタイミング回路部とを具備した液晶駆動用半導体
   集積回路装置。
5. 【請求項５】前記タイミング回路部が、 前記出力スイッチ回路部に、前縁が前記ストローブ信号
   の前縁に同期または前縁から前記所定期間遅延するとと
   もに、後縁が前記ストローブ信号の後縁から前記所定期
   間遅延した制御信号を出力して、前記出力スイッチ回路
   部を前記制御信号の前縁に同期してオフ制御するととも
   に後縁に同期してオン制御し、 前記バイアス回路部に、前縁が前記ストローブ信号の前
   縁に同期または前縁から前記所定期間遅延するととも
   に、後縁が前記ストローブ信号の後縁に同期したバイア
   ス切り換え信号を出力して、前記バイアス回路部を前記
   バイアス切り換え信号の前縁に同期して前記零バイアス
   設定するとともに、前記バイアス切り換え信号の後縁に
   同期して前記零バイアス設定を解除することを特徴とす
   る請求項４記載の液晶駆動用半導体集積回路装置。
6. 【請求項６】前記出力スイッチ回路部のオフ制御が前記
   ストローブ信号の前縁に同期して行われるとともに、前
   記出力スイッチ回路部のオン制御が前記ストローブ信号
   の後縁に同期して行われ、 前記タイミング回路部が、前記バイアス回路部に、前縁
   が前記ストローブ信号の前縁に同期するとともに、後縁
   が前記ストローブ信号の前縁に対してストローブ信号の
   パルス幅から前記所定期間を差し引いた期間遅延したバ
   イアス切り換え信号を出力して、前記バイアス回路部を
   前記バイアス切り換え信号の前縁に同期して前記零バイ
   アス設定するとともに、前記バイアス切り換え信号の後
   縁に同期して前記零バイアス設定を解除することを特徴
   とする請求項４記載の液晶駆動用半導体集積回路装置。