TWI652898B - 運算放大器 - Google Patents
運算放大器 Download PDFInfo
- Publication number
- TWI652898B TWI652898B TW107112432A TW107112432A TWI652898B TW I652898 B TWI652898 B TW I652898B TW 107112432 A TW107112432 A TW 107112432A TW 107112432 A TW107112432 A TW 107112432A TW I652898 B TWI652898 B TW I652898B
- Authority
- TW
- Taiwan
- Prior art keywords
- stage circuit
- coupled
- transistor
- control signal
- signal
- Prior art date
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Amplifiers (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
一種運算放大器,包含輸入級電路、負載級電路、輸出級電路和控制電路。輸入級電路用以接收第一輸入訊號及第二輸入訊號。負載級電路耦接至輸入級電路,此負載級電路用以對第一輸入訊號及第二輸入訊號進行放大操作並產生第一控制訊號及第二控制訊號。輸出級電路耦接至負載級電路,此輸出級電路用以依據第一控制訊號及第二控制訊號產生輸出訊號。控制電路耦接至負載級電路與輸出級電路,此控制電路用以調節第一控制訊號與第二控制訊號的電位。
Description
本發明是有關於一種運算放大器,且特別是指一種可提升輸出訊號改變速度的運算放大器。
運算放大器已廣泛地應用在電子電路的設計上,其用以依據一組差動訊號產生放大後的輸出訊號。舉例而言,在顯示裝置的源極驅動器的設計上,可使用運算放大器作為輸出緩衝器,其依據資料訊號對顯示面板中的負載進行充放電,以驅動顯示面板中對應的畫素單元。然而,對高解析度的顯示裝置而言,顯示面板中的每一畫素的充放電時間更為短暫,且顯示面板中的負載亦增加。若是運算放大器無法在有限的時間內將輸出訊號調節至預定電位,則將造成源極驅動器對顯示面板的能力下降,例如輸出訊號的波形異常而導致顯示面板所顯示的畫面不正確等。
本發明的目的是在於提供一種運算放大器,其可提升輸出訊號的改變速度,進而增加使用此運算放大器的電路的驅動能力。
根據本發明之上述目的,提出一種運算放大器,此運算放大器包含輸入級電路、負載級電路、輸出級電路和控制電路。輸入級電路用以接收第一輸入訊號及第二輸入訊號。負載級電路耦接至輸入級電路,負載過大,則將造成輸出訊號的。
依據本發明之一或多個實施例,上述控制電路包含第一電晶體和第二電晶體。第一電晶體耦接至上述負載級電路的電流鏡電晶體。第二電晶體耦接至第一電晶體與上述負載級電路之用以輸出上述第一控制訊號或上述第二控制訊號的輸出端。
依據本發明之一或多個實施例,上述第一電晶體與上述第二電晶體為P型金氧半場效電晶體。
依據本發明之一或多個實施例,上述第一電晶體與上述第二電晶體為N型金氧半場效電晶體。
依據本發明之一或多個實施例,上述控制電路包含第一電晶體、第二電晶體、第三電晶體和第四電晶體。第一電晶體耦接至上述負載級電路的第一電流鏡電晶體,此第一電流鏡電晶體耦接至第一電壓供應端。第二電晶體耦接至第一電晶體與上述負載級電路之用以輸出上述第一控制訊號的第一輸出端。第三電晶體耦接至上述負載級電路的第二電流鏡電晶體,此第二電流鏡電晶體耦接至第二電壓供應端。第四電晶體耦接至第三電晶體與上述負載級電路之用以輸出上述第二控制訊號的第二輸出端。
依據本發明之一或多個實施例,上述控制電路包含第一電流源和第一開關,此第一電流源耦接至第一電壓
供應端,且此第一開關耦接至第一電流源與上述負載級電路之用以輸出上述第一控制訊號或上述第二控制訊號的輸出端。
依據本發明之一或多個實施例,上述控制電路包含第二電流源和第二開關,此第二電流源耦接至上述負載級電路之用以輸出上述第一控制訊號或上述第二控制訊號的輸出端,且此第二開關耦接至第二電流源與第二電壓供應端。
依據本發明之一或多個實施例,上述控制電路包含第一電流源、第一開關、第二電流源和第二開關。第一電流源耦接至第一電壓供應端。第一開關耦接至第一電流源與上述負載級電路之用以輸出上述第一控制訊號的第一輸出端。第二電流源耦接至第二電壓供應端。第二開關耦接至第二電流源與上述負載級電路之用以輸出上述第二控制訊號的第二輸出端。
依據本發明之一或多個實施例,上述第一電流源與上述第二電流源分別包含第一電晶體與第二電晶體,此第一電晶體及此第二電晶體耦接至偏壓電路,此偏壓電路用以提供可變電壓至第一電晶體及第二電晶體。
依據本發明之一或多個實施例,上述第一電晶體為P型金氧半場效電晶體,且上述第二電晶體為N型金氧半場效電晶體。
100、300、OP(1)~OP(M)‧‧‧運算放大器
110、310‧‧‧輸入級電路
120、320‧‧‧負載級電路
130、330‧‧‧輸出級電路
140、340‧‧‧控制電路
142、144、342、344‧‧‧控制單元
150‧‧‧電流鏡控制訊號產生單元
200‧‧‧顯示裝置
210‧‧‧顯示面板
220‧‧‧資料驅動器
222‧‧‧移位暫存器
224‧‧‧資料閂鎖器
226‧‧‧數位至類比轉換器
228‧‧‧緩衝放大器
230‧‧‧掃描驅動器
240‧‧‧時序控制器
350‧‧‧分壓電路
CLK1、CLK2‧‧‧時脈訊號
CM1、CM2‧‧‧電流鏡
CTRL1、CTRL2、VB1、VB2‧‧‧控制訊號
D‧‧‧資料線
DATA‧‧‧影像資料
DP1、DP2‧‧‧差動對
DS(1)~DS(M)‧‧‧資料驅動訊號
GAMMA‧‧‧伽瑪電壓訊號
HDR‧‧‧脈波訊號
HDR1、HDR2‧‧‧電流鏡控制訊號
I1、I2‧‧‧電流源
IA1、IA2‧‧‧定電流源
M1~M22‧‧‧電晶體
P‧‧‧畫素單元
P1、P2‧‧‧輸出端
RST、RSTB‧‧‧重置訊號
S‧‧‧掃描線
SS(1)~SS(N)‧‧‧掃描驅動訊號
TG1、TG2‧‧‧轉移閘
T‧‧‧開關單元
TP‧‧‧同步控制訊號
V(1)~V(M)‧‧‧電壓供應端
VBIAS1、VBIAS2‧‧‧分壓
VDD、VSS‧‧‧電壓供應端
VIN1、VIN2‧‧‧輸入訊號
VOUT‧‧‧輸出訊號
為了更完整了解實施例及其優點,現參照結合所附圖式所做之下列描述,其中:〔圖1〕為依據本發明實施例之運算放大器的電路示意圖;〔圖2〕為依據本發明實施例之判別單元的方塊示意圖;〔圖3〕為依據本發明實施例之顯示裝置的示意圖;〔圖4〕為〔圖3〕之顯示裝置之資料驅動器的示意圖;〔圖5〕為〔圖4〕之資料驅動器之緩衝放大器的示意圖;〔圖6〕為依據本發明實施例與比較例產生之輸出訊號的波形圖;〔圖7〕為依據本發明實施例之運算放大器的電路示意圖;〔圖8〕為〔圖7〕之控制單元之一示例;以及〔圖9〕為依據本發明實施例與比較例產生之輸出訊號的波形圖。
以下仔細討論本發明的實施例。然而,可以理解的是,實施例提供許多可應用的發明概念,其可實施於各式各樣的特定內容中。所討論之特定實施例僅供說明,並非用以限定本發明之範圍。
可被理解的是,雖然在本文可使用「第一」、「第二」、「第三」...等等用語來描述各種元件、零件、區域和/或部分,但此些用語不應限制此些元件、零件、區域和/或部分。此些用語僅用以區別一元件、零件、區域和/或部分與另一元件、零件、區域和/或部分。
在本文中所使用之「耦接」一詞,可指二或多個元件相互直接作實體或電性接觸,或是相互間接作實體或電性接觸,而「耦接」還可指二或多個元件相互操作或動作。
請參照圖1,圖1為依據本發明實施例之運算放大器100的電路示意圖。運算放大器100可用於例如顯示裝置的資料驅動器中,以增加顯示裝置的資料驅動能力,但本發明實施例不限於此。如圖1所示,運算放大器100包含輸入級電路110、負載級電路120、輸出級電路130和控制電路140。
在輸入級電路110中,電流源I1耦接至電壓供應端VDD和差動對DP1,電流源I2耦接至電壓供應端VSS和差動對DP2。差動對DP1具有電晶體M1、M2,此些電晶體M1、M2均為P型金氧半場效電晶體,其中電晶體M1、M2的源極均耦接至電流源I1,電晶體M1的閘極接收輸入訊號VIN1,而電晶體M2的閘極接收輸入訊號VIN2。差動對DP2具有電晶體M3、M4,此些電晶體M3、M4均為N型金氧半場效電晶體,其中電晶體M3、M4的源極均耦接至電流源I2,電晶體M3的閘極接收輸入訊號VIN1,而電晶體M4的閘極接收輸入訊號VIN2。在本發明實施例中,電壓供應端VDD、VSS分別為高電位供應端和低電位供應端。
在負載級電路120中,電流鏡CM1耦接至電壓供應端VDD和輸入級電路110中的差動對DP2,電流鏡CM2耦接至電壓供應端VSS和輸入級電路110中的差動對DP1,而轉移閘TG1、TG2均耦接至電流鏡CM1、CM2。電流鏡
CM1具有電晶體M5、M6,此些電晶體M5、M6均為P型金氧半場效電晶體,其中電晶體M5、M6的源極均耦接至電壓供應端VDD,電晶體M5的閘極耦接至電晶體M6的閘極,電晶體M5的汲極耦接至電晶體M5的閘極和電晶體M3的汲極,而電晶體M6的汲極耦接至電晶體M4的汲極。電流鏡CM2具有電晶體M7、M8,此些電晶體M7、M8均為N型金氧半場效電晶體,其中電晶體M7、M8的源極均耦接至電壓供應端VSS,電晶體M7的閘極耦接至電晶體M8的閘極,電晶體M7的汲極耦接至電晶體M7的閘極和電晶體M1的汲極,而電晶體M8的汲極耦接至電晶體M2的汲極。轉移閘TG1的兩端點分別耦接電晶體M5、M7的汲極,且轉移閘TG1具有電晶體M9、M10,此些電晶體M9、M10分別為P型金氧半場效電晶體和N型金氧半場效電晶體,其中電晶體M9的源極和電晶體M10的汲極耦接至轉移閘TG1的一端點,電晶體M9的汲極和電晶體M10的源極耦接至轉移閘TG1的另一端點,而電晶體M9、M10的閘極分別接收控制訊號VB1、VB2。轉移閘TG2的兩端點分別耦接電晶體M6、M8的汲極,且轉移閘TG2具有電晶體M11、M12,此些電晶體M11、M12分別為P型金氧半場效電晶體和N型金氧半場效電晶體,其中電晶體M11的源極和電晶體M12的汲極耦接至轉移閘TG2的一端點,電晶體M11的汲極和電晶體M12的源極耦接至轉移閘TG2的另一端點,而電晶體M11、M12的閘極分別接收控制訊號VB1、VB2。
輸出級電路130具有電晶體M13、M14,此些電晶體M13、M14分別為P型金氧半場效電晶體和N型金氧半場效電晶體,其中電晶體M13、M14的源極分別耦接至電壓供應端VDD、VSS,電晶體M13、M14的閘極分別耦接至負載級電路120的輸出端P1、P2,而電晶體M13的汲極耦接至電晶體M14的汲極且用以提供輸出訊號VOUT。輸出訊號VOUT為輸入級電路110的輸入訊號VIN1,即輸出級電路130的輸出端耦接至輸入級電路110之用以接收輸入訊號VIN1的輸入端。
控制電路140包含控制單元142、144。在控制單元142中,電晶體M15、M16均為P型金氧半場效電晶體,其中電晶體M15的源極耦接至電壓供應端VDD,電晶體M15的閘極耦接至電晶體M5、M6的閘極,電晶體M16的源極耦接至電晶體M15的汲極,電晶體M16的閘極用以接收電流鏡控制訊號HDR1,而電晶體M16的汲極耦接至負載級電路120的輸出端P1。在控制單元144中,電晶體M17、M18均為N型金氧半場效電晶體,其中電晶體M17的源極耦接至電壓供應端VSS,電晶體M17的閘極耦接至電晶體M7、M8的閘極,電晶體M18的源極耦接至電晶體M17的汲極,電晶體M18的閘極用以接收電流鏡控制訊號HDR2,而電晶體M18的汲極耦接至負載級電路120的輸出端P2。
以下說明控制電路140的操作。在輸入訊號VIN2的電位等於輸出訊號VOUT的電位的情形下,電流鏡控制訊號HDR1、HDR2分別為高電位和低電位,使得電晶體
M16、M18均處於關斷狀態,以避免額外的電力消耗。當輸入訊號VIN2的電位降低至低於輸出訊號VOUT的電位時,電流鏡控制訊號HDR1由高電位降為低電位,以導通電晶體M16,且電流鏡控制訊號HDR2維持在低電位。因電晶體M16導通的關係,額外的電流經過控制單元142至負載級電路120的輸出端P1,以加快控制訊號CTRL1從低電位上升至高電位的速度。如此一來,電晶體M13提早進入關斷狀態,使得輸出訊號VOUT的電位可以快速下降。經過一段時間後,電流鏡控制訊號HDR1再由低電位升為高電位。在輸出訊號VOUT放電完成後,輸入訊號VIN2的電位等於輸出訊號VOUT的電位。相對地,當輸入訊號VIN2的電位升高至高於輸出訊號VOUT的電位時,則電流鏡控制訊號HDR2由低電位升為高電位,以導通電晶體M18,且電流鏡控制訊號HDR1維持高低電位。因電晶體M18導通的關係,額外的電流經過控制單元144至負載級電路120的輸出端P2,以加快控制訊號CTRL2從高電位下降至低電位的速度。如此一來,電晶體M14提早進入關斷狀態,使得輸出訊號VOUT的電位可以快速上升。經過一段時間後,電流鏡控制訊號HDR2再由高電位降為低電位。在輸出訊號VOUT充電完成後,輸入訊號VIN2的電位等於輸出訊號VOUT的電位。
在一些實施例中,如圖2所示,運算放大器100更包含電流鏡控制訊號產生單元150,其用以依據輸入訊號VIN1、VIN2和脈波訊號HDR產生電流鏡控制訊號HDR1、HDR2。電流鏡控制訊號產生單元150。詳細而言,當輸入
訊號VIN2的電位低於輸入訊號VIN1的電位時,電流鏡控制訊號HDR1依據脈波訊號HDR在特定時間由高電位降為低電位,且在經過電位切換週期後由低電位升為高電位,而電流鏡控制訊號HDR2維持在低電位。相對地,當輸入訊號VIN2的電位高於輸入訊號VIN1的電位時,電流鏡控制訊號HDR2依據脈波訊號HDR在特定時間由低電位升為高電位,且在經過電位切換週期後由高電位降為低電位,而電流鏡控制訊號HDR1維持在高電位。
請參照圖3,其為本發明實施例之顯示裝置200的示意圖。顯示裝置200包含顯示面板210、資料驅動器220、掃描驅動器230和時序控制電路240。顯示面板210可以是薄膜電晶體液晶顯示面板(TFT-LCD),但不限於此。顯示面板210包含多個畫素單元P、多個資料線D和多個掃描線S。在顯示面板210中,所有畫素單元P形成M行和N列的矩陣。每一畫素單元P包含開關單元T,其係由一條資料線D和一條掃描線S所驅動,以在一特定時間區間開啟,使得畫素單元P可顯示對應的灰階。資料驅動器220用以產生資料驅動訊號DS(1)~DS(M),其分別用於驅動各資料線D,以將灰階資料傳送到每一行的畫素單元P。掃描驅動器230用以產生掃描驅動訊號SS(1)~SS(N)來驅動各掃描線S,以控制每一列的畫素單元P中開關單元T的開關狀態。在一特定時間區間內,開關單元T的開關狀態為開啟,使畫素單元P顯示對應灰階。利用視覺暫留的原理,人眼可看到完整的顯示畫面。時序控制電路240提供時脈訊號CLK1至掃
描驅動器230,以控制掃描驅動器230依序驅動顯示面板210的各掃描線S,並提供影像資料DATA和時脈訊號CLK2至資料驅動器220,以控制資料驅動器220於各掃描線S依序被驅動時,送入相對應的影像資料至顯示面板210的各資料線D。
圖4為圖3之資料驅動器220的示意圖。資料驅動器220包含移位暫存器222、資料閂鎖器224、數位至類比轉換器226和緩衝放大器228。移位暫存器222具有M級電路,其用以依據時脈訊號CLK2產生分別對應各資料線D的脈衝訊號。資料閂鎖器224接收影像資料DATA和同步控制訊號TP,以將影像資料DATA與同步控制訊號TP同步。數位至類比轉換器226可使用伽瑪電壓訊號GAMMA將數位型式的影像資料DATA轉換為類比型式的電壓訊號VD(1)~VD(M)。緩衝放大器228用以緩衝電壓訊號VD(1)~VD(M)而產生資料驅動訊號DS(1)~DS(M),並放大對各資料線D的驅動能力。
圖5為圖4之緩衝放大器228的示意圖。緩衝放大器228包含多個運算放大器OP(1)~OP(M),其正輸入端分別輸入電壓訊號VD(1)~VD(M),且其輸出端分別輸出資料驅動訊號DS(1)~DS(M)並分別耦接至其負輸入端。在一些實施例中,每一運算放大器OP(1)~OP(M)的電路可與圖1之運算放大器100相同。舉例而言,運算放大器OP(1)的正輸入端和輸出端分別對應運算放大器100之用以接收輸入訊號VIN1的輸入端和用以提供輸出訊號VOUT的輸出端。
此外,控制訊號VB1、VB2輸入至每一運算放大器OP(1)~OP(M)。
圖6為本發明實施例與比較例之運算放大器應用在顯示裝置中的輸出訊號波形圖,其中本發明實施例之運算放大器為圖1之運算放大器100,而比較例之運算放大器為圖1之運算放大器100但不包含控制電路140。在輸出訊號VOUT的欄位中,實線波形為本發明實施例之運算放大器之輸出訊號的波形,而虛線波形為比較例之運算放大器之輸出訊號的波形。由圖6可知,在對顯示面板進行驅動的同步控制訊號TP的脈波後,且在運算放大器的輸出訊號改變的情形下,相較於比較例之運算放大器,本發明實施例之運算放大器可顯著縮短輸出訊號由高電位降為低電位以及由低電位升為高電位的所需時間,。此外,本發明實施例之運算放大器應用在顯示裝置上亦可有效減少驅動訊號的充電及放電時間,故其亦具有降低電力消耗的優點。
請參照圖7,圖7為依據本發明實施例之運算放大器300的電路示意圖。如圖7所示,運算放大器300包含輸入級電路310、負載級電路320、輸出級電路330和控制電路340。輸入級電路310、負載級電路320和輸出級電路330分別與運算放大器100之輸入級電路110、負載級電路120和輸出級電路130相同,故相關說明請參照先前段落,在此不贅述。
控制電路340包含控制單元342、344。在控制單元342中,定電流源IA1的兩端分別耦接至電壓供應端
VDD和開關SW1的一端,而開關SW1的另一端耦接至負載級電路320的輸出端P1。在控制單元344中,定電流源IA2的兩端分別耦接至電壓供應端VSS和開關SW2的一端,而開關SW2的另一端耦接至負載級電路320的輸出端P2。
圖8例示控制單元342、344之一種實施方式。在圖8中,電晶體M19~M22分別代表圖4之定電流源IA1、開關SW1、定電流源IA2和開關SW2,其中電晶體M19、M20均為P型金氧半場效電晶體,而電晶體M21、M22均為N型金氧半場效電晶體。電晶體M19的源極耦接至電壓供應端VDD,而電晶體M19的閘極耦接至分壓電路350。電晶體M20的源極耦接至電晶體M19的汲極,電晶體M20的閘極用以接收重置訊號RSTB,而電晶體M20的汲極耦接至負載級電路320的輸出端P1。電晶體M21的源極耦接至電壓供應端VSS,而電晶體M21的閘極耦接至分壓電路350。電晶體M22的源極耦接至電晶體M21的汲極,電晶體M22的閘極用以接收重置訊號RST,而電晶體M22的汲極耦接至負載級電路320的輸出端P2。分壓電路350用以提供分壓VBIAS1、VBIAS2至電晶體M19、M21的閘極,使得控制單元342、344可分別在電晶體M20、M22導通時提供固定電流,以分別調節控制訊號CTRL1、CTRL2的電位。
具體而言,重置訊號RST、RSTB分別為高電位訊號和低電位訊號;當輸入訊號VIN2的電位低於輸入訊號VIN1的電位時,重置訊號RSTB產生低電位的脈波,使得控制單元342在此脈波期間提供電流,以增加控制訊號
CTRL1的電位下降速度。相對地,當輸入訊號VIN2的電位高於輸入訊號VIN1的電位時,重置訊號RST產生高電位的脈波,使得控制單元344在此脈波期間提供電流,以增加控制訊號CTRL2的電位上升速度。
請回到圖5。在一些實施例中,每一運算放大器OP(1)~OP(M)的電路可與圖7之運算放大器300相同。舉例而言,運算放大器OP(1)的正輸入端和輸出端分別對應運算放大器300之用以接收輸入訊號VIN1的輸入端和用以提供輸出訊號VOUT的輸出端。此外,控制訊號VB1、VB2輸入至每一運算放大器OP(1)~OP(M)。
圖9為本發明實施例與比較例之運算放大器應用在顯示裝置中的輸出訊號波形圖,其中本發明實施例之運算放大器為圖7之運算放大器300,其控制單元342、344如圖8所示,而比較例之運算放大器為圖7之運算放大器300但不包含控制電路340。在輸出訊號VOUT的欄位中,實線波形為本發明實施例之運算放大器之輸出訊號的波形,而虛線波形為比較例之運算放大器之輸出訊號的波形。由圖9可知,在對顯示面板進行驅動的同步控制訊號TP的脈波後,且在運算放大器的輸出訊號改變的情形下,相較於比較例之運算放大器,本發明實施例之運算放大器可先在同步控制訊號TP的脈波期間預先調節控制訊號CTRL1或控制訊號CTRL2的電位並增加控制訊號CTRL1的電位下降速度或控制訊號CTRL2的電位上升速度,故可在同步控制訊號TP的脈波後顯著縮短輸出訊號由高電位降為低電位以及由低
電位升為高電位的所需時間。此外,本發明實施例之運算放大器應用在顯示裝置上亦可有效減少驅動訊號的充電及放電時間,故其亦具有降低電力消耗的優點。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
Claims (9)
- 一種運算放大器,包含:一輸入級電路,用以接收一第一輸入訊號及一第二輸入訊號;一負載級電路,耦接至該輸入級電路,該負載級電路用以對該第一輸入訊號及該第二輸入訊號進行放大操作並產生一第一控制訊號及一第二控制訊號;一輸出級電路,耦接至該負載級電路,該輸出級電路用以依據該第一控制訊號及該第二控制訊號產生一輸出訊號;以及一控制電路,耦接至該負載級電路與該輸出級電路,該控制電路用以調節該第一控制訊號與該第二控制訊號之電位,且該控制電路包含:一第一電晶體,耦接至該負載級電路之一電流鏡電晶體;以及一第二電晶體,耦接至該第一電晶體與該負載級電路之用以輸出該第一控制訊號或該第二控制訊號之一輸出端。
- 如申請專利範圍第1項所述之運算放大器,其中該第一電晶體與該第二電晶體係P型金氧半場效電晶體。
- 如申請專利範圍第1項所述之運算放大器,其中該第一電晶體與該第二電晶體係N型金氧半場效電晶體。
- 一種運算放大器,包含:一輸入級電路,用以接收一第一輸入訊號及一第二輸入訊號;一負載級電路,耦接至該輸入級電路,該負載級電路用以對該第一輸入訊號及該第二輸入訊號進行放大操作並產生一第一控制訊號及一第二控制訊號;一輸出級電路,耦接至該負載級電路,該輸出級電路用以依據該第一控制訊號及該第二控制訊號產生一輸出訊號;以及一控制電路,耦接至該負載級電路與該輸出級電路,該控制電路用以調節該第一控制訊號與該第二控制訊號之電位,且該控制電路包含:一第一電晶體,耦接至該負載級電路之一第一電流鏡電晶體,該第一電流鏡電晶體耦接至一第一電壓供應端;一第二電晶體,耦接至該第一電晶體與該負載級電路之用以輸出該第一控制訊號之一第一輸出端;一第三電晶體,耦接至該負載級電路之一第二電流鏡電晶體,該第二電流鏡電晶體耦接至一第二電壓供應端;以及 一第四電晶體,耦接至該第三電晶體與該負載級電路之用以輸出該第二控制訊號之一第二輸出端。
- 一種運算放大器,包含:一輸入級電路,用以接收一第一輸入訊號及一第二輸入訊號;一負載級電路,耦接至該輸入級電路,該負載級電路用以對該第一輸入訊號及該第二輸入訊號進行放大操作並產生一第一控制訊號及一第二控制訊號;一輸出級電路,耦接至該負載級電路,該輸出級電路用以依據該第一控制訊號及該第二控制訊號產生一輸出訊號;以及一控制電路,耦接至該負載級電路與該輸出級電路,該控制電路用以調節該第一控制訊號與該第二控制訊號之電位,且該控制電路包含:一電流源,耦接至一電壓供應端;以及一開關,耦接至該電流源與該負載級電路之用以輸出該第一控制訊號或該第二控制訊號之一輸出端。
- 一種運算放大器,包含:一輸入級電路,用以接收一第一輸入訊號及一第二輸入訊號;一負載級電路,耦接至該輸入級電路,該負載級電路用以對該第一輸入訊號及該第二輸入訊號進行放大操作並產生一第一控制訊號及一第二控制訊號; 一輸出級電路,耦接至該負載級電路,該輸出級電路用以依據該第一控制訊號及該第二控制訊號產生一輸出訊號;以及一控制電路,耦接至該負載級電路與該輸出級電路,該控制電路用以調節該第一控制訊號與該第二控制訊號之電位,且該控制電路包含:一電流源,耦接至該負載級電路之用以輸出該第一控制訊號或該第二控制訊號之一輸出端;以及一開關,耦接至該電流源與一電壓供應端。
- 一種運算放大器,包含:一輸入級電路,用以接收一第一輸入訊號及一第二輸入訊號;一負載級電路,耦接至該輸入級電路,該負載級電路用以對該第一輸入訊號及該第二輸入訊號進行放大操作並產生一第一控制訊號及一第二控制訊號;一輸出級電路,耦接至該負載級電路,該輸出級電路用以依據該第一控制訊號及該第二控制訊號產生一輸出訊號;以及一控制電路,耦接至該負載級電路與該輸出級電路,該控制電路用以調節該第一控制訊號與該第二控制訊號之電位,且該控制電路包含:一第一電流源,耦接至一第一電壓供應端;一第一開關,耦接至該第一電流源與該負載級電路之用以輸出該第一控制訊號之一第一輸出端; 一第二電流源,耦接至一第二電壓供應端;以及一第二開關,耦接至該第二電流源與該負載級電路之用以輸出該第二控制訊號之一第二輸出端。
- 如申請專利範圍第7項所述之運算放大器,其中該第一電流源與該第二電流源分別包含一第一電晶體與一第二電晶體,該第一電晶體及該第二電晶體耦接至一偏壓電路,該偏壓電路用以提供可變電壓至該第一電晶體及該第二電晶體。
- 如申請專利範圍第8項所述之運算放大器,其中該第一電晶體係P型金氧半場效電晶體,且該第二電晶體係N型金氧半場效電晶體。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107112432A TWI652898B (zh) | 2018-04-11 | 2018-04-11 | 運算放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107112432A TWI652898B (zh) | 2018-04-11 | 2018-04-11 | 運算放大器 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI652898B true TWI652898B (zh) | 2019-03-01 |
TW201944728A TW201944728A (zh) | 2019-11-16 |
Family
ID=66590579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107112432A TWI652898B (zh) | 2018-04-11 | 2018-04-11 | 運算放大器 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI652898B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080265993A1 (en) | 2007-04-30 | 2008-10-30 | Rallabandi Madan G | Class AB Rail-to-Rail Input and Output Operational Amplifier |
US20080272844A1 (en) | 2006-07-27 | 2008-11-06 | Linear Technology Corporation | Class ab folded-cascode amplifier having cascode compensation |
US20090115524A1 (en) | 2007-11-07 | 2009-05-07 | Realtek Semiconductor Corp. | Output stage circuit and operational amplifier thereof |
US20100188155A1 (en) | 2009-01-23 | 2010-07-29 | Texas Instruments Incorporated | Closed loop ramp up for pop and click reduction in an amplifier |
-
2018
- 2018-04-11 TW TW107112432A patent/TWI652898B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080272844A1 (en) | 2006-07-27 | 2008-11-06 | Linear Technology Corporation | Class ab folded-cascode amplifier having cascode compensation |
US20080265993A1 (en) | 2007-04-30 | 2008-10-30 | Rallabandi Madan G | Class AB Rail-to-Rail Input and Output Operational Amplifier |
US20090115524A1 (en) | 2007-11-07 | 2009-05-07 | Realtek Semiconductor Corp. | Output stage circuit and operational amplifier thereof |
US20100188155A1 (en) | 2009-01-23 | 2010-07-29 | Texas Instruments Incorporated | Closed loop ramp up for pop and click reduction in an amplifier |
Also Published As
Publication number | Publication date |
---|---|
TW201944728A (zh) | 2019-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9934749B2 (en) | Complementary gate driver on array circuit employed for panel display | |
US10650770B2 (en) | Output circuit and data driver of liquid crystal display device | |
US8085234B2 (en) | Capacitive load driving circuit, method of driving capacitive load, method of driving liquid crystal display device | |
US7289593B2 (en) | Shift register and image display apparatus containing the same | |
US7825888B2 (en) | Shift register circuit and image display apparatus containing the same | |
US8390609B2 (en) | Differential amplifier and drive circuit of display device using the same | |
US7492853B2 (en) | Shift register and image display apparatus containing the same | |
JP3934551B2 (ja) | 半導体集積回路、液晶駆動装置および液晶表示システム | |
US20090009498A1 (en) | Capacitive load driving circuit, capacitive load driving method, and driving circuit for liquid crystal display device | |
US20090079713A1 (en) | Display Device, Its Drive Circuit, and Drive Method | |
JP2011008028A (ja) | 信号線駆動回路および表示装置、並びに電子機器 | |
JP2009134814A (ja) | シフトレジスタおよびそれを備える画像表示装置 | |
TWI415083B (zh) | A semiconductor integrated circuit and a semiconductor integrated circuit for driving a liquid crystal display | |
US8310428B2 (en) | Display panel driving voltage output circuit | |
US10607560B2 (en) | Semiconductor device and data driver | |
US8294653B2 (en) | Display panel driving voltage output circuit | |
JP3879671B2 (ja) | 画像表示装置および画像表示パネル | |
CN110401424B (zh) | 运算放大器 | |
TWI652898B (zh) | 運算放大器 | |
CN112037727B (zh) | 一种移位寄存单元及栅极驱动电路 | |
US20110122102A1 (en) | Driving Circuit and Output Buffer | |
US10553140B2 (en) | Inversion control circuit, method for driving the same, display panel, and display device | |
JP2004029409A (ja) | 液晶表示装置およびその駆動回路 | |
JP4602364B2 (ja) | 液晶駆動装置および液晶表示システム | |
JP2004029316A (ja) | 液晶表示装置およびその駆動回路 |