CN114270428A - 显示驱动器、半导体器件和放大器电路 - Google Patents

显示驱动器、半导体器件和放大器电路 Download PDF

Info

Publication number
CN114270428A
CN114270428A CN202080060211.8A CN202080060211A CN114270428A CN 114270428 A CN114270428 A CN 114270428A CN 202080060211 A CN202080060211 A CN 202080060211A CN 114270428 A CN114270428 A CN 114270428A
Authority
CN
China
Prior art keywords
voltage
amplifier
voltages
amplifiers
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080060211.8A
Other languages
English (en)
Inventor
椎林兼一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN114270428A publication Critical patent/CN114270428A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

[目的]本发明的目的是提供允许高速地驱动显示装置，同时抑制热生成量、功率消耗和装置规模的增加的显示驱动器、半导体器件和放大器电路。[结构]本发明包括灰度电压生成单元和解码器单元。灰度电压生成单元包括第一至第k个放大器，第一至第k个放大器各自接收具有相互不同的电压值的第一至第k个基准电压，各自利用增益1放大第一至第k个基准电压，并且输出被放大的第一至第k个基准电压。灰度电压生成单元通过在从第一至第k个放大器输出的相应电压之间进行分压来生成多个灰度电压。解码器单元从多个灰度电压中选择与像素数据片所表示的亮度水平对应的一个灰度电压，并且生成具有所述一个灰度电压的信号作为用于驱动显示装置的驱动信号。第一至第k个放大器均包括响应速度增加电路，响应速度增加电路包括至少一个晶体管，其中源极和背侧栅极被连接到该放大器的输出端子，漏极被施加预定电位，并且在栅极处接收该放大器所接收的基准电压。

Description

显示驱动器、半导体器件和放大器电路
技术领域
本发明涉及响应于图像信号而驱动显示装置的显示驱动器、其中形成显示驱动器的半导体器件、以及放大器电路。
背景技术
包括作为显示装置的显示面板的显示设备连同显示面板一起包括显示驱动器，显示驱动器包括以下的灰度电压生成电路和解码器。灰度电压生成电路生成以64个灰度表示亮度水平的64个灰度电压，并且解码器从这64个灰度电压中选择与显示数据对应的一个灰度电压，并且将其供给到显示面板的信号线(例如参见专利文献1)。
灰度电压生成电路包括：作为伽马缓冲器的多个运算放大器，每个运算放大器接收与合期望的伽马特性相应的电压，并且利用增益1放大该电压；以及阶梯电阻器，其通过在相应的运算放大器的输出电压之间进行分压来生成64个灰度电压。
专利文献1：JP-A-2012-137783。
发明内容
本发明要解决的问题
近来，由于与显示设备的更大屏幕和高清晰度相适应的一个水平扫描周期的减小，期望显示驱动器中的高速处理。即，需要在从在其处供给到解码器的显示数据切换为下一个水平扫描周期的显示数据的时间点起经过一个水平扫描周期的时段内，使从解码器输出的灰度电压的电压值达到与显示数据对应的目标电压值。
顺便提及，当供给到解码器的显示数据切换为对应于下一个水平扫描周期的显示数据时，与此相应地，在一些情况下，在解码器内流动的电流暂时大幅增加或减小。因而，从灰度电压生成电路供给到解码器的灰度电压的电压值暂时减小或增加。即，与在作为灰度电压生成电路的负载的解码器内流动的电流的波动(称为负载改变)关联，本来要维持为恒定电压值的灰度电压的电压值波动。
于是，例如，当灰度电压的电压值暂时减小时，从解码器输出的灰度电压的电压值达到与显示数据对应的目标电压值所花费的时间被延长使减小的电压值恢复到原来电压值所需要的时间的长度。因而，当一个水平扫描周期被缩短时，从解码器输出的灰度电压的电压值在一个水平扫描周期内不能达到目标电压值，从而可能引起图像劣化。
于是，为了迅速抑制灰度电压的电压波动，考虑增加伽马缓冲器(运算放大器)中的工作电流。然而，出现由与工作电流的增加相应的功率消耗增加和热生成量增加引起特性劣化的问题。
伽马缓冲器中的工作电流的增加在低电压下减小对于晶体管的饱和区的工作余量。于是，为了对此进行补偿，需要增加构成伽马缓冲器的每个晶体管的栅极宽度，并且还出现芯片尺寸增加和成本增加的问题。
因而，本发明的目的是提供允许高速驱动显示装置同时抑制热生成量、功率消耗和装置规模的增加的显示驱动器、半导体器件和放大器电路。
问题的解决方案
根据本发明的显示驱动器是响应于表示基于视频信号的每个像素的亮度水平的像素数据片而生成用于驱动显示装置的驱动信号的显示驱动器。显示驱动器包括灰度电压生成单元和解码器单元。灰度电压生成单元包括第一至第k个(k是2以上的整数)放大器，具有相互不同的电压值的第一至第k个基准电压被各自输入到第一至第k个放大器。第一至第k个放大器放大第一至第k个基准电压，并且输出被放大的第一至第k个基准电压。灰度电压生成单元通过在从第一至第k个放大器输出的相应电压之间进行分压来生成多个灰度电压。解码器单元从多个灰度电压中选择与由像素数据片表示的亮度水平对应的一个灰度电压并且生成具有该一个灰度电压的信号作为驱动信号。灰度电压生成单元包括连接到相应的第一至第k个放大器的多个响应速度增加电路。响应速度增加电路包括至少一个晶体管，其中源极和背侧栅极被连接到放大器的输出端子，漏极被施加预定电位，并且栅极被施加输入到放大器的基准电压。
根据本发明的半导体器件是包括显示驱动器的半导体器件。显示驱动器响应于表示基于视频信号的每个像素的亮度水平的像素数据片而生成用于驱动显示装置的驱动信号。显示驱动器包括灰度电压生成单元和解码器单元。灰度电压生成单元包括第一至第k个(k是2以上的整数)放大器，具有相互不同的电压值的第一至第k个基准电压分别输入到第一至第k个放大器。第一至第k个放大器放大第一至第k个基准电压，并且输出被放大的第一至第k个基准电压。灰度电压生成单元通过在从第一至第k个放大器输出的相应电压之间进行分压来生成多个灰度电压。解码器单元从多个灰度电压中选择与由像素数据片表示的亮度水平对应的一个灰度电压，并且生成具有该一个灰度电压的信号作为驱动信号。灰度电压生成单元包括连接到相应的第一至第k个放大器的多个响应速度增加电路。响应速度增加电路包括至少一个晶体管，其中源极和背侧栅极被连接到放大器的输出端子，漏极被施加预定电位，并且栅极被施加输入到放大器的基准电压。
根据本发明的放大器电路包括运算放大器、n沟道MOS晶体管和p沟道MOS晶体管。在运算放大器中，反相输入端子被连接到运算放大器自身的输出端子。运算放大器通过非反相输入端子接收输入电压。在n沟道MOS晶体管中，源极和背侧栅极被连接到运算放大器的输出端子，漏极被施加电源电位，并且栅极被施加输入电压。在p沟道MOS晶体管中，源极和背侧栅极被连接到运算放大器的输出端子，漏极被施加接地电位，并且栅极被施加输入电压。
本发明的有益效果
在根据本发明的显示驱动器中，灰度电压生成单元包括放大多个基准电压的第一至第k个(k是2以上的整数)放大器，并且通过在从相应放大器输出的电压之间进行分压来生成多个灰度电压。灰度电压生成单元包括以下的响应速度增加电路。即，放大器中的每个包括响应速度增加电路，响应速度增加电路包括至少一个晶体管，其中源极和背侧栅极被连接到放大器的输出端子，漏极被施加预定电位，并且在栅极处接收放大器接收的基准电压。
因此，当输入到放大器的基准电压和该放大器的输出电压之间的差，即，输出电压的波动量变为大于晶体管的阈值时，晶体管接通。即，在该时段期间，晶体管向放大器的输出端子施加预定电位，由此引起输出端子充电或放电电荷。因此，放大器的输出电压的电压波动量被抑制，并且与此相应地，基于输出电压生成的灰度电压的波动量被减小，因此增加使用灰度电压生成的并且驱动显示装置的驱动信号的电平的上升或下降的速度。
因而，与其中为了减小放大器的输出电压的波动而增加放大器的内部电流的情况相比，响应速度增加电路允许抑制热生成量、功率消耗和装置规模的增加。
附图说明
图1是图示包括根据本发明的显示驱动器的显示设备的配置的方框图。
图2是图示源极驱动器的内部配置的方框图。
图3是图示灰度电压生成单元的示例性内部配置的电路图。
图4是图示伽马缓冲器的示例性内部配置的电路图。
图5是用于描述响应速度增加电路的工作的波形图。
图6是用于描述响应速度增加电路的工作的波形图。
图7是图示灰度电压生成单元的另一示例性内部配置的电路图。
具体实施方式
下面参照附图详细描述本发明的实施例。
图1是图示包括根据本发明的显示驱动器的显示设备100的配置的方框图。如图1中图示那样，显示设备100包括驱动控制单元11、栅极驱动器12、源极驱动器13、以及包括液晶或有机EL面板的显示装置20。
显示装置20包括均沿着二维屏幕的水平方向延伸的m个(m为2以上的整数)水平扫描线S1至Sm，以及均沿着二维屏幕的垂直方向延伸的n个(n为2以上的整数)源极线D1至Dn。此外，水平扫描线S和源极线D之间的交点的区(被虚线围绕的区)均包括充当像素的显示单元PC。
驱动控制单元11接收输入视频信号VS，并且基于输入视频信号VS，生成例如通过6比特数据来表示针对每个像素的像素亮度水平的一系列像素数据PD以及水平同步信号。驱动控制单元11将水平同步信号供给到栅极驱动器12，并且生成包括与上面描述的一系列像素数据PD和水平同步信号对应的时钟信息的视频数据信号VPD，以将其供给到源极驱动器13。
栅极驱动器12与从驱动控制单元11供给的水平同步信号同步地生成栅极脉冲，并且将其依次施加到显示装置20的水平扫描线S1至Sm中的每个。
源极驱动器13基于视频数据信号VPD生成分别与显示装置20的源极线D1至Dn对应的像素驱动信号G1至Gn，并且将它们各自供给到对应的源极线D1至Dn。源极驱动器13被形成在单个半导体芯片中或者被划分在多个半导体芯片中。
图2是图示源极驱动器13的内部配置的方框图。
如图2中图示那样，源极驱动器13包括时钟生成单元130、数据锁存单元131、基准电压生成单元132、灰度电压生成单元133、解码器E1至En、以及输出放大器A1至An。
时钟生成单元130基于包括在视频数据信号VPD中的时钟信息，生成其中针对每个水平扫描周期出现一个脉冲的时钟信号CLK，并且将其供给到数据锁存单元131。
数据锁存单元131顺次取回包括在视频数据信号VPD中的一系列像素数据PD。此时，每当取回一个水平扫描线(n)的像素数据PD时，数据锁存单元131分别在与时钟信号CLK同步的定时处将n个像素数据PD作为像素数据P1至Pn供给到解码器E1至En。
基准电压生成单元132生成与显示装置20的伽马特性的逆伽马特性相应的9个直流电压作为基准电压VG1至VG9，并且将它们供给到灰度电压生成单元133。
基准电压VG1至VG9的相应的电压值例如具有以下的幅度关系。
VG1 < VG2 < VG3 < VG4 < VG5 < VG6 < VG7 < VG8 < VG9
灰度电压生成单元133基于基准电压VG1至VG9，生成表示可以由显示装置20按256个灰度显示的亮度水平的灰度电压V1至V256，并且将它们供给到解码器E1至En中的每个。
每个解码器E1至En从灰度电压V1至V256中选择对应于由它自己接收的像素数据P所表示的亮度水平的至少一个灰度电压，并且输出灰度电压。
每个输出放大器A1至An例如是包括其中其自身的输出端子被连接到其自身的反相输入端子(-)的所谓运算放大器的电压跟随器电路。
输出放大器A1至An分别通过它们的非反相输入端子(+)接收从解码器E1至En输出的灰度电压，并且将与它们接收的灰度电压对应的电流输出到它们自己的输出端子，从而生成分别与灰度电压对应的像素驱动信号G1至Gn。像素驱动信号G1至Gn经由半导体芯片的外部端子供给到显示装置20的源极线S1至Sn。
图3是图示灰度电压生成单元133的示例性内部配置的电路图。如图3中图示那样，灰度电压生成单元133包括伽马缓冲器GB1至GB9、响应速度增加电路SP1至SP9、以及阶梯电阻器LD。
每个伽马缓冲器GB1至GB9例如包括运算放大器。
图4是图示作为运算放大器的每个伽马缓冲器GB1至GB9的示例性内部配置的电路图。
如图4中图示那样，每个伽马缓冲器GB1至GB9包括差分级DFP、电流镜级CMR和输出级OUP。
差分级DFP包括n沟道金属氧化物半导体(MOS)型晶体管J1和J2，以及电流源CG。
差分级DFP从电流镜级CMR的初级侧电流路径提取与施加到反相输入端子(-)的电位对应的第一电流，并且从电流镜级CMR的次级侧电流路径提取与施加到非反相输入端子(+)的电位对应的第二电流。在差分级DFP中，以施加到非反相输入端子(+)的电位和施加到反相输入端子(-)的电位之间的比率将电流源CG生成的预定恒定电流分成两部分，分得的两个电流充当相应的上面描述的第一电流和第二电流。
电流镜级CMR包括构成初级侧电流路径的p沟道MOS晶体管U1和U2、电阻器R1、以及n沟道MOS晶体管X1和X2，和构成次级侧电流路径的p沟道MOS晶体管U3和U4、电阻器R2、以及n沟道MOS晶体管X3和X4。
在电流镜级CMR中，在电阻器R2中生成与施加到相应的反相输入端子(-)和非反相输入端子(+)的电位之间的差对应的电压。此时，在电阻器R2的一个端部处的电位作为正驱动电位PG并且在另一端部处的电位作为负驱动电位NG被供给到输出级OUP。
输出级OUP包括p沟道MOS晶体管U11、n沟道MOS晶体管J11、以及用于相位补偿的电容器C1和C2。
输出级OUP的晶体管U11将与正驱动电位PG对应的电流输送到输出端子Y，并且晶体管J11从输出端子Y向接地电位VSS提取与负驱动电位NG对应的电流。
在此，包括具有如图4中图示那样的内部配置的运算放大器的每个伽马缓冲器GB1至GB9包括其中如图3中图示那样其自身的反相输入端子(-)被连接到其自身的输出端子Y的所谓的电压跟随器电路。
伽马缓冲器GB1至GB9各自通过相应的非反相输入端子(+)接收从基准电压生成单元132供给的基准电压VG1至VG9。伽马缓冲器GB1至GB9的输出端子Y被分别各自连接到电压供给线L1至L9，并且被经由电压供给线L1至L9连接到在阶梯电阻器LD的9个位置处的不同的第一至第九连接点。
伽马缓冲器GB1生成通过利用增益1放大基准电压VG1而获得的电压作为伽马基准电压GOUT1，并且经由其自身的输出端子Y将该电压施加到电压供给线L1。因而，伽马基准电压GOUT1被经由电压供给线L1施加到阶梯电阻器LD的第一连接点。
伽马缓冲器GB2生成通过利用增益1放大基准电压VG2而获得的电压作为伽马基准电压GOUT2，并且经由其自身的输出端子Y将该电压施加到电压供给线L2。因而，伽马基准电压GOUT2被经由电压供给线L2施加到阶梯电阻器LD的第二连接点。
类似地，伽马缓冲器GB(i)(i是3至9的整数)生成通过利用增益1放大基准电压VG(i)而获得的电压作为伽马基准电压GOUT(i)，并且经由电压供给线L(i)将该电压施加到阶梯电阻器LD的第(i)个连接点。
阶梯电阻器LD通过在相应的伽马基准电压GOUT1至GOUT9之间进行分压来生成具有相互不同的电压值的灰度电压V1至V256。在本实施例中，在灰度电压V1至V256当中，例如，灰度电压V256具有与最高亮度水平对应的最大电压值，并且灰度电压V1具有与最低亮度水平对应的最小电压值。在图3中图示的配置中，伽马基准电压GOUT1直接充当最低灰度电压V1，并且伽马基准电压GOUT9直接充当最大灰度电压V256。
在此，伽马缓冲器GB1至GB9分别被提供有响应速度增加电路SP1至SP9，响应速度增加电路SP1至SP9通过抑制伽马基准电压GOUT1至GOUT9的电压波动量来增加像素驱动信号G1至Gn对用于每个水平扫描周期的像素数据的改变的响应速度。
如图3中图示那样，例如，响应速度增加电路SP1至SP9具有相同的内部配置，并且均包括n沟道MOS晶体管Q1和p沟道MOS晶体管Q2。
下面描述从响应速度增加电路SP1至SP9提取的响应速度增加电路SP2的内部配置。
如图3中图示那样，晶体管Q1具有被施加有电源电位VDD的漏极，并且具有被施加有基准电压VG2的栅极。晶体管Q1具有被经由电压供给线L2连接到伽马缓冲器GB2的输出端子Y的背侧栅极和源极。
晶体管Q2具有被施加接地电位VSS的漏极，并且具有被施加基准电压VG2的栅极。晶体管Q2具有被经由电压供给线L2连接到伽马缓冲器GB2的端子Y的背侧栅极和源极。
即，如图3中图示那样，灰度电压生成单元133包括用于每个基准电压的放大器电路，并且放大器电路包括运算放大器(例如，GB1)和以下的响应速度增加电路(例如，SP1)，在运算放大器中，反相输入端子(-)被连接到其自身的输出端子Y，并且通过非反相输入端子(+)接收输入电压(例如，VG1)。
每个响应速度增加电路包括以下的n沟道MOS晶体管和p沟道MOS晶体管。即，在n沟道MOS晶体管(Q1)中，它自身的源极和背侧栅极被连接到运算放大器(例如，GB1)的输出端子(Y)，漏极被施加电源电位(VDD)，并且在它自身的栅极处接收输入电压(例如，VG1)。在p沟道MOS晶体管(Q2)中，它自身的源极和背侧栅极被连接到该运算放大器的输出端子(Y)，漏极被施加接地电位(VSS)，并且在它自身的栅极处接收输入电压(例如，VG1)。
接下来，将参照图5和图6描述从响应速度增加电路SP1至SP9提取的响应速度增加电路SP2的内部配置。
图5是图示暂时向下降方向波动的伽马基准电压GOUT2的波形、晶体管Q1和Q2的状态、和其电平按照像素数据P1增加并且达到目标电位Vtg的像素驱动信号G1的波形之间的对应的波形图。
即，当像素数据P1至Pn在时间点t0对应于时钟信号CLK变化时，在一些情况下，由于与解码器E2的状态转变相应的负载改变的影响，伽马基准电压GOUT2的电压值暂时下降，如图5中图示那样。
在此，当没有布置图3中图示的响应速度增加电路SP2时，伽马基准电压GOUT2的电压值下降到电压值W1，如由图5的单点划线指示那样，并且随后逐渐增加达到原来的电压值，即对应于基准电压VG2的电压值。因此，当伽马基准电压GOUT2的电压值下降到电压值W1时，基于伽马基准电压GOUT2生成的像素驱动信号G1的电平上升速度减小。因而，如由图5的双点划线指示那样，在像素驱动信号G1的电平开始上升之后，在其处像素驱动信号G1的电平达到目标电位Vtg的时间点可能延迟到超出一个水平扫描周期的时间点t4。
另一方面，当布置有响应速度增加电路SP2时，如图5中图示那样，在其处伽马基准电压GOUT2的电压值和基准电压VG2之间的差超过晶体管Q1的阈值Vth的时间点t1处，晶体管Q1接通。
因而，晶体管Q1将电源电位VDD施加到电压供给线L2以对电压供给线L2充电，从而抑制伽马基准电压GOUT2的下降。
于是，如图5的粗实线指示那样，伽马基准电压GOUT2的下降在高于电压值W1的电压值W2处停止，并且然后伽马基准电压GOUT2增加。在此时段期间，在其处伽马基准电压GOUT2的电压值和基准电压VG2之间的差减小到阈值Vth或其以下的时间点t2处，晶体管Q1关断，并且充电操作停止。
因而，由于其中与没有布置响应速度增加电路SP2的情况相比，该充电操作允许抑制伽马基准电压GOUT2的下降，因此能够迅速地将伽马基准电压GOUT2的电压值恢复到与基准电压VG2相同的电压值。因而，如图5中图示那样，可以使像素驱动信号G1的电平在比时间点t4早的时间点t3处达到目标电位Vtg。
图6是图示暂时向增加方向波动的伽马基准电压GOUT2的波形、晶体管Q1和Q2的状态、和其电平按照像素数据P1至Pn下降并且达到目标电位Vtg的像素驱动信号G1的波形之间的对应的波形图。
即，当像素数据P1至Pn在时间点t0处对应于时钟信号CLK变化时，在一些情况下，由于与解码器E2的状态转变相应的负载改变的影响，伽马基准电压GOUT2的电压值暂时增加，如图6中图示那样。
在此，当没有布置图3中图示的响应速度增加电路SP2时，伽马基准电压GOUT2的电压值增加到电压值B1，如由图6的单点划线指示那样，并且随后逐渐下降达到原来的电压值，即对应于基准电压VG2的电压值。因此，当伽马基准电压GOUT2的电压值增加到电压值B1时，基于伽马基准电压GOUT2生成的像素驱动信号G1的电平下降速度减小。因而，如由图6的双点划线指示那样，在像素驱动信号G1的电平开始下降之后，在其处像素驱动信号G1的电平达到目标电位Vtg的时间点可能延迟到超出一个水平扫描周期的时间点t4。
另一方面，当布置有响应速度增加电路SP2时，如图6中图示那样，在其处伽马基准电压GOUT2的电压值和基准电压VG2之间的差超过晶体管Q2的阈值Vth的时间点t1处，晶体管Q2接通。
因而，晶体管Q2将接地电位VSS施加到电压供给线L2以从电压供给线L2放电，从而抑制伽马基准电压GOUT2的增加。
于是，如由图6的粗实线指示那样，伽马基准电压GOUT2的增加在低于电压值B1的电压值B2处停止，并且然后伽马基准电压GOUT2下降。在此时段期间，在其处伽马基准电压GOUT2的电压值和基准电压VG2之间的差减小到阈值Vth或其以下的时间点t2处，晶体管Q2关断，并且停止放电处理。
因而，由于与其中没有布置响应速度增加电路SP2的情况相比，该放电处理允许抑制伽马基准电压GOUT2的增加，因此能够迅速地将伽马基准电压GOUT2的电压值恢复到与基准电压VG2相同的电压值。因而，如图6中图示那样，可以使像素驱动信号G1的电平在比时间点t4早的时间点t3处达到目标电位Vtg。
因此，在图3中图示的灰度电压生成单元133中，布置有响应速度增加电路SP1至SP9，从而抑制由在负载(解码器E1至En)中流动的电流的大幅波动引起的伽马基准电压GOUT1至GOUT9的波动量。于是，由于通过对伽马基准电压GOUT1至GOUT9进行分压而获得的灰度电压V1至V256的波动量被减小，因而，在每个水平扫描周期中出现的相应的像素驱动信号G1至Gn的电平的上升或下降的速度被增加。即，通过布置响应速度增加电路SP1至SP9，可以获得能够高速地驱动显示装置20的像素驱动信号G1至Gn。
此外，利用图3中图示的响应速度增加电路SP1至SP9，与其中为了抑制在伽马基准电压GOUT1至GOUT9中引起的电压波动而增加相应的伽马缓冲器GB1至GB9的内部工作电流的情况相比，可以减小功率消耗和热生成量。为了增加伽马缓冲器的内部工作电流，需要增加构成伽马缓冲器的相应晶体管的尺寸(栅极宽度)，以确保低电压下的晶体管的饱和工作余量。与此相对，在灰度电压生成单元133中，虽然电路尺寸增加了响应速度增加电路SP1至SP9的尺寸，但是与其中增加每个伽马缓冲器中的晶体管的尺寸的情况相比，电路尺寸的增量较小。
因而，采用图3中图示的灰度电压生成单元133允许高速地驱动显示装置20而不增加热生成量、功率消耗以及装置规模。
在图3中图示的示例中，在每个伽马缓冲器GB1至GB9中布置包括两个晶体管Q1和Q2的响应速度增加电路SP。
然而，即使其电压值由于负载改变而向低于基准电压VG9的方向波动，与基准电压VG1至VG9中具有最大电压值的基准电压VG9对应的伽马基准电压GOUT9也不波动得更高。即使其电压值由于负载改变而向高于基准电压VG1的方向波动，与基准电压VG1至VG9中具有最小电压值的基准电压VG1对应的伽马基准电压GOUT1也不波动得更低。
于是，可以从响应速度增加电路SP1中移除晶体管Q1和Q2中的晶体管Q1，并且可以从响应速度增加电路SP9中移除晶体管Q1和Q2中的晶体管Q2。
图7是图示考虑到这一点而配置的灰度电压生成单元133的另一示例性内部配置的电路图。
除了代替图3中图示的响应速度增加电路SP1而采用从中移除晶体管Q1的响应速度增加电路SP1a，和代替响应速度增加电路SP9而采用从中移除晶体管Q2的响应速度增加电路SP9a以外，图7中图示的配置与图3中图示的配置相同。
与采用图3中图示的配置的情况相比，采用图7中图示的配置将电路尺寸减小了被移除的两个晶体管(Q1、Q2)的尺寸。
总的说来，只需要在配置为响应于表示相应像素的亮度水平的像素数据片P1至Pn而生成驱动显示装置20的像素驱动信号G1至Gn的源极驱动器13中包括以下的灰度电压生成单元和解码器单元即可。
即，灰度电压生成单元(133)包括第一至第k个放大器(例如，GB1至GB9)，第一至第k个放大器各自接收具有相互不同的电压值的第一至第k个基准电压(例如，VG1至VG9)，各自分别利用增益1放大第一至第k个基准电压，并且输出它们。然后，灰度电压生成单元通过在从第一至第k个放大器输出的相应电压(例如，GOUT1至GOUT9)之间进行分压来生成多个灰度电压(例如，V1至V256)。
解码器单元(例如，E1至En)从多个灰度电压中选择与像素数据片(P)所表示的亮度水平对应的一个灰度电压，并且生成具有该一个灰度电压的像素驱动信号(例如，G1至Gn)。
第一至第k个放大器均包括响应速度增加电路(例如，SP1)，响应速度增加电路包括至少一个晶体管(Q1、Q2)，其中源极和背侧栅极被连接到该放大器的输出端子，漏极被施加预定电位(例如，VDD或VSS)，并且在栅极处接收该放大器所接收的基准电压(例如，VG1)。
此外，灰度电压生成单元(133)包括被连接到相应的第一至第k个放大器的多个响应速度增加电路(例如，SP1至SP9)。响应速度增加电路均包括至少一个晶体管(Q1、Q2)，其中源极和背侧栅极被连接到放大器的输出端子(Y)，漏极被施加预定电位(例如，VDD或VSS)，并且在栅极处接收该放大器所接收的基准电压(例如，VG1)。
参考符号的说明
13 源极驱动器；133 灰度电压生成单元；E1至En 解码器；GB1至GB9 伽马缓冲器；LD 阶梯电阻器；Q1，Q2 晶体管；SP1至SP9 响应速度增加电路。

Claims (6)

1.一种显示驱动器，其响应于表示基于视频信号的每个像素的亮度水平的像素数据片而生成用于驱动显示装置的驱动信号，所述显示驱动器包括：
灰度电压生成单元，其包括第一至第k个(k是2以上的整数)放大器，具有相互不同的电压值的第一至第k个基准电压被各自输入到第一至第k个放大器，第一至第k个放大器放大第一至第k个基准电压，并且输出被放大的第一至第k个基准电压，灰度电压生成单元通过在从第一至第k个放大器输出的相应的电压之间进行分压来生成多个灰度电压；和
解码器单元，其从所述多个灰度电压中选择与像素数据片所表示的亮度水平对应的一个灰度电压，并且生成具有所述一个灰度电压的信号作为驱动信号，其中
灰度电压生成单元包括被连接到相应的第一至第k个放大器的多个响应速度增加电路，并且
响应速度增加电路包括至少一个晶体管，其中源极和背侧栅极被连接到放大器的输出端子，漏极被施加预定电位，并且栅极被施加输入到放大器的基准电压。
2.根据权利要求1所述的显示驱动器，其中
通过供给预定的电源电位和预定的接地电位来使第一至第k个放大器中的每个放大器工作，以及
响应速度增加电路包括：
n沟道MOS晶体管，其中源极和背侧栅极被连接到放大器的输出端子，漏极被施加电源电位，并且栅极被施加输入到放大器的基准电压；和
p沟道MOS晶体管，其中源极和背侧栅极被连接到放大器的输出端子，漏极被施加接地电位，并且栅极被施加输入到放大器的基准电压。
3.根据权利要求1所述的显示驱动器，其中
通过供给预定的电源电位和预定的接地电位来使第一至第k个放大器中的每个放大器工作，以及
第一至第k个基准电压中具有最低电压值的基准电压被输入到第一放大器，并且第一至第k个基准电压中具有最高电压值的基准电压被输入到第k个放大器，其中
布置在第二至第(k-1)个放大器的每个中的响应速度增加电路包括：
n沟道MOS晶体管，其中源极和背侧栅极被连接到放大器的输出端子，漏极被施加电源电位，并且栅极被施加输入到放大器的基准电压；和
p沟道MOS晶体管，其中源极和背侧栅极被连接到放大器的输出端子，漏极被施加接地电位，并且栅极被施加输入到放大器的基准电压，其中
布置在第一放大器中的响应速度增加电路至少只包括n沟道MOS晶体管和p沟道MOS晶体管当中的p沟道MOS晶体管，并且
布置在第k个放大器中的响应速度增加电路至少只包括n沟道MOS晶体管和p沟道MOS晶体管当中的n沟道MOS晶体管。
4.根据权利要求1至3中的任何一项所述的显示驱动器，其中
放大器是包括运算放大器的电压跟随器电路。
5.一种半导体器件，包括
显示驱动器，其响应于表示基于视频信号的每个像素的亮度水平的像素数据片而生成用于驱动显示装置的驱动信号，其中
显示驱动器包括：
灰度电压生成单元，其包括第一至第k个(k是2以上的整数)放大器，具有相互不同的电压值的第一至第k个基准电压被各自输入到第一至第k个放大器，第一至第k个放大器放大第一至第k个基准电压，并且输出被放大的第一至第k个基准电压，灰度电压生成单元通过在从第一至第k个放大器输出的相应电压之间进行分压来生成多个灰度电压；和
解码器单元，其从所述多个灰度电压中选择与像素数据片所表示的亮度水平对应的一个灰度电压，并且生成具有所述一个灰度电压的信号作为驱动信号，其中
灰度电压生成单元包括被连接到相应的第一至第k个放大器的多个响应速度增加电路，并且
响应速度增加电路包括至少一个晶体管，其中源极和背侧栅极被连接到放大器的输出端子，漏极被施加预定电位，并且栅极被施加输入到放大器的基准电压。
6.一种放大器电路，包括：
运算放大器，其中反相输入端子被连接到运算放大器自身的输出端子，运算放大器在非反相输入端子处接收输入电压；
n沟道MOS晶体管，其中源极和背侧栅极被连接到运算放大器的输出端子，漏极被施加电源电位，并且栅极被施加输入电压；和
p沟道MOS晶体管，其中源极和背侧栅极被连接到运算放大器的输出端子，漏极被施加接地电位，并且栅极被施加输入电压。
CN202080060211.8A 2019-06-27 2020-06-17 显示驱动器、半导体器件和放大器电路 Pending CN114270428A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-120026 2019-06-27
JP2019120026 2019-06-27
PCT/JP2020/023755 WO2020262142A1 (ja) 2019-06-27 2020-06-17 表示ドライバ、半導体装置及び増幅回路

Publications (1)

Publication Number Publication Date
CN114270428A true CN114270428A (zh) 2022-04-01

Family

ID=74060126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080060211.8A Pending CN114270428A (zh) 2019-06-27 2020-06-17 显示驱动器、半导体器件和放大器电路

Country Status (4)

Country Link
US (1) US12067954B2 (zh)
JP (1) JP7379486B2 (zh)
CN (1) CN114270428A (zh)
WO (1) WO2020262142A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020050529A (ko) * 2000-12-21 2002-06-27 윤종용 고속으로 구동되는 액정 디스플레이 장치 및 그것을 위한계조전압 발생회로
CN101169915A (zh) * 2006-10-25 2008-04-30 恩益禧电子股份有限公司 利用与灰度对应的灰度电压的显示装置和显示板驱动器
CN102201209A (zh) * 2010-03-25 2011-09-28 三星电子株式会社 显示装置及其驱动方法
CN102446485A (zh) * 2010-10-12 2012-05-09 拉碧斯半导体株式会社 显示装置的驱动装置
US20150222252A1 (en) * 2014-02-05 2015-08-06 Samsung Electronics Co., Ltd. Buffer circuit having amplifier offset compensation and source driving circuit including the same
CN109841188A (zh) * 2017-11-28 2019-06-04 拉碧斯半导体株式会社 显示驱动器和半导体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3302030B2 (ja) 1990-10-09 2002-07-15 株式会社東芝 バッファ回路
JPH10177367A (ja) * 1996-12-18 1998-06-30 Nec Corp 液晶駆動回路
JP3799775B2 (ja) * 1997-10-07 2006-07-19 ソニー株式会社 出力バッファ回路
JP4437378B2 (ja) * 2001-06-07 2010-03-24 株式会社日立製作所 液晶駆動装置
JP4407881B2 (ja) 2002-10-16 2010-02-03 ローム株式会社 バッファ回路及びドライバｉｃ
US7429972B2 (en) 2003-09-10 2008-09-30 Samsung Electronics Co., Ltd. High slew-rate amplifier circuit for TFT-LCD system
TWI258723B (en) * 2003-10-07 2006-07-21 Samsung Electronics Co Ltd High slew-rate amplifier circuit for TFT-LCD system
JP4199141B2 (ja) * 2004-02-23 2008-12-17 東芝松下ディスプレイテクノロジー株式会社 表示信号処理装置および表示装置
JP4241466B2 (ja) 2004-03-29 2009-03-18 日本電気株式会社 差動増幅器とデジタル・アナログ変換器並びに表示装置
JP5057868B2 (ja) * 2007-07-06 2012-10-24 ルネサスエレクトロニクス株式会社 表示装置、及び表示パネルドライバ
JP2010041368A (ja) 2008-08-05 2010-02-18 Nec Electronics Corp 演算増幅回路及び表示パネル駆動装置
KR101101112B1 (ko) * 2010-01-19 2011-12-30 주식회사 실리콘웍스 소스 드라이버의 감마기준전압 출력 회로
JP5506843B2 (ja) 2012-03-30 2014-05-28 ルネサスエレクトロニクス株式会社 自発光表示用駆動回路
TWI519062B (zh) * 2013-02-20 2016-01-21 聯詠科技股份有限公司 運算放大器電路及提高其驅動能力的方法
JP6545443B2 (ja) * 2014-09-09 2019-07-17 ラピスセミコンダクタ株式会社 ドライバ回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020050529A (ko) * 2000-12-21 2002-06-27 윤종용 고속으로 구동되는 액정 디스플레이 장치 및 그것을 위한계조전압 발생회로
CN101169915A (zh) * 2006-10-25 2008-04-30 恩益禧电子股份有限公司 利用与灰度对应的灰度电压的显示装置和显示板驱动器
CN102201209A (zh) * 2010-03-25 2011-09-28 三星电子株式会社 显示装置及其驱动方法
CN102446485A (zh) * 2010-10-12 2012-05-09 拉碧斯半导体株式会社 显示装置的驱动装置
US20150222252A1 (en) * 2014-02-05 2015-08-06 Samsung Electronics Co., Ltd. Buffer circuit having amplifier offset compensation and source driving circuit including the same
CN109841188A (zh) * 2017-11-28 2019-06-04 拉碧斯半导体株式会社 显示驱动器和半导体装置

Also Published As

Publication number Publication date
JPWO2020262142A1 (zh) 2020-12-30
WO2020262142A1 (ja) 2020-12-30
US20220246109A1 (en) 2022-08-04
JP7379486B2 (ja) 2023-11-14
US12067954B2 (en) 2024-08-20

Similar Documents

Publication Publication Date Title
US10255847B2 (en) Level shift circuit and display driver
US7289593B2 (en) Shift register and image display apparatus containing the same
US9275595B2 (en) Output buffer circuit and source driving circuit including the same
CN107886886B (zh) 选通驱动器和具有该选通驱动器的显示装置
CN106411276B (zh) 提高输出信号的转换速率的缓冲放大器电路和装置
US6958742B2 (en) Current drive system
US11538432B2 (en) Output buffer increasing slew rate of output signal voltage without increasing current consumption
JP7283939B2 (ja) 半導体装置及びデータドライバ
US10777112B2 (en) Display driver IC and display apparatus including the same
US10847091B2 (en) Display driver and semiconductor device comprising display driver
US20230377521A1 (en) Drive circuit, display device, and drive method
US10607560B2 (en) Semiconductor device and data driver
US11996054B2 (en) Scan driver for applying a bias voltage and display device including the same preliminary class
US12087195B2 (en) Source amplifier having first and second mirror circuits and display device including the same
US11741915B2 (en) Display driver suppressing color unevenness of liquid crystal display
JP7379486B2 (ja) 表示ドライバ、半導体装置及び増幅回路
US10810922B2 (en) Device and method for driving display panel
US20240321233A1 (en) Output amplifier, source driver, and display apparatus
WO2023176762A1 (ja) 出力回路、表示ドライバ及び表示装置
US20240146263A1 (en) Differential amplifier and a data driving device
CN117995120A (zh) 数据驱动装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20220401