CN106411276B - 提高输出信号的转换速率的缓冲放大器电路和装置 - Google Patents

提高输出信号的转换速率的缓冲放大器电路和装置 Download PDF

Info

Publication number
CN106411276B
CN106411276B CN201610550231.9A CN201610550231A CN106411276B CN 106411276 B CN106411276 B CN 106411276B CN 201610550231 A CN201610550231 A CN 201610550231A CN 106411276 B CN106411276 B CN 106411276B
Authority
CN
China
Prior art keywords
output signal
buffer amplifier
active load
signal
slew rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610550231.9A
Other languages
English (en)
Other versions
CN106411276A (zh
Inventor
高周铉
宋容周
宋俊澔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106411276A publication Critical patent/CN106411276A/zh
Application granted granted Critical
Publication of CN106411276B publication Critical patent/CN106411276B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H03F3/45219—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45248—Indexing scheme relating to differential amplifiers the dif amp being designed for improving the slew rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Amplifiers (AREA)

Abstract

公开提高输出信号的转换速率的缓冲放大器电路和装置。缓冲放大器电路包括：缓冲放大器，包括具有第一有源负载的第一差分放大器和具有第二有源负载的第二差分放大器；和反馈电路，被配置为通过使用多个差分开关信号和缓冲放大器的输入信号来将缓冲放大器的输出端的输出信号反馈到第一有源负载和第二有源负载之一，以提高输出信号的转换速率。

Description

提高输出信号的转换速率的缓冲放大器电路和装置
本申请要求于2015年7月29日提交到韩国知识产权局的第10-2015-0107518号韩国专利申请的优先权，所述韩国专利申请的公开通过引用完整地包含于此。
技术领域
本发明构思的实施例涉及一种半导体装置，更具体地讲，涉及一种用于在电荷分享操作期间提高输出信号的转换速率的缓冲放大器电路和具有该缓冲放大器电路的装置。
背景技术
液晶显示器(LCD)装置广泛应用于便携式电子装置，诸如，便携式电话、智能电话、台式个人计算机(PC)和其他便携式装置。LCD驱动器包括列驱动器、行驱动器和定时控制器。鉴于现在使用显示装置的装置的品种和数量激增，对低功耗和高显示质量的LCD装置的需求增加。
LCD驱动器使用电荷分享以有效管理行驱动器的功耗。根据电荷分享的概念，电荷分享时间越长，行驱动器的功耗越低。然而，随着电荷分享时间增加，每个行驱动器的荷电时间下降，因此，每个行驱动器不能将输出电压提高到原始数据电平。结果，输出电压的转换速率降低。
发明内容
根据本发明构思的各个方面，提供一种缓冲放大电路，包括，缓冲放大器和反馈电路。所述缓冲放大电路包括具有第一有源负载的第一差分放大器和具有第二有源负载的第二差分放大器。所述反馈电路使用多个差分开关信号和缓冲放大器的输入信号，将缓冲放大器的输出端的输出信号反馈到第一有源负载和第二有源负载之一，以提高输出信号的转换速率。
根据本发明构思的其他方面，提供一种源极驱动器，包括：第一源极线；通过第一开关与第一源极线连接的缓冲放大器电路；和通过第二开关与第一源极线连接的第一电荷分享线。第一缓冲放大器电路可包括：第一缓冲放大器，包括具有第一有源负载的第一差分放大器和具有第二有源负载的第二差分放大器；和第一反馈电路，被配置为通过使用与控制第二开关的控制信号相关的多个第一差分开关信号和第一缓冲放大器的第一输入信号，将第一缓冲放大器的第一输出端的第一输出信号反馈到第一有源负载和第二有源负载之一，以提高第一输出信号的转换速率。
根据本发明构思的其他方面，提供一种显示器系统，包括：行驱动器；源极驱动器；和连接到行驱动器和源极驱动器的控制器。源极驱动器可包括：第一源极线；通过第一开关连接到第一源极线的第一缓冲放大器电路；和通过第二开关连接到第一源极线的第一电荷分享线。第一缓冲放大器电路可包括：第一缓冲放大器，包括具有第一有源负载的第一差分放大器和具有第二有源负载的第二差分放大器；和第一反馈电路，被配置为通过使用与控制第二开关的控制信号相关的多个第一差分开关信号和第一缓冲放大器的第一输入信号，将第一缓冲放大器的第一输出端的第一输出信号反馈到第一有源负载和第二有源负载之一，以提高第一输出信号的转换速率。
附图说明
图1是根据本发明构思的多个方面的显示模块的示意性框图；
图2是图1中示出的通道缓冲器的实施例的示意图；
图3是用于控制图2中示出的某些开关的控制信号的时序图；
图4是图2中示出的第一缓冲放大器电路的实施例的示意图；
图5A是图4中示出的第一缓冲放大器电路的上升输出信号的波形图；
图5B是图4中示出的第一缓冲放大器电路的下降输出信号的波形图；
图6是根据本发明构思的其他方面的显示模块的示意性框图；
图7是图6中示出的显示模块的实施例的示意图；
图8是用于控制图7中示出的某些开关的控制信号的时序图；
图9是根据本发明构思的多个方面的图1或者图6中示出的显示模块的操作的流程图；
图10是包括根据本发明构思的多个方面的图1或者图6中示出的显示模块的数据处理系统的示意性框图。
具体实施方式
图1是根据本发明构思的多个方面的显示模块100A的示意性框图。参考图1，显示模块100A包括显示面板110、源极驱动器120A、行驱动器130、电源140A和定时控制器160A。
显示面板110包括多条数据线、多条栅极(或行)线和多个像素。显示面板110可以是薄膜晶体管液晶显示器(TFT-LCD)、发光二极管(LED)显示面板、有机LED(OLED)显示面板、有源矩阵OLED(AMOLED)显示面板或柔性显示面板，但是不限于此。例如，显示面板110可被实现为适合于列反转、Z反转、点反转、或者它们的组合。
源极驱动器120A向显示面板110提供与图像数据DATA对应的适合于列反转、Z反转或者点反转的图像信号AIN。源极驱动器120A可由集成电路(IC)、芯片或者半导体封装实现。尽管图1中示出了一个源极驱动器120A，但是在本发明构思的其他实施例中，多个源极驱动器可用于驱动显示面板110。
源极驱动器120A包括通道缓冲器120-1A、图像数据信号处理电路121和开关信号生成器150A。执行输出电路的功能的通道缓冲器120-1A将图像信号AIN驱动到显示面板110的数据线。
图像数据信号处理电路121处理图像数据DATA并生成图像信号AIN，该图像信号AIN可被包括在通道缓冲器120-1A中的多个缓冲放大器电路处理。图像数据DATA可具有RGB格式、YUV格式、YCbCr格式或者YCoCg格式；然而，图像数据DATA的格式不仅限于这些示例。例如，图像数据信号处理电路121可生成对应于数字图像数据DATA的模拟图像信号AIN。
开关信号生成器150A基于第一控制信号CTRL1生成电荷分享开关信号SW_ODD和SW_EVEN。开关信号生成器150A将图像数据DATA发送到图像数据信号处理电路121。
行驱动器130驱动布置在显示面板110中的每条行线。包括在显示面板110中的像素根据源极驱动器120A和行驱动器130的控制显示对应于图像数据DATA的图像。
电源140A生成第一操作电压AVDD和公共电压VCOM。将第一操作电压AVDD提供给源极驱动器120A，并且将公共电压VCOM提供给显示面板110。
定时控制器160A响应于主时钟信号MCLK、垂直同步信号Vsync、水平同步信号Hsync和数据使能信号DE，生成用于源极驱动器120A的操作的第一控制信号CTRL1以及用于行驱动器130的操作的第二控制信号CTRL2。定时控制器160A处理原始图像数据ODATA并将作为处理结果生成的图像数据DATA方式到源极驱动器120A。定时控制器160A通过使用串行接口为源极驱动器120A提供图像数据DATA和时钟信号。时钟信号可以是主时钟信号MCLK自身或者与主时钟信号MCLK有关的信号。
显示器驱动器IC(DDI)(例如，移动DDI 101)可包括源极驱动器120A、行驱动器130、电源140A和定时控制器160A。
图2是图1中示出的通道缓冲器120-1A的实施例的示意图。图1中示出的开关信号生成器150A生成用于在图2中示出的源极线CH1至CH4之间控制电荷分享操作的电荷分享开关信号SW_ODD和SW_EVEN。
开关信号生成单元125-1响应于控制信号CTRL生成开关信号SW_OUT。例如，可基于第一控制信号CTRL1生成控制信号CTRL。
例如，当开关信号SW_OUT被激活并且电荷分享开关信号SW_ODD和电荷分享开关信号SW_EVEN被去激活时，缓冲放大器电路123-1到缓冲放大器电路123-4各自的输出信号OUT1到输出信号OUT4分别通过源极线CH1到源极线CH4被发送到垫PAD1到垫PAD4。缓冲放大器电路123-1到缓冲放大器电路123-4中的每个包括源极驱动器放大器。
然而，当开关信号SW_OUT被去激活并且电荷分享开关信号SW_ODD和SW_EVEN被激活时，缓冲放大器电路123-1到缓冲放大器电路123-4各自的输出端与各自的源极线CH1到源极线CH4断开连接。此时，奇数源极线CH1和CH3与第一电荷分享线SL1连接并且偶数源极线CH2和CH4与第二电荷分享线SL2连接。
第一电荷分享线SL1和第二电荷分享线SL2在图2中示出的实施例中是彼此分离的。但是，第一电荷分享线SL1和第二电荷分享线SL2可通过单条电荷分享线来实现。在这种情况下，电荷分享开关信号SW_ODD和SW_EVEN可以是彼此相同的。
当第一电荷分享线SL1和第二电荷分享线SL2彼此分离时，可在第一电荷分享线SL1和第二电荷分享线SL2之间布置开关。在这种情况下，用于控制所述开关的开关信号可由开关信号生成器150A生成。
尽管在图2中示出的实施例中，开关信号生成单元125-1包括在通道缓冲器120-1A中，但是开关信号生成单元125-1可与通道缓冲器120-1A分离。
通道缓冲器120-1A包括缓冲放大器电路123-1到缓冲放大器电路123-4、第一开关阵列SA1、第二开关阵列SA2、第一电荷分享线SL1、第二电荷分享线SL2、源极线CH1到源极线CH4以及输出垫PAD1到输出垫PAD4。缓冲放大器电路123-1到缓冲放大器电路123-4可分别缓冲从图像数据信号处理电路121(图1)输出的图像信号AIN1到图像信号AIN4。
尽管在图2中示出了四个缓冲放大器电路123-1到123-4，但这仅是示例，并且为了各种实现方式所需，在通道缓冲器120-1A中可以使用任何数量的缓冲放大器电路。缓冲放大器电路123-1到缓冲放大器电路123-4中的每个可实现为单位增益缓冲器，但是本发明构思不仅限于当前实施例。
在缓冲放大器电路123-1到123-4之中的奇数缓冲放大器电路123-1和123-3分别缓冲具有第一极性的图像信号AIN1和图像信号AIN3。在缓冲放大器电路123-1到123-4之中的偶数缓冲放大器电路123-2和123-4分别缓冲具有第二极性的图像信号AIN2和图像信号AIN4。
缓冲放大器电路123-1到123-4分别输出图像信号AIN1到AIN4，图像信号AIN1到AIN4在第一操作电压AVDD和地电压VSS之间摇摆。第一极性和第二极性中的一个可指示高于公共电压VCOM的电压，并且第一极性和第二极性中的另一个可指示低于公共电压VCOM的电压。在本发明构思的实施例中，缓冲放大器电路123-1到123-4具有相同的结构并且执行相同的操作，因此，第一缓冲放大器电路123-1的结构和操作可参考图3到图5B代表性地被描述。
在电荷分享操作期间，第一缓冲放大器电路123-1通过使用差分电荷分享开关信号SW_ODDSW_ODDb以及输入信号AIN1缓冲输入信号AIN1，并生成具有快的转换速率的输出信号OUT1。在电荷分享操作期间，第二缓冲放大器电路123-2通过使用差分电荷分享开关信号SW_EVEN和SW_EVENb以及输入信号AIN2缓冲输入信号AIN2，并生成具有快的转换速率的输出信号OUT2。在电荷分享操作期间，第三缓冲放大器电路123-3通过使用差分电荷分享开关信号SW_ODD和SW_ODDb以及输入信号AIN3缓冲输入信号AIN3，并生成具有快的转换速率的输出信号OUT3。在电荷分享操作期间，第四缓冲放大器电路123-4通过使用差分电荷分享开关信号SW_EVEN和SW_EVENb以及输入信号AIN4缓冲输入信号AIN4，并生成具有快的转换速率的输出信号OUT4。
第一开关阵列SA1包括多个第一开关，并且响应于开关信号SW_OUT控制缓冲放大器电路123-1到123-4的每个的输出终端与源极线CH1到CH4中的对应的源极线之间的连接和断开。
例如，在帧1FRAME和2FRAME中的每帧的激活时间段(图3中的ACT)期间(或者，例如，在图像显示时间段期间)，开关信号SW_OUT被激活，从而包括在第一开关阵列SA1中的每个第一开关将缓冲放大器电路123-1到123-4中的对应的缓冲放大器电路的输出端连接到源极线CH1到CH4中的对应的源极线。
然而，在电荷分享时间段(图3中的HB或者VB)期间，开关信号SW_OUT被去激活。因此，缓冲器放大器电路123-1到123-4的输出终端通过包括在开关阵列SA1中的各自的第一开关与源极线CH1到源极线CH4断开。例如，电荷分享时间段HB或VB可以是线之间的时间段HB或者帧之间的时间段VB。
如图3所示，开关信号SW_OUT的相位与电荷分享开关信号SW_ODD和/或SW_EVEN的相位相反。例如，每当线或者帧改变时，电荷分享开关信号SW_ODD和SW_EVEN中的每一个仅在预定时间段内被激活。在图3中，“1-H”表示一个线时间，例如1-线时间。
在一些实施例中，电荷分享时间段HB或者VB可分别是水平空白间隔HB或者垂直空白间隔VB。此处，水平空白间隔HB是当前线和后续线之间的时间差，垂直空白间隔是当前帧的最后线和后续帧的第一线之间的时间差。
第二开关阵列SA2包括第一开关组和第二开关组。第一开关组包括第一子开关(或者奇数开关)。第一子开关响应于第一电荷分享开关信号SW_ODD，控制第一电荷分享线SL1和源极线CH1到CH4中的各个奇数源极线CH1和CH3之间的连接。
第二开关组包括第二子开关(或者偶数开关)。第二子开关响应于第二电荷分享开关信号SW_EVEN，控制第二电荷分享线SL2和源极线CH1到CH4中的各个偶数源极线CH2和CH4之间的连接。
例如，第一电荷分享线SL1和第二电荷分享线SL2可彼此分离并处于浮置状态。分别连接到源极线CH1到CH4的输出发射垫PAD1到PAD4可连接到显示面板110中的多条数据线。
第一电荷分享开关信号SW_ODD和第二电荷分享开关信号SW_EVEN可同时或者在不同时间被激活。在电荷分享时间段HB和VB期间，第一电荷分享开关信号SW_ODD和第二电荷分享开关信号SW_EVEN中仅有一个可以被激活。
在帧时间段1FRAME和2FRAME中的每一个期间，分别传输具有相同极性的图像信号的源极线的电荷可以被分享。在本发明构思的实施例中，源极线CH1到CH4是信号线，分别将各个缓冲放大器电路123-1到123-4的输出信号OUT1到OUT4发送到输出垫PAD1到PAD4。每条源极线可以称作通道。
尽管出于便捷的原因，在图2的描述中使用术语“输出垫”表示用于将源极驱动器120A-1A的源极线与显示面板110的数据线电连接的连接方式，但是它只是一个示例。连接方式的名称和结构可有各种变化。
当需要电荷分享操作时，在第一电荷分享线SL1与奇数源极线CH1和CH3连接并且第二电荷分享线SL2与偶数源极线CH2和CH4连接的同时，缓冲放大器电路123-1到123-4的输出端在每个电荷分享期间HB或者VB期间，通过第一开关阵列SA1与各个源极线CH1到CH4断开连接。
换句话说，电荷分享操作通过使用第一电荷分享线SL1在奇数源极线CH1和CH3上被执行，所述奇数源极线CH1和CH3分别发送具有第一极性的图像信号AIN1和AIN3；电荷分享操作通过使用第二电荷分享线SL2在偶数源极线CH2和CH4上执行，所述偶数源极线CH2和CH4分别发送具有第二极性的图像信号AIN2和AIN4。
图3是用于控制图2中示出的开关的控制信号的时序图。参照图3，至少一个电荷分享开关信号SW_ODD和/或SW_EVEN共同由电荷分享开关信号CSEN表示，至少一个互补的电荷分享开关信号SW_ODDb和/或SW_EVENb共同由互补的电荷分享开关信号CSENb。电荷分享开关信号SW_ODD和电荷分享开关信号SW_ODDb可以是差分信号或互补信号，并且电荷分享开关信号SW_EVEN和电荷分享开关信号SW_EVENb可以是差分信号或互补信号。
图4是图2中示出的第一缓冲放大器电路123-1的实施例的示意图。参照图1到图4，缓冲放大器电路123-1包括缓冲放大器124-A和反馈电路124-B。
缓冲放大器124-A包括第一差分放大器124-1和第二差分放大器124-3，第一差分放大器124-1包括第一有源负载124-5，第二差分放大器124-3包括第二有源负载124-7。
第一差分放大器124-1的N沟道金属氧化物半导体(NMOS)晶体管N11和N12放大输入信号AIN1和OUT1之间的差，并将第一放大的差分信号输出到第一有源负载124-5。包含在第一有源负载124-5中的MOS晶体管P4到P7可是P沟道MOS(PMOS)晶体管。MOS晶体管P4到P7形成用于电流源的电流镜。第二偏置电压VB2被施加到PMOS晶体管P6和P7中的每一个的栅极。
第六偏置电压VB6被施加到连接到第一差分放大器124-1的尾部(tail)的NMOS晶体管N10。
第二差分放大器124-3的PMOS晶体管P11和P12放大输入信号AIN1和OUT1之间的差，并将第二放大的差分信号输出到第二有源负载124-7。包括在第二有源负载124-7中的MOS晶体管N4到N7可以是NMOS晶体管。MOS晶体管N4到N7形成用于电流源的电流镜。第四偏置电压VB4被施加NMOS晶体管N6和N7中的每一个的栅极。
第一偏置电压VB1被施加到连接到第二差分放大器124-3的尾部的PMOS晶体管P10。
偏置电路连接在连接到第一有源负载124-5的节点ND2和ND4与连接到第二有源负载的节点ND3和ND5之间。该偏置电路包括MOS晶体管P8、P9、N8和N9。第三偏置电压VB3被施加到PMOS晶体管P8和P9中的每个的栅极，第五偏置电压VB5被施加到NMOS晶体管N8和N9中的每个的栅极。电容器C1和C2串联在节点ND6和ND7之间。
缓冲放大器124-A包括上拉电路P1和下拉电路N1，上拉电路P1响应于第一有源负载124-5的输出信号(即，节点ND2的电压)将输出信号OUT1上拉到第一电压SV1，下拉电路N1响应于第二有源负载124-7的输出信号(即，节点ND3的电压)将输出信号OUT1下拉到第二电压SV2。上拉电路P1可是源型电路，下拉电路N1可是漏型电路。例如，第一电压SV1可以是第一操作电压AVDD，第二电压SV2可以是地电压。
反馈电路124-B使用差分电荷分享开关信号CSEN和CSENb以及缓冲放大器124-A的输入信号AIN1将缓冲放大器124-A的输出端ND1的输出信号OUT1反馈到第一有源负载124-5和第二有源负载125-7之一，以提高输出信号OUT1的转换速率。
反馈电路124-B包括第一传输电路PATH1和第二传输电路PATH2。例如，第一传输电路PATH1可称为第一反馈电路或者第一传输路径。第一传输电路PATH1响应于输入信号AIN1以及差分电荷分享开关信号CSEN和CSENb中的一个(例如，互补的电荷分享开关信号CSENb)，将输出信号OUT1发送或反馈到第一有源负载124-5。
第二传输电路PATH2可称为第二反馈电路或者第二传输路径。第二传输电路PATH2响应于输入信号AIN1以及差分电荷分享开关信号CSEN和CSENb中的另一个(例如，电荷分享开关信号CSEN)，将输出信号OUT1发送或反馈到第二有源负载124-7。
第一传输电路PATH1包括串联连接在输出端ND1和节点ND4之间的开关P2和开关P3。例如，开关P2和开关P3可被实现为PMOS晶体管。互补的电荷分享开关信号CSENb被施加到PMOS晶体管P2的栅极，输入信号ANI1被施加到PMOS晶体管P3的栅极。
第二传输电路PATH2包括串联连接在输出端ND1和节点ND5之间的开关N2和开关N3。例如，开关N2和开关N3可被实现为NMOS晶体管。电荷分享开关信号CSEN被施加到NMOS晶体管N2的栅极，输入信号AIN1被施加到NMOS晶体管N3的栅极。
例如，MOS晶体管N3和P3作为比较输入信号AIN1和输出信号OUT1的比较器操作。例如，当缓冲放大器124-A的输入信号AIN1上升时，也就是说，当输出信号OUT1上升时，NMOS晶体管N3导通。当缓冲放大器124-A的输入信号AIN1下降时，也就是说，当输出信号OUT1下降时，PMOS晶体管P3导通。
MOS晶体管N2和P2是当电荷分享操作执行时被启用的控制晶体管。
当输入信号AIN1在电荷分享时间段(例如，CSEN＝H以及CSENb＝L)中上升(即，输出信号OUT1上升或者将从缓冲放大器124-A输出的输出信号OUT1处于高水平)时，第二传输电路PATH2被启用，因此，输出信号OUT1通过第二传输电路PATH2被发送到节点ND5。
相应地，包括在第二有源负载124-7中的NMOS晶体管N4和N5的栅极电压上升，因此，NMOS晶体管N4导通。其结果是，节点ND2的电压通过已经导通的MOS晶体管P8、N8、N6和N4，快速地下降到地电压。此时，电容器C1和电容器C2中的电荷通过已经导通的MOS晶体管N4快速向地释放。
随着节点ND2的电压快速下降，PMOS晶体管P1快速导通。因此，输出信号OUT1快速上升(或上拉)到第一电压SV1(＝AVDD)。换句话说，输出信号OUT1的上升转换速率相对于其他可能的情况增加。
当输入信号AIN1在电荷分享时间段(例如，CSEN＝H以及CSENb＝L)中下降(即，输出信号OUT1下降或者将从缓冲放大器124-A输出的输出信号OUT1处于低水平)时，第一传输电路PATH1被启用，因此，输出信号OUT1通过第一传输电路PATH1被发送到节点ND4。
相应地，包括在第一有源负载124-5中的PMOS晶体管P4和P5的栅极电压减小，因此，PMOS晶体管P4导通。其结果是，节点ND2的电压快速上升到第一电压SV1(＝AVDD)。此时，电容器C1和电容器C2通过已经导通的PMOS晶体管P4快速充电。
随着输入信号AIN1下降，PMOS晶体管P12导通，因此，节点ND3和节点ND7的电压增加。因为NMOS晶体管N1快速导通，所以输出信号OUT1快速下降(或者下拉)到地电压SV2(＝VSS)。换句话说，输出信号OUT1的下降转换速率相对于其他可能的情况增加。
如上所述，第一有源负载124-5提高输出信号OUT1的下降转换速率，第二有源负载124-7提高输出信号OUT1的上升转换速率。
第一有源负载124-5包括PMOS晶体管P4到P7。在缓冲放大器124-A的节点ND1，通过传输电路PATH1施加(或者反馈)到节点ND4的输出信号OUT1控制PMOS晶体管P4和P5的栅极电压，从而加速输出信号OUT1的下降转换速率。
第二有源负载124-7包括NMOS晶体管N4到N7。通过第二传输电路PATH2施加(或者反馈)到节点ND5的缓冲放大器124-A的输出信号OUT1控制NMOS晶体管N4和N5的栅极电压，从而加快输出信号OUT1的上升转换速率。
图5A是图4中示出的第一缓冲放大器电路123-1的上升输出信号的波形图。图5B是图4中示出的第一缓冲放大器电路123-1的下降输出信号的波形图。具体地讲，图5A显示当输入信号AIN1在电荷分享时间段(例如，CSEN＝H以及CSENb＝L)中上升时输出信号OUT1的波形，图5B显示当输入信号AIN1在电荷分享时间段(例如，CSEN＝H以及CSENb＝L)中下降时输出信号OUT1的波形。
图6是根据本发明构思的其他方面的显示模块100B的示意性框图。除了源极驱动器120B和电源140B之外，图6中示出的显示模块的结构和操作与图5中示出的显示模块100A的结构和操作相同或者相似。
电源140B生成第一操作电压AVDD、第二操作电压HAVDD和公共电压VCOM。第一操作电压AVDD和第二操作电压HAVDD被施加到源极驱动器120B。
源极驱动器120B包括通道缓冲器120-1B、图像数据信号处理电路121和开关信号生成器150B。开关信号生成器150B生成电荷分享开关信号SW_ODD和SW_EVEN。
图7是图6中示出的通道缓冲器120-1B的实施例的示意图。图8是用于控制图7中示出的开关的控制信号的时序图。
开关信号生成单元125-2响应于控制信号CTRL生成开关信号SW_OUTP和开关信号SW_OUTN。
缓冲放大器电路123-1到123-4中的奇数缓冲放大器电路123-1和123-3分别输出在第一操作电压AVDD和第二操作电压HAVDD之间摇摆的输出信号OUT1和OUT3。
缓冲放大器电路123-1到123-4中的偶数缓冲放大器电路123-2和123-4分别输出在第二操作电压HAVDD和地电压VSS之间摇摆的输出信号OUT2和OUT4。例如，第二操作电压HAVDD可以是第一操作电压AVDD的一半，但不仅限于此。
第一开关阵列SA1′可包括多个开关。第一开关阵列SA1′响应于开关信号SW_OUTP和开关信号SW_OUTN，分别将各个奇数缓冲放大器电路123-1和123-3的输出信号发送到奇数源极线CH1和奇数源极线CH3，或者分别将各个奇数缓冲放大器电路123-1和123-3的输出信号分别发送到偶数源极线CH2和偶数源极线CH4。
第一开关阵列SA1′还响应于开关信号SW_OUTP和开关信号SW_OUTN，分别将偶数缓冲放大器电路123-2和123-4的输出信号发送到奇数源极线CH1和奇数源极线CH3，或者分别将偶数缓冲放大器电路123-2和123-4的输出信号发送到偶数源极线CH2和偶数源极线CH4。
如图8所示，开关信号SW_ODD和开关信号SW_EVEN在电荷分享时间段VB中被激活，因此，源极线CH1到源极线CH4中的每条源极线的电荷可以被分享。开关信号SW_ODD和SW_EVEN可以同时被激活。
图9是根据本发明构思的多个方面的图1或者图6中示出的显示模块100A或者100B的操作的流程图。参考图1到图9，当在操作S110中电荷分享操作被执行(即，“是”的情况)并且在操作S120中缓冲放大器电路(例如，123-1)的输出信号OUT1上升(即，“是”的情况)时，在操作S130中缓冲放大器电路123-1控制第二差分放大器124-3的第二有源负载124-7。相应地，在操作S140中，如图5A中所示，缓冲放大器电路123-1提高输出信号OUT1的上升转换速率。
当在操作S110中电荷分享操作被执行(即，“是”的情况)并且在操作S120中缓冲放大器电路123-1的输出信号OUT1下降(即，“否”的情况)时，在操作S135中缓冲放大器电路123-1控制第一差分放大器124-1的第一有源负载124-5。相应地，在操作S145中，如图5B所示，缓冲放大器电路123-1提高输出信号OUT1的下降转换速率。
当在操作S110中电荷分享操作未被执行(即，“否”的情况)，也就是，当输出信号OUT1是第一电压SV1(＝AVDD或者HAVDD)或者第二电压SV2(＝HAVDD或者VSS)时，缓冲放大器电路123-1将输出信号OUT1发送到显示器110。
图10是包括根据本发明构思的多个方面的包括图1或者图6中示出的显示模块100A或者100B的数据处理系统300的示意性框图。参考图1到图10，数据处理系统300可以是移动装置。移动装置300可包括主机310和显示模块100A或者100B(共同由标号“100”表示)。
主机310可包括中央处理单元(CPU)311和显示器控制器315。主机310可实现为集成电路(IC)、片上系统(SoC)、应用处理器(AP)或者移动AP，但是本发明构思不仅限于当前实施例。
CPU 311可通过总线313控制显示器控制器315的操作。显示器控制器315可控制显示模块100的操作。具体地讲，显示器控制器315可控制定时控制器160A的操作。
移动装置300可以是膝上型计算机、便携式电话、智能电话、平板个人计算机(PC)、个人数字助理(PDA)、企业数字助理(EDA)、数码相机、数码摄像机、便携式多媒体播放器(PMP)、个人导航装置或便携式导航装置(PND)、手持游戏机、电子书、移动互联网装置(MID)、物联网(IoT)装置或者万物互联(IoE)装置。
如上所述，根据本发明构思的多个方面，包括反馈电路的缓冲放大器电路在电荷分享操作期间通过使用反馈电路提高输出电压的转换速率。另外，缓冲放大器电路增加电荷分享时间，从而减少功耗。
尽管已经参照示例实施例描述了本发明构思，但是本领域技术人员将清楚，在不脱离本发明构思的精神和范围的情况下，可进行各种改变和修改。因此，应理解，上述实施例不是限制性的，而是说明性的。因此，本发明构思的范围由权利要求及其等同物的最广泛允许的解释来确定，并且不受以上描述的约束或限制。

Claims (22)

1.一种缓冲放大器电路，包括：
缓冲放大器，包括具有第一有源负载的第一差分放大器和具有第二有源负载的第二差分放大器；和
反馈电路，被配置为通过由多个差分开关信号和与所述多个差分开关信号不同的缓冲放大器的输入信号门控的多个晶体管将缓冲放大器的输出端的输出信号直接反馈到第一有源负载和第二有源负载之一，以提高输出信号的转换速率。
2.如权利要求1所述的缓冲放大器电路，其中，反馈电路包括：
第一传输电路，被配置为响应于输入信号和所述多个差分开关信号中的一个差分开关信号，将输出信号发送到第一有源负载；以及
第二传输电路，被配置为响应于输入信号和所述多个差分开关信号中的另一个差分开关信号，将输出信号发送到第二有源负载。
3.如权利要求1所述的缓冲放大器电路，其中，第一有源负载提高输出信号的下降转换速率，第二有源负载提高输出信号的上升转换速率。
4.如权利要求3所述的缓冲放大器电路，其中，第一有源负载包括P沟道金属氧化物半导体PMOS晶体管，缓冲放大器的输出信号控制PMOS晶体管的栅极电压以提高下降转换速率；以及
第二有源负载包括N沟道金属氧化物半导体NMOS晶体管，缓冲放大器的输出信号控制NMOS晶体管的栅极电压以提高上升转换速率。
5.如权利要求3所述的缓冲放大器电路，其中，缓冲放大器还包括：
上拉电路，被配置为响应于第一有源负载的输出信号将缓冲放大器的输出信号上拉到第一电压；以及
下拉电路，被配置为响应于第二有源负载的输出信号将缓冲放大器的输出信号下拉到第二电压。
6.一种源极驱动器，包括：
第一源极线；
通过第一开关与第一源极线连接的第一缓冲放大器电路；
通过第二开关与第一源极线连接的第一电荷分享线，
其中，第一缓冲放大器电路包括：
第一缓冲放大器，包括具有第一有源负载的第一差分放大器和具有第二有源负载的第二差分放大器；以及
第一反馈电路，被配置为通过使用与控制第二开关的控制信号相关的多个第一差分开关信号和第一缓冲放大器的第一输入信号，将第一缓冲放大器的第一输出端的第一输出信号反馈到第一有源负载和第二有源负载之一，以提高第一输出信号的转换速率。
7.如权利要求6所述的源极驱动器，其中，第一反馈电路包括：
第一传输电路，被配置为响应于第一输入信号和所述多个第一差分开关信号中的一个第一差分开关信号将第一输出信号发送到第一有源负载；
第二传输电路，被配置为响应于第一输入信号和所述多个第一差分开关信号中的另一个第一差分开关信号将第一输出信号发送到第二有源负载。
8.如权利要求6所述的源极驱动器，其中，第一有源负载提高第一输出信号的下降转换速率，第二有源负载提高第一输出信号的上升转换速率。
9.如权利要求8所述的源极驱动器，其中，第一有源负载包括P沟道金属氧化物半导体PMOS晶体管，第一缓冲放大器的第一输出信号控制PMOS晶体管的栅极电压以提高下降转换速率；
第二有源负载包括N沟道金属氧化物半导体NMOS晶体管，第一缓冲放大器的第一输出信号控制NMOS晶体管的栅极电压以提高上升转换速率。
10.如权利要求8所述的源极驱动器，其中，第一缓冲放大器还包括：
上拉电路，被配置为响应于第一有源负载的输出信号将第一输出信号上拉到第一电压；以及
下拉电路，被配置为响应于第二有源负载的输出信号将第一输出信号下拉到第二电压。
11.如权利要求6所述的源极驱动器，还包括：
第二源极线；
通过第三开关与第二源极线连接的第二缓冲放大器电路；和
通过第四开关与第二源极线连接的第二电荷分享线，
其中，第二缓冲放大器电路包括：
第二缓冲放大器，包括具有第三有源负载的第三差分放大器和具有第四有源负载的第四差分放大器；和
第二反馈电路，被配置为通过使用与控制第四开关的控制信号相关的多个第二差分开关信号和第二缓冲放大器的第二输入信号将第二缓冲放大器的第二输出端的第二输出信号反馈到第三有源负载和第四有源负载之一，以提高第二输出信号的转换速率。
12.如权利要求11所述的源极驱动器，其中，第一源极线是奇数源极线中的一条，第二源极线是偶数源极线中的一条。
13.如权利要求11所述的源极驱动器，其中，第一源极线和第一电荷分享线之间的连接以及第二源极线和第二电荷分享线之间的连接被同时执行。
14.一种显示器系统，包括：
行驱动器；
源极驱动器；和
连接到行驱动器和源极驱动器的控制器，
其中，源极驱动器包括：
第一源极线；
通过第一开关与第一源极线连接的第一缓冲放大器电路；
通过第二开关与第一源极线连接的第一电荷分享线，
其中，第一缓冲放大器电路包括：
第一缓冲放大器，包括具有第一有源负载的第一差分放大器和具有第二有源负载的第二差分放大器；以及
第一反馈电路，被配置为通过使用与控制第二开关的控制信号相关的多个第一差分开关信号和第一缓冲放大器的第一输入信号，将第一缓冲放大器的第一输出端的第一输出信号反馈到第一有源负载和第二有源负载之一，以提高第一输出信号的转换速率。
15.如权利要求14所述的显示器系统，其中，第一反馈电路包括：
第一传输电路，被配置为响应于第一输入信号和所述多个第一差分开关信号中的一个第一差分开关信号将第一输出信号发送到第一有源负载；
第二传输电路，被配置为响应于第一输入信号和所述多个第一差分开关信号中的另一个第一差分开关信号将第一输出信号发送到第二有源负载。
16.如权利要求14所述的显示器系统，其中，第一有源负载提高第一输出信号的下降转换速率，第二有源负载提高第一输出信号的上升转换速率。
17.如权利要求16所述的显示器系统，其中，第一有源负载包括P沟道金属氧化物半导体PMOS晶体管，第一缓冲放大器的第一输出信号控制PMOS晶体管的栅极电压以提高下降转换速率；以及
第二有源负载包括N沟道金属氧化物半导体NMOS晶体管，第一缓冲放大器的第一输出信号控制NMOS晶体管的栅极电压以提高上升转换速率。
18.如权利要求16所述的显示器系统，其中，第一缓冲放大器还包括：
上拉电路，被配置为响应于第一有源负载的输出信号将第一输出信号上拉到第一电压；以及
下拉电路，被配置为响应于第二有源负载的输出信号将第一输出信号下拉到第二电压。
19.如权利要求14所述的显示器系统，其中，源极驱动器还包括：
第二源极线；
通过第三开关与第二源极线连接的第二缓冲放大器电路；以及
通过第四开关与第二源极线连接的第二电荷分享线，
其中，第二缓冲放大器电路包括：
第二缓冲放大器，包括具有第三有源负载的第三差分放大器和具有第四有源负载的第四差分放大器；以及
第二反馈电路，被配置为通过使用与控制第四开关的控制信号相关的多个第二差分开关信号和第二缓冲放大器的第二输入信号，将第二缓冲放大器的第二输出端的第二输出信号反馈到第三有源负载和第四有源负载之一，以提高第二输出信号的转换速率。
20.如权利要求19所述的显示器系统，其中，第一源极线是奇数源极线中的一条，第二源极线是偶数源极线中的一条，并且第一源极线与第一电荷分享线之间的连接和第二源极线与第二电荷分享线之间的连接被同时执行。
21.一种缓冲放大器电路，包括：
缓冲放大器，接收输入信号；以及
反馈电路，具有第一反馈路径和第二反馈路径，并且被配置为基于差分开关信号和缓冲放大器的输入信号，将缓冲放大器的输出端的输出信号通过第一反馈路径反馈到第一控制部分或者通过第二反馈路径反馈到第二控制部分，
其中，在电荷分享操作期间，当输入信号上升时，输出信号通过第二反馈路径被反馈到第二控制部分，第二控制部分提高输出信号的上升转换速率；以及
其中，在电荷分享操作期间，当输入信号下降时，输出信号通过第一反馈路径被反馈到第一控制部分，第一控制部分提高输出信号的下降转换速率。
22.如权利要求21所述的缓冲放大器电路，还包括：
上拉电路，被配置为在第二控制部分的控制下，当输出信号通过第二反馈路径反馈到第二控制部分时，将输出信号上拉到第二电压，从而提高输出信号的上升转换速率；以及
下拉电路，被配置为在第一控制部分的控制下，当输出信号通过第一反馈路径反馈到第一控制部分时，将输出信号下拉到第一电压，从而提高输出信号的下降转换速率。
CN201610550231.9A 2015-07-29 2016-07-13 提高输出信号的转换速率的缓冲放大器电路和装置 Active CN106411276B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150107518A KR102470761B1 (ko) 2015-07-29 2015-07-29 출력 신호의 슬루 레이트를 향상시키는 버퍼 증폭기 회로와 이를 포함하는 장치들
KR10-2015-0107518 2015-07-29

Publications (2)

Publication Number Publication Date
CN106411276A CN106411276A (zh) 2017-02-15
CN106411276B true CN106411276B (zh) 2021-08-03

Family

ID=57886605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610550231.9A Active CN106411276B (zh) 2015-07-29 2016-07-13 提高输出信号的转换速率的缓冲放大器电路和装置

Country Status (3)

Country Link
US (1) US10467973B2 (zh)
KR (1) KR102470761B1 (zh)
CN (1) CN106411276B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI724059B (zh) * 2016-07-08 2021-04-11 日商半導體能源研究所股份有限公司 顯示裝置、顯示模組及電子機器
KR102552010B1 (ko) * 2017-08-04 2023-07-07 주식회사 엘엑스세미콘 디스플레이 장치의 저전력 구동 시스템 및 타이밍 컨트롤러
CN109872736B (zh) * 2017-12-04 2021-03-05 长鑫存储技术有限公司 缓冲电路、时钟树、存储器以及专用集成电路
WO2020016705A1 (ja) 2018-07-20 2020-01-23 株式会社半導体エネルギー研究所 受信回路
CN109903730B (zh) * 2019-02-13 2021-04-06 奕力科技(开曼)股份有限公司 缓冲电路
US10924074B2 (en) 2019-04-08 2021-02-16 Texas Instruments Incorporated Slew boost circuit for an operational amplifier
KR102537932B1 (ko) * 2019-04-26 2023-05-26 주식회사 디비하이텍 출력 버퍼 회로
US11054849B2 (en) * 2019-07-12 2021-07-06 Himax Technologies Limited Source driver and output buffer thereof
US11475841B2 (en) * 2019-08-22 2022-10-18 Apple Inc. Display circuitry including selectively-activated slew booster
WO2021056158A1 (zh) * 2019-09-23 2021-04-01 京东方科技集团股份有限公司 源极驱动电路及驱动方法、显示装置
US11616438B2 (en) * 2019-12-21 2023-03-28 Texas Instruments Incorporated Controlled slew rate current limited ramp down voltage control
KR20210132286A (ko) * 2020-04-24 2021-11-04 삼성디스플레이 주식회사 전원 전압 생성부, 이를 포함하는 표시 장치 및 이의 구동 방법
KR20220045666A (ko) 2020-10-06 2022-04-13 삼성전자주식회사 출력 버퍼 회로 및 이를 포함하는 디스플레이 장치의 소스 드라이버
KR20230051948A (ko) 2021-10-12 2023-04-19 주식회사 엘엑스세미콘 슬루 레이트 제어기, 슬루 레이트 제어기의 구동 방법, 슬루 레이트 제어기를 포함하는 데이터 구동부, 및 데이터 구동부의 구동 방법
KR20230066690A (ko) * 2021-11-08 2023-05-16 주식회사 디비하이텍 슬루 증폭 회로 및 이를 포함한 디스플레이 구동 장치
US11495189B1 (en) * 2022-04-19 2022-11-08 Himax Technologies Limited Source driver and output buffer thereof of liquid crystal display

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6310520B1 (en) 2000-03-29 2001-10-30 Agere Systems Guardian Corp. High slew-rate operational amplifier architecture
US6741129B1 (en) 2002-12-19 2004-05-25 Texas Instruments Incorporated Differential amplifier slew rate boosting scheme
KR100699829B1 (ko) 2004-12-09 2007-03-27 삼성전자주식회사 높은 슬루 레이트를 가지는 액정 표시 장치에 포함된 소스드라이버의 출력 버퍼 및 출력 버퍼의 제어 방법
KR100717278B1 (ko) * 2005-05-31 2007-05-15 삼성전자주식회사 슬루 레이트 조절이 가능한 소스 드라이버
KR100800491B1 (ko) * 2007-01-27 2008-02-04 삼성전자주식회사 업 슬루 레이트와 다운 슬루 레이트의 매칭을 위한 출력버퍼 및 이를 포함하는 소스 드라이버
TWI396175B (zh) 2008-10-15 2013-05-11 Raydium Semiconductor Corp 源極驅動裝置
TWI408638B (zh) 2008-10-20 2013-09-11 Raydium Semiconductor Corp 驅動電路系統以及運算放大器迴轉率提高方法
KR20100060611A (ko) 2008-11-28 2010-06-07 삼성전자주식회사 소스 드라이버 집적회로용 출력버퍼에 채용하기 적합한 출력구동 회로
US20100149171A1 (en) 2008-12-16 2010-06-17 Da-Rong Huang Source driver for driving a panel and related method for controlling a display
JP2010258527A (ja) * 2009-04-21 2010-11-11 Panasonic Corp 出力回路
JP5363895B2 (ja) 2009-07-23 2013-12-11 ルネサスエレクトロニクス株式会社 信号線駆動回路及び液晶表示装置
US8717349B2 (en) 2009-08-28 2014-05-06 Himax Technologies Limited Source driver
KR101147354B1 (ko) 2010-07-19 2012-05-23 매그나칩 반도체 유한회사 출력 버퍼용 슬루율 부스트 회로 및 이를 구비한 출력 버퍼
KR101206268B1 (ko) 2010-10-01 2012-11-29 주식회사 실리콘웍스 슬루 레이트가 개선된 소스 드라이버 집적회로
US9196207B2 (en) 2011-05-03 2015-11-24 Apple Inc. System and method for controlling the slew rate of a signal
CN103903574A (zh) * 2012-12-26 2014-07-02 联咏科技股份有限公司 显示器驱动方法以及驱动电路
KR102049228B1 (ko) * 2013-04-29 2019-11-28 삼성전자 주식회사 전력 소모를 줄일 수 있는 전하 공유 방법과 상기 방법을 수행할 수 있는 장치들
US8975962B2 (en) 2013-06-19 2015-03-10 Synaptics Incorporated Slew-enhanced operational transconductance amplifier
KR102074230B1 (ko) 2013-09-23 2020-02-06 삼성전자주식회사 슬루율이 개선된 버퍼 회로 및 이를 포함하는 소스 구동 회로

Also Published As

Publication number Publication date
CN106411276A (zh) 2017-02-15
US20170032755A1 (en) 2017-02-02
US10467973B2 (en) 2019-11-05
KR20170014352A (ko) 2017-02-08
KR102470761B1 (ko) 2022-11-24

Similar Documents

Publication Publication Date Title
CN106411276B (zh) 提高输出信号的转换速率的缓冲放大器电路和装置
US9886891B2 (en) Sensing driving circuit and display device including the same
CN107886913B (zh) 选通驱动电路和使用该选通驱动电路的显示装置
US9543912B2 (en) Buffer circuit having an enhanced slew-rate and source driving circuit including the same
US9275595B2 (en) Output buffer circuit and source driving circuit including the same
CN107886886B (zh) 选通驱动器和具有该选通驱动器的显示装置
EP3324397B1 (en) Display device
US8598934B2 (en) Level shifter circuit and display driver circuit
US9620063B2 (en) Gate driving circuit and organic light emitting display device having the same
CN106409244B (zh) 源极驱动器、输出缓冲器和源极驱动器的操作方法
US8963640B2 (en) Amplifier for output buffer and signal processing apparatus using the same
US7936363B2 (en) Data receiver circuit, data driver, and display device
KR20170060953A (ko) 게이트 구동회로와 이를 이용한 표시장치
US20130127805A1 (en) Scan driving device and driving method thereof
US10600383B2 (en) Interpolation amplifier and source driver including the same
US9240234B2 (en) Method of operating channel buffer block and devices including the channel buffer block
US10607560B2 (en) Semiconductor device and data driver
US8692618B2 (en) Positive and negative voltage input operational amplifier set
US11955090B2 (en) Buffer circuit including offset blocking circuit and display device including the same
CN115602088A (zh) 源极放大器和包括源极放大器的显示装置
CN108962142B (zh) 一种转换速率增强电路以及利用其的缓冲器
JP7379486B2 (ja) 表示ドライバ、半導体装置及び増幅回路
CN115311972A (zh) 栅极驱动部及包括其的显示装置
KR20220162013A (ko) 오프셋 블로킹 회로를 포함하는 버퍼 회로 및 이를 포함하는 디스플레이 장치
TW202320041A (zh) 源極驅動裝置及其控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant