KR101363204B1 - 액정표시장치와 그 구동방법 - Google Patents

액정표시장치와 그 구동방법 Download PDF

Info

Publication number
KR101363204B1
KR101363204B1 KR1020080134147A KR20080134147A KR101363204B1 KR 101363204 B1 KR101363204 B1 KR 101363204B1 KR 1020080134147 A KR1020080134147 A KR 1020080134147A KR 20080134147 A KR20080134147 A KR 20080134147A KR 101363204 B1 KR101363204 B1 KR 101363204B1
Authority
KR
South Korea
Prior art keywords
pattern
liquid crystal
polarity
data
input data
Prior art date
Application number
KR1020080134147A
Other languages
English (en)
Other versions
KR20100076199A (ko
Inventor
이송재
김영호
장수혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080134147A priority Critical patent/KR101363204B1/ko
Priority to CN2009101782132A priority patent/CN101770758B/zh
Priority to US12/588,404 priority patent/US9275590B2/en
Priority to JP2009248956A priority patent/JP4988806B2/ja
Publication of KR20100076199A publication Critical patent/KR20100076199A/ko
Application granted granted Critical
Publication of KR101363204B1 publication Critical patent/KR101363204B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels

Abstract

본 발명은 액정표시장치에 관한 것으로, 다수의 데이터라인들, 상기 데이터라인들과 교차되는 다수의 게이트라인들, 및 다수의 액정셀들을 가지는 액정표시패널; 문제패턴의 픽셀 정보와 상기 문제패턴에 대응하는 극성패턴 정보를 저장한 레지스터; 입력 데이터와 상기 문제패턴을 비교하여 상기 입력 데이터에 포함된 문제패턴의 개수를 카운트하고 그 카운트값을 제1 임계값과 비교하는 블록 패턴 인식부; 1 라인에 포함된 상기 문제패턴의 개수가 상기 제1 임계값보다 많으면 그 라인을 문제라인으로 판단하는 라인 패턴 인식부; 상기 문제라인의 개수를 제2 임계값과 비교하여 상기 문제라인의 개수가 상기 제2 임계값 이상이면 상기 입력 데이터를 포함한 프레임을 문제 프레임으로 판단하는 프레임 패턴 인식부; 상기 문제 프레임에서 상기 극성패턴 정보에 기초하여 수직 및 수평 극성제어신호를 발생하는 극성제어신호 발생부; 및 상기 수직 및 수평 극성제어신호에 응답하여 상기 데이터라인들에 공급되는 데이터전압들의 수직 및 수평 극성을 제어하는 소스 드라이브 IC들을 구비한다.

Description

액정표시장치와 그 구동방법{LIQUID CRYSTAL DISPLAY AND DRIVING METHOD THEREOF}
본 발명은 액정표시장치와 그 구동방법에 관한 것이다.
평판표시장치에는 액정표시장치(Liquid Crystal Display : LCD), 전계 방출 표시소자(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 유기발광다이오드 표시장치(Organic Light Emitting Diode : OLED) 등이 있다.
액정표시장치는 전자제품의 경박단소 추세를 만족할 수 있고 양산성이 향상되고 있어 많은 응용분야에서 음극선관을 빠른 속도로 대체하고 있다. 박막트랜지스터(Thin Film Transistor : 이하, "TFT"라 한다)를 이용하여 액정셀을 구동하는 액티브 매트릭스 타입의 액정표시장치는 최근의 양산기술 확보와 연구개발의 성과로 대형화와 고해상도화로 급속히 발전하고 있으며 다양한 분야에서 음극선관을 빠르게 대체하고 있다.
액정표시장치는 액정의 열화를 방지하기 위하여, 액정표시패널에 충전되는 데이터전압들의 극성을 일정한 패턴으로 반전시키는 인버젼 방식으로 구동된다. 그런데, 액정표시장치에 입력되는 이미지 패턴과 액정표시패널의 극성 패턴의 상관 관계에 따라 액정표시패널에 충전되는 데이터전압의 극성이 어느 한 극성으로 편중되고, 극성 편중으로 인하여 공통전압 쉬프트가 발생하여 표시품질이 떨어질 수 있다.
액정표시장치에서 표시품질을 떨어 뜨리는 입력 이미지의 패턴을 문제패턴(또는 취약패턴)으로 정의될 수 있으며, 문제패턴 이미지에는 서브픽셀 단위로 화이트 데이터와 블랙 데이터가 교번되는 이미지, 픽셀 단위로 화이트 데이터와 블랙 데이터가 교번되는 이미지, 블랙 배경 내에 화이트 표시면이 포함된 크로스토크 체크패턴 등이 있다. 또한, 문제패턴에는 기수 라인 데이터들과 우수 라인 데이터들이 분리되는 인터레이스 데이터(Interlace data)도 포함된다.
본원 출원인은 대한민국 특허출원 10-2007-0052679(2007-05-30), 대한민국 특허출원 10-2008-0055419(2008-06-12), 대한민국 특허출원 10-2008-0032638(2008-04-08) 등에서 문제패턴의 이미지가 입력될 때 액정표시패널에 충전되는 데이터전압의 극성을 제어하기 위한 극성제어신호를 변경함으로써 데이터전압의 극성 편중이나 공통전압 쉬프트를 보상하는 방법을 제안한 바 있다. 기출원된 발명을 액정표시장치에 적용한 결과, 문제패턴의 이미지에서도 표시품질의 저하를 방지할 수 있었다. 그런데, 액정표시패널의 화소 어레이 구조가 변경되면 그 액정표시패널의 표시품질을 떨어뜨리는 문제패턴 이미지가 달라진다. 화소 어레이 구조 변경으로 인하여 문제패턴 이미지가 달라지면, 그에 따라 액정표시패널의 극성패턴도 달라져야 한다.
따라서, 액정표시장치의 모델에 따라 서로 다르게 정의되는 문제패턴 이미지와 그 문제패턴 이미지에서 표시품질의 저하를 방지하기 위한 액정표시패널의 극성패턴을 적응적으로 변경할 수 있는 방안이 요구되고 있다. 나아가, 적응적 극성패턴 조정방식을 구현하기 위한 알고리즘과 회로는 회로비용의 증가를 최소화하기 위하여 대용량의 메모리를 필요하지 않는 방식으로 구현되어야 한다.
본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출된 발명으로써 메모리 추가없이 다양한 문제패턴에 적응적으로 액정표시패널의 극성패턴을 변경하도록 한 액정표시장치와 그 구동방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 액정표시장치는 다수의 데이터라인들, 상기 데이터라인들과 교차되는 다수의 게이트라인들, 및 다수의 액정셀들을 가지는 액정표시패널; 문제패턴의 픽셀 정보와 상기 문제패턴에 대응하는 극성패턴 정보를 저장한 레지스터; 입력 데이터와 상기 문제패턴을 비교하여 상기 입력 데이터에 포함된 문제패턴의 개수를 카운트하고 그 카운트값을 제1 임계값과 비교하는 블록 패턴 인식부; 1 라인에 포함된 상기 문제패턴의 개수가 상기 제1 임계값보다 많으면 그 라인을 문제라인으로 판단하는 라인 패턴 인식부; 상기 문제라인의 개수를 제2 임계값과 비교하여 상기 문제라인의 개수가 상기 제2 임계값 이상이면 상기 입력 데이터를 포함한 프레임을 문제 프레임으로 판단하는 프레임 패턴 인식부; 상기 문제 프레임에서 상기 극성패턴 정보에 기초하여 수직 및 수평 극성제어신호를 발생하는 극성제어신호 발생부; 및 상기 수직 및 수평 극성제어신호에 응답하여 상기 데이터라인들에 공급되는 데이터전압들의 수직 및 수평 극성을 제어하는 소스 드라이브 IC들을 구비한다.
본 발명의 실시예에 따른 액정표시장치의 구동방법은 레지스터에 문제패턴의 픽셀 정보와 상기 문제패턴에 대응하는 극성패턴 정보를 저장하는 단계; 입력 데이터와 상기 문제패턴을 비교하여 상기 입력 데이터에 포함된 문제패턴의 개수를 카운트하고 그 카운트값을 제1 임계값과 비교하는 단계; 1 라인에 포함된 상기 문제패턴의 개수가 상기 제1 임계값보다 많으면 그 라인을 문제라인으로 판단하는 단계; 상기 문제라인의 개수를 제2 임계값과 비교하여 상기 문제라인의 개수가 상기 제2 임계값 이상이면 상기 입력 데이터를 포함한 프레임을 문제 프레임으로 판단하는 단계; 상기 문제 프레임에서 상기 극성패턴에 기초하여 수직 및 수평 극성제어신호를 발생하는 단계: 및 상기 수직 및 수평 극성제어신호에 응답하여 상기 데이터라인들에 공급되는 데이터전압들의 수직 및 수평 극성을 제어하는 단계를 포함한다.
본 발명의 실시예에 따른 액정표시장치와 그 구동방법은 레지스터에 2×2 문제패턴의 픽셀 정보와 그에 따른 극성패턴 정보를 저장하고 입력 데이터가 입력될 때마다 입력 데이터의 픽셀 정보와 상기 문제패턴의 픽셀 정보를 반복적으로 비교하여 문제패턴을 다수 포함하는 문제 프레임을 판단하고 레지스터로부터 독출한 극성패턴 정보에 기초하여 액정표시패널에 공급될 데이터전압의 극성을 제어한다. 따라서, 본 발명은 레지스터값을 조정하여 어떠한 문제패턴들에 대하여도 최적의 극성패턴을 선택할 수 있고 문제패턴과 극성패턴을 정의하는 레지스터를 이용하므 로 라인 메모리나 프레임 메모리와 같은 대용량 메모리를 필요로 하지 않는다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예의 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 1 내지 도 11을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명하기로 한다.
도 1을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(10), 다수의 게이트 드라이브 IC들(Integrated circuits)(151 내지 153), 다수의 소스 드라이브 IC들(131 내지 136), 시스템 보드(SB), 인터페이스 보드(INTB) 및 콘트롤 보드(CTRB)를 구비한다.
액정표시패널(10)은 두 장의 유리기판 사이에 액정층이 형성된다. 이 액정표시패널(10)의 액정셀들은 데이터라인들(14)과 게이트라인들(16)의 교차 구조에 의해 매트릭스 형태로 배치된다. 액정표시패널(10)의 하부 유리기판에는 데이터라인들(14), 게이트라인들(16), TFT들, TFT에 접속되어 화소전극들(1)과 공통전극(2) 사이의 전계에 의해 구동되는 액정셀들(Clc), 및 스토리지 커패시터(Cst) 등을 포함한 화소 어레이가 형성된다. 액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스와 컬러필터 등이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다. 액정표시패널(10)의 상부 유리기판과 하부 유리기판 상에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 계면에 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.
본 발명에서 적용 가능한 액정표시패널의 액정모드는 전술한 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다. 또한, 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 도면에서 생략된 백라이트 유닛이 필요하다.
소스 드라이브 IC들(131 내지 136)은 콘트롤 보드(CTRB)로부터 mini LVDS 방식으로 전송되는 디지털 비디오 데이터들을 수신하고 그 데이터들을 콘트롤 보드(CTRB)로부터의 소스 타이밍 제어신호에 응답하여 아날로그 데이터전압으로 변환한 후에 액정표시패널(10)의 데이터라인들(14)에 공급한다.
게이트 드라이브 IC들(151 내지 153) 각각은 콘트롤 보드(CTRB)로부터의 게이트 타이밍 제어신호에 응답하여 게이트펄스(또는 스캔펄스)를 발생하고, 그 게이트펄스를 게이트라인들(16)에 순차적으로 공급한다.
시스템 보드(SB)는 디지털 비디오 데이터의 해상도를 조정하기 위한 스케일러 회로를 포함하고, 디지털 비디오 데이터들과 함께 타이밍 신호들을 인터페이스 보드(INTB)에 전송한다. 타이밍 신호들은 수직 및 수평 동기신호들(Vsync, Hsync), 데이터 인에이블신호(DE) 및 도트클럭(DCLK) 등을 포함한다.
인터페이스 보드(INTB)는 시스템 보드(SB)로부터 입력되는 디지털 비디오 데이터와 타이밍신호들을 LVDS(Low-Voltage Differential Signaling) 인터페이스 또는 TMDS(Transition Minimized Differential Signaling) 인터페이스를 통해 콘트롤 보드(CTRB)에 전송한다.
콘트롤 보드(CTRB)에는 타이밍 콘트롤러, 레지스터, EEPROM(electrically erasable and programmable ROM) 등이 실장된다. 레지스터는 타이밍 콘트롤러에 내장될 수 있다. 레지스터는 문제패턴과 그에 따른 수직/수평 극성패턴을 정의한다. LCD 메이커나 TV/모니터 세트 메이커는 케이블과 커넥터를 통해 레지스터에 저장된 문제패턴과 극성패턴을 수정, 추가 등록, 및 삭제할 수 있다. 타이밍 콘트롤러(TCON)는 인터페이스 보드(INTB)를 통해 수신되는 타이밍신호들을 이용하여 소스 드라이브 IC들(131 내지 136)의 동작 타이밍을 제어하기 위한 소스 타이밍 제어신호와, 게이트 드라이브 IC들(151 내지 153)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호를 발생한다.
소스 타이밍 제어신호는 소스 스타트 펄스(Source, Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 수직 극성제어신호(Polarity : POL), 수평 극성제어신호(H1/H2DOT), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 소스 드라이브 IC들(131 내지 136)의 데이터 샘플링 시작 시점을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소스 드라이브 IC들(131 내지 136) 내에서 데이터의 샘플링 동작을 제어하는 클럭신호이다. 수직 극성제어신호(POL)는 소스 드라이브 IC 들(131 내지 136)로부터 출력되는 데이터전압의 수직 극성을 제어한다. 수평 극성제어신호(H1/H2DOT)는 소스 드라이브 IC들(131 내지 136)로부터 출력되는 데이터전압의 수직 극성을 제어한다. 소스 출력 인에이블신호(SOE)는 소스 드라이브 IC들(131 내지 136)의 출력 타이밍을 제어한다. 타이밍 콘트롤러(TCON)와 소스 드라이브 IC들(131 내지 136) 사이에서 mini LVDS 방식으로 디지털 비디오 데이터와 mini LVDS 클럭이 전송된다면 mini LVDS 클럭의 리셋신호 이후에 발생되는 첫 번째 클럭이 스타트 펄스 역할을 하므로 소스 스타트 펄스(SSP)는 생략될 수 있다.
게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트펄스(또는 스캔펄스)를 발생하는 첫 번째 게이트 드라이브 IC(151)에 인가된다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이브 IC들(151 내지 153)에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들(151 내지 153)의 출력을 제어한다.
타이밍 콘트롤러(TCON)는 레지스터로부터 독출한 문제패턴 이미지의 데이터와 입력 데이터를 비교하여 입력 이미지의 문제패턴을 검출한다. 그리고 타이밍 콘트롤러(TCON)는 입력 이미지가 문제패턴일 때 레지스터로부터 독출한 극성패턴으로 수직/수평 극성제어신호(POL, H1/H2DOT)를 변경한다. 타이밍 콘트롤러(TCON)는 입력 이미지가 레지스터에서 정의된 문제패턴이 아니면 미리 정해진 디폴 트(default) 극성패턴으로 수직/수평 극성제어신호(POL, H1/H2DOT)
타이밍 콘트롤러(TCON)는 한 프레임 전체의 입력 데이터를 레지스터에 의해 정의된 문제패턴과 비교하지 않고 도 2와 같이 액정표시패널(10)의 표시화면을 다수의 블록들(BLOCK0~BLOCK7)로 가상 분할하고, 해치된 블록(Horizontal Valid Block×Vertical Valid Block)에 표시될 입력 데이터들과 레지스터에 의해 정의된 문제패턴을 비교하여 입력 데이터에서 문제패턴을 검출할 수 있다.
도 3은 문제패턴과 극성패턴을 정의하는 레지스터의 8bit×2 데이터 맵핑 테이블의 예이다. 레지스터에는 최대 8 개의 문제패턴이 정의될 수 있으며 문제패턴 하나당 레지스터에 할당되는 bit 수는 도 3과 같이 8bit×2이다. 레지스터에는 8 bits의 제1 레지스터와, 8 bits의 제2 레지스터를 포함한다. 수직 극성제어신호 정보(Vertical POL)는 제1 레지스터의 b7:b6에 정의되고, 문제패턴의 제1 라인 정보는 제1 레지스터의 b5:b0에 정의된다. 문제패턴 ON/OFF는 제2 레지스터의 b7에 정의되고, 수평극성제어신호 정보(H1/H2DOT)는 제2 레지스터의 b6에 정의된다. 그리고 문제패턴의 제2 라인 정보는 제2 레지스터의 b5:b0에 정의된다. 문제패턴이 ON으로 정의되면 타이밍 콘트롤러는 해당 레지스터에 정의된 문제패턴과 입력 데이터를 비교하여 입력 데이터에서 문제패턴을 검출한다. 반면에, 문제패턴이 OFF로 정의되면 타이밍 콘트롤러는 해당 레지스터에 정의된 문제패턴을 입력 데이터와 비교하지 않는다.
레지스터에서 정의된 각 항목들의 예를 구체적으로 예시하면, 아래와 같다.
Vertical POL
00 : 1V POL Inversion
01 : 2V POL Inversion
10 : 3V POL Inversion
11 : 6V POL Inversion
'N(N은 자연수)V'는 논리반전주기가 N 수평기간 단위로 변하는 수직극성제어신호(POL)를 의미한다. 소스 드라이브 IC들(131 내지 136)은 NV POL에 응답하여 N 수평기간 동안 N 개의 라인들에 포함된 액정셀들에 충전될 데이터전압의 극성을 동일하게 유지하고, N 수평기간 단위로 데이터전압의 극성을 반전시킨다. 도 4 및 도 6은 2V POL에 따라 제어되는 액정셀들의 데이터전압 극성이며, 도 5는 3V POL에 따라 제어되는 액정셀들의 데이터전압 극성이다.
문제패턴 ON/OFF
1 : ON
0 : OFF
수평극성제어신호 정보(H1/H2DOT)
1 : H2DOT
0 : H1DOT
소스 드라이브 IC들(131 내지 136)은 액정표시패널(10)에서 동일 라인에 수평으로 존재하는 이웃하는 2 개의 액정셀들에 동일 극성의 데이터전압이 충전되도록 H2DOT에 응답하여 이웃하는 2 개의 출력 채널들을 통해 동일 극성의 데이터전압을 출력하고, 이웃하는 2 개의 출력 채널 단위로 데이터전압들의 극성을 반전시킨다. 또한, 소스 드라이브 IC들(131 내지 136)은 액정표시패널(10)에서 동일 라인에 수평으로 존재하는 이웃하는 액정셀들마다 서로 반대극성의 데이터전압이 충전되도록 H1DOT에 응답하여 이웃하는 출력 채널들을 통해 서로 상반된 극성의 데이터전압을 출력한다. 도 4 및 도 5는 H1DOT에 따라 제어되는 액정셀들의 데이터전압 극성이며, 도 6은 H2DOT에 따라 제어되는 액정셀들의 데이터전압 극성이다.
문제패턴의 제1 및 제2 라인 정보
문제패턴의 제1 및 제2 라인 정보는 액정표시패널의 극성패턴과의 상관관계에 따라 액정표시패널의 표시품질을 떨어뜨리는 비디오 데이터의 패턴이다. 도 7 및 도 8은 레지스터에 정의된 문제패턴의 제1 및 제2 라인 정보의 일예이다. 도 7 및 도 8에 예시된 문제패턴은 화이트계열의 기수 픽셀값(odd pixel value)과 블랙계열의 우수 픽셀값(even pixel value)을 포함한 제1 라인 정보와, 블랙계열의 기수 픽셀값과 화이트계열의 우수 픽셀값을 포함한 제2 라인 정보를 포함한다. 화이트계열의 픽셀값은 R 서브픽셀값, G 서브픽셀값 및 B 서브픽셀값이 모두 '1'인 데이터이고, 블랙계열의 픽셀값은R 서브픽셀값, G 서브픽셀값 및 B 서브픽셀값이 모두 '0'인 데이터이다. 여기서 '1'은 소정의 문턱치 이상의 고계조 값이며, '0'은 상기 문턱치 미만의 저계조 값을 의미한다.
문제패턴과 극성패턴을 정의하는 레지스터는 타이밍 콘트롤러(TCON)에 내장된다. 액정표시장치의 전원이 턴-온되면, 도 9와 같이 타이밍 콘트롤러(TCON)는 I2C 콘트롤러(85)를 통해 EEPROM으로부터 문제패턴 정보와 극성패턴 정보를 내장 레지스터에 로드한다. I2C 콘트롤러(85)는 직렬 클럭(SCL)을 EEPROM에 전송하고 EEPROM은 직렬 클럭(SCL)에 따라 문제패턴 정보와 극성패턴 정보를 직렬 데이터(SDA)로 I2C 콘트롤러(85)에 전송한다. EEPROM은 시스템 보드(SB) 또는 타이밍 콘트롤러(TCON)에 실장된다. ROM 라이터(Writer)를 통해 문제패턴 정보들과 극성패턴 정보들이 저장될 수 있다. EEPROM에 저정된 문제패턴 정보들은 ROM 라이터를 통해 수정, 삭제, 및 추가 등록될 수 있다. 시스템 보드(SB)는 도 12와 같이 유저 케이블(31)과 커넥터(30)를 통해 타이밍 콘트롤러(TCON)의 I2C 콘트롤러(85)에 접속될 수 있다. 이 경우, I2C 콘트롤러(85)는 EEPROM과 시스템 보드(SB)에 공통으로 접속된다. I2C 콘트롤러(85)는 직렬 클럭(SCL)을 EEPROM과 시스템 보드(SB)에 전송하고 그 EEPROM이나 시스템 보드(SB)로부터 EEPROM이나 시스템 보드(SB)로부터 문제패턴의 픽셀 정보들과 그에 따른 극성패턴 정보들을 수신할 수 있다. 따라서, 시스템 보드(SB)나 콘트롤 보드(CTRB)는 I2C 통신을 통해 타이밍 콘트롤러(TCON)의 레지스터에 문제패턴 정보들과 극성패턴 정보들을 전송하여 타이밍 콘트롤러(TCON) 의 문제패턴 인식 및 극성제어신호 출력을 제어할 수 있다.
도 9는 타이밍 콘트롤러(TCON)에서 문제패턴 이미지의 인식과 극성제어신호를 발생하는 회로부분을 나타내는 블록도이다. 도 10은 본 발명의 실시예에 따른 타이밍 콘트롤러에서 문제패턴 인식 과정을 단계적으로 보여 주는 흐름도이다.
도 9 및 도 10을 참조하면, 타이밍 콘트롤러(TCON)는 I2C 콘트롤러(85), 블록 패턴 인식부(81), 라인 패턴 인식부(82), 프레임 패턴 인식부(83), 및 극성제어신호 발생부(84)를 구비한다.
블록 패턴 인식부(81)는 도 3과 같은 레지스터에서 정의된 문제패턴과 입력 이미지를 2×2 픽셀 블록 단위로 비교하여 입력 데이터에 대한 문제패턴 여부를 블록 단위로 판단한다. 이를 상세히 하면, 블록 패턴 인식부(81)는 연속으로 입력되는 입력 데이터의 기수 픽셀 데이터와 우수 픽셀 데이터를 레지스터에서 독출한 문제패턴의 제1 및 제2 라인 정보와 비교한다.(S1 및 S2) 입력 데이터의 픽셀 데이터는 RGB 서브픽셀들을 포함하고 RGB 서브픽셀들 각각은 8 bits 데이터로 입력될 수 있다. 블록 패턴 인식부(81)는 기수라인의 데이터들이 입력될 때 8 bits의 입력 데이터마다 입력 데이터의 최상위 1 bit 또는 2 bits를 레지스터에서 정의된 제1 라인 정보의 서브픽셀 값과 비교하여 동일 여부를 판단하고, 우수라인의 데이터들이 입력될 때 8 bits의 입력 데이터마다 입력 데이터의 최상위 1 bit 또는 2 bits를 레지스터에서 정의된 제2 라인 정보의 서브픽셀 값과 비교하여 동일 여부를 판단할 수 있다. 블록 패턴 인식부(81)는 입력 데이터와 문제패턴이 동일할 때마 다 문제픽셀 카운트값(PPixel)을 '1' 씩 증가시킨다.(S3 내지 S5) 블록 패턴 인식부(81)는 S1 내지 S5 단계를 반복하여 1 라인의 마지막 픽셀 데이터까지 입력 데이터를 레지스터에 정의된 문제패턴과 비교한 후에, 1 라인의 입력 데이터에서 누적된 문제패턴 카운트값(PPixel)을 제1 임계값(HOR_TH)과 비교한 다음, 문제패턴 카운트값(PPixel)을 초기화하고 라인 카운트값(LINE)에 '1'을 누적한다.(S4 및 S6) 제1 임계값(HOR_TH)은 2 이상 1 라인의 픽셀수 이하의 정수로 설정되며, 액정표시패널의 해상도에 따라 달라질 수 있다.
라인 패턴 인식부(82)는 S6 단계에서 1 라인에서 누적된 카운트값(PPixel)이 제1 임계값(HOR_TH)보다 크면 그 라인을 문제라인으로 판단하고, 문제라인으로 판단될 때마다 문제라인 카운트값(PLine)을 '1'씩 증가시킨다.(S6 및 S7) 프레임 패턴 인식부(83)는 문제라인 카운트값(PLine)을 제2 임계값(LINE_TH)과 비교하여 그 문제라인 카운트값(PLine)이 제2 임계값(LINE_TH) 이상이면 현재 입력되는 데이터의 프레임을 문제 프레임으로 판단하고 문제프레임 플래그(ProblemFlag)를 하이논리로 발생한다.(S8 및 S9) 반면에, 프레임 패턴 인식부(83)는 문제라인 카운트값(PLine)이 제2 임계값(LINE_TH) 보다 작으면 현재 입력되는 데이터의 프레임을 문제패턴이 거의 없는 프레임으로 판단하여 문제프레임 플래그(ProblemFlag)를 로우논리로 발생한다.(S10) 제2 임계값(LINE_TH)은 2 이상 액정표시패널의 총 라인 수 이하의 정수로 설정되며, 액정표시패널의 해상도에 따라 달라질 수 있다. 타이밍 콘트롤러(TCON)는 라인 카운트값(LINE)이 액정표시패널의 라인 수와 동일하게 되면, 모든 카운트값을 초기화한다.(S11 및 S12) 극성제어신호 발생부(84)는 문제 프레임 플래그(ProblemFlag)가 하이논리로 입력되면 레지스터로부터 독출한 극성패턴정보에 따라 수직 극성제어신호(POL)와 수평 극성제어신호(H1/H2DOT)를 발생하여 소스 드라이브 IC들(131 내지 136)로부터 출력되는 데이터전압의 극성을 제어한다.(S13)
레지스터에 저장된 문제패턴마다 극성패턴 정보가 다르게 설정될 수 있고, 입력 데이터는 다수의 문제패턴들이 포함될 수 있다. 이 경우, 극성제어신호 발생부(84)는 도 11과 같이 레지스터에서 정의된 문제패턴 번호가 낮은 문제패턴을 우선으로 하여 극성패턴을 결정한다. 극성제어신호 발생부(84)는 입력 데이터를 문제패턴들 모두와 비교한 결과 문제패턴들 모두에 대하여 문제프레임 플래그(ProblemFlag)가 로우논리로 발생되면 미리 설정된 디폴트 극성패턴으로 수직 극성제어신호(POL)와 수평 극성제어신호(H1/H2DOT)을 발생한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아 니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도이다.
도 2는 액정표시패널의 표시화면을 다수의 블록으로 가상 분할할 예를 보여 주는 도면이다.
도 3은 문제패턴과 극성패턴이 정의된 레지스터의 데이터 맵핑 테이블을 보여 주는 도면이다.
도 4 내지 도 6은 도 3과 같은 극성패턴에 따라 제어되는 데이터전압들의 극성을 예시하는 도면들이다.
도 7 및 도 8은 레지스터에서 정의된 문제패턴의 제1 및 제2 라인정보의 예를 보여 주는 도면이다.
도 9는 본 발명의 실시예에 따른 타이밍 콘트롤러에서 문제패턴 인식과 극성제어신호를 생성하는 회로블록을 보여 주는 블록도이다.
도 10은 본 발명의 실시예에 따른 타이밍 콘트롤러에서 문제패턴 인식 과정을 단계적으로 보여 주는 흐름도이다.
도 11은 극성패턴의 우선순위를 보여 주는 도면이다.
도 12는 시스템 보드로부터 문제패턴의 픽셀정보와 극성패턴 정보를 콘트롤 보드로 전송될 수 있는 회로 구성을 보여 주는 도면이다.
〈도면의 주요 부분에 대한 부호의 설명〉
TCON : 타이밍 콘트롤러 SB : 시스템 보드
81 : 블록 패턴 인식부 82 : 라인 패턴 인식부
83 : 프레임 패턴 인식부 84 : 극성제어신호 발생부
85 : I2C 콘트롤러

Claims (10)

  1. 다수의 데이터라인들, 상기 데이터라인들과 교차되는 다수의 게이트라인들, 및 다수의 액정셀들을 가지는 액정표시패널;
    문제패턴의 픽셀 정보와 상기 문제패턴에 대응하는 극성패턴 정보를 저장한 레지스터;
    입력 데이터와 상기 문제패턴을 비교하여 상기 입력 데이터에 포함된 문제패턴의 개수를 카운트하고 그 카운트값을 제1 임계값과 비교하는 블록 패턴 인식부;
    1 라인에 포함된 상기 문제패턴의 개수가 상기 제1 임계값보다 많으면 그 라인을 문제라인으로 판단하는 라인 패턴 인식부;
    상기 문제라인의 개수를 제2 임계값과 비교하여 상기 문제라인의 개수가 상기 제2 임계값 이상이면 상기 입력 데이터를 포함한 프레임을 문제 프레임으로 판단하는 프레임 패턴 인식부;
    상기 문제 프레임에서 상기 극성패턴 정보에 기초하여 수직 및 수평 극성제어신호를 발생하는 극성제어신호 발생부; 및
    상기 수직 및 수평 극성제어신호에 응답하여 상기 데이터라인들에 공급되는 데이터전압들의 수직 및 수평 극성을 제어하는 소스 드라이브 IC들을 구비하며,
    상기 레지스터는 다수의 문제패턴의 픽셀정보들과, 상기 문제패턴 각각에 대응하는 다수의 극성패턴 정보들을 저장하고,
    상기 극성제어신호 발생부는, 상기 입력 데이터에 상기 레지스터에 저장된 다수의 문제패턴 정보들이 포함되면 미리 설정된 문제패턴 우선순위에 따라 우선순위가 높은 문제패턴의 극성패턴 정보에 기초하여 수직 및 수평 극성제어신호를 발생하는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 문제패턴의 픽셀정보들과 상기 극성패턴 정보들은 I2C 통신을 통해 EEPROM으로부터 상기 레지스터에 전송되는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 블록 패턴 인식부는 상기 입력 데이터에서 상기 문제패턴들 각각을 검출하는 것을 특징으로 하는 액정표시장치.
  5. 삭제
  6. 다수의 데이터라인들, 상기 데이터라인들과 교차되는 다수의 게이트라인들, 및 다수의 액정셀들을 가지는 액정표시장치의 구동방법에 있어서,
    레지스터에 문제패턴의 픽셀 정보와 상기 문제패턴에 대응하는 극성패턴 정보를 저장하는 단계;
    입력 데이터와 상기 문제패턴을 비교하여 상기 입력 데이터에 포함된 문제패턴의 개수를 카운트하고 그 카운트값을 제1 임계값과 비교하는 단계;
    1 라인에 포함된 상기 문제패턴의 개수가 상기 제1 임계값보다 많으면 그 라인을 문제라인으로 판단하는 단계;
    상기 문제라인의 개수를 제2 임계값과 비교하여 상기 문제라인의 개수가 상기 제2 임계값 이상이면 상기 입력 데이터를 포함한 프레임을 문제 프레임으로 판단하는 단계;
    상기 문제 프레임에서 상기 극성패턴 정보에 기초하여 수직 및 수평 극성제어신호를 발생하는 단계: 및
    상기 수직 및 수평 극성제어신호에 응답하여 상기 데이터라인들에 공급되는 데이터전압들의 수직 및 수평 극성을 제어하는 단계를 포함하며,
    상기 레지스터에 문제패턴의 픽셀 정보와 상기 문제패턴에 대응하는 극성패턴 정보를 저장하는 단계는, 상기 레지스터에 다수의 문제패턴의 픽셀정보들과, 상기 문제패턴 각각에 대응하는 다수의 극성패턴 정보들을 저장하고,
    상기 수직 및 수평 극성제어신호에 응답하여 상기 데이터라인들에 공급되는 데이터전압들의 수직 및 수평 극성을 제어하는 단계는, 상기 입력 데이터에 상기 레지스터에 저장된 다수의 문제패턴 정보들이 포함되면 미리 설정된 문제패턴 우선순위에 따라 우선순위가 높은 문제패턴의 극성패턴 정보에 기초하여 수직 및 수평 극성제어신호를 발생하는 것을 특징으로 하는 액정표시장치의 구동방법.
  7. 삭제
  8. 제 6 항에 있어서,
    상기 문제패턴의 픽셀정보들과 상기 극성패턴 정보들은 I2C 통신을 통해 EEPROM으로부터 상기 레지스터에 전송하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  9. 제 6 항에 있어서,
    상기 입력 데이터와 상기 문제패턴을 비교하여 상기 입력 데이터에 포함된 문제패턴의 개수를 카운트하고 그 카운트값을 제1 임계값과 비교하는 단계는,
    상기 입력 데이터에서 상기 문제패턴들 각각을 검출하는 것을 특징으로 하는 액정표시장치의 구동방법.
  10. 삭제
KR1020080134147A 2008-12-26 2008-12-26 액정표시장치와 그 구동방법 KR101363204B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080134147A KR101363204B1 (ko) 2008-12-26 2008-12-26 액정표시장치와 그 구동방법
CN2009101782132A CN101770758B (zh) 2008-12-26 2009-09-27 液晶显示器及其驱动方法
US12/588,404 US9275590B2 (en) 2008-12-26 2009-10-14 Liquid crystal display and driving method capable of adaptively changing a problem pattern
JP2009248956A JP4988806B2 (ja) 2008-12-26 2009-10-29 液晶表示装置及び液晶表示装置の駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080134147A KR101363204B1 (ko) 2008-12-26 2008-12-26 액정표시장치와 그 구동방법

Publications (2)

Publication Number Publication Date
KR20100076199A KR20100076199A (ko) 2010-07-06
KR101363204B1 true KR101363204B1 (ko) 2014-02-24

Family

ID=42284377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080134147A KR101363204B1 (ko) 2008-12-26 2008-12-26 액정표시장치와 그 구동방법

Country Status (4)

Country Link
US (1) US9275590B2 (ko)
JP (1) JP4988806B2 (ko)
KR (1) KR101363204B1 (ko)
CN (1) CN101770758B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102190230B1 (ko) * 2014-07-22 2020-12-14 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR20160083325A (ko) * 2014-12-30 2016-07-12 삼성디스플레이 주식회사 표시 장치 및 그 데이터 처리 방법
CN104658500B (zh) * 2015-03-04 2017-03-29 京东方科技集团股份有限公司 一种公共电压的补偿方法及系统
KR102420998B1 (ko) * 2017-08-04 2022-07-13 엘지디스플레이 주식회사 통신 방법과 이를 이용한 표시장치
CN114743515B (zh) * 2022-03-21 2023-10-24 惠科股份有限公司 液晶显示面板及其极性控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000029282A (ko) * 1998-10-27 2000-05-25 아끼구사 나오유끼 표시 패널의 구동 방법, 표시 패널의 구동 회로 및 액정표시 장치
JP2006018103A (ja) * 2004-07-02 2006-01-19 ▲ゆ▼瀚科技股▲ふん▼有限公司 液晶表示器を制御する方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08202317A (ja) 1995-01-31 1996-08-09 Mitsubishi Electric Corp 液晶表示装置及びその駆動方法
JPH1195725A (ja) 1997-09-18 1999-04-09 Fujitsu Ltd 液晶表示装置の駆動方法及びその回路
JP4330715B2 (ja) 1998-12-15 2009-09-16 シャープ株式会社 表示パネルの駆動方法、表示パネルの駆動回路及び液晶表示装置
JP4230682B2 (ja) * 2001-08-14 2009-02-25 株式会社日立製作所 液晶表示装置
KR20030084020A (ko) * 2002-04-24 2003-11-01 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR100870006B1 (ko) * 2002-05-27 2008-11-21 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR100870018B1 (ko) 2002-06-28 2008-11-21 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
TW594164B (en) * 2003-03-10 2004-06-21 Sunplus Technology Co Ltd Liquid crystal display and driving method thereof
TWI220243B (en) * 2003-07-15 2004-08-11 Sunplus Technology Co Ltd Clock generator of flat panel display and generation method of polarity distribution control signal
JP4148876B2 (ja) * 2003-11-05 2008-09-10 シャープ株式会社 液晶表示装置ならびにその駆動回路および駆動方法
KR100531417B1 (ko) * 2004-03-11 2005-11-28 엘지.필립스 엘시디 주식회사 액정패널의 구동장치 및 그 구동방법
US7986296B2 (en) * 2004-05-24 2011-07-26 Au Optronics Corporation Liquid crystal display and its driving method
JP2008504565A (ja) * 2004-06-22 2008-02-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 極性反転パターンにより液晶ディスプレイを駆動する方法
JP4678755B2 (ja) * 2004-08-06 2011-04-27 ルネサスエレクトロニクス株式会社 液晶表示装置，ソースドライバ，及びソースドライバ動作方法
US20060114220A1 (en) * 2004-11-01 2006-06-01 Shih-Chung Wang Method for controlling opeprations of a liquid crystal display to avoid flickering frames
US20060262055A1 (en) * 2005-01-26 2006-11-23 Toshiba Matsushita Display Technology Plane display device
KR101201314B1 (ko) * 2005-11-16 2012-11-14 엘지디스플레이 주식회사 평판표시장치의 제조방법 및 장치
WO2007099673A1 (ja) 2006-02-28 2007-09-07 Sharp Kabushiki Kaisha 表示装置およびその駆動方法
KR101255311B1 (ko) * 2006-06-29 2013-04-15 엘지디스플레이 주식회사 평판표시장치와 그 화질제어 방법
KR101287209B1 (ko) * 2006-06-30 2013-07-16 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그의 구동방법
KR100856125B1 (ko) * 2007-02-26 2008-09-03 삼성전자주식회사 플리커를 감소시키기 위한 타이밍 컨트롤러, 상기 타이밍 컨트롤러를 포함하는 디스플레이 장치, 및 디스플레이 장치 구동 방법
US8803922B2 (en) * 2007-05-30 2014-08-12 Apple Inc. Methods and apparatuses for increasing the apparent brightness of a display
CN101315473B (zh) * 2007-06-01 2010-08-25 群康科技(深圳)有限公司 液晶显示装置及其驱动方法
CN101315503B (zh) * 2007-06-01 2010-05-26 群康科技(深圳)有限公司 液晶显示装置及其驱动方法
US8610705B2 (en) * 2007-11-12 2013-12-17 Lg Display Co., Ltd. Apparatus and method for driving liquid crystal display device
KR101301312B1 (ko) * 2008-04-08 2013-08-29 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR101330353B1 (ko) * 2008-08-08 2013-11-20 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR101329505B1 (ko) * 2010-05-28 2013-11-13 엘지디스플레이 주식회사 액정표시장치와 그 구동방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000029282A (ko) * 1998-10-27 2000-05-25 아끼구사 나오유끼 표시 패널의 구동 방법, 표시 패널의 구동 회로 및 액정표시 장치
JP2006018103A (ja) * 2004-07-02 2006-01-19 ▲ゆ▼瀚科技股▲ふん▼有限公司 液晶表示器を制御する方法

Also Published As

Publication number Publication date
CN101770758A (zh) 2010-07-07
US9275590B2 (en) 2016-03-01
US20100164985A1 (en) 2010-07-01
CN101770758B (zh) 2012-10-03
JP2010156951A (ja) 2010-07-15
KR20100076199A (ko) 2010-07-06
JP4988806B2 (ja) 2012-08-01

Similar Documents

Publication Publication Date Title
US10565953B2 (en) Display device capable of changing frame frequency and driving method thereof
US8723899B2 (en) Liquid crystal display and method of driving the same
US8049698B2 (en) Liquid crystal display and driving method thereof
KR101329438B1 (ko) 액정표시장치
KR20110017751A (ko) 액정표시장치와 그 도트 인버젼 제어방법
KR101818247B1 (ko) 액정표시장치 및 그 구동방법
KR101604491B1 (ko) 표시장치와 그 구동 방법
CN113284470A (zh) 一种公共电压补偿方法及液晶显示装置
KR101765798B1 (ko) 액정표시장치 및 그 구동방법
KR101363204B1 (ko) 액정표시장치와 그 구동방법
KR101389205B1 (ko) 액정표시장치와 그 구동방법
US8237755B2 (en) Apparatus and method for driving a liquid crystal display device
US8922601B2 (en) Liquid crystal display apparatus and method of driving the same
KR20080049329A (ko) 액정표시장치 및 그의 구동 방법
CN114613338A (zh) 一种像素数据的改善方法、像素矩阵驱动装置及显示器
KR101649233B1 (ko) Ｍｅｍｃ 칩을 이용한 액정표시장치의 데이타 처리 방법
KR20080105701A (ko) 액정표시장치 및 그의 구동방법
KR20160094513A (ko) 표시장치용 표시패널
KR102352594B1 (ko) 표시장치
KR102098881B1 (ko) 액정표시장치 및 이의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 7