WO2007099673A1 - 表示装置およびその駆動方法 - Google Patents

表示装置およびその駆動方法 Download PDF

Info

Publication number
WO2007099673A1
WO2007099673A1 PCT/JP2006/322335 JP2006322335W WO2007099673A1 WO 2007099673 A1 WO2007099673 A1 WO 2007099673A1 JP 2006322335 W JP2006322335 W JP 2006322335W WO 2007099673 A1 WO2007099673 A1 WO 2007099673A1
Authority
WO
WIPO (PCT)
Prior art keywords
display
gamma characteristic
black insertion
display device
period
Prior art date
Application number
PCT/JP2006/322335
Other languages
English (en)
French (fr)
Inventor
Yukihiko Hosotani
Original Assignee
Sharp Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kabushiki Kaisha filed Critical Sharp Kabushiki Kaisha
Priority to US12/223,333 priority Critical patent/US20090027322A1/en
Priority to CN2006800534553A priority patent/CN101390151B/zh
Priority to JP2008502649A priority patent/JP5064373B2/ja
Publication of WO2007099673A1 publication Critical patent/WO2007099673A1/ja

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Definitions

  • the present invention relates to an active matrix display device using a switching element such as a thin film transistor and a driving method thereof, and more particularly to improvement of video display performance in such a display device.
  • an impulse-type display device such as a CRT (Cathode Ray Tube)
  • a lighting period in which an image is displayed and a lighting period in which no image is displayed are alternately repeated.
  • an afterimage of an object moving in human vision does not occur because a turn-off period is inserted when an image for one screen is rewritten. For this reason, the background and the object can be clearly distinguished, and the moving image is visually recognized without a sense of incongruity.
  • a hold-type display device such as a liquid crystal display device using a thin film transistor (TFT)
  • TFT thin film transistor
  • the luminance of each pixel is determined by the voltage held in each pixel capacitor.
  • the holding voltage in the capacitor is maintained for one frame period once it is rewritten.
  • the voltage to be held in the pixel capacity as pixel data is held until it is rewritten once, so the image of each frame is the same as the image of the previous frame. It will be close in time.
  • an afterimage of a moving object occurs in human vision.
  • an afterimage is generated such that an image representing a moving object has a tail (hereinafter, this afterimage is referred to as a “tailing afterimage”).
  • a hold-type display device such as an active matrix liquid crystal display device or the like
  • a trailing afterimage is generated when displaying a moving image. Therefore, a display such as a television mainly displaying a moving image is conventionally used.
  • an impulse-type display device is employed.
  • lightweight displays and thin displays for displays such as televisions and for such displays such as liquid crystal display devices that can be easily thinned.
  • the adoption of a simple hold-type display device is progressing rapidly.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2003-66918 (published on March 5, 2003)
  • Patent Document 2 JP-A-9-243998 (published on September 19, 1997)
  • Patent Document 3 Japanese Patent Laid-Open No. 11-85115 (published on March 30, 1999)
  • Patent Document 4 Japanese Unexamined Patent Application Publication No. 2004-253827 (published on September 9, 2004)
  • Patent Document 5 Japanese Patent Application Laid-Open No. 2001-296841 (released on October 26, 2001)
  • Patent Document 6 Japanese Patent Application Laid-Open No. 2002-82657 (published on March 22, 2002)
  • Patent Document 7 Japanese Unexamined Patent Application Publication No. 2004-165749 (published on June 10, 2004)
  • FIG. 15 is a block diagram showing a configuration of a liquid crystal display device that performs display impulse generation together with an equivalent circuit of the display unit.
  • This liquid crystal display device includes a source driver 300 as a data signal line driving circuit, a gate driver 400 as a scanning signal line driving circuit, an active matrix type display unit 100, a source driver 300, and a gate driver 400.
  • a display control circuit 200 for controlling and a gradation voltage source 600 are provided.
  • the display unit 100 in the liquid crystal display device includes a plurality (n) of gate lines GLl to GLm as a plurality of (m) scanning signal lines and a plurality of ( n) gate lines GLl to GLm.
  • Source line SLl to SLn as data signal lines and a plurality (m X n) of pixel forming portions provided corresponding to the intersections of the gate lines GLl to GLm and the source lines SLl to SLn, respectively. Including.
  • These pixel formation portions are arranged in a matrix to form a pixel array.
  • Each pixel formation portion is connected to a gate line GLj that passes through a corresponding intersection, and a gate terminal is connected to a source line SLi that passes through the intersection.
  • TFT10 which is a switching element to which the source terminal is connected, a pixel electrode connected to the drain terminal of the TFT10, and a counter electrode provided in common in the plurality of pixel formation portions And a liquid crystal layer provided in common to the plurality of pixel formation portions and sandwiched between the pixel electrode and the common electrode Ec.
  • a pixel capacitor Cp is constituted by a liquid crystal capacitor formed by the pixel electrode and the common electrode Ec. Note that an auxiliary capacitor may be provided in parallel with the liquid crystal capacitor that reliably holds the voltage in the pixel capacitor, but the description and illustration thereof are omitted.
  • a potential corresponding to an image to be displayed is given to the pixel electrode in each pixel formation portion by the source driver 300 and the gate driver OO, and a common electrode Ec has a predetermined power source circuit not shown.
  • Potential Vcom is applied.
  • a voltage corresponding to the potential difference between the pixel electrode and the common electrode Ec is applied to the liquid crystal, and image display is performed by controlling the amount of light transmitted to the liquid crystal layer by this voltage application.
  • a polarizing plate is used to control the amount of light transmitted by applying a voltage to the liquid crystal layer.
  • the polarizing plate is arranged so as to be normally black. To do.
  • the display control circuit 200 controls a display operation from an external signal source, a digital video signal Dv representing an image to be displayed, a horizontal synchronization signal HSY and a vertical synchronization signal VSY corresponding to the digital video signal Dv. And a data start pulse signal SSP as a signal for causing the display unit 100 to display an image represented by the digital video signal Dv based on the signals Dv, HSY, VSY, and Dc. , Data clock signal SCK, charge share control signal Csh, digital image signal DA (signal corresponding to video signal Dv) representing the image to be displayed, gate start pulse signal GSP, and gate clock signal Generate and output GCK and gate driver output control signal GOE.
  • the video signal Dv is output from the display control circuit 200 as a digital image signal DA after timing adjustment or the like is performed as necessary in the internal memory.
  • the data clock signal SCK is generated as a signal that determines the operation timing of the shift register in the source driver 300.
  • the data start pulse signal SSP is generated as a signal transferred to the shift register at a high level (H level) for a predetermined period every horizontal scanning period based on the horizontal synchronization signal HSY.
  • the gate start pulse signal GSP is generated as a signal that becomes H level for a predetermined period every frame period (one vertical scanning period).
  • the gate clock signal GCK is generated based on the horizontal synchronization signal HSY.
  • the charge share control signal Csh and the gate driver output control signal GOE (GOEl to G OEq) are generated based on the horizontal synchronization signal HSY and the control signal Dc.
  • the digital image signal DA, the charge share control signal Csh, the data start pulse signal SSP, and the data clock signal SCK are input to the source driver 300.
  • the gate start pulse signal G SP, the gate clock signal GCK, and the gate driver output control signal GOE are input to the gate drain 400.
  • the source driver 300 uses an analog voltage corresponding to the pixel value in each horizontal scanning line of the image represented by the digital image signal DA.
  • Data signals S (l) to S (n) are sequentially generated every horizontal scanning period, and these data signals S (l) to S (n) are applied to the source lines SL1 to SLn, respectively.
  • the source driver 300 uses the data signal S (l) so that the polarity of the voltage applied to the liquid crystal layer is inverted every frame period, and is also inverted every gate line and every source line in each frame.
  • a driving method that outputs ⁇ S (n) that is, a dot inversion driving method is employed.
  • the source driver 300 inverts the polarity of the voltage applied to the source lines SLl to SLn for each source line, and the voltage polarity of the data signal S (i) applied to each source line SLi for one horizontal scanning period. Invert every time.
  • the reference potential for reversing the polarity of the voltage applied to the source line is the DC level of the data signals S (l) to S (n) (the potential corresponding to the DC component). Specifically, it does not match the DC level of the common electrode Ec, and differs from the DC level of the common electrode Ec only by the pull-in voltage AVd due to the parasitic capacitance Cgd between the gate and drain of the TFT in each pixel formation part.
  • the DC level of the data signals S (l) to S (n) is the DC level of the common electrode Ec. Since the level can be regarded as equal, the polarity of the data signals S (l) to S (n), that is, the polarity of the voltage applied to the source line is based on the potential of the common electrode Ec (opposite voltage) every horizontal scanning period. You may think that it is reversed.
  • the output unit that outputs the data signals 3 (1) to 3 (11) to the source driver 300 is configured as shown in FIG. That is, the output unit receives analog voltage signals d (1) to d (n) generated based on the digital image signal DA, and impedance-converts these analog voltage signals d (l) to d (n).
  • data signals S (1) to S (n) are generated as video signals to be transmitted through the source lines SLl to SLn, and n output buffers 31 are provided as voltage followers for this impedance conversion. ! / Speak.
  • the voltages VO to Vp generated by the gradation voltage source 600 are used as the gradation reference voltages for generating the analog voltage signals d (1) to d (n).
  • adjacent output terminals of the source driver 300 are connected by a second MOS transistor SWb as a switching element (this allows adjacent source lines to be connected by a second MOS transistor SWb. become).
  • the charge share control signal Csh is applied to the gate terminal of the second MOS transistor SWb between these output terminals, and the gate terminal of the first MOS transistor SWa connected to the output terminal of each buffer 31 is applied. Is supplied with an output signal of the inverter 33, that is, a logic inversion signal of the charge shear control signal Csh.
  • the data signal from each buffer 31 is not output (that is, the application of the data signals S (l) to S (n) to the source lines SL1 to SLn is cut off), and the adjacent source line in the display unit 100 is the second source line. Short-circuited through the MOS transistor SWb.
  • an analog voltage signal d (i) is generated as a video signal whose polarity is inverted every horizontal scanning period (1H), and the display control circuit 200 As shown in Fig. 3b, the charge share that becomes high level (H level) only for Tsh for a predetermined period (short as long as one horizontal blanking period) when the polarity of each analog voltage signal d (i) is inverted
  • the control signal Csh is generated (hereinafter, the period during which the charge share control signal Csh is at the H level is referred to as “charge shear period”).
  • each analog voltage signal d (i) is output as the data signal S (i), and when the charge share control signal Csh is at the H level. Then, the application of the data signals S (l) to S (n) to the source lines SLl to SLn is cut off and the adjacent source lines are short-circuited to each other. In this configuration, since the dot inversion driving method is adopted, the voltages of adjacent source lines are opposite in polarity, and their absolute values are almost equal.
  • each data signal S (i) that is, the voltage of each source line SLi becomes a voltage corresponding to black display (hereinafter also simply referred to as “black voltage”) in the charge sharing period Tsh.
  • black voltage a voltage corresponding to black display
  • the polarity of each data signal S (i) is inverted with respect to the DC level V Sdc of the data signal S (i), so that the data signal in the charge share period Tsh as shown in FIG. S (i) DC level almost equal to VSdc.
  • the present invention is not limited to the configuration shown in FIG.
  • the gate driver 400 determines each data signal S (1) to S
  • the gate driver 400 applies the scanning signals G (1) to G (m) including the pixel data write pulse Pw and the black voltage application pulse Pb as shown by d'e in FIG. 3 to the gate lines GLl to GLm.
  • the gate line GLj to which these pulses Pw and Pb are applied is selected, and the TFT 10 connected to the selected gate line GLj is turned on (non-selected state). TFT10 connected to one line is turned off).
  • the pixel data write pulse Pw becomes H level in the effective scanning period corresponding to the display period in the horizontal scanning period (1H)
  • the black voltage application pulse Pb is in the horizontal scanning period (1H). Charge share period corresponding to blanking period T level within Tsh.
  • each pixel formation part in the display part 100 when the pixel data write pulse Pw is applied to the gate line GLj connected to the gate terminal of the TFT 10 included in the display part 100, the TFT 10 is turned on and applied to the source terminal of the TFT 10 The voltage of the connected source line SLi is written in the pixel forming section as the value of the data signal S (i). That is, the voltage of the source line SLi is held in the pixel capacitor Cp. After that, the gate line GLj is black voltage applied! The period Th d until the pulse Pb appears is in a non-selected state, so that the voltage written in the pixel formation portion is held as it is.
  • the black voltage mark caro pulse Pb is applied to the gate line GLj in the charge sharing period Tsh after the non-selected state period (hereinafter referred to as "pixel data holding period") Thd.
  • pixel data holding period As described above, in the charge shear period Tsh, the value of each data signal S (i), that is, the voltage of each source line S Li is substantially equal to the DC level of the data signal S (i) (that is, becomes a black voltage). o Therefore, by applying the black voltage application pulse Pb to the gate line GLj, the voltage held in the pixel capacitor Cp of the pixel forming portion changes as it goes to the black voltage.
  • the pulse width of the black voltage application pulse Pb is short, in order to ensure that the holding voltage in the pixel capacitance Cp is a black voltage, one horizontal scanning period in each frame period as shown in FIG. Three black voltage application pulses Pb are applied to the gate line GLj in succession at (1H) intervals. From this, the luminance of the pixel formed by the pixel formation portion connected to the gate line GLj (the amount of transmitted light determined by the holding voltage in the pixel capacitance) L (j, i) is shown in FIG. It changes as shown in f.
  • the time point at which the pixel data write pulse Pw appears is shifted by one horizontal scanning period (1H) for each scanning signal G (j)! /
  • the point in time when the black voltage application pulse Pb appears is shifted by one horizontal scanning period (1H) for each scanning signal G (j). Therefore, the black display period Tbk is also shifted by one horizontal scanning period (1H) for each display line, and the same length of black insertion is performed for all display lines. In this way, a sufficient black insertion period is secured without shortening the charging period at the pixel capacity Cp for writing pixel data. Also, it is not necessary to increase the operating speed of the source driver 300 etc. for black insertion.
  • the voltage of each data signal line is a value corresponding to black display during the black signal insertion period when the polarity of the data signal is inverted. Is selected in the effective scanning period for pixel value writing and is selected in the black signal insertion period at least once after a predetermined pixel value holding period elapses. As a result, the period of black display is the next period until the pixel is written in the effective scanning period until the pixel value is selected, and therefore black display of the same length is performed for all display lines. Therefore, the display performance of moving images can be improved by impulse generation by ensuring a sufficient black insertion period without shortening the charging period in the pixel capacity.
  • FIG. 16 shows a display gamma characteristic curve for each of the case where the display is not impulsed by black insertion (off: solid line) and the case where it is performed (on: broken line).
  • the horizontal axis represents the value obtained by standardizing the gradation of the display data with the maximum gradation
  • the vertical axis is This represents a luminance ratio obtained by standardizing the display luminance actually recognized by the maximum luminance.
  • the gamma setting is 2.2, and the gamma in hold mode (off), which does not perform normal impulse conversion, is adjusted accordingly.
  • the gamma characteristic changes to the side where the gamma value ( ⁇ ) becomes larger than 2.2, as shown by the thick arrow in the figure.
  • a gamma value of 2.2 is a good value for high display quality.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a display device capable of improving the gamma characteristics of display when performing display impulseization by black insertion, and The drive method is to be realized.
  • the display device of the present invention is an active matrix display device that performs display by applying a voltage corresponding to display data to a pixel.
  • a display device capable of displaying with black insertion only for a predetermined period of time includes gamma characteristic adjusting means for adjusting the gamma characteristic of display when performing the display with black insertion.
  • the gamma characteristic adjusting means displays the display when black insertion is performed for each pixel for a predetermined period within one frame, that is, when the display is impulseized by black insertion. Adjust the gamma characteristics. This can improve the gamma characteristic when performing display with black insertion.
  • the driving method of the display device of the present invention is a driving method of an active matrix display device that performs display by applying a voltage corresponding to display data to a pixel.
  • the drive method of a driving device that can perform display with black insertion for a predetermined period within one frame for each pixel is used to adjust the gamma characteristic of the display when performing display with black insertion. It is characterized by that.
  • FIG. 1, showing an embodiment of the present invention is a block diagram showing a main configuration of a display device.
  • FIG. 2 is a block diagram showing a configuration of a source driver provided in the display device.
  • FIG. 3 is a timing chart showing the operation of the display device when performing display with black insertion
  • FIG. 4 is a first graph illustrating adjustment of gamma characteristics when performing display with black insertion.
  • FIG. 5 is a second graph illustrating the adjustment of the gamma characteristic with and without a display with black insertion.
  • FIG. 6 is a circuit diagram illustrating a first configuration example of an output unit included in a source driver.
  • FIG. 7 is a circuit diagram showing a second configuration example of an output unit included in the source driver.
  • FIG. 8 is a circuit diagram showing a third configuration example of the output section provided in the source driver.
  • FIG. 9 (a) is a block diagram showing a configuration of a gate driver provided in the display device.
  • FIG. 9 (b) is a block diagram showing a configuration of a gate driver provided in the display device.
  • FIG. 10 is a timing chart showing the operation of the gate driver when performing display with black insertion.
  • FIG. 11 shows another embodiment of the present invention, and is a block diagram showing the main configuration of the display device.
  • FIG. 11 shows another embodiment of the present invention, and is a block diagram showing the main configuration of the display device.
  • FIG. 12 is a circuit block diagram showing a configuration example of a gradation voltage source provided in the display device of FIG.
  • FIG. 13 is a circuit diagram showing a configuration example of a DZA converter unit included in the gradation voltage source of FIG.
  • FIG. 14, showing still another embodiment of the present invention is a block diagram showing a main configuration of a display device.
  • FIG. 15 is a block diagram showing a conventional technique and showing a configuration of a main part of a display device.
  • FIG. 16 is a graph for explaining fluctuations in gamma characteristics when displaying with black insertion. Explanation of symbols
  • FIG. 1 is a block diagram showing a configuration of a liquid crystal display device 1 as a display device according to the present embodiment, together with an equivalent circuit of the display unit.
  • the liquid crystal display device 1 includes a source driver 300 as a data signal line driving circuit, a gate driver 400 as a scanning signal line driving circuit, an active matrix display unit 100, a source driver 300 and a gate driver 40 0.
  • impulse display by black insertion a method of writing black at the timing using the charge share period is used to explain the present invention. All you need to do is insert a black line to make the display innocent. Also, whether the black to be inserted is not necessarily a voltage corresponding to the minimum luminance, is the minimum luminance. It is sufficient that the voltage corresponding to the luminance within the predetermined range is finally reached.
  • the impulse display by black insertion is simply referred to as impulse.
  • the display unit 100 in the liquid crystal display device 1 includes a plurality of (m) gate lines GL1 to GLm as scanning signal lines and a plurality of lines intersecting each of the gate lines GL1 to GLm.
  • a pixel formation portion are arranged in a matrix to form a pixel array.
  • Each pixel forming portion has a gate line connected to a gate line GLj that passes through the corresponding intersection and a source line SLi that passes through the intersection.
  • TFT10 which is a switching element having a source terminal connected to the pixel, a pixel electrode connected to the drain terminal of the TFT10, and a common electrode which is a common electrode provided in the plurality of pixel formation portions Ec and a liquid crystal layer provided in common to the plurality of pixel formation portions and sandwiched between the pixel electrode and the common electrode Ec.
  • a pixel capacitor Cp is constituted by a liquid crystal capacitor formed by the pixel electrode and the common electrode Ec. Note that an auxiliary capacitor may be provided in parallel with the liquid crystal capacitor that reliably holds the voltage in the pixel capacitor, but the description and illustration thereof are omitted.
  • the pixel electrode in each pixel formation portion is given a potential according to an image to be displayed by the source driver 300 and the gate driver 400 operating as described later, and the common electrode Ec is not shown in the figure.
  • Power supply circuit force Predetermined potential Vcom is applied.
  • a voltage corresponding to the potential difference between the pixel electrode and the common electrode Ec is applied to the liquid crystal, and image display is performed by controlling the amount of light transmitted to the liquid crystal layer by this voltage application.
  • a polarizing plate is used to control the amount of light transmitted by applying a voltage to the liquid crystal layer, and in the liquid crystal display device 1 according to this configuration, the polarizing plate is arranged so as to be normally black. Chino.
  • the display control circuit 250 controls the display operation from the external video signal source, the digital video signal Dv representing the image to be displayed, the horizontal synchronization signal HSY and the vertical synchronization signal VSY corresponding to the digital video signal Dv.
  • Control signal Dc and the image represented by the digital video signal Dv is displayed based on these signals Dv, HSY, VSY, Dc.
  • the data start pulse signal SSP, the data clock signal SCK, the charge share control signal Csh, and the digital image signal DA (corresponding to the video signal Dv) representing the image to be displayed. Signal), gate start pulse signal GSP, gate clock signal GCK, and gate driver output control signal GOE.
  • the video signal Dv is output from the display control circuit 250 as a digital image signal DA after timing adjustment or the like is performed as necessary in the internal memory.
  • the display control circuit 250 includes a data conversion unit 250a.
  • the data conversion unit 250a outputs a digital image signal DA corresponding to the video signal Dv based on information read from the ROM 500 outside the display control circuit 250.
  • the ROM 500 may be provided inside the display control circuit 250.
  • the data conversion unit 250a converts the 8-bit gradation data string into one. If converted to a time-division data string within a frame, it is possible to represent gradations with a higher accuracy of multiple bits such as 10 bits by using 8 bits of gradation data.
  • the ROM 500 stores in advance information on a time division data string of an 8-bit digital image signal corresponding to the pseudo 10-bit digital image signal DA required by the data conversion unit 250. Based on the information read from the ROM 500, the data converter 250a outputs the converted 8-bit time-division data string as a data string of the digital image signal DA.
  • the data clock signal SCK is generated as a signal that determines the operation timing of the shift register in the source driver 300.
  • the data start pulse signal SSP becomes a high level (H level) for a predetermined period every horizontal scanning period based on the horizontal synchronization signal HSY, and is generated as a signal transferred in the shift register.
  • the gate start pulse signal GSP is generated as a signal which becomes H level for a predetermined period every frame period (one vertical scanning period) based on the vertical synchronization signal VSY.
  • the gate clock signal GCK is generated based on the horizontal sync signal HSY! /.
  • the signal GOE (GOEl to GOEq) is generated based on the horizontal synchronization signal HSY and the control signal Dc.
  • the digital image signal DA, the charge share control signal Csh, the data start pulse signal SSP, and the data clock signal SCK are input to the source driver 300.
  • the gate start pulse signal G SP, the gate clock signal GCK, and the gate driver output control signal GOE are input to the gate drain 400.
  • the source driver 300 includes a data signal generation unit 302 and an output unit 304.
  • the data signal generator 302 generates analog voltage signals d (1) to d (n) corresponding to the source lines SL1 to SLn, respectively, from the digital image signal DA based on the data start pulse signal SSP and the data clock signal SCK. .
  • Voltages VO to Vp generated by the gradation voltage source 600 are used as gradation reference voltages for selection as the analog voltage signals d (l) to d (n).
  • the output unit 304 includes an output buffer composed of a voltage follower provided for each analog voltage signal d (i) generated by the data signal generation unit 302, and impedance conversion of each analog voltage signal d (i) is performed by this buffer.
  • the output unit 304 includes a switch circuit and a power source for realizing such an operation (details will be described later).
  • the source driver 300 the polarity of the voltage applied to the liquid crystal layer is inverted every frame period, and the data signal S ( l) to S (n) are output, that is, the dot inversion drive method is used. Therefore, the source driver 300 inverts the polarity of the voltage applied to the source lines SLl to SLn for each source line, and scans the voltage polarity of the data signal S (i) applied to each source line SLi by one horizontal scan. Invert every period.
  • the reference potential for polarity reversal of the voltage applied to the source line is the DC level of the data signals S (l) to S (n) (the potential corresponding to the direct current component).
  • DC of common electrode Ec It does not match the level, and differs from the DC level of the common electrode Ec by the pull-in voltage AVd due to the parasitic capacitance C gd between the TFT gate and drain in each pixel formation part.
  • the pull-in voltage AVd due to the parasitic capacitance Cgd is sufficiently smaller than the optical threshold voltage Vth of the liquid crystal
  • the DC level of the data signals S (l) to S (n) is the DC level of the common electrode Ec.
  • the level of the data signals S (l) to S (n) that is, the polarity of the voltage applied to the source line, is one horizontal scan based on the potential of the common electrode Ec (counter voltage). It may be thought that it reverses every period.
  • the output unit 304 of the source driver 300 is configured as shown in FIG. That is, this output unit receives analog voltage signals d (l) to d (n) generated based on the digital image signal DA, and impedance-converts these analog voltage signals d (l) to d (n).
  • data signals S (1) to S (n) are generated as video signals to be transmitted through the source lines SLl to SLn, and n output buffers 31 are provided as voltage followers for impedance conversion.
  • the adjacent output terminals of the source driver 300 are connected by the second MOS transistor SWb as a switching element (the adjacent source lines are thereby connected by the second MOS transistor SWb. ).
  • a charge share control signal Csh is applied to the gate terminal of the second MOS transistor SWb between these output terminals, and the gate terminal of the first MOS transistor SWa connected to the output terminal of each buffer 31 is supplied to the gate terminal of the second MOS transistor SWb.
  • the output signal of the inverter 33 that is, the logic inversion signal of the charge share control signal Csh is given.
  • an analog voltage signal d (i) is generated as a video signal whose polarity is inverted every horizontal scanning period (1H).
  • the display control circuit 250 As shown in Fig. 3b, charge share control for which the analog voltage signal d (i) is at the high level (H level) for a specified period (short as long as one horizontal blanking period) when the polarity is inverted.
  • the signal Csh is generated (hereinafter, the period during which the charge share control signal Csh is at the H level is referred to as “charge shear period”).
  • each analog voltage signal d (i) is output as the data signal S (i), and when the charge share control signal Csh is at the H level. Then, the application of the data signals S (l) to S (n) to the source lines SLl to SLn is cut off and the adjacent source lines are short-circuited to each other. In this configuration, since the dot inversion driving method is adopted, the voltages of adjacent source lines are opposite in polarity, and their absolute values are almost equal.
  • each data signal S (i) that is, the voltage of each source line SLi becomes a voltage corresponding to black display (hereinafter also simply referred to as “black voltage”) in the charge sharing period Tsh.
  • black voltage a voltage corresponding to black display
  • the data is displayed in the charge share period Tsh as shown in c of FIG. It is almost equal to the DC level VSdc of signal S (i).
  • the present invention is not limited to the configuration shown in FIG.
  • the gate driver 400 applies the scanning signals G (1) to G (m) including the pixel data write pulse Pw and the black voltage application pulse Pb as shown by d'e in FIG. 3 to the gate lines GLl to GLm.
  • Each gate line GLj to which these pulses Pw and Pb are applied is selected, and the TFT 10 connected to the selected gate line GLj is turned on (to the unselected gate line).
  • the connected TFT10 is turned off).
  • the pixel data write pulse Pw becomes H level in the effective scanning period corresponding to the display period in the horizontal scanning period (1H)
  • the black voltage application pulse Pb is in the horizontal scanning period (1H). Charge share period corresponding to blanking period T level within Tsh.
  • each pixel formation part in the display part 100 when the pixel data write pulse Pw is applied to the gate line GLj connected to the gate terminal of the TFT 10 included in the display part 100, the TFT 10 is turned on and applied to the source terminal of the TFT 10 The voltage of the connected source line SLi is written in the pixel forming section as the value of the data signal S (i). That is, the voltage of the source line SLi is held in the pixel capacitor Cp. After that, the gate line GLj is black voltage applied! The period Th d until the pulse Pb appears is in a non-selected state, so that the voltage written in the pixel formation portion is held as it is.
  • the black voltage mark caro pulse Pb is applied to the gate line GLj during the charge sharing period Tsh after the non-selected state period (hereinafter referred to as "pixel data holding period") Thd.
  • pixel data holding period As described above, in the charge shear period Tsh, the value of each data signal S (i), that is, each source line S The voltage of Li becomes substantially equal to the DC level of the data signal S (i) (that is, becomes a black voltage). Therefore, by applying the black voltage application pulse Pb to the gate line GLj, the pixel of the pixel forming unit The voltage held in the capacitor Cp varies with the black voltage.
  • the pulse width of the black voltage application pulse Pb is short, in order to ensure that the holding voltage in the pixel capacitance Cp is a black voltage, one horizontal scanning period in each frame period as shown in FIG. Three black voltage application pulses Pb are applied to the gate line GLj in succession at (1H) intervals. From this, the luminance of the pixel formed by the pixel formation portion connected to the gate line GLj (the amount of transmitted light determined by the holding voltage in the pixel capacitance) L (j, i) is as shown in f of FIG. Change.
  • the time point at which the pixel data write pulse Pw appears is shifted by one horizontal scanning period (1H) for each scanning signal G (j)! /
  • the point in time when the black voltage application pulse Pb appears is shifted by one horizontal scanning period (1H) for each scanning signal G (j). Therefore, the black display period Tbk is also shifted by one horizontal scanning period (1H) for each display line, and the same length of black insertion is performed for all display lines. In this way, a sufficient black insertion period is secured without shortening the charging period at the pixel capacity Cp for writing pixel data. Also, it is not necessary to increase the operating speed of the source driver 300 etc. for black insertion.
  • the data conversion unit 250a of the display control circuit 250 performs a mode in which the information of the digital image signal DA read from the ROM 500 corresponding to the video signal Dv is converted into an impulse. It shall be different with no mode. As shown in FIG. 1, this mode switching is based on a control signal CSIon / off that controls the onZoff switching of impulse conversion, in which the external force of the display control circuit 250 is also input to the data converter 250a. To follow.
  • the impulse conversion mode in order to adjust the gamma characteristics of the display, the information of the data sequence corresponding to the gamma characteristics for the noise conversion mode stored in advance in the ROM OM500 is read out, and the pseudo multibit The converted video signal Dv is converted to the digital image signal DA.
  • the mode that does not perform the impulse conversion the information of the data string corresponding to the gamma characteristic for the mode that does not perform the impulse conversion stored in advance in the ROM 500 is read, and the digital image signal is converted from the pseudo multi-bit video signal Dv. Convert to DA.
  • FIG. 4 is a diagram for explaining a first example of adjustment of the gamma characteristic.
  • the horizontal axis represents the value obtained by standardizing the gray level of the display data with the maximum gray level
  • the vertical axis represents the luminance ratio obtained by standardizing the display luminance actually recognized with the maximum luminance.
  • the gamma characteristic curve E1 indicated by the solid line shows the characteristics in the mode (off) without impulseization, and the gamma value ( ⁇ ) is 2.2.
  • the gamma characteristic curve ⁇ 2 shown by the broken line shows the characteristic in the impulse mode (on), and the gamma value ( ⁇ ) is larger than 2.2. Both curves are obtained when the same voltage corresponding to each gradation is set as the gradation reference voltage of the gradation voltage source 600. In the present embodiment, the adjustment is performed so that the gamma characteristic curve ⁇ 2 matches the gamma characteristic curve E1 with respect to the changing gamma characteristic in the impulse conversion mode.
  • the data conversion unit 250a includes information indicating that it is an impulse mode and a pseudo 10-bit data string. Send information to ROM500.
  • the ROM500 force is obtained by converting the luminance ratio of point A corresponding to tone n of the gamma characteristic curve E2 into the luminance ratio of point B corresponding to tone n of the gamma characteristic curve E1.
  • the ROM 500 reads the data read request from the data conversion unit 250a corresponding to the gradation n (standard gradation) of the point A of the gamma characteristic curve E2 on the gamma characteristic curve E2.
  • the ROM 500 makes a response to return the information of the 8-bit time-division data string corresponding to the pseudo 10-bit data string to the data conversion unit 250a.
  • the ROM 500 reads the data requested to be read from the data converter 250a.
  • the gamma characteristic curve E1 returns the 8-bit time division data sequence information corresponding to the pseudo 10-bit data sequence to the data converter 250a.
  • the changing gamma characteristic has a gamma value of 2.2.
  • the curve cannot be fully adjusted.
  • the voltage corresponding to each gradation is used as the reference voltage.
  • the resulting gamma characteristic curve FO should be a curve with a gamma value smaller than 2.2, such as a gamma value of 1.5.
  • the gamma characteristic curve FO is adjusted to the gamma characteristic curve F1 with a gamma value of 2.2.
  • the difference in gamma value between the gamma characteristic curve F2 obtained by fluctuation in the impulse mode and the gamma characteristic curve F1 with a gamma value of 2.2 becomes small. It is easy to make adjustments that match the gamma characteristic curve F1.
  • the adjustment of the gamma characteristic curve F0'F2 is the same as in the first example.
  • the gamma characteristic of the gamma characteristic curve E2 is adjusted independently.
  • the gamma characteristic of the gamma characteristic curve FO and the gamma characteristic of the gamma characteristic curve F2 are each set. Adjusted independently. In this way, in the second example, the two gamma characteristic curves are adjusted so as to approach and match the target gamma characteristic between them as shown by thin arrows in FIG.
  • 1 pixel is applied to each pixel by a voltage applied in a predetermined horizontal blanking period.
  • the display control circuit 250 adjusts the gamma characteristic of display.
  • the display control circuit 250 adjusts the display gamma characteristics by adjusting the display data in the period other than the predetermined period, the gamma characteristics can be easily adjusted, and the display for black insertion can be performed. The gamma characteristic when performing can be improved.
  • the display gamma characteristic is improved when the display is impulseized by black insertion.
  • a display device that can be raised can be realized.
  • the display gamma characteristics when displaying with black insertion are matched with the gamma characteristics when displaying without black insertion. Therefore, the display gamma characteristic when displaying with black insertion is as good as the gamma characteristic when displaying without black insertion.
  • the display control circuit 250 adjusts the gamma characteristic of the display for each of the case where the display is converted to an impulse and the case where the display is performed without black insertion.
  • the display control circuit 250 adjusts the display data when performing display without black insertion, and adjusts the gamma characteristic of the display, and also performs the above-mentioned setting when performing display with black insertion. Since the display gamma characteristic is adjusted by adjusting the display data of the period other than the period, the gamma characteristic can be easily adjusted. This can improve the gamma characteristic when performing display with black insertion.
  • the result of adjusting the gamma characteristic when performing display without black insertion matches the result of adjusting the gamma characteristic when performing display with black insertion.
  • the display gamma characteristics when displaying with black insertion are as good as the gamma characteristics when displaying without black insertion.
  • FIG. 7 is a circuit showing a second configuration example of the output unit 304 of the source driver 300 in the present embodiment.
  • the output unit 304 according to this configuration example includes a switch circuit including n first MOS transistors SWa and (n ⁇ l) second MOS transistors SWb as switching elements, and an inverter 33. This is the same as the output buffer of the source driver 300 in the first configuration example.
  • the output unit 304 according to the second configuration example includes a charge share voltage fixing power source 35, unlike the output unit of the source dryno 300 in the first configuration example, and the positive terminal of the charge share voltage fixing power source 35 is
  • the third MOS transistor SWb2 as a switching element is connected to the output terminal of the source driver to be connected to one of the source lines SL (i) (in the example shown in FIG. 7, the nth Connected to the output terminal to be connected to the source line SLn).
  • the charge share control signal Csh is input to the gate terminal of the third MOS transistor SWb2, and the negative electrode of the charge share voltage fixing power source 35 is grounded.
  • the charge shear voltage fixing power source 35 is a voltage supply unit that applies a fixed voltage Esh corresponding to black display, and this voltage Esh has a zero-level negative value data signal S (i).
  • the voltage range is up to the value of the positive polarity data signal S (i).
  • This voltage Esh is applied to the pixel electrode by the black voltage application pulse Pb during the charge shear period Tsh (see FIG. 3).
  • the voltage of the pixel electrode (pixel voltage) is due to the presence of the parasitic capacitance Cgd.
  • the pull-in voltage AVd decreases at the fall of the black voltage application pulse. Therefore, since the power supply voltage Esh needs to consider the correction of the pull-in voltage AVd, even if the power supply voltage Esh is close to the counter voltage, the pixel voltage does not always correspond to a black display voltage.
  • the analog voltage signal generated by the data signal generation unit 302 is based on the charge share control signal Csh, except for the charge period Tsh (effective scanning period).
  • d (l) to d (n) are output as data signals S (1) to S (n) through the buffer 31 and applied to the source lines SLl to SLn.
  • the data signal S (1) to S (n) are not applied to the source lines SLl to SLn and the adjacent source lines are short-circuited to each other (as a result, all the source lines SLl to SLn are short to each other). Entangled).
  • FIG. 8 is a circuit diagram showing a third configuration example of the output unit 304 of the source driver 300.
  • the same components as those in the second configuration example are denoted by the same reference numerals and description thereof is omitted.
  • the switch circuit is configured so that the second MOS transistor SWb is inserted one by one between adjacent source lines, whereas in this configuration example, each source line SLi is connected to each source line SLi.
  • the switch circuit is configured so that the second MOS transistor SWc is inserted one by one between the power supply 35 for fixing the charge share voltage. That is, in this configuration example, the output terminal of the source driver to be connected to each source line SLi is connected to the positive electrode of the charge share voltage fixing power source 35 through one of these second MOS transistors SWc. ing.
  • the charge share control signal Csh is supplied to any of the gate terminals of these second MOS transistors SWc.
  • the analog voltage signal generated by the data signal generation unit 302 is based on the charge share control signal Csh, except for the charge period Tsh (effective scanning period).
  • d (l) to d (n) are connected to the data signals S (1) to S (n) via the buffer 31.
  • the application of the data signals S (1) to S (n) to the source lines SL1 to SLn is cut off and the adjacent source lines Shorted together (resulting in all source lines SLl to SLn being shorted together).
  • FIG. 9 (a) and FIG. 9 (b) are block diagrams showing a configuration example of the gate driver 400 that operates as indicated by d'e in FIG.
  • the gate dryer 400 according to this configuration example also has a gate driver IC (Integrated Circuit) chip 411, 412,..., 41q force as a plurality (q) of partial circuits including a shift register.
  • IC Integrated Circuit
  • Each gate driver IC chip includes a shift register 40 and first and second AND gates 41 provided corresponding to each stage of the shift register 40, as shown in FIG. 9 (b). , 43 and an output unit 45 that outputs scanning signals Gl to Gp based on the output signals gl to gp of the second AND gate 43, and externally outputs a start pulse signal SPi, a clock signal CK and an output control signal OE. receive.
  • the start pulse signal SPi is applied to the input terminal of the shift register 40, and the start pulse signal SPo to be input to the subsequent gate driver IC chip is output from the output terminal of the shift register 40.
  • a logic inversion signal of the clock signal CK is input to each of the first AND gates 41, and a logic inversion signal of the output control signal OE is input to each of the second AND gates 43.
  • the gate driver 400 is realized by cascading a plurality (q pieces) of gate driver IC chips 41 l to 41q having the above configuration. . That is, each shift register 40 in the gate driver IC chips 41 l to 41 q forms one shift register (hereinafter, the shift register formed by cascade connection is referred to as a “coupled shift register”). Output of shift register in IC chip for gate driver The power terminal (start pulse signal SPo output terminal) is connected to the input terminal (start pulse signal SPi input terminal) of the shift register in the next gate driver IC chip.
  • the gate start pulse signal GSP is input from the display control circuit 250 to the input terminal of the shift register in the first gate driver IC chip 411, and the shift register in the last gate driver IC chip 41q is input.
  • the output terminal of is not connected to the outside.
  • the gate clock signal GCK from the display control circuit 250 is commonly input as a clock signal CK to each of the gate driver IC chips 411 to 41q.
  • the gate driver output control signal GOE generated in the display control circuit 250 is composed of the first to qth gate driver output control signals GO El to GOEq. These gate driver output control signals GOEl to GOEq are the gate driver output signals.
  • IC chips 411 to 41 q are individually input as output control signals OE.
  • the display control circuit 250 is a signal that becomes H level (active) only during the period Tspw corresponding to the pixel data write pulse Pw and the period Tspbw corresponding to the three black voltage application pulses Pb.
  • a gate start pulse signal GSP Is generated as a gate start pulse signal GSP, and as shown in FIG. 10b, a gate clock signal GCK that is H level only for a predetermined period is generated every horizontal scanning period (1H).
  • the shift register of the first gate driver IC chip 411 is used.
  • This output signal Q1 includes one pulse Pqw corresponding to the pixel data write pulse Pw and one pulse Pqbw corresponding to the three black voltage applied pulses Pb in each frame period. These two pulses Pqw and Pq bw are separated by the pixel data retention period Thd! /. These two pulses Pqw and Pqbw are sequentially transferred to the coupled shift register in the gate dry 00 according to the gate clock signal GCK. In response to this, a signal having a waveform as shown in c of FIG. 10 is sequentially shifted from each stage of the combined shift register by one horizontal scanning period (1H).
  • the display control circuit 250 is configured to output the gate driver output control signals GOEl to GOE to be supplied to the gate driver IC chips 411 to 41q constituting the gate driver 400.
  • the gate driver output control signal GOEr to be given to the r-th gate driver IC chip 41r corresponds to one of the step power pixel data write pulses Pw of the shift register 40 in the gate driver IC chip 41r.
  • the pulse Pqw to be output is V
  • the pixel data write pulse Pw is adjusted, it is at the L level except that it becomes H level for a predetermined period near the pulse of the gate clock signal GCK to adjust the pixel data write pulse Pw.
  • the first gate driver IC chip 411 is supplied with a gate driver output control signal GOE1 as shown in FIG.
  • a pulse included in the gate driver output control signals GOEl to GOEq for adjusting the pixel data write pulse Pw (this corresponds to the H level in the predetermined period, hereinafter referred to as “write period adjustment pulse”).
  • write period adjustment pulse In response to the required pixel data write pulse Pw, it rises earlier than the rise of the gate clock signal GCK or falls later than the fall of the gate clock signal GCK.
  • internal scanning signals gl to gp are generated by the first and second AND gates 41 and 43, and the level of the internal scanning signals gl to gp is converted at the output unit 45 to be applied to the gate line.
  • Signals Gl to Gp are output.
  • the black voltage application pulse Pb is applied, and then two black voltage application pulses Pb are applied at intervals of 1 horizontal scanning period (1H).
  • the L level is maintained until the pixel data write pulse Pw in the next frame period is applied.
  • the above three black voltage application pulses Pb are applied and the next pixel data write pulse Pw is applied.
  • the black display period is Tbk.
  • impulse drive as shown in FIGS. 3C to 3F in the liquid crystal display device 1 by the gate dry OO having the configuration shown in FIGS. 9A and 9B. Can be realized.
  • the voltage of each source line SLi becomes a value corresponding to black display in each charge sharing period Tsh when the polarity of the data signal S (i) is inverted (c in FIG. 3),
  • the pixel data holding period Thd of 2Z3 frame length has elapsed since the pixel data write pulse Pw was applied to each gate line GLj
  • This means that the black display period Tb k is applied until the pixel data write pulse Pw is applied next. Therefore, black is inserted for about 1Z3 frame period.
  • the black display period Tbk for driving to be driven is shifted by one horizontal scanning period (1H) for each display line, and black insertion of the same length is performed for all display lines (d in FIG. 3). 'e).
  • a sufficient black insertion period is ensured without shortening the charging period at the pixel capacitance Cp for pixel data writing, and the operating speed of the source driver 300 etc. is increased for black insertion. There is no need to raise it.
  • the gate driver 400 in the above embodiment is not limited to the configuration shown in FIG. 9 (a) and FIG. 9 (b).
  • the scanning signal G (l) as shown in d′ e of FIG. Any device that generates ⁇ G (m) may be used.
  • the number of pulses Pb, that is, one gate line is selected during the black signal insertion period.
  • the number of times per frame period is not limited to 3.
  • the number of pulses Pb is 1 or more so that the black level can be displayed. If it is.
  • the black level (display luminance) in the black display period Tbk can be set to a desired value by changing the number of black voltage application pulses Pb in one frame period.
  • the black voltage application pulse is applied to each gate line GLj when the pixel data holding period Thd having a length of 2Z3 frame period elapses after the pixel data write pulse Pw is applied.
  • Pb is applied (d'e in Fig. 3).
  • the black display period Tbk is not limited to the 1Z3 frame period. Increasing the black display period Tbk increases the effect of impulses and is effective for improving video display performance (such as suppressing trailing afterimages). However, the display brightness decreases, so An appropriate black display period Tb k is set in consideration of the effect and display brightness.
  • Inverter 33 cuts off application of data signals S (1) to S (n) to source lines SLl to SLn during charge sharing period Tsh and short-circuits their source lines SLl to SLn (each adjacent source line).
  • a switch circuit is configured, and this switch circuit is included in the source driver 300.
  • a configuration in which part or all of the switch circuit is provided outside the source driver 300, for example, a configuration in which the switch circuit is provided integrally with the pixel array in the display unit 100 using a TFT may be employed.
  • the digital image signal DA supplied to the source driver 300 by the display control circuit 250 is time-division data that is pseudo-multi-bit.
  • the present invention is not limited to this. It can be applied to image signals.
  • the image signal supplied to the source driver 300 by the display control circuit 250 is not necessarily a digital signal.
  • the digital signal is processed and the gamma characteristic is adjusted.
  • a configuration is also conceivable in which the signal is converted into an analog signal and supplied to the force source driver. The configuration of the source driver can be changed as appropriate according to the signal form.
  • FIG. 11 is a block diagram showing a configuration of the liquid crystal display device 11 as a display device according to the present embodiment, together with an equivalent circuit of the display unit.
  • the liquid crystal display device 11 includes a source driver 300 as a data signal line driving circuit, a gate driver 400 as a scanning signal line driving circuit, an active matrix display unit 100, a source driver 300 and a gate driver.
  • the display control circuit (gamma characteristic adjusting means) 251 for controlling the OO, the ROM 501/502, and the gradation voltage source 700 are provided. With this configuration, the liquid crystal display device 11 can be switched between a mode for performing impulse display by black insertion and a mode for not performing the impulse conversion.
  • the present invention is described using a method of writing black at the timing using the charge share period as an example of impulse display by black insertion.
  • charge sharing is not necessarily performed. Insert the Hanaga black to make the display innocent, and just keep it.
  • the black to be inserted is not necessarily a voltage corresponding to the minimum luminance, but it is sufficient if the voltage corresponding to the luminance within the predetermined range is finally reached.
  • the display impulse by black insertion is simply called impulse.
  • the display control circuit 251 controls the display operation from the external signal source, the digital video signal Dv representing the image to be displayed, the horizontal synchronizing signal HSY and the vertical synchronizing signal VSY corresponding to the digital video signal Dv. And a data start pulse signal SSP as a signal for causing the display unit 100 to display an image represented by the digital video signal Dv based on the signals Dv, HSY, VSY, and Dc. , Data clock signal SCK, charge share control signal Csh, digital image signal DA (signal corresponding to video signal Dv) representing the image to be displayed, gate start pulse signal GSP, and gate clock signal Generate and output GCK and gate driver output control signal GOE.
  • the video signal Dv is output from the display control circuit 251 as a digital image signal DA after timing adjustment or the like is performed in the internal memory as necessary.
  • the data clock signal SCK is generated as a signal that determines the operation timing of the shift register in the source driver 300.
  • the data start pulse signal SSP is generated as a signal transferred to the shift register at a high level (H level) for a predetermined period every horizontal scanning period based on the horizontal synchronization signal HSY.
  • the gate start pulse signal GSP is generated as a signal that becomes H level for a predetermined period every frame period (one vertical scanning period).
  • the gate clock signal GCK is generated based on the horizontal synchronization signal HSY.
  • the charge share control signal Csh and the gate driver output control signal GOE (GOEl to G OEq) are generated based on the horizontal synchronization signal HSY and the control signal Dc.
  • the digital image signal DA, the charge share control signal Csh, the data start pulse signal SSP, and the data clock signal SCK are input to the source driver 300.
  • the gate start pulse signal G SP, the gate clock signal GCK, and the gate driver output control signal GOE are input to the gate drain 400.
  • the display control circuit 251 includes a switching circuit 251a.
  • a control signal CSIon / off3 ⁇ 4S is input to the switching circuit 251a from outside the display control circuit 251 for controlling the onZoff switching of impulse generation.
  • the switching circuit 251a makes the gradation reference voltage generated by the gradation voltage source 700 different between the mode for performing the impulse and the mode for not performing the impulse conversion. In the present embodiment, with this configuration, adjustment is performed to match the gamma characteristic curve E2 of FIG. 4 with the gamma characteristic curve E1 in the impulse mode.
  • the luminance ratio of point A corresponding to gradation n (normalized gradation) on the gamma characteristic curve E2 is changed to the luminance ratio of point B corresponding to gradation n on the gamma characteristic curve E1.
  • Gamma characteristics when adjustment is made to be equal, but no adjustment is performed After adjusting the gradation reference voltage that gives the luminance ratio of point C corresponding to gradation n + k (normalized gradation) on curve E2 This is the gray scale reference voltage at point B of the gamma characteristic curve E2. Therefore, the gradation reference voltage at point B of the gamma characteristic curve E2 corresponding to the same gradation n is different from the gradation reference voltage at point A of the gamma characteristic curve E1.
  • a DZ A converter that can adjust the DA conversion result by changing the set value of the register as the input digital signal as shown in FIG. 12 as an example is used.
  • the switching circuit 251a reads the value set in the register of the gradation voltage source 700 from the ROM 501.0502.
  • ROM501 stores the register setting value corresponding to the gradation reference voltage for the mode (CSIon) that performs the impulse conversion
  • ROM502 supports the gradation reference voltage for the mode (CSIoff) without the impulse conversion.
  • the switching circuit 251a transfers the register setting value read from the ROM 501 or ROM 502 based on the control signal CSIon / off to the gradation voltage source 7 via 1 bus. Transmit to 00.
  • the gradation voltage source 700 receives these register setting values from the terminal SDA via the 13 ⁇ 4 bus interface 701, and the register values are set in the respective registers (Register O to A in FIG. 12). As a result, the DZA conversion logic circuit 703 generates analog voltages corresponding to the register values. Then, the generated analog voltage is buffered by a voltage hologram 704 and output as a gradation reference voltage (V0 to V9 in FIG. 12). This output gray scale reference voltage corresponds to the voltages V0, VI, to Vp shown in FIG.
  • FIG. 13 shows a configuration example of the above-described DZA converter.
  • the DZ A converter in Fig. 13 is a ladder single resistance type DZA converter, which has three resistors R and six resistors 2R.
  • the input digital signal (register value) is assumed to be 4 bits as an example.
  • Each of the three resistors R is provided between the node ⁇ and the node B, between the node B and the node C, and between the node C and the node D.
  • Each of the six resistors 2R includes the most significant bit input terminal L1 and the node A, the second most significant bit input terminal L2 and the node B, and the third most significant bit input terminal L3 and the node C.
  • Each input terminal L1 to L2 corresponds to one register 702 in FIG. 12, and node A corresponds to one output terminal of the D / A conversion logic circuit 703 in FIG.
  • Node A is connected to the input terminal of voltage holo 704, and the output terminal Eo of voltage holo 704 in FIG. 13 corresponds to one of the output terminals V0 to V9 of voltage holo 704 in FIG. .
  • a display in which black insertion is performed only for a predetermined period in one frame with a voltage applied in a predetermined horizontal blanking period is performed, that is, display by black insertion.
  • the display control circuit 251 adjusts the gamma characteristic of the display when making the innoll. Thereby, for example, the gamma characteristic when the display with black insertion is made to match the gamma characteristic of the display when the display without black insertion is made can be improved.
  • the display gamma characteristic is improved when the display is impulseized by black insertion.
  • a display device that can be raised can be realized.
  • the display control circuit 251 adjusts the gamma characteristic by adjusting the gradation reference voltage selected as the voltage corresponding to the display data when performing display with black insertion. Do. Adjusting the gradation reference voltage to be selected as the voltage corresponding to the display data will change the applied voltage to the pixel for the same display data and adjust the brightness ratio, making it easy to adjust the gamma characteristics. Can be adjusted.
  • the voltage corresponding to the display data is selected from the gradation reference voltage generated as the analog output voltage corresponding to the input digital signal by the DZA converter, and the display control circuit
  • the display control circuit When a display with black insertion is performed, an input digital signal corresponding to the display data corresponding to the display data when displaying with black insertion is input to the D ZA converter. Adjust the corresponding voltage.
  • the display control circuit 251 displays the input digital signal of the DZA converter for black insertion. Since the gradation reference voltage is adjusted simply by using the input digital signal corresponding to the voltage corresponding to the display data when performing the adjustment, the gamma characteristic can be adjusted using a general-purpose circuit configuration.
  • FIG. 14 is a block diagram showing a configuration of a liquid crystal display device 21 as a display device according to the present embodiment, together with an equivalent circuit of the display unit.
  • This liquid crystal display device 21 controls a source driver 300 as a data signal line driving circuit, a gate driver 400 as a scanning signal line driving circuit, an active matrix type display unit 100, a source driver 300 and a gate driver OO.
  • the present invention is described using the method of writing black at the timing using the charge share period as an example of the display impulse generation by black insertion.
  • the black to be inserted does not necessarily have to correspond to the minimum luminance, but it is sufficient that the voltage corresponding to the luminance within the predetermined range is finally reached from the minimum luminance.
  • the impulse of the display by black insertion is simply referred to as impulse.
  • the configuration of the gradation voltage source 700 is the same as that described in the first and second embodiments, description thereof will be omitted.
  • the display control circuit 252 includes a data converter 252a and a switching circuit 252b, and performs both the gamma characteristic adjustment in the first embodiment and the gamma characteristic adjustment in the second embodiment. Can do.
  • the data conversion unit 252a has the same configuration as the data conversion unit 250a in FIG. 1, and the switching circuit 252b has the same configuration as the switching circuit 251a in FIG. In this case, the control signal CSIon / off for controlling the onZoff switching of the impulse is input as a common signal to both the data conversion unit 252a and the switching circuit 252b.
  • the data conversion unit 252a uses the information stored in the ROM 500 to adjust the gamma characteristic by adjusting the digital image signal DA, and the switching circuit 252b receives the information stored in the ROM 501-2502.
  • the gamma characteristic is adjusted by adjusting the gradation reference voltage generated by the gradation voltage source 700.
  • the switching circuit 252b roughly adjusts the gamma characteristics in the impulse conversion mode, and the data conversion unit 252a further adjusts the gamma characteristics in the impulse conversion mode. It can be suitably applied.
  • the adjustment of the gamma characteristic performed by adjusting the gradation reference voltage generated in the gradation voltage source 700 can be easily performed even when the gamma characteristic to be adjusted greatly deviates from the desired characteristic!
  • the adjustment accuracy may be insufficient, the lack of accuracy can be compensated for by adjusting the gamma characteristic by adjusting the digital image signal DA.
  • each pixel is applied during a predetermined horizontal blanking period.
  • the display control circuit 252 adjusts the gamma characteristic of the display when performing display with black insertion only for a predetermined period within one frame by the voltage thus applied, that is, when making the display into black by black insertion.
  • the gamma characteristic when the display with black insertion is made to match the gamma characteristic of the display when the display without black insertion is made can be improved.
  • the gamma characteristic adjusting means adjusts the display data of a period other than the predetermined period when performing the display with the black insertion, thereby adjusting the gamma characteristic. You may perform the said adjustment.
  • the gamma characteristic adjusting means adjusts the display gamma characteristic by adjusting the display data in a period other than the predetermined period, so that the gamma characteristic can be easily adjusted. As a result, it is possible to improve the gamma characteristic when displaying with black insertion.
  • the gamma characteristic adjusting means adjusts a gray scale reference voltage selected as a voltage corresponding to the display data when performing the display with black insertion, thereby adjusting the gamma characteristic. You may perform the said adjustment of a characteristic.
  • adjusting the gradation reference voltage selected as the voltage corresponding to the display data adjusts the luminance ratio by changing the voltage applied to the pixels for the same display data.
  • the gamma characteristic can be easily adjusted.
  • the voltage corresponding to the display data is selected from the gradation reference voltage generated as an analog output voltage corresponding to the input digital signal by the DZA converter, and the gamma characteristic adjusting means is
  • the display is performed by inputting the input digital signal corresponding to the voltage corresponding to the display data when the display with the black insertion is performed to the DZA converter. You can adjust the voltage according to the data!
  • the gradation reference voltage is generated by the DZA converter, and the black insertion is performed. If the gamma characteristic adjustment means converts the input digital signal of the DZA converter into an input digital signal corresponding to the voltage corresponding to the display data when performing display with black insertion, Since the reference voltage is adjusted, the gamma characteristic can be adjusted by using a general-purpose circuit configuration.
  • the gamma characteristic adjusting means when the gamma characteristic adjusting means performs display with the black insertion, the gamma characteristic adjusting means further adjusts the display data in a period other than the predetermined period, thereby adjusting the gamma characteristic. You may perform the said adjustment.
  • the gamma characteristic is adjusted by adjusting display data in a period other than the predetermined period. If the gamma characteristic adjustment by adjusting the gradation reference voltage is a rough adjustment of the gamma characteristic, and the gamma characteristic adjustment by adjusting the display data is a fine adjustment of the gamma characteristic, the gradation reference voltage is adjusted. Thus, when the gamma characteristic cannot be adjusted, the desired gamma characteristic can be achieved with high accuracy.
  • the display device of the present invention provides a display gamma characteristic when performing display with black insertion by adjusting the gamma characteristic, and a gamma characteristic of display when performing display without performing black insertion. Even if it matches something.
  • the gamma characteristic of the display when performing the display with black insertion is as good as the gamma characteristic of the display when performing the display without black insertion. Play the fruit.
  • the display device of the present invention is an active matrix display device that performs display by applying a voltage corresponding to display data to a pixel, and black insertion is performed for a predetermined period within one frame for each pixel.
  • the display gamma characteristic is adjusted by adjusting the display data and the black insertion is performed.
  • the gamma characteristic adjustment means may be provided.
  • the gamma characteristic adjustment means adjusts the gamma characteristic of the display for each display.
  • the gamma characteristic adjusting means adjusts the display gamma characteristic by adjusting the display data when performing display without black insertion, and at the time other than the predetermined period when performing display with black insertion. Since the display gamma characteristic is adjusted by adjusting the display data for the period, the gamma characteristic can be easily adjusted. This can improve the gamma characteristic when performing display with black insertion.
  • the display device provides a result of the adjustment of the gamma characteristic when the black insertion is not performed! And the gamma characteristic when the display is performed when the black insertion is performed. Even if it matches the result of the above adjustment.
  • the gamma characteristic of the display when the display with black insertion is performed is as good as the gamma characteristic of the display when the display without black insertion is performed. Play the fruit.
  • the black insertion may be performed by a voltage applied during a predetermined horizontal blanking period determined for each pixel.
  • the display gamma characteristic can be improved with respect to a display device that performs black insertion with a voltage applied in a predetermined horizontal blanking period determined for each pixel. Play.
  • the display device driving method when performing display with black insertion, the display data of a period other than the predetermined period is adjusted to adjust the gamma characteristic. Even if it is something to do.
  • the gamma characteristic of the display is adjusted by adjusting the display data in a period other than the predetermined period. Therefore, the gamma characteristic can be easily adjusted, and black insertion is prevented. There is an effect that the gamma characteristic when performing the display can be improved.
  • the display device driving method of the present invention adjusts the gamma characteristic by adjusting a gray scale reference voltage selected as a voltage corresponding to the display data when performing display with black insertion. You can do it! /
  • adjusting the gradation reference voltage selected as the voltage corresponding to the display data adjusts the luminance ratio by changing the voltage applied to the pixels for the same display data.
  • the gamma characteristic can be easily adjusted.
  • the voltage corresponding to the display data is selected from the gradation reference voltage generated as an analog output voltage corresponding to the input digital signal by the DZA converter, and the black insertion is performed.
  • the voltage corresponding to the display data is input to the DZA converter by inputting the input digital signal corresponding to the voltage corresponding to the display data when performing the display with black insertion. It may be something that adjusts.
  • the adjustment of the gamma characteristic is performed by adjusting display data in a period other than the predetermined period. Even if it is something to do.
  • the gamma characteristic is adjusted by adjusting the display data in a period other than the predetermined period.
  • the gamma characteristic adjustment by adjusting the gradation reference voltage is a rough adjustment of the gamma characteristic
  • the gamma characteristic adjustment by adjusting the display data is a fine adjustment of the gamma characteristic
  • the gradation reference voltage is adjusted.
  • the drive method of the display device of the present invention is based on the above adjustment of the gamma characteristic, and the gamma characteristic of the display when the black insertion is performed is the same as the case where the black insertion is not performed! It may be matched with the gamma characteristic of the display.
  • the gamma characteristic of the display when the display with black insertion is performed is as good as the gamma characteristic of the display when the display without black insertion is performed. Play the fruit.
  • the driving method of the display device of the present invention is a driving method of an active matrix display device that performs display by applying a voltage corresponding to display data to the pixels!
  • the display gamma characteristic is adjusted by adjusting the display data when performing display without black insertion.
  • the display gamma characteristic may be adjusted by adjusting the display data in a period other than the predetermined period.
  • the gamma characteristic adjustment means adjusts the gamma characteristic of the display.
  • the gamma characteristic adjusting means adjusts the display gamma characteristic by adjusting the display data when performing display without black insertion, and at the time other than the predetermined period when performing display with black insertion. Since the display gamma characteristics are adjusted by adjusting the display data for the period, the gamma characteristics can be easily adjusted. This can improve the gamma characteristic when performing display with black insertion.
  • the gamma characteristics when performing the display are the gamma characteristics when displaying without black insertion. If the gamma characteristic is displayed in advance, if the gamma characteristic for displaying black without black insertion is used, the display and execution with black insertion will be performed. Nah! By adjusting both gamma characteristics of the display, both gamma characteristics can be made closer to the desired gamma characteristics.
  • the display device driving method of the present invention does not perform the above black insertion! /,
  • the result of the adjustment of the gamma characteristic when performing display and the result of the adjustment of the gamma characteristic when performing display with black insertion may be matched.
  • the gamma characteristic of the display when the display with black insertion is performed is as good as the gamma characteristic of the display when the display without black insertion is performed. Play the fruit.
  • the black insertion may be performed by a voltage applied in a predetermined horizontal blanking period determined for each pixel.
  • the present invention can be suitably used for a liquid crystal display device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

　表示装置（１）において、表示制御回路（２５０）が備えるデータ変換部（２５０ａ）は、黒挿入を行う表示を行う場合のデジタル画像信号（ＤＡ）と、黒挿入を行わない表示を行う場合のデジタル画像信号（ＤＡ）とを、両者のそれぞれの情報が格納されているＲＯＭからの読み出しデータに基づいて異ならせる。これにより、黒挿入を行う表示を行う場合の表示のガンマ特性を調整して、黒挿入を行わない表示を行う場合の表示のガンマ特性に一致させる。

Description

明 細 書
表示装置およびその駆動方法
技術分野
[0001] 本発明は、薄膜トランジスタ等のスイッチング素子を用いたアクティブマトリクス型の 表示装置およびその駆動方法に関し、更に詳しくは、そのような表示装置における動 画表示性能の改善に関する。
背景技術
[0002] CRT (Cathode Ray Tube :陰極線管）のようなインパルス型の表示装置においては 、個々の画素に着目すると、画像が表示される点灯期間と画像が表示されない消灯 期間とが交互に繰り返される。例えば動画の表示が行われた場合にも、 1画面分の 画像の書き換えが行われる際に消灯期間が挿入されるため、人間の視覚に動いて いる物体の残像が生じることがない。このため、背景と物体とが明瞭に見分けられ、 違和感なく動画が視認される。
[0003] これに対し、 TFT (Thin Film Transistor：薄膜トランジスタ）を使用した液晶表示装 置のようなホールド型の表示装置では、個々の画素の輝度は各画素容量に保持され る電圧によって決まり、画素容量における保持電圧は、一旦書き換えられると 1フレー ム期間維持される。このようにホールド型の表示装置では、画素データとして画素容 量に保持すべき電圧は、一旦書き込まれると次に書き換えられるまで保持されるので 、各フレームの画像は、その 1フレーム前の画像と時間的に近接することになる。これ により、動画が表示される場合に、人間の視覚には動いている物体の残像が生じる。 例えば、動いている物体を表す画像が尾を引くように残像が生じる（以下、この残像 を「尾引残像」という）。
[0004] アクティブマトリクス型の液晶表示装置等のようなホールド型の表示装置では、動画 表示の際にこのような尾引残像が生じるので、主として動画表示が行われるテレビ等 のディスプレイには従来よりインパルス型の表示装置が採用されるのが一般的である 。ところが、近年、テレビ等のディスプレイについて軽量ィ匕ゃ薄型化が強く要求されて おり、そのようなディスプレイについて軽量ィ匕ゃ薄型化が容易な液晶表示装置のよう なホールド型の表示装置の採用が急速に進んで 、る。
[0005] アクティブマトリクス型の液晶表示装置等のようなホールド型の表示装置にお!、て 上記の尾引残像を改善する方法として、 1フレーム期間中に黒表示を行う期間を挿 入する（以下「黒挿入」 、う）等により液晶表示装置における表示を (擬似的に)イン パルス化すると 、う方法が知られて 、る（例えば特許文献 1)。
特許文献 1 :特開 2003— 66918号公報（2003年 3月 5日公開）
特許文献 2 :特開平 9— 243998号公報（1997年 9月 19日公開）
特許文献 3 :特開平 11— 85115号公報（1999年 3月 30日公開）
特許文献 4:特開 2004— 253827号公報（2004年 9月 9日公開）
特許文献 5：特開 2001— 296841号公報（2001年 10月 26日公開）
特許文献 6：特開 2002— 82657号公報（2002年 3月 22日公開）
特許文献 7：特開 2004— 165749号公報（2004年 6月 10日公開）
発明の開示
[0006] また、表示のインパルス化には、次のような構成も考えられる。
[0007] 図 15は、表示のインパルス化を行う液晶表示装置の構成を、その表示部の等価回 路と共に示すブロック図である。この液晶表示装置は、データ信号線駆動回路として のソースドライバ 300と、走査信号線駆動回路としてのゲートドライバ 400と、ァクティ ブマトリクス形の表示部 100と、ソースドライバ 300およびゲートドライノく 400を制御す るための表示制御回路 200と、階調電圧源 600とを備えている。
[0008] 上記液晶表示装置における表示部 100は、複数本 (m本)の走査信号線としてのゲ 一トライン GLl〜GLmと、それらのゲートライン GLl〜GLmのそれぞれと交差する 複数本 (n本）のデータ信号線としてのソースライン SLl〜SLnと、それらのゲートライ ン GLl〜GLmとソースライン SLl〜SLnとの交差点にそれぞれ対応して設けられた 複数個（m X n個）の画素形成部とを含む。これらの画素形成部はマトリクス状に配置 されて画素アレイを構成し、各画素形成部は、対応する交差点を通過するゲートライ ン GLjにゲート端子が接続される共に当該交差点を通過するソースライン SLiにソー ス端子が接続されたスイッチング素子である TFT10と、その TFT10のドレイン端子 に接続された画素電極と、上記複数の画素形成部に共通的に設けられた対向電極 である共通電極 Ecと、上記複数の画素形成部に共通的に設けられ画素電極と共通 電極 Ecとの間に挟持された液晶層とからなる。そして、画素電極と共通電極 Ecとによ り形成される液晶容量により画素容量 Cpが構成される。なお、画素容量に確実に電 圧を保持すベぐ液晶容量に並列に補助容量が設けられていてもよいが、その説明 および図示は省略してある。
[0009] 各画素形成部における画素電極には、ソースドライバ 300およびゲートドライノ OO により、表示すべき画像に応じた電位が与えられ、共通電極 Ecには、図示しない電 源回路カゝら所定電位 Vcomが与えられる。これにより、画素電極と共通電極 Ecとの間 の電位差に応じた電圧が液晶に印加され、この電圧印加によって液晶層に対する光 の透過量が制御されることで画像表示が行われる。ただし、液晶層への電圧印加に よって光の透過量を制御するためには偏光板が使用され、本液晶表示装置では、ノ 一マリブラックとなるように偏光板が配置されて 、るものとする。
[0010] 表示制御回路 200は、外部の信号源から、表示すべき画像を表すデジタルビデオ 信号 Dvと、当該デジタルビデオ信号 Dvに対応する水平同期信号 HSYおよび垂直 同期信号 VSYと、表示動作を制御するための制御信号 Dcとを受け取り、それらの信 号 Dv, HSY, VSY, Dcに基づき、そのデジタルビデオ信号 Dvの表す画像を表示 部 100に表示させるための信号として、データスタートパルス信号 SSPと、データクロ ック信号 SCKと、チャージシェア制御信号 Cshと、表示すべき画像を表すデジタル画 像信号 DA (ビデオ信号 Dvに相当する信号）と、ゲートスタートパルス信号 GSPと、ゲ 一トクロック信号 GCKと、ゲートドライバ出力制御信号 GOEとを生成し出力する。
[0011] ビデオ信号 Dvは、内部メモリで必要に応じてタイミング調整等が行われた後に、デ ジタル画像信号 DAとして表示制御回路 200から出力される。データクロック信号 SC Kは、ソースドライバ 300内のシフトレジスタの動作タイミングを決定する信号として生 成される。データスタートパルス信号 SSPは、水平同期信号 HSYに基づいて 1水平 走査期間毎に所定期間だけハイレベル (Hレベル）となりシフトレジスタ内を転送され る信号として生成される。ゲートスタートパルス信号 GSPは、垂直同期信号 VSYに基 づき 1フレーム期間（1垂直走査期間）毎に所定期間だけ Hレベルとなる信号として生 成される。ゲートクロック信号 GCKは、水平同期信号 HSYに基づいて生成される。 チャージシェア制御信号 Cshおよびゲートドライバ出力制御信号 GOE (GOEl〜G OEq)は、水平同期信号 HSYおよび制御信号 Dcに基づいて生成される。
[0012] 上記のようにして表示制御回路 200において生成された信号のうち、デジタル画像 信号 DAとチャージシェア制御信号 Cshとデータスタートパルス信号 SSPおよびデー タクロック信号 SCKとは、ソースドライバ 300に入力され、ゲートスタートパルス信号 G SPおよびゲートクロック信号 GCKとゲートドライバ出力制御信号 GOEとは、ゲートド ライノく 400に入力される。
[0013] ソースドライバ 300は、デジタル画像信号 DAとデータスタートパルス信号 SSPおよ びデータクロック信号 SCKとに基づき、デジタル画像信号 DAの表す画像の各水平 走査線における画素値に相当するアナログ電圧としてデータ信号 S(l)〜S(n)を 1水 平走査期間毎に順次生成し、これらのデータ信号 S(l)〜S(n)をソースライン SL1〜S Lnにそれぞれ印加する。ソースドライバ 300は、液晶層への印加電圧の極性が 1フ レーム期間毎に反転されると共に各フレーム内において 1ゲートライン毎かつ 1ソース ライン毎にも反転されるようにデータ信号 S(l)〜S(n)が出力される駆動方式すなわち ドット反転駆動方式が採用されている。したがって、ソースドライバ 300は、ソースライ ン SLl〜SLnへの印加電圧の極性をソースライン毎に反転させ、かつ、各ソースライ ン SLiに印加されるデータ信号 S (i)の電圧極性を 1水平走査期間毎に反転させる。 ここで、ソースラインへの印加電圧の極性反転の基準となる電位は、データ信号 S(l) 〜S(n)の直流レベル（直流成分に相当する電位)であり、この直流レベルは、一般的 には共通電極 Ecの直流レベルとは一致せず、各画素形成部における TFTのゲート •ドレイン間の寄生容量 Cgdによる引き込み電圧 AVdだけ共通電極 Ecの直流レべ ルと異なる。ただし、寄生容量 Cgdによる引き込み電圧 AVdが液晶の光学的しきい 値電圧 Vthに対して十分に小さ ヽ場合には、データ信号 S(l)〜S(n)の直流レベル は共通電極 Ecの直流レベルに等 ヽとみなせるので、データ信号 S(l)〜S(n)の極 性すなわちソースラインへの印加電圧の極性は共通電極 Ecの電位 (対向電圧）を基 準として 1水平走査期間毎に反転すると考えてもよい。
[0014] また、このソースドライバ 300では、消費電力を低減するためにデータ信号 S (1)〜 S (n)の極性反転時に隣接ソースライン間が短絡されるチャージシェアリング方式が 採用されている。このため、ソースドラィバ300にぉぃてデータ信号3 (1)〜3 (11)を 出力する部分である出力部は、図 6に示すように構成されている。すなわち、この出 力部は、デジタル画像信号 DAに基づき生成されたアナログ電圧信号 d (1)〜d (n) を受け取り、これらのアナログ電圧信号 d (l)〜d (n)をインピーダンス変換することに よって、ソースライン SLl〜SLnで伝達すべき映像信号としてデータ信号 S (1)〜S ( n)を生成し、このインピーダンス変換のための電圧ホロワとして n個の出力バッファ 31 を有して!/ヽる。アナログ電圧信号 d (1)〜d (n)を生成するための階調基準電圧には、 階調電圧源 600によって生成された電圧 VO〜Vpが用いられる。各バッファ 31の出 力端子にはスイッチング素子としての第 1の MOSトランジスタ SWaが接続され、各バ ッファ 31からのデータ信号 S (i)は第 1の MOSトランジスタ SWaを介してソースドライ ノ 300の出力端子から出力される（i= l, 2, · ··, n)。また、ソースドライバ 300の隣接 する出力端子間は、スイッチング素子としての第 2の MOSトランジスタ SWbによって 接続されている（これにより隣接ソースライン間が第 2の MOSトランジスタ SWbによつ て接続されることになる)。そして、これらの出力端子間の第 2の MOSトランジスタ SW bのゲート端子には、チャージシェア制御信号 Cshが与えられ、各バッファ 31の出力 端子に接続された第 1の MOSトランジスタ SWaのゲート端子には、インバータ 33の 出力信号すなわちチャージシ ア制御信号 Cshの論理反転信号が与えられる。
[0015] したがって、チャージシェア制御信号 Cshが非アクティブ（ローレベル）のときには、 第 1の MOSトランジスタ SWaがオンし（導通状態となり）、第 2の MOSトランジスタ SW bがオフする（遮断状態となる）ので、各バッファ 31からのデータ信号は、第 1の MOS トランジスタ SWaを介してソースドライバ 300から出力される。一方、チャージシェア制 御信号 Cshがアクティブ（ハイレベル）のときには、第 1の MOSトランジスタ SWaがォ フし (遮断状態となり）、第 2の MOSトランジスタ SWbがオンする（導通状態となる）の で、各バッファ 31からのデータ信号は出力されず (すなわちデータ信号 S (l)〜S (n) のソースライン SLl〜SLnへの印加は遮断され）、表示部 100における隣接ソースラ インが、第 2の MOSトランジスタ SWbを介して短絡される。
[0016] ソースドライバ 300では、図 3の aに示すように、 1水平走査期間（1H)毎に極性の 反転する映像信号としてアナログ電圧信号 d (i)が生成され、表示制御回路 200では 、図 3の bに示すように、各アナログ電圧信号 d(i)の極性の反転時に所定期間（1水 平ブランキング期間程度の短 、期間） Tshだけハイレベル (Hレベル）となるチャージ シェア制御信号 Cshが生成される（以下、チャージシェア制御信号 Cshが Hレベルと なる期間を「チャージシ ア期間」という）。上記のように、チャージシ ア制御信号 Cs hがローレベル (Lレベル）のときには各アナログ電圧信号 d(i)がデータ信号 S (i)とし て出力され、チャージシェア制御信号 Cshが Hレベルのときには、データ信号 S (l) 〜S (n)のソースライン SLl〜SLnへの印加が遮断されると共に隣接ソースラインが 互いに短絡される。そして本構成では、ドット反転駆動方式が採用されていることから 隣接ソースラインの電圧は互いに逆極性であって、しかも、その絶対値はほぼ等しい 。したがって、各データ信号 S (i)の値すなわち各ソースライン SLiの電圧は、チヤ一 ジシェア期間 Tshにおいて、黒表示に相当する電圧（以下、単に「黒電圧」ともいう）と なる。本液晶表示装置では、各データ信号 S (i)は、データ信号 S (i)の直流レベル V Sdcを基準として極性が反転するので、図 3の cに示すようにチャージシェア期間 Tsh においてデータ信号 S (i)の直流レベル VSdcにほぼ等しくなる。なお、このようにデ ータ信号の極性反転時に隣接ソースラインを短絡することで各ソースラインの電圧を 黒電圧 (データ信号 S (i)の直流レベル VSdc)に等しくすると ヽぅ構成は、消費電力 を低減するための手段として従来より提案されており（例えば特許文献 2、 3参照）、 図 6に示した構成に限定されるものではない。
ゲートドライバ 400は、ゲートスタートパルス信号 GSPおよびゲートクロック信号 GC Kと、ゲートドライバ出力制御信号 GOEr (r= l, 2, · ··, q)とに基づき、各データ信号 S (1)〜S (n)を各画素形成部（の画素容量）に書き込むために、デジタル画像信号 DAの各フレーム期間（各垂直走査期間）においてゲートライン GLl〜GLmをほぼ 1 水平走査期間ずつ順次選択すると共に、後述の黒挿入のために、データ信号 S (i) の極性反転時に所定期間だけゲートライン GLjを選択する (j = l〜！ n)。すなわち、ゲ ートドライバ 400は、図 3の d'eに示すような画素データ書込パルス Pwと黒電圧印加 パルス Pbとを含む走査信号 G (1)〜G (m)をゲートライン GLl〜GLmにそれぞれ印 加し、これらのパルス Pw, Pbが印加されているゲートライン GLjは選択状態となり、選 択状態のゲートライン GLjに接続された TFT10がオン状態となる（非選択状態のゲ 一トラインに接続された TFT10はオフ状態となる）。ここで、画素データ書込パルス P wは水平走査期間（1H)のうち表示期間に相当する有効走査期間で Hレベルとなる のに対し、黒電圧印加パルス Pbは水平走査期間（1H)のうちブランキング期間に相 当するチャージシェア期間 Tsh内で Hレベルとなる。本構成では図 3の d'eに示すよ うに、各走査信号 G (j)において、画素データ書込パルス Pwと当該画素データ書込 パルス Pwの後に最初に現れる黒電圧印加パルス Pbとの間は 2Z3フレーム期間で あり、黒電圧印加パルス Pbは、 1フレーム期間（IV)において 1水平走査期間（1H) の間隔で続!、て 3個現れる。
[0018] 次に図 3を参照しつつ、上記のソースドライバ 300およびゲートドライノ OOによる 表示部 100 (図 15参照）の駆動について説明する。表示部 100における各画素形成 部では、それに含まれる TFT10のゲート端子に接続されるゲートライン GLjに画素 データ書込パルス Pwが印加されることにより、当該 TFT10がオンし、当該 TFT10の ソース端子に接続されるソースライン SLiの電圧がデータ信号 S (i)の値として当該画 素形成部に書き込まれる。すなわちソースライン SLiの電圧が画素容量 Cpに保持さ れる。その後、当該ゲートライン GLjは黒電圧印力！]パルス Pbが現れるまでの期間 Th dは非選択状態となるので、当該画素形成部に書き込まれた電圧がそのまま保持さ れる。
[0019] 黒電圧印カロパルス Pbは、その非選択状態の期間（以下「画素データ保持期間」と いう） Thdの後のチャージシェア期間 Tshにゲートライン GLjに印加される。既述のよ うにチャージシ ア期間 Tshでは、各データ信号 S (i)の値すなわち各ソースライン S Liの電圧は、データ信号 S (i)の直流レベルにほぼ等しくなる（すなわち黒電圧となる ) oしたがって、当該ゲートライン GLjへの黒電圧印加パルス Pbの印加により、当該画 素形成部の画素容量 Cpに保持される電圧は黒電圧に向カゝつて変化する。しかし、 黒電圧印加パルス Pbのパルス幅は短 、ので、画素容量 Cpにおける保持電圧を確 実に黒電圧にするために、図 3の d'eに示すように、各フレーム期間において 1水平 走査期間（1H)間隔で 3個の黒電圧印加パルス Pbが続けて当該ゲートライン GLjに 印加される。これ〖こより、当該ゲートライン GLjに接続される画素形成部によって形成 される画素の輝度 (画素容量での保持電圧によって決まる透過光量) L (j, i)は、図 3 の fに示すように変化する。
[0020] したがって、各ゲートライン GLjに接続される画素形成部に対応する 1表示ラインに ぉ 、て、画素データ保持期間 Thdではデジタル画像信号 DAに基づく表示が行われ 、その後に上記 3個の黒電圧印加パルス Pbが印加されて力 次に当該ゲートライン GLjに画素データ書込パルス Pwが印加される時点までの期間 Tbkでは黒表示が行 われる。このようにして、黒表示の行われる期間（以下「黒表示期間」という） Tbkが各 フレーム期間に挿入されることにより、液晶表示装置による表示のインパルス化が行 われる。
[0021] 図 3の d'eからもわ力るように、画素データ書込パルス Pwの現れる時点は走査信号 G (j)毎に 1水平走査期間（ 1H)ずつずれて!/、るので、黒電圧印加パルス Pbの現れ る時点も走査信号 G (j)毎に 1水平走査期間（1H)ずつずれている。したがって、黒 表示期間 Tbkも 1表示ライン毎に 1水平走査期間（1H)ずつずれて、全ての表示ライ ンにっき同じ長さの黒挿入が行われる。このようにして、画素データ書込のための画 素容量 Cpでの充電期間を短縮することなぐ十分な黒挿入期間が確保される。また 、黒挿入のためにソースドライバ 300等の動作速度を上げる必要もな 、。
[0022] 図 3に示したインパルス化の構成では、データ信号の極性反転時の黒信号挿入期 間には各データ信号線の電圧は黒表示に相当する値となっており、各走査信号線 は、画素値書込のために有効走査期間で選択されて力 所定の画素値保持期間が 経過した後に少なくとも 1回は黒信号挿入期間で選択状態となる。これにより、次に画 素値書込のために有効走査期間で選択状態となるまでは黒表示の期間となるので、 全ての表示ラインにつき同じ長さの黒挿入を行い、画素値書込のための画素容量で の充電期間を短縮することなぐ十分な黒挿入期間の確保によるインパルス化によつ て動画像の表示性能を改善することができる。
[0023] しかしながら、このような黒挿入による表示のインパルス化を行うと、当該インパルス 化を行わな 、場合と比較して、表示のガンマ特性が劣化すると!ヽぅ問題がある。
[0024] 図 16に、黒挿入による表示のインパルス化を行わない場合 (off :実線）と行う場合（ on:破線）とのそれぞれについて、表示のガンマ特性曲線を示す。当該ガンマ特性 曲線において、横軸は表示データの階調を最大階調で規格ィ匕した値を表し、縦軸は 、実際に認識される表示輝度を最大輝度で規格ィ匕した輝度比を表している。一般的 な表示装置ではガンマの設定値は 2. 2であり、通常のインパルス化を行わないホー ルドモード (off)でのガンマはそれに合わせるとする。その場合、それを元にインパル ス駆動（on)に切り替えた場合には図中太矢印で示すようにガンマ特性がガンマ値（ γ )が 2. 2よりも大きくなる側に変動する。ガンマ値 2. 2は、高表示品位が得られる好 ましい値である。
[0025] 従って、黒挿入による表示のインノ ルス化を行う場合には、当該インパルス化を行 わない場合と比較して、表示データの階調の変化に対する輝度変化が不自然なもの となり、表示品質が劣化してしまう。
[0026] 本発明は、上記の問題点に鑑みてなされたものであり、その目的は、黒挿入による 表示のインパルス化を行う場合に表示のガンマ特性を向上させることができる表示装 置、およびその駆動方法を実現することにある。
[0027] 本発明の表示装置は、上記課題を解決するために、表示データに対応した電圧を 画素に印加して表示を行うアクティブマトリクス型の表示装置であって、画素ごとに 1 フレーム内の所定期間だけ黒挿入を行う表示が可能な表示装置において、上記黒 挿入を行う表示を行う場合に、表示のガンマ特性の調整を行うガンマ特性調整手段 を備えて 、ることを特徴として 、る。
[0028] 上記の発明によれば、画素ごとに 1フレーム内の所定期間だけ黒挿入を行う表示を 行う場合、すなわち、黒挿入による表示のインパルス化を行う場合に、ガンマ特性調 整手段が表示のガンマ特性を調整する。これにより、黒挿入を行う表示を行う場合の ガンマ特性を向上させることができる。
[0029] 本発明の表示装置の駆動方法は、上記課題を解決するために、表示データに対 応した電圧を画素に印加して表示を行うアクティブマトリクス型の表示装置の駆動方 法であって、画素ごとに 1フレーム内の所定期間だけ黒挿入を行う表示が可能な駆 動装置の駆動方法にお!ヽて、上記黒挿入を行う表示を行う場合に表示のガンマ特 性の調整を行うことを特徴として 、る。
[0030] 上記の発明によれば、画素ごとに 1フレーム内の所定期間だけ黒挿入を行う表示を 行う場合、すなわち、黒挿入による表示のインパルス化を行う場合に、表示のガンマ 特性を調整する。これにより、黒挿入を行う表示を行う場合のガンマ特性を向上させ ることがでさる。
[0031] 以上により、黒挿入による表示のインパルス化を行う場合に表示のガンマ特性を向 上させることができる表示装置の駆動方法を実現することができるという効果を奏する
[0032] 以上により、黒挿入による表示のインパルス化を行う場合に表示のガンマ特性を向 上させることができる表示装置を実現することができるという効果を奏する。
[0033] 本発明のさらに他の目的、特徴、および優れた点は、以下に示す記載によって十 分わ力るであろう。また、本発明の利益は、添付図面を参照した次の説明で明白にな るであろう。
図面の簡単な説明
[0034] [図 1]本発明の実施形態を示すものであり、表示装置の要部構成を示すブロック図で ある。
[図 2]表示装置が備えるソースドライバの構成を示すブロック図である。
[図 3]黒挿入を行う表示を行う場合の表示装置の動作を示すタイミングチャートである
[図 4]黒挿入を行う表示を行う場合のガンマ特性の調整を説明する第 1のグラフであ る。
[図 5]黒挿入を行う表示を行う場合および行わない場合のガンマ特性の調整を説明 する第 2のグラフである。
[図 6]ソースドライバが備える出力部の第 1の構成例を示す回路図である。
[図 7]ソースドライバが備える出力部の第 2の構成例を示す回路図である。
[図 8]ソースドライバが備える出力部の第 3の構成例を示す回路図である。
[図 9(a)]表示装置が備えるゲートドライバの構成を示すブロック図である。
[図 9(b)]表示装置が備えるゲートドライバの構成を示すブロック図である。
[図 10]黒挿入を行う表示を行う場合のゲートドライバの動作を示すタイミングチャート である。
[図 11]本発明の他の実施形態を示すものであり、表示装置の要部構成を示すブロッ ク図である。
[図 12]図 11の表示装置が備える階調電圧源の構成例を示す回路ブロック図である。
[図 13]図 12の階調電圧源が備える DZAコンバータ部の構成例を示す回路図である
[図 14]本発明のさらに他の実施形態を示すものであり、表示装置の要部構成を示す ブロック図である。
[図 15]従来技術を示すものであり、表示装置の要部構成を示すブロック図である。
[図 16]黒挿入を行う表示を行う場合のガンマ特性の変動を説明するグラフである。 符号の説明
[0035] 1, 11, 21 液晶表示装置 (表示装置）
250、 251、 252
表示制御回路 (ガンマ特性調整手段）
発明を実施するための最良の形態
[0036] 〔実施の形態 1〕
本発明の一実施形態について図 1ないし図 10に基づいて説明すると以下の通りで ある。
[0037] 図 1は、本実施形態に係る表示装置としての液晶表示装置 1の構成をその表示部 の等価回路と共に示すブロック図である。この液晶表示装置 1は、データ信号線駆動 回路としてのソースドライバ 300と、走査信号線駆動回路としてのゲートドライバ 400 と、アクティブマトリクス形の表示部 100と、ソースドライバ 300およびゲートドライノく 40 0を制御するための表示制御回路 (ガンマ特性調整手段） 250と、 ROM500と、階調 電圧源 600とを備えている。液晶表示装置 1は、この構成を備えることにより、黒挿入 による表示のインパルス化を行うモードと、当該インパルス化を行わな 、モードとの両 方のモードを切り替えて実行することができるものである。本実施形態では、黒挿入 による表示のインパルス化を一例としてチャージシェア期間を利用してそのタイミング で黒を書き込む方式を用い本発明に関しての説明を行っている力 S、チャージシェア は必ずしも行う必要はなぐ黒挿入を行って表示のインノ ルス化を行 、さえすればよ い。また、挿入する黒も、必ずしも最小輝度に対応する電圧でなくてよぐ最小輝度か ら所定範囲内にある輝度に対応する電圧に最終的に達すればよい。以下、黒挿入 による表示のインパルス化を単にインパルス化と呼ぶ。
[0038] 上記液晶表示装置 1における表示部 100は、複数本 (m本)の走査信号線としての ゲートライン GL 1〜GLmと、それらのゲートライン GL 1〜GLmのそれぞれと交差す る複数本 (n本）のデータ信号線としてのソースライン SLl〜SLnと、それらのゲートラ イン GLl〜GLmとソースライン SLl〜SLnとの交差点にそれぞれ対応して設けられ た複数個（m X n個）の画素形成部とを含む。これらの画素形成部はマトリクス状に配 置されて画素アレイを構成し、各画素形成部は、対応する交差点を通過するゲートラ イン GLjにゲート端子が接続される共に当該交差点を通過するソースライン SLiにソ ース端子が接続されたスイッチング素子である TFT10と、その TFT10のドレイン端 子に接続された画素電極と、上記複数の画素形成部に共通的に設けられた対向電 極である共通電極 Ecと、上記複数の画素形成部に共通的に設けられ画素電極と共 通電極 Ecとの間に挟持された液晶層とからなる。そして、画素電極と共通電極 Ecと により形成される液晶容量により画素容量 Cpが構成される。なお、画素容量に確実 に電圧を保持すベぐ液晶容量に並列に補助容量が設けられていてもよいが、その 説明および図示は省略してある。
[0039] 各画素形成部における画素電極には、後述のように動作するソースドライバ 300お よびゲートドライバ 400により、表示すべき画像に応じた電位が与えられ、共通電極 E cには、図示しない電源回路力 所定電位 Vcomが与えられる。これにより、画素電 極と共通電極 Ecとの間の電位差に応じた電圧が液晶に印加され、この電圧印加によ つて液晶層に対する光の透過量が制御されることで画像表示が行われる。ただし、液 晶層への電圧印加によって光の透過量を制御するためには偏光板が使用され、本 構成に係る液晶表示装置 1では、ノーマリブラックとなるように偏光板が配置されてい るちのとする。
[0040] 表示制御回路 250は、外部の信号源から、表示すべき画像を表すデジタルビデオ 信号 Dvと、当該デジタルビデオ信号 Dvに対応する水平同期信号 HSYおよび垂直 同期信号 VSYと、表示動作を制御するための制御信号 Dcとを受け取り、それらの信 号 Dv, HSY, VSY, Dcに基づき、そのデジタルビデオ信号 Dvの表す画像を表示 部 100に表示させるための信号として、データスタートパルス信号 SSPと、データクロ ック信号 SCKと、チャージシェア制御信号 Cshと、表示すべき画像を表すデジタル画 像信号 DA (ビデオ信号 Dvに相当する信号）と、ゲートスタートパルス信号 GSPと、ゲ 一トクロック信号 GCKと、ゲートドライバ出力制御信号 GOEとを生成し出力する。
[0041] ビデオ信号 Dvは、内部メモリで必要に応じてタイミング調整等が行われた後に、デ ジタル画像信号 DAとして表示制御回路 250から出力される。表示制御回路 250は データ変換部 250aを備えており、このデータ変換部 250aが、ビデオ信号 Dvに対応 するデジタル画像信号 DAを、表示制御回路 250の外部の ROM500から読み出し た情報に基づいて出力する。なお、 ROM500は表示制御回路 250の内部に設けら れていてもよい。
[0042] ここでは、一例として、ビデオ信号 Dvを擬似的にそれよりも高精細のデジタル画像 信号 DAに変換するフレーム ·レート'コントロールの例を説明する。上記フレーム ·レ ート ·コントロールでは、例えば 8ビットのビデオ信号 Dvでは表せな 、精度の階調を 表示データに含ませたい場合に、データ変換部 250aにより該 8ビットの階調データ 列を 1フレーム内の時分割データ列に変換すれば、 8ビットの階調データを用いて擬 似的に例えば 10ビットといったより多ビットの精度の階調を表現することができる。そ して、 ROM500には、データ変換部 250が要求する擬似的な 10ビットのデジタル画 像信号 DAに対応した 8ビットのデジタル画像信号の時分割データ列の情報が予め 格納されている。データ変換部 250aは、 ROM500から読み出した情報に基づいて 、変換後の 8ビットの時分割データ列をデジタル画像信号 DAのデータ列として出力 する。
[0043] データクロック信号 SCKは、ソースドライバ 300内のシフトレジスタの動作タイミング を決定する信号として生成される。データスタートパルス信号 SSPは、水平同期信号 HSYに基づいて 1水平走査期間毎に所定期間だけハイレベル (Hレベル）となりシフ トレジスタ内を転送される信号として生成される。ゲートスタートパルス信号 GSPは、 垂直同期信号 VSYに基づき 1フレーム期間（1垂直走査期間）毎に所定期間だけ H レベルとなる信号として生成される。ゲートクロック信号 GCKは、水平同期信号 HSY に基づ!/、て生成される。チャージシェア制御信号 Cshおよびゲートドライバ出力制御 信号 GOE (GOEl〜GOEq)は、水平同期信号 HSYおよび制御信号 Dcに基づい て生成される。
[0044] 上記のようにして表示制御回路 250において生成された信号のうち、デジタル画像 信号 DAとチャージシェア制御信号 Cshとデータスタートパルス信号 SSPおよびデー タクロック信号 SCKとは、ソースドライバ 300に入力され、ゲートスタートパルス信号 G SPおよびゲートクロック信号 GCKとゲートドライバ出力制御信号 GOEとは、ゲートド ライノく 400に入力される。
[0045] ソースドライバ 300は、図 2に示すように、データ信号生成部 302と出力部 304とか ら構成されている。データ信号生成部 302は、データスタートパルス信号 SSPおよび データクロック信号 SCKに基づきデジタル画像信号 D Aから、ソースライン SL1〜SL nにそれぞれ対応するアナログ電圧信号 d ( 1)〜d (n)を生成する。アナログ電圧信号 d (l)〜d (n)として選択するための階調基準電圧には、階調電圧源 600によって生 成された電圧 VO〜Vpが用いられる。出力部 304は、データ信号生成部 302で生成 されるアナログ電圧信号 d (i)毎に設けられた電圧ホロワからなる出力バッファを含み 、このノ ッファにより各アナログ電圧信号 d (i)をインピーダンス変換しデータ信号 S (i) として出力する (i= l, 2, · ··, n)。ただし、後述のように、チャージシェア制御信号 Cs hに基づき、チャージシェア期間 Tshにおいて、データ信号3 (1)〜3 (11)のソースラ イン SLl〜SLnへの印加が遮断されると共に、ソースライン SLl〜SLnが互いに短 絡される。出力部 304には、このような動作を実現するためのスィッチ回路と電源が 含まれている（詳細は後述)。
[0046] ソースドライバ 300は、液晶層への印加電圧の極性が 1フレーム期間毎に反転され ると共に各フレーム内において 1ゲートライン毎かつ 1ソースライン毎にも反転されるよ うにデータ信号 S(l)〜S(n)が出力される駆動方式すなわちドット反転駆動方式が採 用されている。したがって、ソースドライバ 300は、ソースライン SLl〜SLnへの印加 電圧の極性をソースライン毎に反転させ、かつ、各ソースライン SLiに印加されるデー タ信号 S (i)の電圧極性を 1水平走査期間毎に反転させる。ここで、ソースラインへの 印加電圧の極性反転の基準となる電位は、データ信号 S(l)〜S(n)の直流レベル (直 流成分に相当する電位)であり、この直流レベルは、一般的には共通電極 Ecの直流 レベルとは一致せず、各画素形成部における TFTのゲート ·ドレイン間の寄生容量 C gdによる引き込み電圧 AVdだけ共通電極 Ecの直流レベルと異なる。ただし、寄生 容量 Cgdによる引き込み電圧 AVdが液晶の光学的しきい値電圧 Vthに対して十分 に小さ ヽ場合には、データ信号 S(l)〜S(n)の直流レベルは共通電極 Ecの直流レべ ル〖こ等し 、とみなせるので、データ信号 S(l)〜S(n)の極性すなわちソースラインへの 印加電圧の極性は共通電極 Ecの電位 (対向電圧）を基準として 1水平走査期間毎に 反転すると考えてもよい。
[0047] また、このソースドライバ 300では、消費電力を低減するためにデータ信号 S (1)〜 S (n)の極性反転時に隣接ソースライン間が短絡されるチャージシェアリング方式が 採用されている。このため、ソースドライバ 300の出力部 304は、図 6に示すように構 成されている。すなわち、この出力部は、デジタル画像信号 DAに基づき生成された アナログ電圧信号 d (l)〜d(n)を受け取り、これらのアナログ電圧信号 d (l)〜d (n) をインピーダンス変換することによって、ソースライン SLl〜SLnで伝達すべき映像 信号としてデータ信号 S (1)〜S (n)を生成し、このインピーダンス変換のための電圧 ホロワとして n個の出力バッファ 31を有している。各バッファ 31の出力端子にはスイツ チング素子としての第 1の MOSトランジスタ SWaが接続され、各バッファ 31からのデ ータ信号 S (i)は第 1の MOSトランジスタ SWaを介してソースドライバ 300の出力端子 力も出力される (i= l, 2, · ··, n)。また、ソースドライバ 300の隣接する出力端子間は 、スイッチング素子としての第 2の MOSトランジスタ SWbによって接続されている（こ れにより隣接ソースライン間が第 2の MOSトランジスタ SWbによって接続されることに なる）。そして、これらの出力端子間の第 2の MOSトランジスタ SWbのゲート端子には 、チャージシェア制御信号 Cshが与えられ、各バッファ 31の出力端子に接続された 第 1の MOSトランジスタ SWaのゲート端子には、インバータ 33の出力信号すなわち チャージシェア制御信号 Cshの論理反転信号が与えられる。
[0048] したがって、チャージシェア制御信号 Cshが非アクティブ（ローレベル）のときには、 第 1の MOSトランジスタ SWaがオンし（導通状態となり）、第 2の MOSトランジスタ SW bがオフする（遮断状態となる）ので、各バッファ 31からのデータ信号は、第 1の MOS トランジスタ SWaを介してソースドライバ 300から出力される。一方、チャージシェア制 御信号 Cshがアクティブ（ハイレベル）のときには、第 1の MOSトランジスタ SWaがォ フし (遮断状態となり）、第 2の MOSトランジスタ SWbがオンする（導通状態となる）の で、各バッファ 31からのデータ信号は出力されず (すなわちデータ信号 S (l)〜S (n) のソースライン SLl〜SLnへの印加は遮断され）、表示部 100における隣接ソースラ インが、第 2の MOSトランジスタ SWbを介して短絡される。
[0049] ソースドライバ 300では、図 3の aに示すように、 1水平走査期間（1H)毎に極性の 反転する映像信号としてアナログ電圧信号 d (i)が生成され、表示制御回路 250では 、図 3の bに示すように、各アナログ電圧信号 d(i)の極性の反転時に所定期間（1水 平ブランキング期間程度の短 、期間） Tshだけハイレベル (Hレベル）となるチャージ シェア制御信号 Cshが生成される（以下、チャージシェア制御信号 Cshが Hレベルと なる期間を「チャージシ ア期間」という）。上記のように、チャージシ ア制御信号 Cs hがローレベル (Lレベル）のときには各アナログ電圧信号 d(i)がデータ信号 S (i)とし て出力され、チャージシェア制御信号 Cshが Hレベルのときには、データ信号 S (l) 〜S (n)のソースライン SLl〜SLnへの印加が遮断されると共に隣接ソースラインが 互いに短絡される。そして本構成では、ドット反転駆動方式が採用されていることから 隣接ソースラインの電圧は互いに逆極性であって、しかも、その絶対値はほぼ等しい 。したがって、各データ信号 S (i)の値すなわち各ソースライン SLiの電圧は、チヤ一 ジシェア期間 Tshにおいて、黒表示に相当する電圧（以下、単に「黒電圧」ともいう）と なる。本液晶表示装置 1では、各データ信号 S (i)は、データ信号 S (i)の直流レベル VSdcを基準として極性が反転するので、図 3の cに示すようにチャージシェア期間 Ts hにおいてデータ信号 S (i)の直流レベル VSdcにほぼ等しくなる。なお、このようにデ ータ信号の極性反転時に隣接ソースラインを短絡することで各ソースラインの電圧を 黒電圧 (データ信号 S (i)の直流レベル VSdc)に等しくすると ヽぅ構成は、消費電力 を低減するための手段として従来より提案されており（例えば特許文献 2、 3参照）、 図 6に示した構成に限定されるものではない。
[0050] ゲートドライバ 400は、ゲートスタートパルス信号 GSPおよびゲートクロック信号 GC Kと、ゲートドライバ出力制御信号 GOEr (r= l, 2, · ··, q)とに基づき、各データ信号 S (1)〜S (n)を各画素形成部（の画素容量）に書き込むために、デジタル画像信号 DAの各フレーム期間（各垂直走査期間）においてゲートライン GLl〜GLmをほぼ 1 水平走査期間ずつ順次選択すると共に、後述の黒挿入のために、データ信号 S (i) の極性反転時に所定期間だけゲートライン GLjを選択する (j = l〜！ n)。すなわち、ゲ ートドライバ 400は、図 3の d'eに示すような画素データ書込パルス Pwと黒電圧印加 パルス Pbとを含む走査信号 G (1)〜G (m)をゲートライン GLl〜GLmにそれぞれ印 加し、これらのパルス Pw, Pbが印加されているゲートライン GLjは選択状態となり、選 択状態のゲートライン GLjに接続された TFT10がオン状態となる（非選択状態のゲ 一トラインに接続された TFT10はオフ状態となる）。ここで、画素データ書込パルス P wは水平走査期間（1H)のうち表示期間に相当する有効走査期間で Hレベルとなる のに対し、黒電圧印加パルス Pbは水平走査期間（1H)のうちブランキング期間に相 当するチャージシェア期間 Tsh内で Hレベルとなる。本構成では図 3の d'eに示すよ うに、各走査信号 G (j)において、画素データ書込パルス Pwと当該画素データ書込 パルス Pwの後に最初に現れる黒電圧印加パルス Pbとの間は 2Z3フレーム期間で あり、黒電圧印加パルス Pbは、 1フレーム期間（IV)において 1水平走査期間（1H) の間隔で続!、て 3個現れる。
[0051] なお、ゲートドライバ 400の詳細な構成については後述する。
[0052] 次に図 3を参照しつつ、上記のソースドライバ 300およびゲートドライノ OOによる 表示部 100 (図 1参照）の駆動について説明する。表示部 100における各画素形成 部では、それに含まれる TFT10のゲート端子に接続されるゲートライン GLjに画素 データ書込パルス Pwが印加されることにより、当該 TFT10がオンし、当該 TFT10の ソース端子に接続されるソースライン SLiの電圧がデータ信号 S (i)の値として当該画 素形成部に書き込まれる。すなわちソースライン SLiの電圧が画素容量 Cpに保持さ れる。その後、当該ゲートライン GLjは黒電圧印力！]パルス Pbが現れるまでの期間 Th dは非選択状態となるので、当該画素形成部に書き込まれた電圧がそのまま保持さ れる。
[0053] 黒電圧印カロパルス Pbは、その非選択状態の期間（以下「画素データ保持期間」と いう） Thdの後のチャージシェア期間 Tshにゲートライン GLjに印加される。既述のよ うにチャージシ ア期間 Tshでは、各データ信号 S (i)の値すなわち各ソースライン S Liの電圧は、データ信号 S (i)の直流レベルにほぼ等しくなる（すなわち黒電圧となる ) oしたがって、当該ゲートライン GLjへの黒電圧印加パルス Pbの印加により、当該画 素形成部の画素容量 Cpに保持される電圧は黒電圧に向カゝつて変化する。しかし、 黒電圧印加パルス Pbのパルス幅は短 、ので、画素容量 Cpにおける保持電圧を確 実に黒電圧にするために、図 3の d'eに示すように、各フレーム期間において 1水平 走査期間（1H)間隔で 3個の黒電圧印加パルス Pbが続けて当該ゲートライン GLjに 印加される。これ〖こより、当該ゲートライン GLjに接続される画素形成部によって形成 される画素の輝度 (画素容量での保持電圧によって決まる透過光量) L (j, i)は、図 3 の fに示すように変化する。
[0054] したがって、各ゲートライン GLjに接続される画素形成部に対応する 1表示ラインに ぉ 、て、画素データ保持期間 Thdではデジタル画像信号 DAに基づく表示が行われ 、その後に上記 3個の黒電圧印加パルス Pbが印加されて力 次に当該ゲートライン GLjに画素データ書込パルス Pwが印加される時点までの期間 Tbkでは黒表示が行 われる。このようにして、黒表示の行われる期間（以下「黒表示期間」という） Tbkが各 フレーム期間に挿入されることにより、液晶表示装置 1による表示のインパルス化が 行われる。
[0055] 図 3の d'eからもわ力るように、画素データ書込パルス Pwの現れる時点は走査信号 G (j)毎に 1水平走査期間（ 1H)ずつずれて!/、るので、黒電圧印加パルス Pbの現れ る時点も走査信号 G (j)毎に 1水平走査期間（1H)ずつずれている。したがって、黒 表示期間 Tbkも 1表示ライン毎に 1水平走査期間（1H)ずつずれて、全ての表示ライ ンにっき同じ長さの黒挿入が行われる。このようにして、画素データ書込のための画 素容量 Cpでの充電期間を短縮することなぐ十分な黒挿入期間が確保される。また 、黒挿入のためにソースドライバ 300等の動作速度を上げる必要もな 、。
[0056] 上記の構成の液晶表示装置 1において、表示制御回路 250のデータ変換部 250a は、ビデオ信号 Dvに対応させて ROM500から読み出すデジタル画像信号 DAの情 報を、インパルス化を行うモードと行わないモードとで異なるものとする。このモードの 切り替えは、図 1に示すように、表示制御回路 250の外部力もデータ変換部 250aに 入力される、インパルス化の onZoffの切り替えを制御する制御信号 CSIon/offに基 づいて行う。インパルス化を行うモードでは、表示のガンマ特性を調整するために、 R OM500に予め格納されたインノ ルス化を行うモード用のガンマ特性に対応するデ ータ列の情報を読み出して、擬似多ビット化したビデオ信号 Dvからデジタル画像信 号 D Aへの変換を行う。また、当該インパルス化を行わないモードでは、 ROM500に 予め格納されたインパルス化を行わないモード用のガンマ特性に対応するデータ列 の情報を読み出して、擬似多ビット化したビデオ信号 Dvからデジタル画像信号 DA への変換を行う。
[0057] 図 4に、このガンマ特性の調整の第 1の例を説明するための図を示す。
[0058] 図 4において、横軸は表示データの階調を最大階調で規格ィ匕した値を表し、縦軸 は、実際に認識される表示輝度を最大輝度で規格ィ匕した輝度比を表している。実線 で示すガンマ特性曲線 E1はインパルス化を行わな 、モード (off)での特性を示し、 ガンマ値（ γ )は 2. 2である。また、破線で示すガンマ特性曲線 Ε2はインパルス化を 行うモード (on)での特性を示し、ガンマ値（γ )は 2. 2よりも大きい。両曲線とも、同じ ぐ各階調に対応した電圧が階調電圧源 600の階調基準電圧に設定されたときに得 られるものである。本実施形態では、インパルス化を行うモードにおいて、変動するガ ンマ特性に対して、ガンマ特性曲線 Ε2をガンマ特性曲線 E1に一致させる調整を行
[0059] ガンマ特性曲線 Ε2をガンマ特性曲線 Elに一致させる調整を行うのに、データ変換 部 250aは、インパルス化を行うモードであることを示す情報と、擬似 10ビット化したデ ータ列の情報とを、 ROM500に送る。 ROM500力らは、図 4において、ガンマ特性 曲線 E2の階調 nに対応する点 Aの輝度比力 ガンマ特性曲線 E1の階調 nに対応す る点 Bの輝度比に変換されて得られるようにしたいので、 ROM500は、データ変換 部 250aからの、ガンマ特性曲線 E2の点 Aの階調 n (規格ィ匕階調）に対応するデータ の読み出し要求を、ガンマ特性曲線 E2上でガンマ特性曲線 E1の点 Bと同じ輝度比 が得られる点 Cの階調 n+k (規格ィ匕階調）の読み出し要求であると読み替える。この ようにして、 ROM500は、擬似 10ビットィ匕したデータ列に対応する 8ビットの時分割 データ列の情報をデータ変換部 250aに返す応答を行う。一方、インパルス化を行わ ないモードでは、 ROM500は、データ変換部 250aから読み出し要求のあったデー タ列の情報について、ガンマ特性曲線 E1の、擬似 10ビット化したデータ列に対応す る 8ビットの時分割データ列の情報をデータ変換部 250aに返す。
[0060] 次に、図 5を用いて、ガンマ特性の調整の第 2の例について説明する。
[0061] インパルス化を行うモードにおいて、図 5に太矢印で示すように、インパルス化を行 わな 、モードからのガンマ特性の変動が大きすぎる場合には、変動するガンマ特性 をガンマ値 2. 2の曲線に調整しきれない可能性がある。このような場合に、図 5に示 すように、インパルス化を行わな 、モードにお 、てガンマ特性の調整を行わな!/、で、 各階調に対応する電圧を基準電圧としたときに得られるガンマ特性曲線 FOを、ガン マ値 1. 5といった 2. 2よりも小さなガンマ値の曲線となるようにしておく。そして、イン パルス化を行わないモードにおいては、ガンマ特性曲線 FOを、ガンマ値 2. 2のガン マ特性曲線 F1に調整するようにする。このようにすれば、インパルス化を行うモード において変動して得られるガンマ特性曲線 F2と、ガンマ値 2. 2のガンマ特性曲線 F 1とのガンマ値の差は小さくなるので、ガンマ特性曲線 F2をガンマ特性曲線 F1に一 致させる調整を行うことが容易となる。ガンマ特性曲線 F0'F2の調整については、第 1の例と同様である。
[0062] 前記第 1の例では、ガンマ特性曲線 E2のガンマ特性を独立に調整した力 第 2の 例では、ガンマ特性曲線 FOのガンマ特性とガンマ特性曲線 F2のガンマ特性とをそ れぞれ独立に調整した。このように、第 2の例では 2つのガンマ特性曲線を、図 5に細 矢印で示すように、互いの間にある目標のガンマ特性に向って近づけて一致させる ように調整する。
[0063] 以上のように、本実施の形態では、上記ガンマ特性の調整の第 1および第 2の例で 説明したように、画素ごとに、所定の水平ブランキング期間に印加した電圧により 1フ レーム内の所定期間だけ黒挿入を行う表示を行う場合、すなわち、黒挿入による表 示のインパルス化を行う場合に、表示制御回路 250が表示のガンマ特性を調整する 。ここで、表示制御回路 250は、上記所定期間以外の期間の表示データを調整する ことにより表示のガンマ特性の調整を行うので、ガンマ特性を容易に調整することが でき、黒挿入を行う表示を行う場合のガンマ特性を向上させることができる。
[0064] 以上により、黒挿入による表示のインパルス化を行う場合に表示のガンマ特性を向 上させることができる表示装置を実現することができる。
[0065] また、上記第 1の例では、ガンマ特性の調整により、黒挿入を行う表示を行う場合の 表示のガンマ特性を、黒挿入を行わな 、表示を行う場合の表示のガンマ特性に一致 させるので、黒挿入を行う表示を行う場合の表示のガンマ特性が、黒挿入を行わない 表示を行う場合の表示のガンマ特性と同様に良好なものとなる。
[0066] また、上記第 2の例では、画素ごとに、所定の水平ブランキング期間に印加した電 圧により 1フレーム内の所定期間だけ黒挿入を行う表示を行う場合、すなわち、黒挿 入による表示のインパルス化を行う場合と、黒挿入を行わな ヽ表示を行う場合とのそ れぞれについて、表示制御回路 250が表示のガンマ特性を調整する。ここで、表示 制御回路 250は、黒挿入を行わない表示を行う場合に表示データを調整すること〖こ より表示のガンマ特性の調整を行うとともに、黒挿入を行う表示を行う場合に上記所 定期間以外の期間の表示データを調整することにより表示のガンマ特性の調整を行 うので、ガンマ特性を容易に調整することができる。これにより、黒挿入を行う表示を 行う場合のガンマ特性を向上させることができる。
[0067] また、この第 2の例では、黒挿入を行う表示を行う場合のガンマ特性を調整するだ けでは、黒挿入を行わな!/、表示を行う場合のガンマ特性に近づけるのが困難な場合 でも、黒挿入を行う表示を行う場合のガンマ特性は、黒挿入を行わない表示を行う場 合のガンマ特性カゝらずれたものであるという性質を利用して、図 5のように黒挿入を行 わない表示を行う場合のガンマ特性を予め所望のガンマ特性力もずらしておけば、 黒挿入を行う表示および行わな 、表示の両方のガンマ特性を調整することで、両方 のガンマ特性を所望のガンマ特性に近づけやすくすることができる。
[0068] 以上により、黒挿入による表示のインパルス化を行う場合に表示のガンマ特性を向 上させることができる表示装置を実現することができる。
[0069] さらに、第 2の例では、黒挿入を行わない表示を行う場合のガンマ特性の調整の結 果と、黒挿入を行う表示を行う場合のガンマ特性の調整の結果とを一致させるので、 黒挿入を行う表示を行う場合の表示のガンマ特性が、黒挿入を行わな ヽ表示を行う 場合の表示のガンマ特性と同様に良好なものとなる。
[0070] 次に、ソースドライノく 300についてさらに説明する。 [0071] ソースドライバ 300の出力部 304の第 1の構成例については既に図 6に示したが、 図 7は、本実施形態におけるソースドライバ 300の出力部 304の第 2の構成例を示す 回路図である。この構成例による出力部 304は、スイッチング素子としての n個の第 1 の MOSトランジスタ SWaおよび（n—l)個の第 2の MOSトランジスタ SWbと、インバ ータ 33とからなるスィッチ回路を含んでおり、この点では、第 1の構成例におけるソー スドライバ 300の出力バッファと同様である。しかし、第 2の構成例による出力部 304 は、第 1の構成例におけるソースドライノ 300の出力部と異なり、チャージシェア電圧 固定用電源 35を含み、このチャージシェア電圧固定用電源 35の正極がスイッチング 素子としての第 3の MOSトランジスタ SWb2を介して、 、ずれかのソースライン SL (i) に接続されるべきソースドライバの出力端子に接続されている（図 7に示した例では、 n番目のソースライン SLnに接続されるべき出力端子に接続されている）。そして、第 3の MOSトランジスタ SWb2のゲート端子には、チャージシェア制御信号 Cshが入力 され、チャージシェア電圧固定用電源 35の負極は接地されている。このチャージシヱ ァ電圧固定用電源 35は、黒表示に相当する固定電圧 Eshを与える電圧供給部であ り、この電圧 Eshは、 0階調の負極性のデータ信号 S (i)の値力 0階調における正極 性のデータ信号 S (i)の値までの電圧範囲にあればよい。なお、この電圧 Eshは、チ ヤージシ ア期間 Tshにおいて黒電圧印加パルス Pbにより画素電極に印加されるが (図 3参照）、その画素電極の電圧 (画素電圧）は、寄生容量 Cgdの存在により、黒電 圧印加パルスの立ち下がり時に引き込み電圧 AVdだけ低下する。したがって、この 電源電圧 Eshは、引き込み電圧 AVdの補正を考慮する必要があるため、電源電圧 Eshを対向電圧に近い値にしても画素電圧が必ずしも黒表示に相当する電圧になる とは限らない。
[0072] 上記のような第 2の構成例によっても、チャージシェア制御信号 Cshに基づき、チヤ ージシ ア期間 Tsh以外 (の有効走査期間）では、データ信号生成部 302で生成さ れたアナログ電圧信号 d(l)〜d (n)がバッファ 31を介してデータ信号 S (1)〜S (n)と して出力されてソースライン SLl〜SLnに印加され、チャージシェア期間 Tshでは、 データ信号 S (1)〜S (n)のソースライン SLl〜SLnへの印加が遮断されると共に隣 接ソースラインが互いに短絡される（結果的に全ソースライン SLl〜SLnが互いに短 絡される）。これに加えて、この第 2の構成例によれば、チャージシェア期間 Tshにお いて各ソースライン SLi (i= l〜n)にチャージシェア電圧固定用電源 35の電圧 Esh が与えられる（図 7参照)。
[0073] しかし、図 7からわ力るように上記第 1の構成例では、多くのソースラインは複数個の MOSトランジスタ SWbを介してチャージシェア電圧固定用電源 35に接続される。こ のため、全てのソースライン SLl〜SLnの電圧が同一のチャージシェア電圧 Eshに 落ち着くまでに時間を要する。その結果、チャージシェア期間 Tshの長さによっては 、黒挿入において各画素形成部の画素容量に保持されるべき黒電圧を同一にする ことができず、上記パターンの影の発生を十分に抑制できな 、ことも考えられる。
[0074] そこで次に、チャージシェア期間 Tshにおいて全てのソースライン SLl〜SLnが短 時間で同一の電圧 Eshとなるように構成されたソースドライバの出力部を第 3の構成 例として説明する。
[0075] 図 8は、ソースドライバ 300の出力部 304の第 3の構成例を示す回路図である。この 構成例による出力部 304における構成要素のうち第 2の構成例におけるものと同一 の構成要素については、同一の参照符号を付して説明を省略する。
[0076] 本構成例による出力部 304も、第 2の構成例と同様、各ソースライン SLi (i= l〜n) に対しスイッチング素子としての第 2の MOSトランジスタ SWcが 1個ずつ設けられて いる。しかし、第 2の構成例では、隣接ソースライン間に 1個ずつ第 2の MOSトランジ スタ SWbが挿入されるようにスィッチ回路が構成されるのに対し、本構成例では、各 ソースライン SLiとチャージシェア電圧固定用電源 35との間に 1個ずつ第 2の MOSト ランジスタ SWcが挿入されるようにスィッチ回路が構成される。すなわち本構成例で は、各ソースライン SLiに接続されるべきソースドライバの出力端子は、これら第 2の MOSトランジスタ SWcのいずれ力 1つを介してチャージシェア電圧固定用電源 35の 正極に接続されている。そして、これら第 2の MOSトランジスタ SWcのゲート端子の いずれにもチャージシェア制御信号 Cshが与えられる。
[0077] 上記のような第 3の構成例によっても、チャージシェア制御信号 Cshに基づき、チヤ ージシ ア期間 Tsh以外 (の有効走査期間）では、データ信号生成部 302で生成さ れたアナログ電圧信号 d(l)〜d (n)がバッファ 31を介してデータ信号 S (1)〜S (n)と して出力されてソースライン SLl〜SLnに印加され、チャージシェア期間 Tshでは、 データ信号 S (1)〜S (n)のソースライン SLl〜SLnへの印加が遮断されると共に隣 接ソースラインが互いに短絡される（結果的に全ソースライン SLl〜SLnが互いに短 絡される）。これに加えて、この第 3の構成例によれば、チャージシェア期間 Tshにお いて各ソースライン SLi (i= l〜n)にチャージシェア電圧固定用電源 35の電圧 Esh が与えられる（図 8参照)。
[0078] 次に、本実施形態におけるゲートドライバ 400の構成について説明する。
[0079] 図 9 (a)および図 9 (b)は、図 3の d'eに示すように動作するゲートドライバ 400の一 構成例を示すブロック図である。この構成例によるゲートドライノく 400は、シフトレジス タを含む複数個（q個）の部分回路としてのゲートドライバ用 IC (Integrated Circuit)チ ップ 411, 412, · ··, 41q力もなる。
[0080] 各ゲートドライバ用 ICチップは、図 9 (b)に示すように、シフトレジスタ 40と、当該シ フトレジスタ 40の各段に対応して設けられた第 1および第 2の ANDゲート 41, 43と、 第 2の ANDゲート 43の出力信号 gl〜gpに基づき走査信号 Gl〜Gpを出力する出 力部 45とを備え、外部からスタートパルス信号 SPi、クロック信号 CKおよび出力制御 信号 OEを受け取る。スタートパルス信号 SPiはシフトレジスタ 40の入力端に与えられ 、シフトレジスタ 40の出力端からは、後続のゲートドライバ用 ICチップに入力されるべ きスタートパルス信号 SPoを出力する。また、第 1の ANDゲート 41のそれぞれにはク ロック信号 CKの論理反転信号が入力され、第 2の ANDゲート 43のそれぞれには出 力制御信号 OEの論理反転信号が入力される。そして、シフトレジスタ 40の各段の出 力信号 Qk (k= l〜p)は、当該段に対応する第 1の ANDゲート 41に入力され、当該 第 1の ANDゲート 41の出力信号は当該段に対応する第 2の ANDゲート 43に入力さ れる。
[0081] 本構成例によるゲートドライバ 400は、図 9 (a)に示すように、上記構成の複数 (q個 )のゲートドライバ用 ICチップ 41 l〜41qが縦続接続されることによって実現される。 すなわち、ゲートドライバ用 ICチップ 41 l〜41q内のシフトレジスタ 40が 1つのシフト レジスタを形成するように（以下、このように縦続接続によって形成されるシフトレジス タを「結合シフトレジスタ」という）、各ゲートドライバ用 ICチップ内のシフトレジスタの出 力端 (スタートパルス信号 SPoの出力端子）が次のゲートドライバ用 ICチップ内のシ フトレジスタの入力端 (スタートパルス信号 SPiの入力端子）に接続される。ただし、先 頭のゲートドライバ用 ICチップ 411内のシフトレジスタの入力端には、表示制御回路 250からゲートスタートパルス信号 GSPが入力され、最後尾のゲートドライバ用 ICチ ップ 41q内のシフトレジスタの出力端は外部と未接続となっている。また、表示制御回 路 250からのゲートクロック信号 GCKは、各ゲートドライバ用 ICチップ 411〜41qにク ロック信号 CKとして共通に入力される。一方、表示制御回路 250において生成され るゲートドライバ出力制御信号 GOEは第 1〜第 qのゲートドライバ出力制御信号 GO El〜GOEqからなり、これらのゲートドライバ出力制御信号 GOEl〜GOEqは、ゲー トドライバ用 ICチップ 411〜41 qに出力制御信号 OEとしてそれぞれ個別に入力され る。
[0082] 次に、図 10を参照しつつ上記構成例によるゲートドライバ 400の動作について説 明する。表示制御回路 250は、図 10の aに示すように、画素データ書込パルス Pwに 対応する期間 Tspwと 3個の黒電圧印加パルス Pbに対応する期間 Tspbwだけ Hレ ベル (アクティブ）となる信号をゲートスタートパルス信号 GSPとして生成するとともに 、図 10の bに示すように、 1水平走査期間（1H)毎に所定期間だけ Hレベルとなるゲ 一トクロック信号 GCKを生成する。このようなゲートスタートパルス信号 GSPおよびゲ 一トクロック信号 GCKが図 9 (a)および図 9 (b)のゲートドライノく 400に入力されると、 先頭のゲートドライバ用 ICチップ 411のシフトレジスタ 40の初段の出力信号 Q1として 、図 10の cに示すような信号が出力される。この出力信号 Q1は、各フレーム期間に おいて、画素データ書込パルス Pwに対応する 1個のパルス Pqwと、 3個の黒電圧印 加パルス Pbに対応する 1個のパルス Pqbwとを含み、これらの 2個のパルス Pqwと Pq bwとの間はほぼ画素データ保持期間 Thdだけ離れて!/、る。このような 2個のパルス P qwおよび Pqbwがゲートクロック信号 GCKに従ってゲートドライノ 00内の結合シフ トレジスタを順次転送されていく。それに応じて結合シフトレジスタの各段から、図 10 の cに示すような波形の信号が 1水平走査期間（1H)ずつ順次ずれて出力される。
[0083] また、表示制御回路 250は、既述のように、ゲートドライバ 400を構成するゲートドラ ィバ用 ICチップ 411〜41qに与えるべきゲートドライバ出力制御信号 GOEl〜GOE qを生成する。ここで、 r番目のゲートドライバ用 ICチップ 41rに与えるべきゲートドライ バ出力制御信号 GOErは、当該ゲートドライバ用 ICチップ 41r内のシフトレジスタ 40 のいずれかの段力 画素データ書込パルス Pwに対応するパルス Pqwが出力されて V、る期間では、画素データ書込パルス Pwの調整のためにゲートクロック信号 GCKの パルス近傍の所定期間で Hレベルとなることを除き Lレベルとなり、それ以外の期間 では、ゲートクロック信号 GCKが Hレベル力 Lレベルに変化した直後の所定期間 T oe (この所定期間 Toeはチャージシェア期間 Tshに含まれるように設定される）だけ L レベルとなることを除き Hレベルとなる。例えば、先頭のゲートドライバ用 ICチップ 411 には、図 10の dに示すようなゲートドライバ出力制御信号 GOE1が与えられる。なお、 画素データ書込パルス Pwの調整のためにゲートドライバ出力制御信号 GOEl〜G OEqに含まれるパルス (これは上記所定期間で Hレベルとなることに相当し、以下「 書込期間調整パルス」という）は、必要な画素データ書込パルス Pwに応じて、ゲート クロック信号 GCKの立ち上がりよりも早く立ち上がったり、ゲートクロック信号 GCKの 立ち下がりよりも遅く立ち下がったりする。また、このような書込期間調整パルスを使 用せずに、ゲートクロック信号 GCKのパルスだけで画素データ書込パルス Pwを調整 するようにしてちょい。
各ゲートドライバ用 ICチップ 41r(r= l〜q)では、上記のようなシフトレジスタ 40各 段の出力信号 Qk(k= l〜p)、ゲートクロック信号 GCKおよびゲートドライバ出力制 御信号 GOErに基づき、第 1および第 2の ANDゲート 41, 43により、内部走査信号 g l〜gpが生成され、それらの内部走査信号 gl〜gpが出力部 45でレベル変換されて 、ゲートラインに印加すべき走査信号 Gl〜Gpが出力される。これにより、図 10の e'f に示すように、ゲートライン GLl〜GLmには、順次画素データ書込パルス Pwが印加 されると共に、各ゲートライン GLj (j = l〜m)では、画素データ書込パルスの印加時 点から画素データ保持期間 Thdだけ経過した時点で、黒電圧印加パルス Pbが印加 され、その後、 1水平走査期間（1H)間隔で 2個の黒電圧印加パルス Pbが印加され る。このようにして 3個の黒電圧印カロパルス Pbが印加された後は、次のフレーム期間 の画素データ書込パルス Pwが印加されるまで Lレベルが維持される。すなわち、上 記 3個の黒電圧印加パルス Pbが印加されて力 次の画素データ書込パルス Pwが印 カロされるまでは黒表示期間 Tbkとなる。
[0085] 上記のようにして、図 9 (a)および図 9 (b)に示した構成のゲートドライノ OOにより、 液晶表示装置 1において図 3の c〜fに示したようなインパルス化駆動を実現すること ができる。
[0086] 本実施形態のインパルス化では、データ信号 S (i)の極性反転時の各チャージシヱ ァ期間 Tshには各ソースライン SLiの電圧は黒表示に相当する値となり（図 3の c)、各 ゲートライン GLjには、画素データ書込パルス Pwが印加されてから 2Z3フレーム期 間の長さの画素データ保持期間 Thdが経過した後に、 1水平走査期間間隔で 3個の 黒電圧印加パルス Pbがそれぞれチャージシェア期間 Tsh内に印加される（図 3の d' e) Gこれにより、次に画素データ書込パルス Pwが印加されるまでは黒表示の期間 Tb kとなるので、各フレームにっき、ほぼ 1Z3フレーム期間程度の黒挿入が行われる。 すなわち、インノ ルス化駆動のための黒表示期間 Tbkが 1表示ライン毎に 1水平走 查期間（1H)ずつずれて、全ての表示ラインにつき同じ長さの黒挿入が行われる（図 3の d'e)。これにより、画素データ書込のための画素容量 Cpでの充電期間を短縮す ることなく、十分な黒挿入期間が確保され、し力も、黒挿入のためにソースドライバ 30 0等の動作速度を上げる必要もな 、。
[0087] 上記実施形態におけるゲートドライバ 400は、図 9 (a)および図 9 (b)に示した構成 に限定されるものではなぐ図 3の d'eに示すような走査信号 G (l)〜G (m)を生成す るものであればよい。また、上記実施形態では、図 3の d'eに示すように、各ゲートライ ン GLjには 1フレーム期間毎に 3個の黒電圧印加パルス Pbが印加される力 1フレー ム期間における黒電圧印加パルス Pbの個数すなわち 1つのゲートラインが黒信号挿 入期間で選択状態となる 1フレーム期間当たりの回数は 3に限定されるものではなぐ 表示を黒レベルとすることができるような 1以上の数であればよい。図 3の fからわかる ように、 1フレーム期間における黒電圧印加パルス Pbの個数を変えることにより黒表 示期間 Tbkにおける黒レベル (表示輝度)を所望の値に設定することができる。
[0088] また、上記実施形態では、各ゲートライン GLjに対し、画素データ書込パルス Pwが 印加されてから 2Z3フレーム期間の長さの画素データ保持期間 Thdが経過した時 点で黒電圧印加パルス Pbが印加され（図 3の d'e)、各フレームにっき、ほぼ 1Z3フ レーム期間程度の黒挿入が行われるが、黒表示期間 Tbkは 1Z3フレーム期間に限 定されるものではな 、。黒表示期間 Tbkを長くすればインパルス化の効果が大きくな り動画表示性能の改善 (尾引残像の抑制等）には有効であるが、表示輝度が低下す ることになるので、インパルス化の効果と表示輝度とを勘案して適切な黒表示期間 Tb kが設定されること〖こなる。
[0089] なお上記実施形態では、図 7および図 8に示すように、第 1の MOSトランジスタ SW aと、第 2の MOSトランジスタ SWbおよび第 3の MOSトランジスタ SWb2または第 2の MOSトランジスタ SWcと、インバータ 33とにより、チャージシェア期間 Tshにおいてソ ースライン SLl〜SLnへのデータ信号 S (1)〜S (n)の印加を遮断すると共にそれら のソースライン SLl〜SLn (各隣接ソースライン)を互いに短絡するスィッチ回路が構 成され、このスィッチ回路はソースドライバ 300に含まれる。しかし、このスィッチ回路 の一部または全部をソースドライバ 300の外部に設ける構成、例えば TFTを用いて 表示部 100内に画素アレイと一体ィ匕して設ける構成としてもよい。
[0090] また、本実施形態では表示制御回路 250がソースドライバ 300に供給するデジタル 画像信号 DAを、擬似多ビットィ匕した時分割データとしたが、これに限るものではなく 、任意の形式のデジタル画像信号に適用することが可能である。さらに、表示制御回 路 250がソースドライバ 300に供給する画像信号は必ずしもデジタル信号である必 要はなぐ表示制御回路 250内ではデジタル信号を処理してガンマ特性を調整した として、その調整後のデータをアナログ信号に変換して力 ソースドライバに供給する 構成なども考えられる。ソースドライバの構成はその信号形態に合わせて適宜変更 することができる。
[0091] 〔実施の形態 2〕
本発明の他の実施形態について図 1ないし図 4、および、図 6ないし図 13に基づい て説明すると以下の通りである。
[0092] 図 11は、本実施形態に係る表示装置としての液晶表示装置 11の構成をその表示 部の等価回路と共に示すブロック図である。この液晶表示装置 11は、データ信号線 駆動回路としてのソースドライバ 300と、走査信号線駆動回路としてのゲートドライバ 400と、アクティブマトリクス形の表示部 100と、ソースドライバ 300およびゲートドライ ノ OOを制御するための表示制御回路 (ガンマ特性調整手段） 251と、 ROM501 · 5 02と、階調電圧源 700とを備えている。液晶表示装置 11は、この構成を備えることに より、黒挿入による表示のインパルス化を行うモードと、当該インパルス化を行わない モードとの両方のモードを切り替えて実行することができるものである。本実施形態で は、黒挿入による表示のインパルス化を一例としてチャージシェア期間を利用してそ のタイミングで黒を書き込む方式を用い本発明に関しての説明を行っているが、チヤ ージシェアは必ずしも行う必要はなぐ黒挿入を行って表示のインノ ルス化を行 、さ えすればよい。また、挿入する黒も、必ずしも最小輝度に対応する電圧でなくてよぐ 最小輝度カゝら所定範囲内にある輝度に対応する電圧に最終的に達すればよい。以 下、黒挿入による表示のインパルス化を単にインパルス化と呼ぶ。
[0093] なお、ソースドライバ 300、ゲートドライノ 00、および、表示部 100の構成は実施 の形態 1で述べたものと同様であるので、それらの説明は省略する。
[0094] 表示制御回路 251は、外部の信号源から、表示すべき画像を表すデジタルビデオ 信号 Dvと、当該デジタルビデオ信号 Dvに対応する水平同期信号 HSYおよび垂直 同期信号 VSYと、表示動作を制御するための制御信号 Dcとを受け取り、それらの信 号 Dv, HSY, VSY, Dcに基づき、そのデジタルビデオ信号 Dvの表す画像を表示 部 100に表示させるための信号として、データスタートパルス信号 SSPと、データクロ ック信号 SCKと、チャージシェア制御信号 Cshと、表示すべき画像を表すデジタル画 像信号 DA (ビデオ信号 Dvに相当する信号）と、ゲートスタートパルス信号 GSPと、ゲ 一トクロック信号 GCKと、ゲートドライバ出力制御信号 GOEとを生成し出力する。
[0095] ビデオ信号 Dvは、内部メモリで必要に応じてタイミング調整等が行われた後に、デ ジタル画像信号 DAとして表示制御回路 251から出力される。データクロック信号 SC Kは、ソースドライバ 300内のシフトレジスタの動作タイミングを決定する信号として生 成される。データスタートパルス信号 SSPは、水平同期信号 HSYに基づいて 1水平 走査期間毎に所定期間だけハイレベル (Hレベル）となりシフトレジスタ内を転送され る信号として生成される。ゲートスタートパルス信号 GSPは、垂直同期信号 VSYに基 づき 1フレーム期間（1垂直走査期間）毎に所定期間だけ Hレベルとなる信号として生 成される。ゲートクロック信号 GCKは、水平同期信号 HSYに基づいて生成される。 チャージシェア制御信号 Cshおよびゲートドライバ出力制御信号 GOE (GOEl〜G OEq)は、水平同期信号 HSYおよび制御信号 Dcに基づいて生成される。
[0096] 上記のようにして表示制御回路 251において生成された信号のうち、デジタル画像 信号 DAとチャージシェア制御信号 Cshとデータスタートパルス信号 SSPおよびデー タクロック信号 SCKとは、ソースドライバ 300に入力され、ゲートスタートパルス信号 G SPおよびゲートクロック信号 GCKとゲートドライバ出力制御信号 GOEとは、ゲートド ライノく 400に入力される。
[0097] また、表示制御回路 251は、切替回路 251aを備えている。切替回路 251aには、 表示制御回路 251の外部から、インパルス化の onZoffの切り替えを制御する制御 信号 CSIon/off¾S入力される。切替回路 251aは、この制御信号 CSIon/offに基づい て、インパルス化を行うモードと行わないモードとで、階調電圧源 700が生成する階 調基準電圧を互いに異なるものとする。本実施の形態では、この構成により、インパ ルス化を行うモードにおいて、図 4のガンマ特性曲線 E2を、ガンマ特性曲線 E1に一 致させる調整を行う。ここでは、図 4において、例えばガンマ特性曲線 E2上の階調 n( 規格化階調）に対応する点 Aの輝度比をガンマ特性曲線 E1上の階調 nに対応する 点 Bの輝度比に等しくする調整を行うのに、調整を行わない場合におけるガンマ特性 曲線 E2上の階調 n+k (規格化階調）に対応する点 Cの輝度比が得られる階調基準 電圧を、調整後のガンマ特性曲線 E2の点 Bにおける階調基準電圧とする。従って、 同じ階調 nに対応するガンマ特性曲線 E2の点 Bにおける階調基準電圧と、ガンマ特 性曲線 E1の点 Aにおける階調基準電圧とが互いに異なっている。
[0098] そのために、階調電圧源 700として、一例として図 12に示すような、入力デジタル 信号としてのレジスタの設定値を変更することにより DA変換結果を調整することので きる DZ Aコンバータを用いる。切替回路 251aは、この階調電圧源 700のレジスタに 設定する値を、 ROM501.502力ら読み出す。 ROM501はインパルス化を行うモー ド（CSIon)用の階調基準電圧に対応したレジスタ設定値を格納しており、 ROM502 はインパルス化を行わな 、モード (CSIoff)用の階調基準電圧に対応したレジスタ設 定値を格納している。切替回路 251aは、制御信号 CSIon/offに基づいて ROM501 あるいは ROM502から読み出したレジスタ設定値を、 1 バスを介して階調電圧源 7 00に伝送する。
[0099] 階調電圧源 700は、端子 SDAから 1¾バスインタフェース 701を介してこれらレジス タ設定値を受信し、各レジスタ（図 12では RegisterO〜A)にレジスタ値が設定される 。これにより、 DZA変換ロジック回路 703は各レジスタ値から、それらに対応したアナ ログの電圧を生成する。そして、生成されたアナログの電圧を、電圧ホロヮ 704でバッ ファリングして、階調基準電圧（図 12では V0〜V9)として出力する。この出力された 階調基準電圧が、図 11に示した電圧 V0、 VI、〜Vpに相当する。
[0100] 図 13に、上記の DZ Aコンバータの構成例を示す。図 13の DZ Aコンバータはラダ 一抵抗型 DZAコンバータであり、 3つの抵抗 Rと、 6つの抵抗 2Rとを備えている。こ の構成では、一例として入力デジタル信号（レジスタ値）が 4ビットであるとする。 3つ の抵抗 Rのそれぞれは、ノード Άとノード Bとの間と、ノード Bとノード Cとの間と、ノード Cとノード Dとの間とに設けられている。そして、 6つの抵抗 2Rのそれぞれは、最上位 ビット入力端子 L1とノード Aとの間と、第 2位ビット入力端子 L2とノード Bとの間と、第 3 位ビット入力端子 L3とノード Cとの間と、最下位ビット入力端子 L4とノード Dとの間と、 ノード Aと GNDとの間と、ノード Dと GNDとの間とに設けられている。各入力端子 L1 〜L2は、図 12では 1つのレジスタ 702に相当しており、ノード Aは図 12では D/A変 換ロジック回路 703の 1つの出力端子に相当して!/、る。ノード Aは電圧ホロヮ 704の 入力端子に接続されており、図 13における電圧ホロヮ 704の出力端子 Eoは、図 12 における電圧ホロヮ 704の出力電圧 V0〜V9の出力端子の 1つに相当している。
[0101] 図 13の構成により、出力端子 Eoには、入力端子 L1〜L4に入力されるレジスタ値 力 入力端子 L1〜L4の重み付けに対応して生成された電圧が出力される。
[0102] このように、本実施の形態では、画素ごとに、所定の水平ブランキング期間に印加 した電圧により 1フレーム内の所定期間だけ黒挿入を行う表示を行う場合、すなわち 、黒挿入による表示のインノ ルス化を行う場合に、表示制御回路 251が表示のガン マ特性を調整する。これにより、例えば、黒挿入を行う表示を行う場合のガンマ特性 を、黒挿入を行わない表示を行う場合の表示のガンマ特性に一致させるなどして、ガ ンマ特性を向上させることができる。
[0103] 以上により、黒挿入による表示のインパルス化を行う場合に表示のガンマ特性を向 上させることができる表示装置を実現することができる。
[0104] また、本実施の形態では、表示制御回路 251は、黒挿入を行う表示を行う場合に、 表示データに対応した電圧として選択する階調基準電圧を調整することによりガンマ 特性の調整を行う。表示データに対応した電圧として選択する階調基準電圧を調整 することは、同じ表示データに対して画素への印加電圧を変更して輝度比を調整す ることとなるので、ガンマ特性を容易に調整することができる。
[0105] また、本実施の形態では、表示データに対応した電圧を、 DZAコンバータにより入 力デジタル信号に対応するアナログ出力電圧として生成した階調基準電圧から選択 するようにしており、表示制御回路 251は、黒挿入を行う表示を行う場合に、上記 D ZAコンバータに、黒挿入を行う表示を行う場合の表示データに対応した電圧に対 応する入力デジタル信号を入力することにより、表示データに対応した電圧を調整す る。
[0106] この構成によれば、階調基準電圧を DZAコンバータにより生成し、黒挿入を行う表 示を行う場合に、表示制御回路 251がその DZAコンバータの入力デジタル信号を、 黒挿入を行う表示を行う場合の表示データに対応した電圧に対応する入力デジタル 信号とするだけで階調基準電圧を調整するので、ガンマ特性の調整を汎用の回路 構成を用いて実現することができる。
[0107] 〔実施の形態 3〕
本発明のさらに他の実施形態について図 1ないし図 14に基づいて説明すると以下 の通りである。
[0108] 図 14は、本実施形態に係る表示装置としての液晶表示装置 21の構成をその表示 部の等価回路と共に示すブロック図である。この液晶表示装置 21は、データ信号線 駆動回路としてのソースドライバ 300と、走査信号線駆動回路としてのゲートドライバ 400と、アクティブマトリクス形の表示部 100と、ソースドライバ 300およびゲートドライ ノ OOを制御するための表示制御回路 (ガンマ特性調整手段） 252と、 ROM500- 5 01 - 502と、階調電圧源 700とを備えている。液晶表示装置 21は、この構成を備える こと〖こより、黒挿入による表示のインパルス化を行うモードと、当該インパルス化を行 わないモードとの両方のモードを切り替えて実行することができるものである。本実施 形態では、黒挿入による表示のインパルス化を一例としてチャージシェア期間を利用 してそのタイミングで黒を書き込む方式を用い本発明に関しての説明を行っているが 、チャージシェアは必ずしも行う必要はなぐ黒挿入を行って表示のインノ ルス化を 行いさえすればよい。また、挿入する黒も、必ずしも最小輝度に対応する電圧でなく てよぐ最小輝度から所定範囲内にある輝度に対応する電圧に最終的に達すればよ い。以下、黒挿入による表示のインパルス化を単にインパルス化と呼ぶ。
[0109] なお、ソースド、ライノ 300、ゲートド、ライノ 400、表示 § 100、 ROM500- 501 - 502
、および階調電圧源 700の構成は実施の形態 1および 2で述べたものと同様である ので、それらの説明は省略する。
[0110] 表示制御回路 252は、データ変換部 252aと切替回路 252bとを備えており、実施 の形態 1のガンマ特性の調整と、実施の形態 2のガンマ特性の調整との両方を行うこ とができる。データ変換部 252aは図 1のデータ変換部 250aと同様の構成であり、切 替回路 252bは図 11の切替回路 251aと同様の構成である。この場合に、インパルス 化の onZoffの切り替えを制御する制御信号 CSIon/offは、データ変換部 252aと切 替回路 252bとの両方に共通の信号として入力される。
[0111] データ変換部 252aは ROM500に格納されている情報を用いて、デジタル画像信 号 D Aを調整することによりガンマ特性の調整を行い、切替回路 252bは ROM501 · 502に格納されている情報を用いて、階調電圧源 700において生成する階調基準 電圧を調整することによりガンマ特性の調整を行う。これは例えば、切替回路 252bに よって、インパルス化を行うモードにおけるガンマ特性を大まかに調整し、さらにデー タ変換部 252aによって、インパルス化を行うモードにおけるガンマ特性の微調整を 行うといった調整の仕方に好適に適用することができるものである。すなわち、階調 電圧源 700において生成する階調基準電圧を調整することにより行うガンマ特性の 調整は、調整対象のガンマ特性が所望の特性から大きくずれて!/、る場合でも容易に 行うことができるが、その調整精度が不足するという場合もあり得るので、その精度が 不足する分を、デジタル画像信号 DAを調整することにより行うガンマ特性の調整で 補う。
[0112] このように、本実施の形態では、画素ごとに、所定の水平ブランキング期間に印加 した電圧により 1フレーム内の所定期間だけ黒挿入を行う表示を行う場合、すなわち 、黒挿入による表示のインノ ルス化を行う場合に、表示制御回路 252が表示のガン マ特性を調整する。これにより、例えば、黒挿入を行う表示を行う場合のガンマ特性 を、黒挿入を行わない表示を行う場合の表示のガンマ特性に一致させるなどして、ガ ンマ特性を向上させることができる。
[0113] 以上により、黒挿入による表示のインパルス化を行う場合に表示のガンマ特性を向 上させることができる表示装置を実現することができる。
[0114] なお、本発明の表示装置は、上記ガンマ特性調整手段は、上記黒挿入を行う表示 を行う場合に、上記所定期間以外の期間の上記表示データを調整することにより上 記ガンマ特性の上記調整を行うものであってもよい。
[0115] 上記の発明によれば、ガンマ特性調整手段は、上記所定期間以外の期間の表示 データを調整することにより表示のガンマ特性の調整を行うので、ガンマ特性を容易 に調整することができ、黒挿入を行う表示を行う場合のガンマ特性を向上させることが できるという効果を奏する。
[0116] 本発明の表示装置は、上記ガンマ特性調整手段は、上記黒挿入を行う表示を行う 場合に、上記表示データに対応した電圧として選択する階調基準電圧を調整するこ とにより上記ガンマ特性の上記調整を行うものであってもよい。
[0117] 上記の発明によれば、表示データに対応した電圧として選択する階調基準電圧を 調整することは、同じ表示データに対して画素への印加電圧を変更して輝度比を調 整することとなるので、ガンマ特性を容易に調整することができるという効果を奏する
[0118] 本発明の表示装置は、上記表示データに対応した電圧を、 DZAコンバータにより 入力デジタル信号に対応するアナログ出力電圧として生成した上記階調基準電圧か ら選択し、上記ガンマ特性調整手段は、上記黒挿入を行う表示を行う場合に、上記 D ZAコンバータに、上記黒挿入を行う表示を行う場合の上記表示データに対応した 電圧に対応する上記入力デジタル信号を入力することにより、上記表示データに対 応した電圧を調整するものであってもよ!/、。
[0119] 上記の発明によれば、階調基準電圧を DZAコンバータにより生成し、黒挿入を行 う表示を行う場合に、ガンマ特性調整手段がその DZAコンバータの入力デジタル信 号を、黒挿入を行う表示を行う場合の表示データに対応した電圧に対応する入力デ ジタル信号とするだけで階調基準電圧を調整するので、ガンマ特性の調整を汎用の 回路構成を用いて実現することができると 、う効果を奏する。
[0120] 本発明の表示装置は、上記ガンマ特性調整手段は、上記黒挿入を行う表示を行う 場合に、さらに、上記所定期間以外の期間の上記表示データを調整することにより、 上記ガンマ特性の上記調整を行うものであってもよい。
[0121] 上記の発明によれば、階調基準電圧を調整することによるガンマ特性の調整に加 えて、所定期間以外の期間の表示データを調整することによりガンマ特性を調整す る。階調基準電圧を調整することによるガンマ特性の調整をガンマ特性の大まかな調 整とし、表示データを調整することによるガンマ特性の調整をガンマ特性の微調整と すれば、階調基準電圧を調整することによってガンマ特性を調整しきれないときに、 所望のガンマ特性を精度よく達成することができるという効果を奏する。
[0122] 本発明の表示装置は、上記ガンマ特性の上記調整により、上記黒挿入を行う表示 を行う場合の表示のガンマ特性を、上記黒挿入を行わな 、表示を行う場合の表示の ガンマ特性に一致させるものであってもよ 、。
[0123] 上記の発明によれば、黒挿入を行う表示を行う場合の表示のガンマ特性が、黒挿 入を行わない表示を行う場合の表示のガンマ特性と同様に良好なものとなるという効 果を奏する。
[0124] また、本発明の表示装置は、表示データに対応した電圧を画素に印加して表示を 行うアクティブマトリクス型の表示装置であって、画素ごとに 1フレーム内の所定期間 だけ黒挿入を行う表示が可能な表示装置にぉ ヽて、上記黒挿入を行わな ヽ表示を 行う場合に、上記表示データを調整することにより表示のガンマ特性の調整を行うと ともに、上記黒挿入を行う表示を行う場合に、上記所定期間以外の期間の上記表示 データを調整することにより表示のガンマ特性の調整を行う、ガンマ特性調整手段を 備えて 、るものであってもよ!/、。
[0125] 上記の発明によれば、画素ごとに 1フレーム内の所定期間だけ黒挿入を行う表示を 行う場合、すなわち、黒挿入による表示のインパルス化を行う場合と、黒挿入を行わ な ヽ表示を行う場合とのそれぞれにつ!ヽて、ガンマ特性調整手段が表示のガンマ特 性を調整する。ここで、ガンマ特性調整手段は、黒挿入を行わない表示を行う場合に 表示データを調整することにより表示のガンマ特性の調整を行うとともに、黒挿入を 行う表示を行う場合に上記所定期間以外の期間の表示データを調整することにより 表示のガンマ特性の調整を行うので、ガンマ特性を容易に調整することができる。こ れにより、黒挿入を行う表示を行う場合のガンマ特性を向上させることができる。
[0126] また、黒挿入を行う表示を行う場合のガンマ特性を調整するだけでは、黒挿入を行 わな 、表示を行う場合のガンマ特性に近づけるのが困難な場合でも、黒挿入を行う 表示を行う場合のガンマ特性は、黒挿入を行わな 、表示を行う場合のガンマ特性か らずれたものであると ヽぅ性質を利用して、黒挿入を行わな ヽ表示を行う場合のガン マ特性を予め所望のガンマ特性カゝらずらしておけば、黒挿入を行う表示および行わ な!、表示の両方のガンマ特性を調整することで、両方のガンマ特性を所望のガンマ 特性に近づけやすくすることができる。
[0127] 以上により、黒挿入による表示のインパルス化を行う場合に表示のガンマ特性を向 上させることができる表示装置を実現することができるという効果を奏する。
[0128] また、本発明の表示装置は、上記黒挿入を行わな!/ヽ表示を行う場合の上記ガンマ 特性の上記調整の結果と、上記黒挿入を行う表示を行う場合の上記ガンマ特性の上 記調整の結果とを一致させるものであってもよ 、。
[0129] 上記の発明によれば、黒挿入を行う表示を行う場合の表示のガンマ特性が、黒挿 入を行わない表示を行う場合の表示のガンマ特性と同様に良好なものとなるという効 果を奏する。
[0130] 本発明の表示装置は、上記黒挿入を、上記画素ごとに定めた所定の水平ブランキ ング期間に印加した電圧により行うものであってもよい。
[0131] 上記の発明によれば、画素ごとに定めた所定の水平ブランキング期間に印加した 電圧により黒挿入を行う表示装置に対して、表示のガンマ特性を向上させることがで きるという効果を奏する。
[0132] 本発明の表示装置の駆動方法は、上記黒挿入を行う表示を行う場合に、上記所定 期間以外の期間の上記表示データを調整することにより上記ガンマ特性の上記調整 を行うものであってもよ 、。
[0133] 上記の発明によれば、上記所定期間以外の期間の表示データを調整することによ り表示のガンマ特性の調整を行うので、ガンマ特性を容易に調整することができ、黒 挿入を行う表示を行う場合のガンマ特性を向上させることができるという効果を奏する
[0134] 本発明の表示装置の駆動方法は、上記黒挿入を行う表示を行う場合に、上記表示 データに対応した電圧として選択する階調基準電圧を調整することにより上記ガンマ 特性の上記調整を行うものであってもよ!/、。
[0135] 上記の発明によれば、表示データに対応した電圧として選択する階調基準電圧を 調整することは、同じ表示データに対して画素への印加電圧を変更して輝度比を調 整することとなるので、ガンマ特性を容易に調整することができるという効果を奏する
[0136] 本発明の表示装置の駆動方法は、上記表示データに対応した電圧を、 DZAコン バータにより入力デジタル信号に対応するアナログ出力電圧として生成した上記階 調基準電圧から選択し、上記黒挿入を行う表示を行う場合に、上記 DZAコンバータ に、上記黒挿入を行う表示を行う場合の上記表示データに対応した電圧に対応する 上記入力デジタル信号を入力することにより、上記表示データに対応した電圧を調 整するものであってもよ 、。
[0137] 上記の発明によれば、階調基準電圧を DZAコンバータにより生成し、黒挿入を行 う表示を行う場合に、その DZAコンバータの入力デジタル信号を、黒挿入を行う表 示を行う場合の表示データに対応した電圧に対応する入力デジタル信号とするだけ で階調基準電圧を調整するので、ガンマ特性の調整を汎用の回路構成を用いて実 現することができるという効果を奏する。
[0138] 本発明の表示装置の駆動方法は、上記黒挿入を行う表示を行う場合に、さら〖こ、上 記所定期間以外の期間の表示データを調整することにより、上記ガンマ特性の上記 調整を行うものであってもよ 、。
[0139] 上記の発明によれば、階調基準電圧を調整することによるガンマ特性の調整に加 えて、所定期間以外の期間の表示データを調整することによりガンマ特性を調整す る。階調基準電圧を調整することによるガンマ特性の調整をガンマ特性の大まかな調 整とし、表示データを調整することによるガンマ特性の調整をガンマ特性の微調整と すれば、階調基準電圧を調整することによってガンマ特性を調整しきれないときに、 所望のガンマ特性を精度よく達成することができるという効果を奏する。
[0140] 本発明の表示装置の駆動方法は、上記ガンマ特性の上記調整により、上記黒挿入 を行う表示を行う場合の表示のガンマ特性を、上記黒挿入を行わな!/ヽ表示を行う場 合の表示のガンマ特性に一致させるものであってもよい。
[0141] 上記の発明によれば、黒挿入を行う表示を行う場合の表示のガンマ特性が、黒挿 入を行わない表示を行う場合の表示のガンマ特性と同様に良好なものとなるという効 果を奏する。
[0142] 本発明の表示装置の駆動方法は、表示データに対応した電圧を画素に印力!]して 表示を行うアクティブマトリクス型の表示装置の駆動方法であって、画素ごとに 1フレ ーム内の所定期間だけ黒挿入を行う表示が可能な表示装置の駆動方法において、 上記黒挿入を行わない表示を行う場合に、上記表示データを調整することにより表 示のガンマ特性の調整を行うとともに、上記黒挿入を行う表示を行う場合に、上記所 定期間以外の期間の上記表示データを調整することにより表示のガンマ特性の調整 を行うものであってもよ 、。
[0143] 上記の発明によれば、画素ごとに 1フレーム内の所定期間だけ黒挿入を行う表示を 行う場合、すなわち、黒挿入による表示のインパルス化を行う場合と、黒挿入を行わ な ヽ表示を行う場合とのそれぞれにつ!ヽて、ガンマ特性調整手段が表示のガンマ特 性を調整する。ここで、ガンマ特性調整手段は、黒挿入を行わない表示を行う場合に 表示データを調整することにより表示のガンマ特性の調整を行うとともに、黒挿入を 行う表示を行う場合に上記所定期間以外の期間の表示データを調整することにより 表示のガンマ特性の調整を行うので、ガンマ特性を容易に調整することができる。こ れにより、黒挿入を行う表示を行う場合のガンマ特性を向上させることができる。
[0144] また、黒挿入を行う表示を行う場合のガンマ特性を調整するだけでは、黒挿入を行 わな 、表示を行う場合のガンマ特性に近づけるのが困難な場合でも、黒挿入を行う 表示を行う場合のガンマ特性は、黒挿入を行わな 、表示を行う場合のガンマ特性か らずれたものであると ヽぅ性質を利用して、黒挿入を行わな ヽ表示を行う場合のガン マ特性を予め所望のガンマ特性カゝらずらしておけば、黒挿入を行う表示および行わ な!、表示の両方のガンマ特性を調整することで、両方のガンマ特性を所望のガンマ 特性に近づけやすくすることができる。
[0145] 以上により、黒挿入による表示のインパルス化を行う場合に表示のガンマ特性を向 上させることができる表示装置の駆動方法を実現することができるという効果を奏する
[0146] 本発明の表示装置の駆動方法は、上記黒挿入を行わな！/、表示を行う場合の上記 ガンマ特性の上記調整の結果と、上記黒挿入を行う表示を行う場合の上記ガンマ特 性の上記調整の結果とを一致させるものであってもよ 、。
[0147] 上記の発明によれば、黒挿入を行う表示を行う場合の表示のガンマ特性が、黒挿 入を行わない表示を行う場合の表示のガンマ特性と同様に良好なものとなるという効 果を奏する。
[0148] 本発明の表示装置の駆動方法は、上記黒挿入を、上記画素ごとに定めた所定の 水平ブランキング期間に印加した電圧により行うものであってもよい。
[0149] 上記の発明によれば、画素ごとに定めた所定の水平ブランキング期間に印加した 電圧により黒挿入を行う表示装置の駆動方法に対して、表示のガンマ特性を向上さ せることができると!/、う効果を奏する。
産業上の利用の可能性
[0150] 本発明は、液晶表示装置に好適に使用することができる。

Claims

請求の範囲
[1] 表示データに対応した電圧を画素に印加して表示を行うアクティブマトリクス型の表 示装置であって、画素ごとに 1フレーム内の所定期間だけ黒挿入を行う表示が可能 な表示装置において、
上記黒挿入を行う表示を行う場合に、表示のガンマ特性の調整を行うガンマ特性 調整手段を備えて!/ヽることを特徴とする表示装置。
[2] 上記ガンマ特性調整手段は、上記黒挿入を行う表示を行う場合に、上記所定期間 以外の期間の上記表示データを調整することにより上記ガンマ特性の上記調整を行 うことを特徴とする請求項 1に記載の表示装置。
[3] 上記ガンマ特性調整手段は、上記黒挿入を行う表示を行う場合に、上記表示デー タに対応した電圧として選択する階調基準電圧を調整することにより上記ガンマ特性 の上記調整を行うことを特徴とする請求項 1に記載の表示装置。
[4] 上記表示データに対応した電圧を、 DZAコンバータにより入力デジタル信号に対 応するアナログ出力電圧として生成した上記階調基準電圧力 選択し、
上記ガンマ特性調整手段は、上記黒挿入を行う表示を行う場合に、上記 DZAコン バータに、上記黒挿入を行う表示を行う場合の上記表示データに対応した電圧に対 応する上記入力デジタル信号を入力することにより、上記表示データに対応した電 圧を調整することを特徴とする請求項 3に記載の表示装置。
[5] 上記ガンマ特性調整手段は、上記黒挿入を行う表示を行う場合に、さらに、上記所 定期間以外の期間の上記表示データを調整することにより、上記ガンマ特性の上記 調整を行うことを特徴とする請求項 3または 4に記載の表示装置。
[6] 上記ガンマ特性の上記調整により、上記黒挿入を行う表示を行う場合の表示のガ ンマ特性を、上記黒挿入を行わな 、表示を行う場合の表示のガンマ特性に一致させ ることを特徴とする請求項 1な 、し 5の 、ずれか 1項に記載の表示装置。
[7] 表示データに対応した電圧を画素に印加して表示を行うアクティブマトリクス型の表 示装置であって、画素ごとに 1フレーム内の所定期間だけ黒挿入を行う表示が可能 な表示装置において、
上記黒挿入を行わな ヽ表示を行う場合に、上記表示データを調整することにより表 示のガンマ特性の調整を行うとともに、上記黒挿入を行う表示を行う場合に、上記所 定期間以外の期間の上記表示データを調整することにより表示のガンマ特性の調整 を行う、ガンマ特性調整手段を備えていることを特徴とする表示装置。
[8] 上記黒挿入を行わない表示を行う場合の上記ガンマ特性の上記調整の結果と、上 記黒挿入を行う表示を行う場合の上記ガンマ特性の上記調整の結果とを一致させる ことを特徴とする請求項 7に記載の表示装置。
[9] 上記黒挿入を、上記画素ごとに定めた所定の水平ブランキング期間に印加した電 圧により行うことを特徴とする請求項 1ないし 8のいずれ力 1項に記載の表示装置。
[10] 表示データに対応した電圧を画素に印加して表示を行うアクティブマトリクス型の表 示装置の駆動方法であって、画素ごとに 1フレーム内の所定期間だけ黒挿入を行う 表示が可能な表示装置の駆動方法にお!、て、
上記黒挿入を行う表示を行う場合に表示のガンマ特性の調整を行うことを特徴とす る表示装置の駆動方法。
[11] 上記黒挿入を行う表示を行う場合に、上記所定期間以外の期間の上記表示データ を調整することにより上記ガンマ特性の上記調整を行うことを特徴とする請求項 10に 記載の表示装置の駆動方法。
[12] 上記黒挿入を行う表示を行う場合に、上記表示データに対応した電圧として選択 する階調基準電圧を調整することにより上記ガンマ特性の上記調整を行うことを特徴 とする請求項 10に記載の表示装置の駆動方法。
[13] 上記表示データに対応した電圧を、 DZAコンバータにより入力デジタル信号に対 応するアナログ出力電圧として生成した上記階調基準電圧力 選択し、
上記黒挿入を行う表示を行う場合に、上記 DZAコンバータに、上記黒挿入を行う 表示を行う場合の上記表示データに対応した電圧に対応する上記入力デジタル信 号を入力することにより、上記表示データに対応した電圧を調整することを特徴とす る請求項 12に記載の表示装置の駆動方法。
[14] 上記黒挿入を行う表示を行う場合に、さらに、上記所定期間以外の期間の表示デ ータを調整することにより、上記ガンマ特性の上記調整を行うことを特徴とする請求項
12または 13に記載の表示装置の駆動方法。
[15] 上記ガンマ特性の上記調整により、上記黒挿入を行う表示を行う場合の表示のガ ンマ特性を、上記黒挿入を行わな 、表示を行う場合の表示のガンマ特性に一致させ ることを特徴とする請求項 10な 、し 14の 、ずれか 1項に記載の表示装置の駆動方 法。
[16] 表示データに対応した電圧を画素に印加して表示を行うアクティブマトリクス型の表 示装置の駆動方法であって、画素ごとに 1フレーム内の所定期間だけ黒挿入を行う 表示が可能な表示装置の駆動方法にお!、て、
上記黒挿入を行わな ヽ表示を行う場合に、上記表示データを調整することにより表 示のガンマ特性の調整を行うとともに、上記黒挿入を行う表示を行う場合に、上記所 定期間以外の期間の上記表示データを調整することにより表示のガンマ特性の調整 を行うことを特徴とする表示装置の駆動方法。
[17] 上記黒挿入を行わない表示を行う場合の上記ガンマ特性の上記調整の結果と、上 記黒挿入を行う表示を行う場合の上記ガンマ特性の上記調整の結果とを一致させる ことを特徴とする請求項 16に記載の表示装置の駆動方法。
[18] 上記黒挿入を、上記画素ごとに定めた所定の水平ブランキング期間に印加した電 圧により行うことを特徴とする請求項 10ないし 17のいずれ力 1項に記載の表示装置 の駆動方法。
PCT/JP2006/322335 2006-02-28 2006-11-09 表示装置およびその駆動方法 WO2007099673A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/223,333 US20090027322A1 (en) 2006-02-28 2006-11-09 Display Apparatus and Driving Method Thereof
CN2006800534553A CN101390151B (zh) 2006-02-28 2006-11-09 显示装置及其驱动方法
JP2008502649A JP5064373B2 (ja) 2006-02-28 2006-11-09 表示装置およびその駆動方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006-054091 2006-02-28
JP2006054091 2006-02-28
JP2006-054090 2006-02-28
JP2006054090 2006-02-28

Publications (1)

Publication Number Publication Date
WO2007099673A1 true WO2007099673A1 (ja) 2007-09-07

Family

ID=38458796

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/322335 WO2007099673A1 (ja) 2006-02-28 2006-11-09 表示装置およびその駆動方法

Country Status (4)

Country Link
US (1) US20090027322A1 (ja)
JP (1) JP5064373B2 (ja)
CN (1) CN101390151B (ja)
WO (1) WO2007099673A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009081634A1 (ja) * 2007-12-25 2009-07-02 Sharp Kabushiki Kaisha 表示装置ならびにその駆動回路および駆動方法
JP2010156951A (ja) * 2008-12-26 2010-07-15 Lg Display Co Ltd 液晶表示装置及び液晶表示装置の駆動方法
US20100253668A1 (en) * 2007-12-27 2010-10-07 Toshinori Sugihara Liquid crystal display, liquid crystal display driving method, and television receiver
KR20110026794A (ko) * 2009-09-08 2011-03-16 삼성전자주식회사 데이터 구동부, 표시 장치 및 표시 장치의 구동 방법
CN102254536A (zh) * 2011-08-16 2011-11-23 华映视讯（吴江）有限公司 可减少液晶面板残影的插黑控制器及其方法
WO2014162791A1 (ja) * 2013-04-03 2014-10-09 シャープ株式会社 駆動装置及び駆動方法並びに表示装置及び表示方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009210607A (ja) * 2008-02-29 2009-09-17 Hitachi Displays Ltd 液晶表示装置
JP5305105B2 (ja) * 2009-11-11 2013-10-02 ソニー株式会社 表示装置およびその駆動方法ならびに電子機器
KR101323049B1 (ko) * 2010-11-09 2013-10-29 엘지디스플레이 주식회사 전기영동 표시장치와 그 전원 제어방법
CN102592552B (zh) * 2011-01-10 2014-07-16 北京京东方光电科技有限公司 液晶显示装置的驱动装置及其驱动方法
CN102708813A (zh) * 2011-05-12 2012-10-03 京东方科技集团股份有限公司 一种液晶显示装置及液晶显示方法
TWI500019B (zh) * 2013-04-26 2015-09-11 Novatek Microelectronics Corp 顯示器驅動器以及顯示器驅動方法
KR102127902B1 (ko) * 2013-10-14 2020-06-30 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
CN104375732B (zh) * 2014-11-28 2018-09-14 京东方科技集团股份有限公司 内嵌式触控模组、驱动方法、触控显示面板和显示装置
CN106847173B (zh) * 2017-01-19 2019-03-26 武汉精测电子集团股份有限公司 一种OLED模组Gamma曲线调节方法及装置
US20190096304A1 (en) * 2017-09-26 2019-03-28 HKC Corporation Limited Display panel and display apparatus using the same
JP6999382B2 (ja) * 2017-11-29 2022-01-18 株式会社ジャパンディスプレイ 表示装置
KR20210132286A (ko) * 2020-04-24 2021-11-04 삼성디스플레이 주식회사 전원 전압 생성부, 이를 포함하는 표시 장치 및 이의 구동 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001184034A (ja) * 1999-10-13 2001-07-06 Fujitsu Ltd 液晶表示装置およびその制御方法
JP2001343949A (ja) * 2000-06-01 2001-12-14 Fujitsu General Ltd プロジェクタによる映像表示装置
JP2002323876A (ja) * 2001-04-24 2002-11-08 Nec Corp 液晶表示装置における画像表示方法及び液晶表示装置
JP2003066918A (ja) * 2001-08-28 2003-03-05 Hitachi Ltd 表示装置
JP2003140624A (ja) * 2001-11-06 2003-05-16 Victor Co Of Japan Ltd アクティブマトリクス型液晶表示装置
JP2003177720A (ja) * 2001-12-10 2003-06-27 Sony Corp 液晶駆動装置および液晶表示装置
JP2003255915A (ja) * 2002-03-07 2003-09-10 Hitachi Ltd 表示装置及びその駆動方法
JP2004061552A (ja) * 2002-07-24 2004-02-26 Victor Co Of Japan Ltd アクティブマトリクス型液晶表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3412583B2 (ja) * 1999-11-08 2003-06-03 日本電気株式会社 カラー液晶ディスプレイの駆動方法及びその回路
JP3769463B2 (ja) * 2000-07-06 2006-04-26 株式会社日立製作所 表示装置、表示装置を備えた画像再生装置及びその駆動方法
KR100549156B1 (ko) * 2001-07-23 2006-02-06 가부시키가이샤 히타치세이사쿠쇼 표시 장치
CN1475984A (zh) * 2002-08-16 2004-02-18 Nec液晶技术株式会社 灰度电压产生方法、灰度电压产生电路和液晶显示器件
CN1237790C (zh) * 2002-08-29 2006-01-18 Nec液晶技术株式会社 在透射型液晶显示装置中的图像显示方法和透射型液晶显示装置
JP2004165749A (ja) * 2002-11-11 2004-06-10 Rohm Co Ltd ガンマ補正電圧生成装置、ガンマ補正装置、表示装置
WO2004070697A1 (ja) * 2003-02-03 2004-08-19 Sharp Kabushiki Kaisha 液晶表示装置
JP4199141B2 (ja) * 2004-02-23 2008-12-17 東芝松下ディスプレイテクノロジー株式会社 表示信号処理装置および表示装置
US7875359B2 (en) * 2005-01-13 2011-01-25 Akzo Nobel N.V. Opacifying polymers

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001184034A (ja) * 1999-10-13 2001-07-06 Fujitsu Ltd 液晶表示装置およびその制御方法
JP2001343949A (ja) * 2000-06-01 2001-12-14 Fujitsu General Ltd プロジェクタによる映像表示装置
JP2002323876A (ja) * 2001-04-24 2002-11-08 Nec Corp 液晶表示装置における画像表示方法及び液晶表示装置
JP2003066918A (ja) * 2001-08-28 2003-03-05 Hitachi Ltd 表示装置
JP2003140624A (ja) * 2001-11-06 2003-05-16 Victor Co Of Japan Ltd アクティブマトリクス型液晶表示装置
JP2003177720A (ja) * 2001-12-10 2003-06-27 Sony Corp 液晶駆動装置および液晶表示装置
JP2003255915A (ja) * 2002-03-07 2003-09-10 Hitachi Ltd 表示装置及びその駆動方法
JP2004061552A (ja) * 2002-07-24 2004-02-26 Victor Co Of Japan Ltd アクティブマトリクス型液晶表示装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009081634A1 (ja) * 2007-12-25 2009-07-02 Sharp Kabushiki Kaisha 表示装置ならびにその駆動回路および駆動方法
US20100207919A1 (en) * 2007-12-25 2010-08-19 Junichi Sawahata Display device, and its drive circuit and drive method
US20100253668A1 (en) * 2007-12-27 2010-10-07 Toshinori Sugihara Liquid crystal display, liquid crystal display driving method, and television receiver
JP2010156951A (ja) * 2008-12-26 2010-07-15 Lg Display Co Ltd 液晶表示装置及び液晶表示装置の駆動方法
US9275590B2 (en) 2008-12-26 2016-03-01 Lg Display Co., Ltd. Liquid crystal display and driving method capable of adaptively changing a problem pattern
KR20110026794A (ko) * 2009-09-08 2011-03-16 삼성전자주식회사 데이터 구동부, 표시 장치 및 표시 장치의 구동 방법
KR101591055B1 (ko) 2009-09-08 2016-02-03 삼성디스플레이 주식회사 데이터 구동부, 표시 장치 및 표시 장치의 구동 방법
CN102254536A (zh) * 2011-08-16 2011-11-23 华映视讯（吴江）有限公司 可减少液晶面板残影的插黑控制器及其方法
CN102254536B (zh) * 2011-08-16 2012-12-19 华映视讯（吴江）有限公司 可减少液晶面板残影的插黑控制器及其方法
WO2014162791A1 (ja) * 2013-04-03 2014-10-09 シャープ株式会社 駆動装置及び駆動方法並びに表示装置及び表示方法
US9934743B2 (en) 2013-04-03 2018-04-03 Sharp Kabushiki Kaisha Drive device, drive method, display device and display method

Also Published As

Publication number Publication date
CN101390151A (zh) 2009-03-18
JPWO2007099673A1 (ja) 2009-07-16
US20090027322A1 (en) 2009-01-29
CN101390151B (zh) 2011-07-06
JP5064373B2 (ja) 2012-10-31

Similar Documents

Publication Publication Date Title
WO2007099673A1 (ja) 表示装置およびその駆動方法
JP4753948B2 (ja) 液晶表示装置およびその駆動方法
JP4800381B2 (ja) 液晶表示装置およびその駆動方法、テレビ受像機、液晶表示プログラム、液晶表示プログラムを記録したコンピュータ読み取り可能な記録媒体、並びに駆動回路
CN107533828B (zh) 有源矩阵型显示装置及其驱动方法
US8289251B2 (en) Liquid crystal display apparatus, driver circuit, driving method and television receiver
KR101258900B1 (ko) 액정표시장치 및 데이터 구동회로
US7221344B2 (en) Liquid crystal display device and driving control method thereof
US20030006997A1 (en) Image display device
WO2007026551A1 (ja) 表示装置、表示方法、表示モニターおよびテレビジョン受像機
JP2006079092A (ja) 表示装置及びその駆動方法
US20150015564A1 (en) Display device
US8115716B2 (en) Liquid crystal display device and its drive method
US8390612B2 (en) Source driver and operation method thereof and flat panel display
JPWO2008035476A1 (ja) 表示装置ならびにその駆動回路および駆動方法
WO2009101877A1 (ja) 表示装置およびその駆動方法
US20100066719A1 (en) Liquid crystal display device, its driving circuit and driving method
WO2013024776A1 (ja) 表示装置およびその駆動方法
WO2009081634A1 (ja) 表示装置ならびにその駆動回路および駆動方法
JP2007192867A (ja) 液晶表示装置およびその駆動方法
US20190108804A1 (en) Liquid crystal display device and method of controlling the same
JP2007156462A (ja) 液晶表示装置及び駆動方法
JP2009069626A (ja) 液晶表示装置およびその駆動方法
JP2001159876A (ja) 残像消去方法および該残像消去方法を用いた表示装置
JP2016170443A (ja) 液晶表示装置、データ線駆動回路、および液晶表示装置の駆動方法
KR100961956B1 (ko) 표시 장치의 구동 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2008502649

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 12223333

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200680053455.3

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06823231

Country of ref document: EP

Kind code of ref document: A1