JP2525344B2 - マトリクス表示パネル - Google Patents
マトリクス表示パネルInfo
- Publication number
- JP2525344B2 JP2525344B2 JP20732895A JP20732895A JP2525344B2 JP 2525344 B2 JP2525344 B2 JP 2525344B2 JP 20732895 A JP20732895 A JP 20732895A JP 20732895 A JP20732895 A JP 20732895A JP 2525344 B2 JP2525344 B2 JP 2525344B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- signal
- pixel group
- gate line
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
を備えたマトリクス表示パネルに関し、特に、テレビジ
ョン画像等を表示する液晶マトリクス表示パネルに関す
る。
を備えたマトリクス表示パネルに関し、特に、テレビジ
ョン画像等を表示する液晶マトリクス表示パネルに関す
る。
【０００２】
【従来の技術】従来より薄膜トランジスタ（以下「ＴＦ
Ｔ」と略す）を用いた高密度の２次元マトリクス状液晶
パネル（アクティブマトリクス形液晶パネル）を用いて
多値画像、例えばテレビジョン画像を表示する表示パネ
ルが提案されている。
Ｔ」と略す）を用いた高密度の２次元マトリクス状液晶
パネル（アクティブマトリクス形液晶パネル）を用いて
多値画像、例えばテレビジョン画像を表示する表示パネ
ルが提案されている。
【０００３】更に詳しくは、アクティブマトリクス方式
の表示パネルでは、複数の行及び列に沿って各々トラン
ジスタを備えた画素を配置し、各画素に配したトランジ
スタのゲートを行毎にゲート線で接続し、かつ該トラン
ジスタのソースは列毎に共通にソース線に接続した構成
を有している。
の表示パネルでは、複数の行及び列に沿って各々トラン
ジスタを備えた画素を配置し、各画素に配したトランジ
スタのゲートを行毎にゲート線で接続し、かつ該トラン
ジスタのソースは列毎に共通にソース線に接続した構成
を有している。
【０００４】このような表示パネルの駆動方式の一つと
して、従来線順次方式が採用されている。この駆動方式
で駆動する表示パネルには、各画素に印加される映像信
号をサンプルホールドするための手段が設けられてい
る。駆動は、１水平走査期間内において選択したゲート
線に接続されたトランジスタのゲートをまずオフ状態と
し、当該ゲート線に接続された画素に印加する映像信号
を順次サンプルホールドし、総ての画素に対応するサン
プルホールドが終了した後、当該ゲート線に垂直走査信
号（以下「ゲートパルス」と略す）を加えることによ
り、当該ゲート線に接続されたトランジスタのゲートを
オン状態とし、上記サンプルホールドされていた映像信
号を一斉にゲートオンとなったトランジスタのソースを
経て液晶セルの等価キャパシタンスに転送することで行
われ、これによって液晶パネルにテレビジョン映像等が
表示される。
して、従来線順次方式が採用されている。この駆動方式
で駆動する表示パネルには、各画素に印加される映像信
号をサンプルホールドするための手段が設けられてい
る。駆動は、１水平走査期間内において選択したゲート
線に接続されたトランジスタのゲートをまずオフ状態と
し、当該ゲート線に接続された画素に印加する映像信号
を順次サンプルホールドし、総ての画素に対応するサン
プルホールドが終了した後、当該ゲート線に垂直走査信
号（以下「ゲートパルス」と略す）を加えることによ
り、当該ゲート線に接続されたトランジスタのゲートを
オン状態とし、上記サンプルホールドされていた映像信
号を一斉にゲートオンとなったトランジスタのソースを
経て液晶セルの等価キャパシタンスに転送することで行
われ、これによって液晶パネルにテレビジョン映像等が
表示される。
【０００５】
【発明が解決しようとする課題】上記において、テレビ
ジョン信号がＮＴＳＣ方式の場合、１水平走査期間は６
３．５μｓｅｃであり、このうち映像情報期間以外の期
間は水平帰線期間と呼ばれ、約１１μｓｅｃである。前
記した通り、線順次方式では１行の画素で表示する映像
情報を総てサンプルホールドした後、一斉に各画素に転
送する。上記ＮＴＳＣ方式において、映像情報期間はサ
ンプルホールドに使われるため、残る水平帰線期間を利
用して、サンプルホールドした信号を画素に転送する必
要がある。
ジョン信号がＮＴＳＣ方式の場合、１水平走査期間は６
３．５μｓｅｃであり、このうち映像情報期間以外の期
間は水平帰線期間と呼ばれ、約１１μｓｅｃである。前
記した通り、線順次方式では１行の画素で表示する映像
情報を総てサンプルホールドした後、一斉に各画素に転
送する。上記ＮＴＳＣ方式において、映像情報期間はサ
ンプルホールドに使われるため、残る水平帰線期間を利
用して、サンプルホールドした信号を画素に転送する必
要がある。
【０００６】即ち、サンプルホールドされた信号を画素
に転送するために画素に接続されたＴＦＴのゲートをオ
ンするためのゲートパルス幅は、最大でもほぼ水平帰線
期間分（上記約１１μｓｅｃ）に制限される。マトリク
ス基板のＴＦＴには、特にオン抵抗等、特性にバラツキ
があるため、上記の如く短いゲートパルス幅では映像信
号を液晶セルに十分に転送することができず、液晶パネ
ルの輝度ムラを生じる一因となる。
に転送するために画素に接続されたＴＦＴのゲートをオ
ンするためのゲートパルス幅は、最大でもほぼ水平帰線
期間分（上記約１１μｓｅｃ）に制限される。マトリク
ス基板のＴＦＴには、特にオン抵抗等、特性にバラツキ
があるため、上記の如く短いゲートパルス幅では映像信
号を液晶セルに十分に転送することができず、液晶パネ
ルの輝度ムラを生じる一因となる。
【０００７】また、近年、パネルの大面積・高精細化が
進み、ＴＦＴの寸法も小型になり、かつ配線も微細化し
ているため、上記のゲートパルス幅では液晶セルの等価
キャパシタンスへの十分な充電率が得られない可能性が
強まっている。更に、映像信号側の振幅を低く押えるた
めに、対向する共通電極を映像信号と逆相で電圧を印加
する方法も考えられているが、この場合には、先にゲー
トパルスを与えた後に共通電極を反転する走査が必要と
なり、時間的には更に厳しくなる。
進み、ＴＦＴの寸法も小型になり、かつ配線も微細化し
ているため、上記のゲートパルス幅では液晶セルの等価
キャパシタンスへの十分な充電率が得られない可能性が
強まっている。更に、映像信号側の振幅を低く押えるた
めに、対向する共通電極を映像信号と逆相で電圧を印加
する方法も考えられているが、この場合には、先にゲー
トパルスを与えた後に共通電極を反転する走査が必要と
なり、時間的には更に厳しくなる。
【０００８】このように、従来の方式の液晶表示パネル
では、輝度不足や輝度ムラが生じやすく、近年の大面積
・高精細パネルでは画像品位の低下が免れない状況であ
った。
では、輝度不足や輝度ムラが生じやすく、近年の大面積
・高精細パネルでは画像品位の低下が免れない状況であ
った。
【０００９】本発明は、大面積・高精細化しても輝度不
足や輝度ムラを生じることのない、画像品位の高い液晶
表示パネルを提供することを目的とする。
足や輝度ムラを生じることのない、画像品位の高い液晶
表示パネルを提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、 ａ．複数の行及び列に沿って配置され、各々トランジス
タを備えた画素群と、 ｂ．該画素群を少なくとも第１の画素群と第２の画素群
とに分割する様に、トランジスタのゲートを行毎に共通
に接続した第１及び第２のゲート線と、 ｃ．該画素群に備えたトランジスタのソースを列毎に共
通に接続したソース線と、 ｄ．第１及び第２の画素群に対向配置した共通電極と、 ｅ．第１及び第２の画素群に入力される映像信号をサン
プルホールドするサンプルホールド手段と、 ｆ．第１の画素群に対応した映像信号のサンプルホール
ド期間中においては、第１のゲート線にオフ信号を印加
して該ゲート線上のトランジスタのゲートをオフ状態と
し、第２のゲート線にオン信号を印加して該ゲート線上
のトランジスタのゲートをオン状態とし、第２の画素群
に対応するサンプルホールド手段に予めサンプルホール
ドされていた映像信号をソース線を介して一斉に第２の
画素群に供給し、第２の画素群に対応した映像信号のサ
ンプルホールド期間中においては、第１のゲート線にオ
ン信号を印加して該ゲート線上のトランジスタのゲート
をオン状態とし、第１の画素群に対応するサンプルホー
ルド手段に予めサンプルホールドされていた映像信号を
ソース線を介して一斉に第１の画素群に供給し、第２の
ゲート線にはオフ信号を印加して該ゲート線上のトラン
ジスタのゲートをオフ状態とすると共に、前記第２のゲ
ート線に印加されるオン信号と上記第１のゲート線に印
加されるオン信号を相互に間隔をあけて印加するゲート
信号供給手段とを有するマトリクス表示パネルとしたこ
とを特徴とするものである。
タを備えた画素群と、 ｂ．該画素群を少なくとも第１の画素群と第２の画素群
とに分割する様に、トランジスタのゲートを行毎に共通
に接続した第１及び第２のゲート線と、 ｃ．該画素群に備えたトランジスタのソースを列毎に共
通に接続したソース線と、 ｄ．第１及び第２の画素群に対向配置した共通電極と、 ｅ．第１及び第２の画素群に入力される映像信号をサン
プルホールドするサンプルホールド手段と、 ｆ．第１の画素群に対応した映像信号のサンプルホール
ド期間中においては、第１のゲート線にオフ信号を印加
して該ゲート線上のトランジスタのゲートをオフ状態と
し、第２のゲート線にオン信号を印加して該ゲート線上
のトランジスタのゲートをオン状態とし、第２の画素群
に対応するサンプルホールド手段に予めサンプルホール
ドされていた映像信号をソース線を介して一斉に第２の
画素群に供給し、第２の画素群に対応した映像信号のサ
ンプルホールド期間中においては、第１のゲート線にオ
ン信号を印加して該ゲート線上のトランジスタのゲート
をオン状態とし、第１の画素群に対応するサンプルホー
ルド手段に予めサンプルホールドされていた映像信号を
ソース線を介して一斉に第１の画素群に供給し、第２の
ゲート線にはオフ信号を印加して該ゲート線上のトラン
ジスタのゲートをオフ状態とすると共に、前記第２のゲ
ート線に印加されるオン信号と上記第１のゲート線に印
加されるオン信号を相互に間隔をあけて印加するゲート
信号供給手段とを有するマトリクス表示パネルとしたこ
とを特徴とするものである。
【００１１】本発明の表示パネルにおいては、画素群が
２分割され、夫々独立したゲート線によりゲート信号が
供給されるため、第１の画素群は第２の画素群のサンプ
ルホールドを待たずにゲートをオン状態にして、各画素
へ信号を転送することができ、その間に第２の画素群は
ゲートをオフ状態として、サンプルホールドを行うこと
ができる。従って、本発明の如く、第１の画素群と第２
の画素群とで夫々サンプルホールドする期間と画素への
信号の転送期間とが互い違いになるようにずらせ、しか
も第１の画素群と第２の画素群への信号の転送期間を、
相互干渉を避けるためにやや間隔をあけても、サンプル
ホールドされた信号を画素群へ転送する期間が１水平走
査期間の約１／２にまで広げることができる。そのため
映像信号が十分に液晶セルに伝達されて、前記したよう
な輝度不足や輝度ムラのような現象は生じなくなる。
２分割され、夫々独立したゲート線によりゲート信号が
供給されるため、第１の画素群は第２の画素群のサンプ
ルホールドを待たずにゲートをオン状態にして、各画素
へ信号を転送することができ、その間に第２の画素群は
ゲートをオフ状態として、サンプルホールドを行うこと
ができる。従って、本発明の如く、第１の画素群と第２
の画素群とで夫々サンプルホールドする期間と画素への
信号の転送期間とが互い違いになるようにずらせ、しか
も第１の画素群と第２の画素群への信号の転送期間を、
相互干渉を避けるためにやや間隔をあけても、サンプル
ホールドされた信号を画素群へ転送する期間が１水平走
査期間の約１／２にまで広げることができる。そのため
映像信号が十分に液晶セルに伝達されて、前記したよう
な輝度不足や輝度ムラのような現象は生じなくなる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を詳細
に説明する。
に説明する。
【００１３】図１は、本発明による液晶表示パネル及び
その周辺回路の構成図である。
その周辺回路の構成図である。
【００１４】図１において、１は映像信号入力端子、２
は増幅器、３はインバータ、４は切換スイッチ、５は水
平同期信号入力端子、６はクロック発生回路、７は水平
シフトレジスタ、８は垂直同期信号入力端子、９は反転
信号入力端子、１０−１及び１０−２は本発明のゲート
信号供給手段である第１及び第２の垂直シフトレジス
タ、１１は液晶パネルである。
は増幅器、３はインバータ、４は切換スイッチ、５は水
平同期信号入力端子、６はクロック発生回路、７は水平
シフトレジスタ、８は垂直同期信号入力端子、９は反転
信号入力端子、１０−１及び１０−２は本発明のゲート
信号供給手段である第１及び第２の垂直シフトレジス
タ、１１は液晶パネルである。
【００１５】液晶パネル１１は、ソース線Ｓ1 〜Ｓ2mと
ゲート線ＧL1〜ＧLn及びＧR1〜ＧRnとによって駆動され
るアクティブマトリクス液晶パネルである。本発明にお
いては、画素群をＬＣ11〜ＬＣnm（第１の画素群）及び
ＬＣ1m+1〜ＬＣn2m （第２の画素群）に２分割し、ソー
ス線Ｓ1 〜Ｓm を第１の垂直シフトレジスタ１０−１か
らのゲート線ＧL1〜ＧLn（第１のゲート線）とマトリク
ス構成し、残りのソース線Ｓm+1 〜Ｓ2mを第２の垂直シ
フトレジスタ１０−２からのゲート線ＧR1〜ＧRn（第２
のゲート線）とマトリクス構成している。
ゲート線ＧL1〜ＧLn及びＧR1〜ＧRnとによって駆動され
るアクティブマトリクス液晶パネルである。本発明にお
いては、画素群をＬＣ11〜ＬＣnm（第１の画素群）及び
ＬＣ1m+1〜ＬＣn2m （第２の画素群）に２分割し、ソー
ス線Ｓ1 〜Ｓm を第１の垂直シフトレジスタ１０−１か
らのゲート線ＧL1〜ＧLn（第１のゲート線）とマトリク
ス構成し、残りのソース線Ｓm+1 〜Ｓ2mを第２の垂直シ
フトレジスタ１０−２からのゲート線ＧR1〜ＧRn（第２
のゲート線）とマトリクス構成している。
【００１６】映像信号は、前記映像信号入力端子１から
入力され、増幅器２で増幅された後、そのまま切換スイ
ッチ４の一方側へ送られるものと、インバータ３で反転
されてから切換スイッチ４の他方側へ送られるものとの
２つの経路を辿り、切換スイッチ４は前記反転信号入力
端子９からのＩＮＶ信号の極性に応じて２つの経路を切
り換え、交流駆動を行う。水平同期信号入力端子５から
は、ＨＤ信号（水平同期信号）が入力され、クロック発
生回路６がそのＨＤ信号の略２ｍ倍のクロックを発生す
ると、それらの両方から、水平シフトレジスタ７はＨＤ
信号に同期した順次走査パルスＨ1 〜Ｈ2mを発生する。
前記切換スイッチ４に極性を与えられた映像信号は、そ
の順次走査パルスＨ1 〜Ｈ2mに従って、スイッチＴ1 〜
Ｔ2mにより本発明のサンプルホールド手段であるコンデ
ンサＣ1 〜Ｃ2mへ配分される。このコンデンサＣ1 〜Ｃ
2mには前記ソース線Ｓ1 〜Ｓ2mが夫々接続されている。
入力され、増幅器２で増幅された後、そのまま切換スイ
ッチ４の一方側へ送られるものと、インバータ３で反転
されてから切換スイッチ４の他方側へ送られるものとの
２つの経路を辿り、切換スイッチ４は前記反転信号入力
端子９からのＩＮＶ信号の極性に応じて２つの経路を切
り換え、交流駆動を行う。水平同期信号入力端子５から
は、ＨＤ信号（水平同期信号）が入力され、クロック発
生回路６がそのＨＤ信号の略２ｍ倍のクロックを発生す
ると、それらの両方から、水平シフトレジスタ７はＨＤ
信号に同期した順次走査パルスＨ1 〜Ｈ2mを発生する。
前記切換スイッチ４に極性を与えられた映像信号は、そ
の順次走査パルスＨ1 〜Ｈ2mに従って、スイッチＴ1 〜
Ｔ2mにより本発明のサンプルホールド手段であるコンデ
ンサＣ1 〜Ｃ2mへ配分される。このコンデンサＣ1 〜Ｃ
2mには前記ソース線Ｓ1 〜Ｓ2mが夫々接続されている。
【００１７】一方、２つの垂直シフトレジスタ１０−１
及び１０−２は、前記ＨＤ信号をクロックとして入力さ
れ、その周期でシフトし、垂直同期信号入力端子８から
入力されたＶＤ信号（垂直同期信号）に同期した順次走
査パルスを第１のゲート線ＧL1〜ＧLn及び第２のゲート
線ＧR1〜ＧRnへ送出する。ソース線Ｓ1 〜Ｓ2mと各ゲー
ト線ＧL1〜ＧLn及びＧR1〜ＧRnとのマトリクス上には、
液晶パネル１１の各画素ＬＣ11〜ＬＣn2m が配設されて
いる。
及び１０−２は、前記ＨＤ信号をクロックとして入力さ
れ、その周期でシフトし、垂直同期信号入力端子８から
入力されたＶＤ信号（垂直同期信号）に同期した順次走
査パルスを第１のゲート線ＧL1〜ＧLn及び第２のゲート
線ＧR1〜ＧRnへ送出する。ソース線Ｓ1 〜Ｓ2mと各ゲー
ト線ＧL1〜ＧLn及びＧR1〜ＧRnとのマトリクス上には、
液晶パネル１１の各画素ＬＣ11〜ＬＣn2m が配設されて
いる。
【００１８】このように、本発明においては、従来１本
で形成されていたゲート線を左右に分割する構成となっ
ている。また、図１には示されていないが、駆動法によ
っては、共通電極もゲート線に対応させ、分割して取り
出される。
で形成されていたゲート線を左右に分割する構成となっ
ている。また、図１には示されていないが、駆動法によ
っては、共通電極もゲート線に対応させ、分割して取り
出される。
【００１９】第１のゲート線の映像信号に対応するコン
デンサＣ1 〜Ｃm にサンプルホールドされたデータは、
水平シフトレジスタ７が次のコンデンサＣm+1 〜Ｃ2mに
映像信号を逐次サンプルホールドしている間、第１のゲ
ート線ＧL1〜ＧLnのうち１本のゲート線ＧLKにゲートパ
ルスが加えられ、該ゲート線ＧLKに接続されている画素
ＬＣK1〜ＬＣKmに転送されて表示される。次に、第２の
ゲート線の映像信号に対応するコンデンサＣm+1 〜Ｃ2m
にサンプルホールドされたデータは、水平シフトレジス
タ７がコンデンサＣ1 〜Ｃm に次ラインの映像信号を順
次サンプルホールドしている間、第２のゲート線ＧR1〜
ＧRnのうち１本のゲート線ＧRKにゲートパルスが加えら
れ、該ゲート線ＧRKに接続されている画素ＬＣKm+1〜Ｌ
ＣK2m に転送されて表示される。このようなサイクルが
繰り返されることにより、液晶パネル１１上にはテレビ
画像が表示される。
デンサＣ1 〜Ｃm にサンプルホールドされたデータは、
水平シフトレジスタ７が次のコンデンサＣm+1 〜Ｃ2mに
映像信号を逐次サンプルホールドしている間、第１のゲ
ート線ＧL1〜ＧLnのうち１本のゲート線ＧLKにゲートパ
ルスが加えられ、該ゲート線ＧLKに接続されている画素
ＬＣK1〜ＬＣKmに転送されて表示される。次に、第２の
ゲート線の映像信号に対応するコンデンサＣm+1 〜Ｃ2m
にサンプルホールドされたデータは、水平シフトレジス
タ７がコンデンサＣ1 〜Ｃm に次ラインの映像信号を順
次サンプルホールドしている間、第２のゲート線ＧR1〜
ＧRnのうち１本のゲート線ＧRKにゲートパルスが加えら
れ、該ゲート線ＧRKに接続されている画素ＬＣKm+1〜Ｌ
ＣK2m に転送されて表示される。このようなサイクルが
繰り返されることにより、液晶パネル１１上にはテレビ
画像が表示される。
【００２０】図２は、上記の周辺回路を備えた液晶表示
パネルの動作の一例を示すタイミングチャートである。
図２において、映像信号はテレビ方式の一つであるＮＴ
ＳＣ信号を示し、サンプルホールド１及び２は夫々第１
及び第２のゲート線に接続されている画素に入力される
映像信号をコンデンサにサンプルホールドする期間であ
り、ＰW1及びＰW2は第１及び第２のゲート線に与えられ
るゲートパルスの幅を示している。このＰW1とＰW2は、
第１及び第２のゲート線に与えられるゲートパルス間に
間隔が開けられるよう設定されている。また、共通電極
１信号及び共通電極２信号は、夫々第１及び第２のゲー
ト線に対応する共通電極に与えられる信号であり、図２
中ｔｆ及びｔｒは、夫々共通電極信号の立ち上がり若し
くは立ち下がり時間を示している。
パネルの動作の一例を示すタイミングチャートである。
図２において、映像信号はテレビ方式の一つであるＮＴ
ＳＣ信号を示し、サンプルホールド１及び２は夫々第１
及び第２のゲート線に接続されている画素に入力される
映像信号をコンデンサにサンプルホールドする期間であ
り、ＰW1及びＰW2は第１及び第２のゲート線に与えられ
るゲートパルスの幅を示している。このＰW1とＰW2は、
第１及び第２のゲート線に与えられるゲートパルス間に
間隔が開けられるよう設定されている。また、共通電極
１信号及び共通電極２信号は、夫々第１及び第２のゲー
ト線に対応する共通電極に与えられる信号であり、図２
中ｔｆ及びｔｒは、夫々共通電極信号の立ち上がり若し
くは立ち下がり時間を示している。
【００２１】図２に示されるように、ゲート線を第１及
び第２のゲート線に分割することにより、ゲートパルス
の幅ＰW1、ＰW2を、従来の水平帰線期間内から、他方の
映像信号サンプルホールド期間、即ち１水平走査期間の
約１／２の時間まで広くすることができ、これは従来の
約３倍である。また、上記の理由から、対向する共通電
極に電圧を印加する場合でも、極性反転に要する時間ｔ
ｆ、ｔｒの制約が緩くなる。言い換えれば、従来のゲー
ト線に与えられるゲートパルス幅ＰW ＋ｔｒ若しくはＰ
W ＋ｔｆが水平帰線期間内に限られていたのが、１水平
走査期間の約１／２の時間に広げることができ、コンデ
ンサＣ1 〜Ｃ2mによりホールドされた映像信号が液晶セ
ルに十分伝達され、ＴＦＴの特性のバラツキや大面積・
高精細化に伴う輝度不足、輝度ムラのような現象もな
く、良好な表示品位を得ることができる。また、表示パ
ネルを第１及び第２に画素群に分割し、各々独立した回
路によって駆動し、タイミング的にも楽になるため、駆
動回路のドライブ能力負担の軽減になるという効果もあ
る。
び第２のゲート線に分割することにより、ゲートパルス
の幅ＰW1、ＰW2を、従来の水平帰線期間内から、他方の
映像信号サンプルホールド期間、即ち１水平走査期間の
約１／２の時間まで広くすることができ、これは従来の
約３倍である。また、上記の理由から、対向する共通電
極に電圧を印加する場合でも、極性反転に要する時間ｔ
ｆ、ｔｒの制約が緩くなる。言い換えれば、従来のゲー
ト線に与えられるゲートパルス幅ＰW ＋ｔｒ若しくはＰ
W ＋ｔｆが水平帰線期間内に限られていたのが、１水平
走査期間の約１／２の時間に広げることができ、コンデ
ンサＣ1 〜Ｃ2mによりホールドされた映像信号が液晶セ
ルに十分伝達され、ＴＦＴの特性のバラツキや大面積・
高精細化に伴う輝度不足、輝度ムラのような現象もな
く、良好な表示品位を得ることができる。また、表示パ
ネルを第１及び第２に画素群に分割し、各々独立した回
路によって駆動し、タイミング的にも楽になるため、駆
動回路のドライブ能力負担の軽減になるという効果もあ
る。
【００２２】尚、上記の例ではＮＴＳＣ信号を例として
説明したが、フレームメモリ等を使用したキャラクタ表
示等にも有効であることはいうまでもない。
説明したが、フレームメモリ等を使用したキャラクタ表
示等にも有効であることはいうまでもない。
【００２３】
【発明の効果】以上説明した通り、本発明によれば、表
示パネルの画素群及びそのゲート線を分割し、駆動時の
ゲートパルスの幅を広くすると共に、このゲートパルス
間に間隔を持たせることにより、アクティブマトリクス
形液晶表示パネルを大面積・高精細化しても、輝度不足
や輝度ムラのような現象を発生せず、品位の高い画像表
示を得ることができる。
示パネルの画素群及びそのゲート線を分割し、駆動時の
ゲートパルスの幅を広くすると共に、このゲートパルス
間に間隔を持たせることにより、アクティブマトリクス
形液晶表示パネルを大面積・高精細化しても、輝度不足
や輝度ムラのような現象を発生せず、品位の高い画像表
示を得ることができる。
【図１】本発明の一例を示す回路構成図である。
【図２】図１の回路構成の動作タイムチャートである。
１ 映像信号入力端子 ２ 増幅器 ３ インバータ ４ 切換スイッチ ５ 水平同期信号入力端子 ６ クロック発生回路 ７ 水平シフトレジスタ ８ 垂直同期信号入力端子 ９ 反転信号入力端子 １０ 垂直シフトレジスタ １１ 液晶パネル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 裕司 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 昭60−12584（ＪＰ，Ａ) 特開 昭60−56327（ＪＰ，Ａ)
Claims (1)
- 【請求項１】 ａ．複数の行及び列に沿って配置され、
各々トランジスタを備えた画素群と、 ｂ．該画素群を少なくとも第１の画素群と第２の画素群
とに分割する様に、トランジスタのゲートを行毎に共通
に接続した第１及び第２のゲート線と、 ｃ．該画素群に備えたトランジスタのソースを列毎に共
通に接続したソース線と、 ｄ．第１及び第２の画素群に対向配置した共通電極と、 ｅ．第１及び第２の画素群に入力される映像信号をサン
プルホールドするサンプルホールド手段と、 ｆ．第１の画素群に対応した映像信号のサンプルホール
ド期間中においては、第１のゲート線にオフ信号を印加
して該ゲート線上のトランジスタのゲートをオフ状態と
し、第２のゲート線にオン信号を印加して該ゲート線上
のトランジスタのゲートをオン状態とし、第２の画素群
に対応するサンプルホールド手段に予めサンプルホール
ドされていた映像信号をソース線を介して一斉に第２の
画素群に供給し、 第２の画素群に対応した映像信号のサンプルホールド期
間中においては、第１のゲート線にオン信号を印加して
該ゲート線上のトランジスタのゲートをオン状態とし、
第１の画素群に対応するサンプルホールド手段に予めサ
ンプルホールドされていた映像信号をソース線を介して
一斉に第１の画素群に供給し、第２のゲート線にはオフ
信号を印加して該ゲート線上のトランジスタのゲートを
オフ状態とすると共に、 前記第２のゲート線に印加されるオン信号と上記第１の
ゲート線に印加されるオン信号を相互に間隔をあけて印
加するゲート信号供給手段とを有することを特徴とする
マトリクス表示パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20732895A JP2525344B2 (ja) | 1995-07-24 | 1995-07-24 | マトリクス表示パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20732895A JP2525344B2 (ja) | 1995-07-24 | 1995-07-24 | マトリクス表示パネル |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60188487A Division JPH0685108B2 (ja) | 1985-08-29 | 1985-08-29 | マトリクス表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0854604A JPH0854604A (ja) | 1996-02-27 |
| JP2525344B2 true JP2525344B2 (ja) | 1996-08-21 |
Family
ID=16537942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20732895A Expired - Lifetime JP2525344B2 (ja) | 1995-07-24 | 1995-07-24 | マトリクス表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2525344B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101282401B1 (ko) * | 2006-09-26 | 2013-07-04 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| CN109872684B (zh) * | 2019-03-29 | 2020-10-27 | 上海天马有机发光显示技术有限公司 | 一种显示面板、显示装置和显示面板的驱动方法 |
-
1995
- 1995-07-24 JP JP20732895A patent/JP2525344B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0854604A (ja) | 1996-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4779085A (en) | Matrix display panel having alternating scan pulses generated within one frame scan period | |
| US4804951A (en) | Display apparatus and driving method therefor | |
| US5206634A (en) | Liquid crystal display apparatus | |
| US4845482A (en) | Method for eliminating crosstalk in a thin film transistor/liquid crystal display | |
| EP0362974B1 (en) | Driving circuit for a matrix type display device | |
| KR19990045436A (ko) | 화상 디스플레이 장치 및 그의 구동 방법 | |
| JPH07118795B2 (ja) | 液晶ディスプレイ装置の駆動方法 | |
| JPH0766249B2 (ja) | 液晶表示装置の駆動方法 | |
| JP4007239B2 (ja) | 表示装置 | |
| KR101051605B1 (ko) | 표시 장치 및 그 구동 방법 | |
| JPH07140933A (ja) | 液晶表示装置の駆動方法 | |
| JPH02210985A (ja) | マトリクス型液晶表示装置の駆動回路 | |
| JP2525344B2 (ja) | マトリクス表示パネル | |
| JP2003330423A (ja) | 液晶表示装置及びその駆動制御方法 | |
| JPH11142815A (ja) | 液晶表示装置 | |
| JPH10149141A (ja) | 液晶表示装置 | |
| JPH08286641A (ja) | アクティブマトリクス表示装置 | |
| JP2924842B2 (ja) | 液晶表示装置 | |
| JPH02214817A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH1031201A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2714048B2 (ja) | 画像表示装置 | |
| JPH06148676A (ja) | アクティブマトリクス基板 | |
| JPH07121098B2 (ja) | 液晶マトリクス・パネルの駆動方法 | |
| JPH0412072B2 (ja) | ||
| JP2633405B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960305 |
|
| EXPY | Cancellation because of completion of term |