JP2000028992A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2000028992A JP2000028992A JP10196874A JP19687498A JP2000028992A JP 2000028992 A JP2000028992 A JP 2000028992A JP 10196874 A JP10196874 A JP 10196874A JP 19687498 A JP19687498 A JP 19687498A JP 2000028992 A JP2000028992 A JP 2000028992A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- common
- voltage
- electrode
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 54
- 239000011159 matrix material Substances 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 従来の液晶表示装置では、共通電位Ｖｃｏｍ
の波形に遅延が生じることにより、液晶印加電圧不足及
びクロストークが生じるという表示上の問題があった。 【解決手段】 表示パネルのゲート配線１に、ゲート配
線１を選択レベルにするＨｉｇｈ電位及び非選択レベル
にするＬｏｗ電位を有するゲート電位Ｖｇを印加する駆
動回路を有し、表示パネルの共通電極１０に、水平走査
周期毎に高電位又は低電位に反転する共通電位Ｖｃｏｍ
を印加する共通電位発生回路を備え、画素電極６と補助
容量７を介して接続された補助電極が設けられ、補助電
極は共通配線に接続されていると共に、Ｌｏｗ電位は、
共通電位Ｖｃｏｍの高電位及び低電位と同期して変化
し、かつＬｏｗ電位と共通電位Ｖｃｏｍとの電位差が等
しいようにしたものである。
の波形に遅延が生じることにより、液晶印加電圧不足及
びクロストークが生じるという表示上の問題があった。 【解決手段】 表示パネルのゲート配線１に、ゲート配
線１を選択レベルにするＨｉｇｈ電位及び非選択レベル
にするＬｏｗ電位を有するゲート電位Ｖｇを印加する駆
動回路を有し、表示パネルの共通電極１０に、水平走査
周期毎に高電位又は低電位に反転する共通電位Ｖｃｏｍ
を印加する共通電位発生回路を備え、画素電極６と補助
容量７を介して接続された補助電極が設けられ、補助電
極は共通配線に接続されていると共に、Ｌｏｗ電位は、
共通電位Ｖｃｏｍの高電位及び低電位と同期して変化
し、かつＬｏｗ電位と共通電位Ｖｃｏｍとの電位差が等
しいようにしたものである。
Description
【０００１】
【発明の属する技術分野】この発明は液晶表示装置に関
するものであり、特にその駆動回路に関するものであ
る。
するものであり、特にその駆動回路に関するものであ
る。
【０００２】
【従来の技術】図３は、アクティブマトリックス液晶表
示装置の等価回路を示す図である。図において、１はゲ
ート配線で、複数平行に設けられている。２はゲート配
線１に直交するソース配線で、複数平行に設けられてい
る。３はスイッチング素子である薄膜トランジスタで、
ゲート電極４がゲート配線１に、ソース電極５がソース
配線２に、ドレイン電極が画素電極６にそれぞれ接続さ
れている。７は画素電極６と補助電極８の間に接続され
た補助容量（Ｃｓ）、９は画素電極６と共通電極１０の
間に接続された液晶容量（Ｃｌｃ）である。共通電極１
０及び補助電極８は図示しない共通配線であるＣｓ配線
に接続されている。
示装置の等価回路を示す図である。図において、１はゲ
ート配線で、複数平行に設けられている。２はゲート配
線１に直交するソース配線で、複数平行に設けられてい
る。３はスイッチング素子である薄膜トランジスタで、
ゲート電極４がゲート配線１に、ソース電極５がソース
配線２に、ドレイン電極が画素電極６にそれぞれ接続さ
れている。７は画素電極６と補助電極８の間に接続され
た補助容量（Ｃｓ）、９は画素電極６と共通電極１０の
間に接続された液晶容量（Ｃｌｃ）である。共通電極１
０及び補助電極８は図示しない共通配線であるＣｓ配線
に接続されている。
【０００３】図４は、従来の液晶表示装置の共通Ｃｓラ
インコモン反転駆動を示す図である。図において、１ゲ
ート配線、１０は共通電極、１１はゲート配線−共通電
極間容量である。Ｖｇは選択パルス信号であるゲート電
位で、ゲート電位のＬｏｗ電位は一定値である。Ｖｃｏ
ｍは共通電極に印加される共通電位、Ｖｓは階調信号で
あるソース電位である。図５は、従来の液晶表示装置の
水平走査期間短縮による液晶印加電圧不足を示す図であ
る。図において、Ｖｐは画素電極に印加される画素電
位、Ｖｃｏｍは共通電極に印加される共通電位、Ｖｌｃ
は液晶に印加される液晶印加電圧である。図６は、従来
の液晶表示装置の水平走査期間短縮によるクロストーク
率の増大を示す図である。
インコモン反転駆動を示す図である。図において、１ゲ
ート配線、１０は共通電極、１１はゲート配線−共通電
極間容量である。Ｖｇは選択パルス信号であるゲート電
位で、ゲート電位のＬｏｗ電位は一定値である。Ｖｃｏ
ｍは共通電極に印加される共通電位、Ｖｓは階調信号で
あるソース電位である。図５は、従来の液晶表示装置の
水平走査期間短縮による液晶印加電圧不足を示す図であ
る。図において、Ｖｐは画素電極に印加される画素電
位、Ｖｃｏｍは共通電極に印加される共通電位、Ｖｌｃ
は液晶に印加される液晶印加電圧である。図６は、従来
の液晶表示装置の水平走査期間短縮によるクロストーク
率の増大を示す図である。
【０００４】このような従来のアクティブマトリックス
液晶表示装置においては、図３に示すように、複数のゲ
ート配線１とソース配線２がマトリックス状に整列さ
れ、それらで囲まれた領域に薄膜トランジスタ３と画素
電極６が形成されるアクティブマトリックス液晶表示装
置は、共通Ｃｓ構造のラインコモン反転駆動の場合にお
いて、ゲート配線１に選択パルス信号であるゲート電位
Ｖｇが線順次走査で入力し、選択されたゲート配線１上
の画素に形成された薄膜トランジスタ３をオン状態と
し、ソース配線２に水平走査期間周期の階調信号となる
ソース電位Ｖｓを印加し、共通電極１０及び補助電極８
に水平走査期間周期の共通信号Ｖｃｏｍを印加すること
により、駆動を行っているが、従来の駆動方式では、図
４に示すように、ゲート配線１に印加されるゲート電位
Ｖｇの非選択電位であるＬｏｗ電位は一定値である。
液晶表示装置においては、図３に示すように、複数のゲ
ート配線１とソース配線２がマトリックス状に整列さ
れ、それらで囲まれた領域に薄膜トランジスタ３と画素
電極６が形成されるアクティブマトリックス液晶表示装
置は、共通Ｃｓ構造のラインコモン反転駆動の場合にお
いて、ゲート配線１に選択パルス信号であるゲート電位
Ｖｇが線順次走査で入力し、選択されたゲート配線１上
の画素に形成された薄膜トランジスタ３をオン状態と
し、ソース配線２に水平走査期間周期の階調信号となる
ソース電位Ｖｓを印加し、共通電極１０及び補助電極８
に水平走査期間周期の共通信号Ｖｃｏｍを印加すること
により、駆動を行っているが、従来の駆動方式では、図
４に示すように、ゲート配線１に印加されるゲート電位
Ｖｇの非選択電位であるＬｏｗ電位は一定値である。
【０００５】図３に、アクティブマトリックス液晶表示
装置の共通Ｃｓ構造の１画素等価回路を示したが、ゲー
ト配線１に選択パルス信号であるゲート電位Ｖｇが入力
されると、ゲート配線１上の画素に形成された薄膜トラ
ンジスタ３がオン状態となり、ソース配線２に印加され
た階調信号であるソース電位Ｖｓが、薄膜トランジスタ
３を介して画素電極６に書き込まれ、画素電極６と共通
電極１０に挟持された液晶に、画素電位Ｖｐと共通電位
Ｖｃｏｍとの間の電位差で形成される液晶印加電圧Ｖｌ
ｃを印加するが、液晶印加電圧Ｖｌｃは選択パルス信号
であるゲート電位Ｖｇの立ち下がりに伴うフィールドス
ルーを受けることにより、保持期間の液晶印加電圧Ｖｌ
ｃ’は、Ｖｌｃよりも小さいＶ’ｌｃとなる。保持期間
の液晶印加電圧Ｖｌｃ’はゲート配線１に印加するゲー
ト電位ＶｇのＬｏｗ電位を一定値にすることにより、薄
膜トランジスタ３をオフ状態とし垂直走査期間保持され
る。
装置の共通Ｃｓ構造の１画素等価回路を示したが、ゲー
ト配線１に選択パルス信号であるゲート電位Ｖｇが入力
されると、ゲート配線１上の画素に形成された薄膜トラ
ンジスタ３がオン状態となり、ソース配線２に印加され
た階調信号であるソース電位Ｖｓが、薄膜トランジスタ
３を介して画素電極６に書き込まれ、画素電極６と共通
電極１０に挟持された液晶に、画素電位Ｖｐと共通電位
Ｖｃｏｍとの間の電位差で形成される液晶印加電圧Ｖｌ
ｃを印加するが、液晶印加電圧Ｖｌｃは選択パルス信号
であるゲート電位Ｖｇの立ち下がりに伴うフィールドス
ルーを受けることにより、保持期間の液晶印加電圧Ｖｌ
ｃ’は、Ｖｌｃよりも小さいＶ’ｌｃとなる。保持期間
の液晶印加電圧Ｖｌｃ’はゲート配線１に印加するゲー
ト電位ＶｇのＬｏｗ電位を一定値にすることにより、薄
膜トランジスタ３をオフ状態とし垂直走査期間保持され
る。
【０００６】
【発明が解決しようとする課題】以上に述べた従来の駆
動方式は、共通電位Ｖｃｏｍが水平走査期間ごとの反転
する際に、共通電極１０がゲート配線１、ソース配線
２、画素電極６とそれぞれ液晶を介して形成する容量
と、共通電極１０のシート抵抗との時定数により、アク
ティブマトリックス液晶表示パネルへ入力される共通電
位Ｖｃｏｍの波形に比べ、アクティブマトリックス液晶
表示パネル内の任意の画素の共通電極１０へ入力される
共通電位Ｖｃｏｍの波形には遅延が生じる。これによ
り、水平走査期間内に共通電位Ｖｃｏｍが所定の電位に
到達しないことによる液晶印加電圧不足及びクロストー
クが生じるという表示上の問題があった。特にアクティ
ブマトリックス液晶表示パネルの大型化、高精細化に伴
い、水平走査期間が短縮された場合においては、共通電
位Ｖｃｏｍの未収束による液晶印加電圧不足及びクロス
トークの発生が顕著となる。
動方式は、共通電位Ｖｃｏｍが水平走査期間ごとの反転
する際に、共通電極１０がゲート配線１、ソース配線
２、画素電極６とそれぞれ液晶を介して形成する容量
と、共通電極１０のシート抵抗との時定数により、アク
ティブマトリックス液晶表示パネルへ入力される共通電
位Ｖｃｏｍの波形に比べ、アクティブマトリックス液晶
表示パネル内の任意の画素の共通電極１０へ入力される
共通電位Ｖｃｏｍの波形には遅延が生じる。これによ
り、水平走査期間内に共通電位Ｖｃｏｍが所定の電位に
到達しないことによる液晶印加電圧不足及びクロストー
クが生じるという表示上の問題があった。特にアクティ
ブマトリックス液晶表示パネルの大型化、高精細化に伴
い、水平走査期間が短縮された場合においては、共通電
位Ｖｃｏｍの未収束による液晶印加電圧不足及びクロス
トークの発生が顕著となる。
【０００７】図５は、水平走査期間の短縮による液晶印
加電圧不足の発生の様子を示しており、水平走査周期が
水平走査期間Ａから水平走査期間Ｂへ短縮された場合、
液晶印加電圧が低下し、アクティブマトリックス液晶表
示装置における所定の輝度が得られなくなる。
加電圧不足の発生の様子を示しており、水平走査周期が
水平走査期間Ａから水平走査期間Ｂへ短縮された場合、
液晶印加電圧が低下し、アクティブマトリックス液晶表
示装置における所定の輝度が得られなくなる。
【０００８】図６は、水平走査期間の短縮によるクロス
トークの発生のメカニズムを示しており、共通電位Ｖｃ
ｏｍが反転する際の収束速度は、ソース配線に印加する
階調信号であるソース電位Ｖｓによって異なる。従っ
て、水平走査期間Ａではソース電位Ｖｓにかかわらず、
共通電極１０に印加された共通電位Ｖｃｏｍは所定の電
位に到達するが、水平走査期間Ｂではソース配線２に印
加されたソース電位Ｖｓにより、共通電極１０に印加さ
れた共通電位Ｖｃｏｍの到達レベルが異なる。これによ
り、水平走査期間Ｂではソース配線２に印加されるソー
ス電位Ｖｓにより、液晶印加電圧Ｖｌｃが異なるように
なり、アクティブマトリックス液晶表示装置におけるク
ロストークの発生原因となる。
トークの発生のメカニズムを示しており、共通電位Ｖｃ
ｏｍが反転する際の収束速度は、ソース配線に印加する
階調信号であるソース電位Ｖｓによって異なる。従っ
て、水平走査期間Ａではソース電位Ｖｓにかかわらず、
共通電極１０に印加された共通電位Ｖｃｏｍは所定の電
位に到達するが、水平走査期間Ｂではソース配線２に印
加されたソース電位Ｖｓにより、共通電極１０に印加さ
れた共通電位Ｖｃｏｍの到達レベルが異なる。これによ
り、水平走査期間Ｂではソース配線２に印加されるソー
ス電位Ｖｓにより、液晶印加電圧Ｖｌｃが異なるように
なり、アクティブマトリックス液晶表示装置におけるク
ロストークの発生原因となる。
【０００９】これを解決する手段としては、共通電極１
０が各々の電極と形成する寄生容量を小さくするか、共
通電極１０の電源の電荷供給能力を向上し、共通電位Ｖ
ｃｏｍが反転する際の遅延を小さくすることが考えられ
るが、配線幅を小さくすると配線抵抗が大きくなる関係
があり、電源の電荷供給能力を向上させると電源の消費
電力が大きくなるという関係があるので限度がある。こ
の発明は、このような課題を解決するためになされたも
ので、ゲート配線−共通電極間の寄生容量による表示へ
の影響を軽減できる液晶表示装置を得ることを目的とし
ている。
０が各々の電極と形成する寄生容量を小さくするか、共
通電極１０の電源の電荷供給能力を向上し、共通電位Ｖ
ｃｏｍが反転する際の遅延を小さくすることが考えられ
るが、配線幅を小さくすると配線抵抗が大きくなる関係
があり、電源の電荷供給能力を向上させると電源の消費
電力が大きくなるという関係があるので限度がある。こ
の発明は、このような課題を解決するためになされたも
ので、ゲート配線−共通電極間の寄生容量による表示へ
の影響を軽減できる液晶表示装置を得ることを目的とし
ている。
【００１０】
【課題を解決するための手段】この発明に係わる液晶表
示装置においては、ゲート配線とこのゲート配線に交差
するように設けられたソース配線とにスイッチング素子
を介して接続された画素電極と、この画素電極に対向し
て配置され、画素電極との間に液晶を挟持する共通電極
を有する画素がマトリクス状に設けられた表示パネル
と、この表示パネルのゲート配線に、ゲート配線を選択
する第一の電圧及び非選択にする第二の電圧（但し、第
一の電圧＞第二の電圧）を有するゲート電位を印加する
駆動回路と、表示パネルの共通電極に、高電位及び低電
位に水平走査周期毎に反転する共通電位を印加する共通
電位発生回路を備え、第二の電圧は、共通電位の高電位
及び低電位と同期して変化し、かつ第二の電圧と共通電
位との電位差は、共通電位の高電位における電位差が共
通電位の低電位における電位差より大であるものであ
る。
示装置においては、ゲート配線とこのゲート配線に交差
するように設けられたソース配線とにスイッチング素子
を介して接続された画素電極と、この画素電極に対向し
て配置され、画素電極との間に液晶を挟持する共通電極
を有する画素がマトリクス状に設けられた表示パネル
と、この表示パネルのゲート配線に、ゲート配線を選択
する第一の電圧及び非選択にする第二の電圧（但し、第
一の電圧＞第二の電圧）を有するゲート電位を印加する
駆動回路と、表示パネルの共通電極に、高電位及び低電
位に水平走査周期毎に反転する共通電位を印加する共通
電位発生回路を備え、第二の電圧は、共通電位の高電位
及び低電位と同期して変化し、かつ第二の電圧と共通電
位との電位差は、共通電位の高電位における電位差が共
通電位の低電位における電位差より大であるものであ
る。
【００１１】また、画素には、画素電極と補助容量を介
して接続された補助電極が設けられ、各画素の補助電極
は共通に接続されているものである。また、ゲート配線
とこのゲート配線に交差するように設けられたソース配
線とにスイッチング素子を介して接続された画素電極
と、この画素電極に対向して配置され、画素電極との間
に液晶を挟持する共通電極を有する画素がマトリクス状
に設けられた表示パネルと、この表示パネルのゲート配
線に、ゲート配線を選択する第一の電圧及び非選択にす
る第二の電圧（但し、第一の電圧＞第二の電圧）を有す
るゲート電位を印加する駆動回路と、表示パネルの共通
電極に、高電位及び低電位に水平走査周期毎に反転する
共通電位を印加する共通電位発生回路を備え、画素に
は、画素電極と補助容量を介して接続された補助電極が
設けられ、各画素の補助電極は共通に接続されていると
共に、第二の電圧は、共通電位の高電位及び低電位と同
期して変化し、かつ第二の電圧と共通電位との電位差が
等しいものである。
して接続された補助電極が設けられ、各画素の補助電極
は共通に接続されているものである。また、ゲート配線
とこのゲート配線に交差するように設けられたソース配
線とにスイッチング素子を介して接続された画素電極
と、この画素電極に対向して配置され、画素電極との間
に液晶を挟持する共通電極を有する画素がマトリクス状
に設けられた表示パネルと、この表示パネルのゲート配
線に、ゲート配線を選択する第一の電圧及び非選択にす
る第二の電圧（但し、第一の電圧＞第二の電圧）を有す
るゲート電位を印加する駆動回路と、表示パネルの共通
電極に、高電位及び低電位に水平走査周期毎に反転する
共通電位を印加する共通電位発生回路を備え、画素に
は、画素電極と補助容量を介して接続された補助電極が
設けられ、各画素の補助電極は共通に接続されていると
共に、第二の電圧は、共通電位の高電位及び低電位と同
期して変化し、かつ第二の電圧と共通電位との電位差が
等しいものである。
【００１２】
【発明の実施の形態】実施の形態１．図１は、この発明
の実施の形態１によるアクティブマトリックス液晶表示
装置の共通Ｃｓラインコモン反転駆動を示す図である。
図において、１はゲート配線、１０は共通電極、１１は
ゲート配線−共通電極間容量である。Ｖｇは選択パルス
信号であるゲート電位で、第一の電圧であるＨｉｇｈ電
位でゲート配線１を選択し、第二の電圧であるＬｏｗ電
位でゲート配線１を非選択にする。Ｖｃｏｍは共通電極
に印加される共通電位で、図示せぬ共通電位発生回路か
ら供給される。Ｖｓは階調信号であるソース電位であ
る。
の実施の形態１によるアクティブマトリックス液晶表示
装置の共通Ｃｓラインコモン反転駆動を示す図である。
図において、１はゲート配線、１０は共通電極、１１は
ゲート配線−共通電極間容量である。Ｖｇは選択パルス
信号であるゲート電位で、第一の電圧であるＨｉｇｈ電
位でゲート配線１を選択し、第二の電圧であるＬｏｗ電
位でゲート配線１を非選択にする。Ｖｃｏｍは共通電極
に印加される共通電位で、図示せぬ共通電位発生回路か
ら供給される。Ｖｓは階調信号であるソース電位であ
る。
【００１３】なお、実施の形態１のアクティブマトリッ
クス液晶表示装置の等価回路は、図３と同じであり、図
３を援用して説明する。また、共通Ｃｓラインコモン反
転駆動方式とは、補助容量７の片側電極である補助電極
８を、共通電極１０が接続されている共通配線であるＣ
ｓ配線に接続した画素構造を有し、水平走査周期毎に共
通電位Ｖｃｏｍが交流化している駆動方式をいう。
クス液晶表示装置の等価回路は、図３と同じであり、図
３を援用して説明する。また、共通Ｃｓラインコモン反
転駆動方式とは、補助容量７の片側電極である補助電極
８を、共通電極１０が接続されている共通配線であるＣ
ｓ配線に接続した画素構造を有し、水平走査周期毎に共
通電位Ｖｃｏｍが交流化している駆動方式をいう。
【００１４】次に、実施の形態１の共通Ｃｓラインコモ
ン反転駆動方式について説明する。任意のゲート配線１
に選択パルスであるゲート電位Ｖｇが入力され、ソース
配線２に水平走査周期で交流化された階調信号のソース
電位Ｖｓが印加され、共通電極１０に水平走査周期で交
流化された共通電位Ｖｃｏｍが印加される駆動方式にお
いて、ゲート電位ＶｇのＬｏｗ電位を共通電位Ｖｃｏｍ
と同位相及び同振幅で同期させるようにしたものであ
る。
ン反転駆動方式について説明する。任意のゲート配線１
に選択パルスであるゲート電位Ｖｇが入力され、ソース
配線２に水平走査周期で交流化された階調信号のソース
電位Ｖｓが印加され、共通電極１０に水平走査周期で交
流化された共通電位Ｖｃｏｍが印加される駆動方式にお
いて、ゲート電位ＶｇのＬｏｗ電位を共通電位Ｖｃｏｍ
と同位相及び同振幅で同期させるようにしたものであ
る。
【００１５】これにより、ゲート配線１と共通電極１０
間の電位差を一定にし、共通電位Ｖｃｏｍの低電位のと
きの電位差Ｖと高電位のときの電位差Ｖ’を同じとし、
ゲート配線−共通電極間への電荷の移動を軽減すること
により、共通電位Ｖｃｏｍの時定数成分であるゲート配
線−共通電極間の寄生容量による影響を軽減することが
可能である。
間の電位差を一定にし、共通電位Ｖｃｏｍの低電位のと
きの電位差Ｖと高電位のときの電位差Ｖ’を同じとし、
ゲート配線−共通電極間への電荷の移動を軽減すること
により、共通電位Ｖｃｏｍの時定数成分であるゲート配
線−共通電極間の寄生容量による影響を軽減することが
可能である。
【００１６】実施の形態２．図２は、この発明の実施の
形態２によるアクティブマトリックス液晶表示装置のラ
インコモン反転駆動、共通Ｃｓ構造における駆動方式を
示す図である。図において、１はゲート配線、１０は共
通電極、１１はゲート配線−共通電極間容量である。Ｖ
ｇは選択パルス信号であるゲート電位、Ｖｃｏｍは共通
電極に印加される共通電位、Ｖｓは階調信号であるソー
ス電位である。なお、実施の形態２のアクティブマトリ
ックス液晶表示装置の等価回路は、図３と同じであり、
図３を援用して説明する。
形態２によるアクティブマトリックス液晶表示装置のラ
インコモン反転駆動、共通Ｃｓ構造における駆動方式を
示す図である。図において、１はゲート配線、１０は共
通電極、１１はゲート配線−共通電極間容量である。Ｖ
ｇは選択パルス信号であるゲート電位、Ｖｃｏｍは共通
電極に印加される共通電位、Ｖｓは階調信号であるソー
ス電位である。なお、実施の形態２のアクティブマトリ
ックス液晶表示装置の等価回路は、図３と同じであり、
図３を援用して説明する。
【００１７】次に、実施の形態２の共通Ｃｓラインコモ
ン反転駆動方式について説明する。任意のゲート配線１
に選択パルスであるゲート電位Ｖｇが入力され、ソース
配線２に水平走査周期で交流化された階調信号であるソ
ース電位Ｖｓが印加され、共通電極１０に水平走査周期
で交流化された共通電位Ｖｃｏｍが印加される駆動方式
において、実施の形態１と異なるのは、共通電位Ｖｃｏ
ｍに同期させるゲート電位ＶｇのＬｏｗ電位の振幅を、
共通電位Ｖｃｏｍの振幅よりも大きくした点である。す
なわち、ゲート配線１と共通電極１０間の電位差を、共
通電位Ｖｃｏｍの低電位のときの電位差Ｖを、高電位の
ときの電位差Ｖ’より大としたものである。
ン反転駆動方式について説明する。任意のゲート配線１
に選択パルスであるゲート電位Ｖｇが入力され、ソース
配線２に水平走査周期で交流化された階調信号であるソ
ース電位Ｖｓが印加され、共通電極１０に水平走査周期
で交流化された共通電位Ｖｃｏｍが印加される駆動方式
において、実施の形態１と異なるのは、共通電位Ｖｃｏ
ｍに同期させるゲート電位ＶｇのＬｏｗ電位の振幅を、
共通電位Ｖｃｏｍの振幅よりも大きくした点である。す
なわち、ゲート配線１と共通電極１０間の電位差を、共
通電位Ｖｃｏｍの低電位のときの電位差Ｖを、高電位の
ときの電位差Ｖ’より大としたものである。
【００１８】実施の形態２の実施の形態１に対する優位
性は、ゲート電位ＶｇのＬｏｗ電位の振幅を大きくする
ことにより、ゲート配線−共通電極間カップリングによ
り、実施の形態１に比べて、共通電位が反転する際の共
通電位の遅延が小さくなる。
性は、ゲート電位ＶｇのＬｏｗ電位の振幅を大きくする
ことにより、ゲート配線−共通電極間カップリングによ
り、実施の形態１に比べて、共通電位が反転する際の共
通電位の遅延が小さくなる。
【００１９】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。ゲート
配線とこのゲート配線に交差するように設けられたソー
ス配線とにスイッチング素子を介して接続された画素電
極と、この画素電極に対向して配置され、画素電極との
間に液晶を挟持する共通電極を有する画素がマトリクス
状に設けられた表示パネルと、この表示パネルのゲート
配線に、ゲート配線を選択する第一の電圧及び非選択に
する第二の電圧（但し、第一の電圧＞第二の電圧）を有
するゲート電位を印加する駆動回路と、表示パネルの共
通電極に、高電位及び低電位に水平走査周期毎に反転す
る共通電位を印加する共通電位発生回路を備え、第二の
電圧は、共通電位の高電位及び低電位と同期して変化
し、かつ第二の電圧と共通電位との電位差は、共通電位
の高電位における電位差が共通電位の低電位における電
位差より大であるので、ゲート配線−共通電極間の電荷
の移動を軽減することにより、ゲート配線−共通電極間
の寄生容量による影響を軽減することが可能であり、共
通電位が反転する際の共通電位の遅延が小さくなる。
れているので、以下に示すような効果を奏する。ゲート
配線とこのゲート配線に交差するように設けられたソー
ス配線とにスイッチング素子を介して接続された画素電
極と、この画素電極に対向して配置され、画素電極との
間に液晶を挟持する共通電極を有する画素がマトリクス
状に設けられた表示パネルと、この表示パネルのゲート
配線に、ゲート配線を選択する第一の電圧及び非選択に
する第二の電圧（但し、第一の電圧＞第二の電圧）を有
するゲート電位を印加する駆動回路と、表示パネルの共
通電極に、高電位及び低電位に水平走査周期毎に反転す
る共通電位を印加する共通電位発生回路を備え、第二の
電圧は、共通電位の高電位及び低電位と同期して変化
し、かつ第二の電圧と共通電位との電位差は、共通電位
の高電位における電位差が共通電位の低電位における電
位差より大であるので、ゲート配線−共通電極間の電荷
の移動を軽減することにより、ゲート配線−共通電極間
の寄生容量による影響を軽減することが可能であり、共
通電位が反転する際の共通電位の遅延が小さくなる。
【００２０】また、画素には、画素電極と補助容量を介
して接続された補助電極が設けられ、各画素の補助電極
は共通に接続されているので、共通Ｃｓラインコモン反
転駆動方式を実現できる。
して接続された補助電極が設けられ、各画素の補助電極
は共通に接続されているので、共通Ｃｓラインコモン反
転駆動方式を実現できる。
【００２１】また、ゲート配線とこのゲート配線に交差
するように設けられたソース配線とにスイッチング素子
を介して接続された画素電極と、この画素電極に対向し
て配置され、画素電極との間に液晶を挟持する共通電極
を有する画素がマトリクス状に設けられた表示パネル
と、この表示パネルのゲート配線に、ゲート配線を選択
する第一の電圧及び非選択にする第二の電圧（但し、第
一の電圧＞第二の電圧）を有するゲート電位を印加する
駆動回路と、表示パネルの共通電極に、高電位及び低電
位に水平走査周期毎に反転する共通電位を印加する共通
電位発生回路を備え、画素には、画素電極と補助容量を
介して接続された補助電極が設けられ、各画素の補助電
極は共通に接続されていると共に、第二の電圧は、共通
電位の高電位及び低電位と同期して変化し、かつ第二の
電圧と共通電位との電位差が等しいので、ゲート配線−
共通電極間の電荷の移動を軽減することにより、ゲート
配線−共通電極間の寄生容量による影響を軽減すること
が可能である。
するように設けられたソース配線とにスイッチング素子
を介して接続された画素電極と、この画素電極に対向し
て配置され、画素電極との間に液晶を挟持する共通電極
を有する画素がマトリクス状に設けられた表示パネル
と、この表示パネルのゲート配線に、ゲート配線を選択
する第一の電圧及び非選択にする第二の電圧（但し、第
一の電圧＞第二の電圧）を有するゲート電位を印加する
駆動回路と、表示パネルの共通電極に、高電位及び低電
位に水平走査周期毎に反転する共通電位を印加する共通
電位発生回路を備え、画素には、画素電極と補助容量を
介して接続された補助電極が設けられ、各画素の補助電
極は共通に接続されていると共に、第二の電圧は、共通
電位の高電位及び低電位と同期して変化し、かつ第二の
電圧と共通電位との電位差が等しいので、ゲート配線−
共通電極間の電荷の移動を軽減することにより、ゲート
配線−共通電極間の寄生容量による影響を軽減すること
が可能である。
【図１】 この発明の実施の形態１による液晶表示装置
の共通Ｃｓラインコモン反転駆動を示す図である。
の共通Ｃｓラインコモン反転駆動を示す図である。
【図２】 この発明の実施の形態２による液晶表示装置
の共通Ｃｓラインコモン反転駆動を示す図である。
の共通Ｃｓラインコモン反転駆動を示す図である。
【図３】 アクティブマトリックス液晶表示装置の等
価回路を示す図である。
価回路を示す図である。
【図４】 従来の液晶表示装置の共通Ｃｓラインコモン
反転駆動を示す図である。
反転駆動を示す図である。
【図５】 従来の液晶表示装置の水平走査期間短縮によ
る液晶印加電圧不足を示す図である。
る液晶印加電圧不足を示す図である。
【図６】 従来の液晶表示装置の水平走査期間短縮によ
るクロストーク率の増大を示す図である。
るクロストーク率の増大を示す図である。
１ ゲート配線、 ２ ソース配線、 ６ 画素電極、
７ 補助容量（Ｃｓ）、 ９ 液量容量（Ｃｌｃ）、
１０ 共通電極、１１ ゲート配線−共通電極間容量、
Ｖｇ ゲート電位、Ｖｃｏｍ 共通電位、 Ｖｓ ソ
ース電位、 Ｖｌｃ 液晶印加電圧、Ｖｐ 画素電位。
７ 補助容量（Ｃｓ）、 ９ 液量容量（Ｃｌｃ）、
１０ 共通電極、１１ ゲート配線−共通電極間容量、
Ｖｇ ゲート電位、Ｖｃｏｍ 共通電位、 Ｖｓ ソ
ース電位、 Ｖｌｃ 液晶印加電圧、Ｖｐ 画素電位。
Claims (3)
- 【請求項１】 ゲート配線とこのゲート配線に交差する
ように設けられたソース配線とにスイッチング素子を介
して接続された画素電極と、この画素電極に対向して配
置され、画素電極との間に液晶を挟持する共通電極を有
する画素がマトリクス状に設けられた表示パネル、この
表示パネルのゲート配線に、ゲート配線を選択する第一
の電圧及び非選択にする第二の電圧（但し、第一の電圧
＞第二の電圧）を有するゲート電位を印加する駆動回
路、上記表示パネルの共通電極に、水平走査周期毎に反
転する高電位又は低電位の共通電位を印加する共通電位
発生回路を備え、上記第二の電圧は、上記共通電位の高
電位及び低電位と同期して変化し、かつ第二の電圧と共
通電位との電位差は、共通電位の高電位における電位差
が共通電位の低電位における電位差より大であることを
特徴とする液晶表示装置。 - 【請求項２】 画素には、画素電極と補助容量を介して
接続された補助電極が設けられ、各画素の補助電極は共
通に接続されていることを特徴とする請求項１記載の液
晶表示装置。 - 【請求項３】 ゲート配線とこのゲート配線に交差する
ように設けられたソース配線とにスイッチング素子を介
して接続された画素電極と、この画素電極に対向して配
置され、画素電極との間に液晶を挟持する共通電極を有
する画素がマトリクス状に設けられた表示パネル、この
表示パネルのゲート配線に、ゲート配線を選択する第一
の電圧及び非選択にする第二の電圧（但し、第一の電圧
＞第二の電圧）を有するゲート電位を印加する駆動回
路、上記表示パネルの共通電極に、高電位及び低電位に
水平走査周期毎に反転する共通電位を印加する共通電位
発生回路を備え、上記画素には、画素電極と補助容量を
介して接続された補助電極が設けられ、各画素の補助電
極は共通に接続されていると共に、上記第二の電圧は、
上記共通電位の高電位及び低電位と同期して変化し、か
つ第二の電圧と共通電位との電位差が等しいことを特徴
とする液晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19687498A JP3914639B2 (ja) | 1998-07-13 | 1998-07-13 | 液晶表示装置 |
| US09/349,502 US6373456B1 (en) | 1998-07-13 | 1999-07-09 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19687498A JP3914639B2 (ja) | 1998-07-13 | 1998-07-13 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000028992A true JP2000028992A (ja) | 2000-01-28 |
| JP3914639B2 JP3914639B2 (ja) | 2007-05-16 |
Family
ID=16365096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19687498A Expired - Fee Related JP3914639B2 (ja) | 1998-07-13 | 1998-07-13 | 液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6373456B1 (ja) |
| JP (1) | JP3914639B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002055325A (ja) * | 2000-07-27 | 2002-02-20 | Samsung Electronics Co Ltd | スイング共通電極を利用した液晶表示装置及びその駆動方法 |
| KR100436622B1 (ko) * | 2000-05-19 | 2004-06-22 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액티브 매트릭스형 액정 표시 장치 |
| CN108320715A (zh) * | 2018-01-03 | 2018-07-24 | 惠科股份有限公司 | 液晶显示装置及其驱动方法 |
| JP2019040182A (ja) * | 2008-11-14 | 2019-03-14 | 株式会社半導体エネルギー研究所 | 表示装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001166280A (ja) * | 1999-12-10 | 2001-06-22 | Nec Corp | 液晶表示装置の駆動方法 |
| JP3820918B2 (ja) * | 2001-06-04 | 2006-09-13 | セイコーエプソン株式会社 | 演算増幅回路、駆動回路、及び駆動方法 |
| KR100747684B1 (ko) * | 2001-08-14 | 2007-08-08 | 엘지.필립스 엘시디 주식회사 | 전원 시퀀스장치 및 그 구동방법 |
| KR100932379B1 (ko) * | 2002-12-30 | 2009-12-16 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
| US20050140634A1 (en) * | 2003-12-26 | 2005-06-30 | Nec Corporation | Liquid crystal display device, and method and circuit for driving liquid crystal display device |
| CN100446079C (zh) * | 2004-12-15 | 2008-12-24 | 日本电气株式会社 | 液晶显示装置、其驱动方法及其驱动电路 |
| CN100437831C (zh) * | 2006-09-25 | 2008-11-26 | 友达光电股份有限公司 | 降低偏压效应的移位寄存器 |
| JP5172212B2 (ja) * | 2007-05-30 | 2013-03-27 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
| CN102610205A (zh) * | 2012-03-29 | 2012-07-25 | 深圳市华星光电技术有限公司 | 馈通电压补偿电路、液晶显示装置和馈通电压补偿方法 |
| CN111477192B (zh) * | 2020-05-25 | 2022-04-15 | 京东方科技集团股份有限公司 | 调节方法、调节模组和显示装置 |
| CN114913826A (zh) * | 2022-05-16 | 2022-08-16 | 星源电子科技(深圳)有限公司 | 一种低串扰的液晶模组的制作方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5485173A (en) * | 1991-04-01 | 1996-01-16 | In Focus Systems, Inc. | LCD addressing system and method |
| JPH07140441A (ja) * | 1993-06-25 | 1995-06-02 | Hosiden Corp | アクティブマトリックス液晶表示素子の駆動方法 |
| JPH0876093A (ja) * | 1994-09-08 | 1996-03-22 | Texas Instr Japan Ltd | 液晶パネル駆動装置 |
| JP3647523B2 (ja) * | 1995-10-14 | 2005-05-11 | 株式会社半導体エネルギー研究所 | マトリクス型液晶表示装置 |
| JP3305946B2 (ja) * | 1996-03-07 | 2002-07-24 | 株式会社東芝 | 液晶表示装置 |
| JPH1020274A (ja) * | 1996-07-05 | 1998-01-23 | Fujitsu Ltd | 液晶表示駆動回路及び液晶表示装置 |
| KR100499431B1 (ko) * | 1996-08-19 | 2005-11-04 | 세이코 엡슨 가부시키가이샤 | 액정 장치의 구동방법 |
| JP4307574B2 (ja) * | 1996-09-03 | 2009-08-05 | 株式会社半導体エネルギー研究所 | アクティブマトリクス表示装置 |
| US6084562A (en) * | 1997-04-02 | 2000-07-04 | Kabushiki Kaisha Toshiba | Flat-panel display device and display method |
| US6067065A (en) * | 1998-05-08 | 2000-05-23 | Aurora Systems, Inc. | Method for modulating a multiplexed pixel display |
-
1998
- 1998-07-13 JP JP19687498A patent/JP3914639B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-09 US US09/349,502 patent/US6373456B1/en not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100436622B1 (ko) * | 2000-05-19 | 2004-06-22 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액티브 매트릭스형 액정 표시 장치 |
| JP2002055325A (ja) * | 2000-07-27 | 2002-02-20 | Samsung Electronics Co Ltd | スイング共通電極を利用した液晶表示装置及びその駆動方法 |
| JP2019040182A (ja) * | 2008-11-14 | 2019-03-14 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US10416517B2 (en) | 2008-11-14 | 2019-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US10901283B2 (en) | 2008-11-14 | 2021-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11604391B2 (en) | 2008-11-14 | 2023-03-14 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US12013617B2 (en) | 2008-11-14 | 2024-06-18 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| CN108320715A (zh) * | 2018-01-03 | 2018-07-24 | 惠科股份有限公司 | 液晶显示装置及其驱动方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3914639B2 (ja) | 2007-05-16 |
| US6373456B1 (en) | 2002-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6075505A (en) | Active matrix liquid crystal display | |
| JP2505864B2 (ja) | デイスプレ―のクロスト―ク減少方法と装置 | |
| KR100338012B1 (ko) | 스윙 공통 전극을 이용한 액정 표시 장치 및 이의 구동 방법 | |
| TWI415049B (zh) | 顯示裝置以及用於其之驅動方法 | |
| US7705822B2 (en) | Liquid crystal display | |
| US8552953B2 (en) | Display device | |
| JP4330059B2 (ja) | 液晶表示装置及びその駆動制御方法 | |
| EP3113167A1 (en) | Method of driving display panel and display apparatus for performing the same | |
| US10482838B2 (en) | Active-matrix display device and method for driving the same | |
| US20090174692A1 (en) | Pixel driving circuit and a display device having the same | |
| JP2001282205A (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| WO2008032468A1 (fr) | Appareil d'affichage | |
| WO2018233368A1 (zh) | 像素电路、显示装置以及驱动方法 | |
| CN101884062A (zh) | 显示装置及显示装置的驱动方法 | |
| KR100549983B1 (ko) | 액정표시장치 및 그 구동방법 | |
| KR100440360B1 (ko) | 액정표시장치및그구동방법 | |
| JP2000028992A (ja) | 液晶表示装置 | |
| JP2007279539A (ja) | ドライバ回路、表示装置及びその駆動方法 | |
| JP4824863B2 (ja) | 液晶表示パネルとこれを含む液晶表示装置及びその駆動方法 | |
| JPH07318901A (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
| JP3967577B2 (ja) | 液晶パネルの駆動方法および液晶表示装置 | |
| CN101963728A (zh) | 液晶显示器 | |
| JP3182350B2 (ja) | 液晶表示装置の駆動法 | |
| KR100559225B1 (ko) | 액정 표시 장치의 도트 인버젼 드라이빙 방법 | |
| JP4270442B2 (ja) | 表示装置およびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040811 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060914 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061031 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061127 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070205 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313632 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |