JPH07140441A

JPH07140441A - アクティブマトリックス液晶表示素子の駆動方法

Info

Publication number: JPH07140441A
Application number: JP6108108A
Authority: JP
Inventors: Masaru Yasui; 勝安居; Osao Kamiya; 長生神谷; Masanori Hosomichi; 政則細道
Original assignee: Hosiden Corp
Current assignee: Hosiden Corp
Priority date: 1993-06-25
Filing date: 1994-05-23
Publication date: 1995-06-02
Also published as: US5784039A; EP0657864A1; EP0657864B1; DE69415486D1; DE69415486T2; WO1995000944A1; KR0171956B1; EP0657864A4

Abstract

(57)【要約】【目的】ソースドライバの供給電力が小さく、液晶の
誘電異方性等により発生するＤＣ電圧を補償でき、画素
の電荷保持特性のよい駆動方法を提供する。【構成】ゲート電圧Ｖ_Giには、ゲートパルスＰ_Gの直
ぐ前方に第１バイアス電圧Ｖ_x1又は第２バイアス電圧Ｖ
_X2が交互に付加される。これにより画素の電荷保持特性
を改善できる。液晶セルの共通電極４ｂに外部より印加
するコモン電圧Ｖ _Cと、平均値（Ｖ_x1＋Ｖ_X2）／２との
間には液晶パネルの特性に応じた関係式が成立し、どち
らか一方を調整することによって、Ｖ_Cとドレイン電圧
の中心値Ｖｄ_oとを一致させることができる。Ｖ_x1−Ｖ
_x2やソースドライバ出力電圧Ｖ_Sppを調整して、ドレイ
ン電圧Ｖ_Dppを任意に設定することもできる。特に、Ｖ
_Sppを映像信号成分の最大許容振幅Ｖ_aに等しく設定し
て、ソースドライバ出力の省電力化が図られる。前記平
均値を調整して、Ｖ_Dppの中心値Ｖ_do（コモン電圧Ｖ _C
はＶ_doに等しく選定される）をＶ_Sppの中心値に一致さ
せて、前記ＤＣ電圧を補償できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はアクティブマトリック
ス液晶表示素子の駆動方法に関し、特にゲートバス駆動
電圧にゲートパルスとは別にほぼ１Ｈ（水平査定時間）
の２つのバイアス電圧を付加する駆動方法に係わる。

【０００２】

【従来の技術及び発明が解決しようとする課題】アクテ
ィブマトリックス液晶表示素子（以下ＡＭＬＣＤと記
す）による表示画質は近年きわめて改善されている。し
かしながら、フリッカーの問題や固定画像を表示した直
後にその固定画像のイメージが焼き付く問題等があり、
それらに対する種々の対策が報告されている。また、Ａ
ＭＬＣＤでは、液晶テレビその他の用途に鑑みて、でき
る限り低消費電力の駆動法が望まれている。

【０００３】まず、フリッカー改善については、特開昭
６１−２９８９３や特開昭６１−５９４９３号公報等が
公知である。しかし、これらの方法は、液晶材料の誘電
異方性やＡＭＬＣＤ内部の寄生容量により発生するＤＣ
電圧の補償がされておらず、各表示画素毎にフリッカー
を減少させるのではなく、画面全体としての見かけ上の
フリッカーを減少させたものである。

【０００４】また、ソースドライバの消費電力の改善に
ついては、特開昭６２−１１６９２３号公報等が公知で
あるが、これについても誘電異方性の補償はされていな
い。誘電異方性に起因して発生するＤＣ電圧の補償につ
いては、“Ｃｏｍｐｅｎｓａｔｉｏｎｏｆｔｈｅ
ＤｉｓｐｌａｙＥｌｅｃｔｒｏｄｅＶｏｌｔａｇｅ
Ｄｉｓｔｏｒｔｉｏｎ”（ＪａｐａｎＤｉｓｐｌａ
ｙ ’８６Ｐ．１９２〜１９５；文献と言う）の駆
動法や、“ＣＯＭＰＥＮＳＡＴＩＶＥＡＤＤＲＥＳＳ
ＩＮＧＦＯＲＳＷＩＴＣＨＩＮＧＤＩＳＴＯＲＴ
ＩＯＮＩＮＡ−ＳＩＴＦＴＬＣＤ”（ＥｕｒｏＤ
ｉｓｐｌａｙ ’８７Ｐ．１０７〜１１０；文献
と言う）の駆動法がある。

【０００５】文献は画像信号電圧の振幅中心電圧に対
して正側と負側の振幅を変えることにより、前記のＤＣ
電圧を補償する方法である。この方法は、画像信号の大
きさによって、正負の振幅比を変えなければならないと
いう欠点がある。文献は、隣接ゲート線に設けた容量
を通して補正パルスを加える方法で、原理的に前記のＤ
Ｃ電圧は生じない。

【０００６】両者は前記ＤＣ電圧の補償は行っている
が、ソースドライバの消費電力については改善されてい
ない。ソースドライバの低消費電力化と、前記ＤＣ電圧
の補償を同時に行う方法として特開平２−１５７８１５
号公報等がある。しかしこの方法は以下に述べる欠点を
有する。

【０００７】画素容量にその画素の位置に対応する映像
信号を書き込んだ後、ＴＦＴ（薄膜トランジスタ）をオ
フにして、書き込んだ電荷を保持させる必要がある。そ
のためには、ＴＦＴをオフにする時、該ＴＦＴのゲート
に与える電圧は、ソース・ドレイン電流Ｉ_DSを充分小さ
くする電位を与えなければならない。しかし、特開平２
−１５７８１５号公報によれば、画素容量に映像信号を
書き込んだ後、Ｖ_e(+)又はＶ_e(-)なるパルスが印加され
ており、その印加されている期間では、Ｉ_DSを最小にす
る電位の近傍になければならない。さもなくば、ＴＦＴ
にリークが生じることになる。しかし、特開平２−１５
７８１５号公報の場合には、Ｖ_e(+)，Ｖ _e(-)の値によっ
ては画素に書き込まれた映像信号の一部を本来書き込ま
れるべきではない映像信号、つまり他の画素に書き込む
べき映像信号の一部で書き変えてしまう。すなわち、画
素の電荷保持特性が劣化する欠点がある。

【０００８】尚、前記の文献についても、特開平２−
１５７８１５号公報にてＶ_e(-)と表わされたパルスを−
Ｖ_Eなるパルスとして表わしているので、上記の欠点と
同じ欠点を有する。この発明の目的は、ソースドライ
バの出力電力が小さく、液晶の誘電異方性等により発
生するＤＣ電圧を補償でき、画素の電荷保持特性のよ
いアクティブマトリックス液晶表示素子の駆動方法を提
供しようとしたものである。

【０００９】

【課題を解決するための手段】この発明は、ソースドラ
イバに列状のソースバスＳ₁ 〜Ｓ_nが順に接続され、ゲ
ートドライバに行状のゲートバスＧ₁ 〜Ｇ_m+1 が順に接
続され、それらゲートバスＧ_i，Ｇ_i+1 （ｉ＝１〜ｍ）
とソースバスＳ_j（ｊ＝１〜ｎ）とが作る網目内に液晶
画素Ｌ_ijが配され、前記ゲートバスＧ_i及びソースバス
Ｓ_jの交叉点付近にＴＦＴＱ_ijが各バスに接続されて配
され、前記各液晶画素Ｌ_ijの表示電極が前記ＴＦＴＱ_ij
のドレインに接続され、それら各液晶画素の表示電極と
対向する電極は共通電極とされ、前記各液晶画素Ｌ_ijに
それぞれ信号蓄積キャパシタが形成され、その信号蓄積
キャパシタの一方の電極は前記表示電極に接続され、他
方の電極は前記ゲートバスＧ_i+1 に接続されて成るアク
ティブマトリックス液晶表示素子の駆動方法に関する。

【００１０】（１）請求項１の発明は、前記ゲートドラ
イバより前記各ゲートバスＧ_i（ｉ＝１〜ｍ＋１）に与
えるゲート電圧Ｖ_Giには、１フレーム期間にほぼ１Ｈ
（水平走査時間）ずつ順次選択レベル（高レベル）Ｖ_GH
となり、他の期間は非選択レベル（低レベル）Ｖ_GLとな
るゲートパルスＰ_Gと、その各ゲートパルスの立上り時
点と、その立上り時点よりほぼ１Ｈだけ早い時点との間
に、第１バイアス電圧Ｖ _x1又は第２バイアス電圧Ｖ
_x2が、第ｉ−１行の画素の交流駆動における負書き込み
期間及び正書き込み期間にそれぞれ対応して、交互に付
加されているものである。

【００１１】（２）請求項２の発明は請求項１記載のア
クティブマトリックス液晶表示素子の駆動方法におい
て、前記バイアス電圧Ｖ_x1，Ｖ_x2が前記低レベルＶ_GLに
対してＶ_x1＞Ｖ_GL，Ｖ_x2＜Ｖ_GLとなるものである。（３）請求項３の発明は請求項１記載のアクティブマト
リックス液晶表示素子の駆動方法において、前記バイア
ス電圧Ｖ_x1，Ｖ_x2が前記低レベルＶ_GLに対してＶ_x1≦Ｖ
_GL，Ｖ_x2＜Ｖ_GLとなるものである。

【００１２】（４）請求項４の発明は、前記（１）乃至
（３）項のいずれかに記載のアクティブマトリックス液
晶表示素子の駆動方法において、最終のゲートバスのゲ
ート電圧Ｖ_Gm+1だけには前記ゲートパルスＰ_Gを与え
ず、前記第１バイアス電圧Ｖ_x1及び第２バイアス電圧Ｖ
_x2を与えた後、それぞれ前記非選択レベルＶ_GLとなるも
のである。

【００１３】（５）請求項５の発明は、前記（１）乃至
（４）項のいずれかに記載のアクティブマトリックス液
晶表示素子の駆動方法において、前記共通電極に印加す
るコモン電圧Ｖ_c又は前記第１バイアス電圧Ｖ_x1と第２
バイアス電圧Ｖ_x2との平均値（Ｖ_x1＋Ｖ_x2）／２のいず
れか一方が任意に与えられ、他方がＶ_C＝Ｖ_do（ドレイ
ン電位の中心値）を満足させるように設定されるもので
ある。

【００１４】（６）請求項６の発明は前記（１）又は
（２）項に記載のアクティブマトリックス液晶表示素子
の駆動方法において、前記第１バイアス電圧Ｖ_x1と前記
第２バイアス電圧Ｖ_x2との平均値（Ｖ_x1＋Ｖ_x2）／２を
一定にしたまま、該２つのバイアス電圧の差Ｖ_x1−Ｖ_x2
を調整して、前記ソースドライバの出力電圧のピーク・
トウ・ピーク値Ｖ_Sppを一定に保持したまま、前記ＴＦ
Ｔのドレイン電圧のピーク・トウ・ピーク値Ｖ_Dppを任
意に設定するものである。

【００１５】（７）請求項７の発明は、前記（１）又は
（２）項に記載のアクティブマトリックス液晶表示素子
の駆動方法において、前記ソースドライバ出力電圧のピ
ーク・トウ・ピーク値Ｖ_sppを調整して、前記第１バイ
アス電圧Ｖ_x1と前記第２バイアス電圧Ｖ_x2との差Ｖ_x1−
Ｖ_x2を一定にしたまま、前記ＴＦＴのドレイン電圧のピ
ーク・トウ・ピーク値Ｖ_Dppを任意に設定するものであ
る。

【００１６】（８）請求項８の発明は、前記（６）又は
（７）項に記載のアクティブマトリックス液晶表示素子
の駆動方法において、前記ソースドライバの出力電圧の
ピーク・トウ・ピーク値Ｖ_Sppが、ソースドライバの出
力に含まれる映像信号成分の最大振幅Ｖ_aに等しく設定
されるものである。（９）請求項９の発明は、前記（１）乃至（８）項のい
ずれかに記載のアクティブマトリックス液晶表示素子の
駆動方法において、第１可変直流電源の出力電圧ｋ₁
（Ｖ_x1＋Ｖ_x2）（ｋ₁ は任意の定数）と第２可変直流電
源の出力電圧ｋ₂（Ｖ_x1−Ｖ_x2）（ｋ₂ は任意の定数）
とを演算して、前記第１，第２バイアス電圧Ｖ_x1，Ｖ_x2
を得るものである。

【００１７】（１０）請求項１０の発明は、前記（５）
項に記載のアクティブマトリックス

【００１８】液晶表示素子の駆動方法において、前記第
１，第２バイアス電圧の平均値（Ｖ_x1＋Ｖ_x2）／２を調
整して、前記ドレイン電圧Ｖ_Dppの中心値Ｖ_doを前記ソ
ース電圧Ｖ_Sppの中心値に一致させるものである。

【００１９】

【実施例】図１Ａは、本発明によるＡＭＬＣＤの要部を
示す等価回路図、図１Ｂは表示パネルのｉ行目にある一
画素の等価回路、図２は図１の画素に印加される本発明
による駆動信号波形である。ソースドライバ２に列状の
ソースバスＳ₁ 〜Ｓ_nが順に接続され、ゲートドライバ
３に行状のゲートバスＧ₁ 〜Ｇ_m+1 が順に接続される。
ゲートバスＧ_i，Ｇ _i+1 （ｉ＝１〜ｍ）とソースバスＳ
_j（ｊ＝１〜ｎ）とが作る網目内に液晶画素Ｌ_ijが配さ
れている。ゲートバスＧ_i及びソースバスＳ_jの交叉点
付近にＴＦＴＱ_ijが各バスに電気的に接続されて配され
る。各液晶画素Ｌ_ijの液晶セル４を挟む一方の表示電極
４ａが、ＴＦＴＱ_ijのドレインＤに接続され、他方の電
極は、各セルに共通の共通電極４ｂとされる。各画素Ｌ
_ijにそれぞれ信号蓄積キャパシタ５が形成されている。
同キャパシタ５の一方の電極は表示電極４ａに接続さ
れ、他方の電極はゲートバスＧ_i+1 に接続される。

【００２０】ソースドライバ２から各ソースバスＳ
_jに、ｊ列の画素Ｌ_1j，Ｌ_2j，…Ｌ_mjにそれぞれ供給す
るためのほぼ１Ｈ（水平走査時間）の信号電圧（ソース
バス駆動電圧又はソース電圧とも言う）Ｖ_1j，Ｖ_2j，…
Ｖ_mj（纏めてＶ_sj又はＶ_Sで表す）が順次出力される。
またゲートドライバ３からゲートバスＧ₁ ，Ｇ₂ ，…，
Ｇ _m+1 に、ほぼ１Ｈの間高レベル、他の期間は低レベル
となり、それぞれ１Ｈずつ順次シフトされたパルス状の
走査電圧（ゲートバス駆動電圧又はゲート電圧とも言
う）Ｖ_G1，Ｖ_G2，…Ｖ_Gm+1がそれぞれ出力される。

【００２１】これにより各行のＴＦＴは順次オンにされ
る。図１Ｂは図１Ａの１つの網目内画素の等価回路を示
した図である。同図において、ＴＦＴのゲート・ドレイ
ン間に存在する寄生容量をＣ_gd，液晶セル４の画素容量
をＣ_LC，信号蓄積キャパシタ５のストレージ容量をＣ_S
とする。図２は、図１Ｂの実施例の液晶画素Ｌ_ij駆動時
のソース電圧Ｖ_Sj（簡単化のためＶ_Sで示す）、ゲート
電圧Ｖ_Gi，Ｖ_Gi+1及びドレイン電圧Ｖ_Dの代表的な波形
を示したものである。なおＶ_Cは共通電極４ｂに印加さ
れるコモン電圧である。Ｖ_S-及びＶ_S+は、それぞれ液晶
画素に対する交流化駆動を行うための負書き込み時及び
正書き込み時のバイアス電圧（映像信号成分Ｖ_a＝０時
のソース電圧）である。映像信号成分の最大振幅Ｖ_aは
矢印で表されており、その長さで大きさを、その向きで
画素に書き込まれるべき極性を表す。

【００２２】ゲート電圧Ｖ_Gの非選択レベルＶ_GLと選択
レベルＶ_GHとの差をＶ_g、交流化信号（図示せず）に従
って与えられる２つのバイアス電圧をＶ_x1，Ｖ_x2とす
る。この発明では、ゲートドライバ３より各ゲートバス
Ｇ_i（ｉ＝１〜ｍ＋１）に与えるゲート（駆動）電圧Ｖ
_Giには、１フレーム期間にほぼ１Ｈずつ順次高レベルＶ
_GHとなり、他の期間は低レベルＶ_GLとなる矩形状のゲー
トパルスＰ_Gと、その各ゲートパルスＰ_Gの立上り時点
と、その立上り時点よりほぼ１Ｈの期間（図２の例で
は、１Ｈ＋Δ₁ の期間）だけ早い時点との間に、ゲート
電圧Ｖ_Giに、第１バイアス電圧Ｖ_x1又は第２バイアス電
圧Ｖ_x2が、第ｉ−１行の画素の交流駆動における負書き
込み期間及び正書き込み期間にそれぞれ対応して、交互
に付加されることを最大の特徴としている（請求項
１）。

【００２３】従って、ゲートバスＧ_i+1 に与えるゲート
電圧Ｖ_Gi+1は図２に示すように、画素Ｌ_ijの負書き込み
時に第１バイアス電圧Ｖ_x1が、また正書き込み時に第２
バイアス電圧Ｖ_x2が低レベルＶ_GLにそれぞれ付加されて
いる。また請求項４の発明では、最終のゲートバスのゲ
ート電圧Ｖ_Gm+1だけには図１０に示すようにゲートパル
スＰ_Gを与えないようにしている（請求項４）。その理
由は、ｍ＋１行には画素やＴＦＴが存在しないこと及び
このようにしてもｍ行の画素やＴＦＴに悪影響を与える
ことがないからである。これについては後述する。

【００２４】次に本発明の詳細を図２に示した時点ｔ₀
〜ｔ₉に従って順次説明する。ｔ≦ｔ₀ ではドレイン電
位Ｖ_Dはｔ≦ｔ₀ のフレームでゲートの選択パルスＰ _G
等で書き込まれ、シフトした電位となっている。続くｔ
₀ ＜ｔ＜ｔ₁ の期間でＴＦＴがオン状態となり、新たな
データが書き込まれる。ｔ₀ ＜ｔ＜ｔ₁ の期間に、ｉ行
のＴＦＴがオン状態になるのでドレイン電位Ｖ _Dがソー
ス電位Ｖ_S＝Ｖ_S-−Ｖ_aに達するまでＣ_gd，Ｃ_LC，Ｃ_S
は充電される。

【００２５】ｔ＝ｔ₁ において、ゲート電位Ｖ_GiがＶ_GL
に下がる。図３Ａはｔ₀ ＜ｔ＜ｔ₁ の時、図３Ｂはｔ₁
＜ｔ＜ｔ₂ の時のゲートドライバを含む等価回路であ
る。Ａでは、ＴＦＴがオンしているので、（イ）点の電
位、つまりドレイン電圧はＶ_Sに等しい。従ってＣ_gd，
Ｃ_LC，Ｃ_Sに蓄えられる電荷の総量は、Ｃ_LC（Ｖ_S−Ｖ_C）＋Ｃ_S（Ｖ_S−Ｖ_x1）−Ｃ_gd（Ｖ_GH−Ｖ_S） …（１）である。図３Ｂでの（イ）点のドレイン電位をＶ_Dとす
ると、Ｃ_gd，Ｃ_LC，Ｃ_Sに蓄えられる電荷の総量は、Ｃ_LC（Ｖ_D−Ｖ_C）＋Ｃ_S（Ｖ_D−Ｖ_x1）＋Ｃ_gd（Ｖ_D−Ｖ_GL） …（２）（１），（２）式は、電荷の保存則によって等しいの
で、次の（３）式が成立する。

【００２６】Ｃ_LC（Ｖ_S−Ｖ_C）＋Ｃ_S（Ｖ_S−Ｖ_x1）＋Ｃ_gd（Ｖ_S−Ｖ_GH）＝Ｃ_LC（Ｖ_D −Ｖ_C）＋Ｃ_S（Ｖ_D−Ｖ_x1）＋Ｃ_gd（Ｖ_D−Ｖ_GL） …………（３）（３）式を整理すると、（Ｃ_LC＋Ｃ_S＋Ｃ_gd）（Ｖ_S−Ｖ_D）＝Ｃ_gd・Ｖ_g ∴Ｖ_S−Ｖ_D＝｛Ｃ_gd／（Ｃ_LC＋Ｃ_S＋Ｃ_gd）｝（Ｖ_GH−Ｖ_GL） …（４）となる。

【００２７】Ｖ_S−Ｖ_D＝ｄＶ_P …（５）と置けば、ｄＶ_P＝｛Ｃ_gd／（Ｃ_gd＋Ｃ_S＋Ｃ_LC）｝（Ｖ_GH−Ｖ_GL） …………（６）即ち、ドレイン電圧Ｖ_Dは、（６）式で表されるｄＶ_P
だけ下方にシフトする。なお、このようにゲートパルス
によってＶ_Dがシフトすることは前記の文献等で知ら
れていることである。

【００２８】ｔ₁ ＜ｔ＜ｔ₂ の期間はｉ行のＴＦＴはオ
フとなっているので、ドレイン電位Ｖ_Dは、変化しな
い。ｔ＝ｔ₂ において、ｉ＋１行のＴＦＴのゲートに選
択レベルＶ_GHが与えられる。これによって、ｉ行のドレ
インの電位はＣ_S側から加えられた電位に比例してシフ
トする。そのシフト量ｄＶ_Qは（６）式によるシフトと
同じ原理で求められ、以下の（７）式で与えられるｄＶ
_Qだけ上方にシフトする。

【００２９】ｄＶ_Q＝｛Ｃ_S／（Ｃ_gd＋Ｃ_LC＋Ｃ_S）｝（Ｖ_GH−Ｖ_x1） ………（７）ｔ₂ ＜ｔ＜ｔ₃ の期間では、ドレイン電位Ｖ_Dは変化し
ない。ｔ＝ｔ₃ において、ｉ＋１行のＴＦＴのゲートに
非選択レベルＶ_GLが与えられる。これによってｉ行目の
ドレイン電位Ｖ_Dは、加えられた電位に比例してシフト
する。そのシフト量ｄＶ_Rは（６）式によるシフトと同
じ原理で求められ、以下の（８）式で与えられる量だけ
下方にシフトする。

【００３０】ｄＶ_R＝｛Ｃ_S／（Ｃ_gd＋Ｃ_LC＋Ｃ_S）｝（Ｖ_GH−Ｖ_GL） ………（８）ｔ＝ｔ₁ からｔ＝ｔ₃ までの間の全シフト量ΔＶ_C″は ΔＶ_C″＝ｄＶ_P−ｄＶ_Q＋ｄＶ_R …（９）（９）式に（６），（７），（８）式を代入すれば ΔＶ_C″＝｛Ｃ_gd／（Ｃ_gd＋Ｃ_LC＋Ｃ_S）｝（Ｖ_GH−Ｖ_GL）＋｛Ｃ_S／（Ｃ_gd ＋Ｃ_LC＋Ｃ_S）｝（Ｖ_x1−Ｖ_GL） …………（１０）またｔ₃ ≦ｔ＜ｔ₄ 間のドレイン電圧をＶ_D-（負符号は
負書き込み時を意味する）とすると、Ｖ_D-＝Ｖ_S-−Ｖ_a−ΔＶ_C″ …（１１）と表される。このＶ_D-とコモン電圧Ｖ_Cとの電位差が、
負書き込みを行ったフレームの当該画素Ｌ_ijの液晶セル
４に対する表示電圧として保持される。

【００３１】ｔ₄ ＜ｔ≦ｔ₆ 期間、図２にはＴＦＴがオ
フ状態であるとして、Ｇ_i及びＧ_i+ ₁ のゲート波形に応
じたドレイン電位Ｖ_Dの変化が示されているが、この期
間にドレイン電位Ｖ_Dがどのような変化をしても、続く
ｔ₆ ＜ｔ＜ｔ₇ の期間にて、Ｇ_i行のＴＦＴがオン状態
となり、新たなデータが書き込まれるのでｔ≧ｔ₇ での
ドレイン電位には影響を与えない。よってこの期間での
ドレイン電位の変化については説明を省略する。

【００３２】ｔ₆ ＜ｔ＜ｔ₇ 期間において、ｉ行のＴＦ
Ｔがオン状態になるので、ドレイン電位Ｖ_Dがソース電
位Ｖ_S＝Ｖ_S+＋Ｖ_aに達するまで、Ｃ_gd，Ｃ_LC，Ｃ_Sは
充電される。ｔ＝ｔ₇ において、ｔ＝ｔ₁ と同様にゲー
トパルスＰ_Gが立下るので、ドレインの電位は前記
（６）式で与えられるｄＶ_Pだけ下方にシフトする。

【００３３】ｔ₇ ＜ｔ＜ｔ₈ の期間はｉ行のＴＦＴがオ
フ状態になるのでドレイン電位Ｖ_Dは変化しない。ｔ＝
ｔ₈ において、ｉ＋１行のゲートに選択レベルＶ_GHが与
えられる。このときｉ行のドレインの電位はｔ＝ｔ₂ の
場合と同様にｄＶ_S＝｛Ｃ_S／（Ｃ_gd＋Ｃ_LC＋Ｃ_S）｝（Ｖ_GH−Ｖ_x2） ………（１２）で表されるシフト量ｄＶ_Sだけ上方にシフトする。

【００３４】ｔ₈ ＜ｔ＜ｔ₉ の期間、ドレイン電位は変
化しない。ｔ＝ｔ₉ において、ｉ＋１行のゲートに非選
択レベルＶ_GLが与えられる。このときｉ行のドレインの
電位はｔ＝ｔ₃ の場合と同様にｄＶ_R＝｛Ｃ_S／（Ｃ_gd＋Ｃ_LC＋Ｃ_S）｝（Ｖ_GH−Ｖ_GL） ………（１３）だけ下方にシフトする。

【００３５】ｔ＝ｔ₇ からｔ＝ｔ₉ までの間の全シフト
量ΔＶ_C′は ΔＶ_C′＝−ｄＶ_P＋ｄＶ_S−ｄＶ_R …（１４）（１４）式に（６），（１２），（１３）式を代入し
て、 ΔＶ_C′＝−｛Ｃ_gd／（Ｃ_gd＋Ｃ_S＋Ｃ_LC）｝（Ｖ_GH−Ｖ_GL）＋｛Ｃ_S／（Ｃ _gd ＋Ｃ_LC＋Ｃ_S）｝（Ｖ_GL−Ｖ_x2） ………………………（１５）またｔ＞ｔ₉ のドレイン電位をＶ_D+（正符号は正書き込
みを意味する）とすると、Ｖ_D+＝Ｖ_S+＋Ｖ_a＋ΔＶ_C′ …（１６）と表わされる。このＶ_D+とコモン電圧Ｖ_Cとの電位差が
正書き込み時の当該画素Ｌ_ijの液晶セル４に対する表示
電圧として保持される。

【００３６】以上の結果を基にソース電圧Ｖ_S，ドレイ
ン電位Ｖ_D，コモン電圧Ｖ_C，２つのバイアスＶ_x1，Ｖ
_x2の関係について、次に検討する。液晶を交流化するた
めには、共通電極４ｂに与えるべきコモン電圧Ｖ_Cは、
正書き込み時のドレイン電位Ｖ_D+と負書き込み時のドレ
イン電位Ｖ_D-とが対称となるように両者の平均値Ｖ_doに
一致させなければならない。従って、Ｖ_C＝Ｖ_do≡（Ｖ_D+＋Ｖ_D-）／２ …（１７）（１７）式に（１１），（１６）式を代入すると、Ｖ_C＝Ｖ_do≡（Ｖ_S-＋Ｖ_S+）／２＋（ΔＶ_C′−ΔＶ_C″）／２…（１８）さらにΔＶ_C″，ΔＶ_C′に（１０），（１５）式を代
入して整理すると次の（１９）式が得られる。

【００３７】Ｖ_C＝Ｖ_do≡（Ｖ_S-＋Ｖ_S+）／２−｛Ｃ_gd／（Ｃ_gd＋Ｃ_LC＋Ｃ_S）｝（Ｖ_GH− Ｖ_GL）−｛Ｃ_S／（Ｃ_gd＋Ｃ_LC＋Ｃ_S）｝｛（Ｖ_x1＋Ｖ_x2）／２−Ｖ_GL｝…(19) ドレイン電位のピーク・トウ・ピーク値Ｖ_Dpp＝Ｖ_D+−
Ｖ_D-は（１１），（１６）式より次の（２０）式で表わ
される。Ｖ_Dpp≡Ｖ_D+−Ｖ_D-＝（Ｖ_S+＋Ｖ_a＋ΔＶ_C′）−（Ｖ_S-−Ｖ_a−ΔＶ_C″）＝（Ｖ_S+−Ｖ_S-）＋２Ｖ_a＋ΔＶ_C′＋ΔＶ_C″ …（２０）（２０）式のΔＶ_C′，ΔＶ_C″に（１５），（１０）
式をそれぞれ代入すれば、Ｖ_Dpp≡Ｖ_D+−Ｖ_D-＝Ｖ_S+−Ｖ_S-＋２Ｖ_a＋｛Ｃ_S／（Ｃ_gd＋Ｃ_LC＋Ｃ_S）｝（Ｖ_x1−Ｖ_x2） …（２１）＝Ｖ_Spp＋｛Ｃ_S／（Ｃ_gd＋Ｃ_LC＋Ｃ_S）｝（Ｖ_x1−Ｖ_x2）…（２１′ ）これまで解析した結果から注目するべき点を述べる。（Ａ）（１９）式について考える。（１９）式右辺の第
一項（Ｖ_S-＋Ｖ_S+）／２はソース電圧Ｖ_Sの負及び正書
き込み時のバイアスＶ_S-及びＶ_S+の平均値を示しＶ_Spp
の中心値となる。注目すべきは第３項である。第１，第
２バイアス電圧の平均値（Ｖ_x1＋Ｖ_x2）／２を調整する
ことにより、ドレイン電位の平均値Ｖ_doを任意に設定で
きる。

【００３８】液晶を交流化するためにはドレイン電位の
平均値Ｖ_do＝Ｖ_C（コモン電圧）としなければならな
い。そのために（ａ）コモン電圧Ｖ_Cを可変して、（１９）式で与えら
れるＶ_doと等しくなるよう調整する。（ｂ）与えられたコモン電圧Ｖ_Cにドレイン電位の平均
値Ｖ_doが等しくなるよう、第１，第２バイアス電圧の平
均値（Ｖ_x1＋Ｖ_x2）／２を調整する。という２通りの調
整方法がとれる。請求項５では、「Ｖ_c又は（Ｖ_x1＋Ｖ
_x2）／２のどちらか一方が任意に与えられ、他方がＶ_C
＝Ｖ_doを満足させるように設定される」ことを特徴とし
ている。（Ｂ）（２１），（２１′）式について考える。注目す
べきは第４項である。Ｖ _x1−Ｖ_x2は第１，第２バイアス
電圧の差を表す。Ｖ_x1とＶ_x2の差Ｖ_x1−Ｖ_x2を調整する
ことにより、ソース信号Ｖ_Sppを何ら変えることなく、
ドレイン電圧Ｖ_Dp _pを任意に設定できる。（２１），
（２１′）式はバイアス電圧の平均値（Ｖ_x1＋Ｖ_x2）／
２と無関係に成立するので、前記平均値を一定に保持し
たままＶ_x1＋Ｖ_x2を調整して、Ｖ_sppを一定に保持した
ままＶ_Dppを任意に設定できる（請求項６）。

【００３９】図４において、太線は黒表示のドレイン電
圧Ｖ_D（Ｂ）を示し、黒表示のソース電圧Ｖ_S-，Ｖ
_S+が、それぞれΔＶ_C″又はΔＶ_C′だけシフトした位
置に一致する。図４Ａ，Ｂでは、第１，第２バイアス電
圧の平均値（Ｖ_x1＋Ｖ_x2）／２を変えずに、差Ｖ_x1−Ｖ
_x2を異なる値に調整して、ドレイン電圧のピーク・トウ
・ピーク値Ｖ_Dppを異なる値に設定している。しかし、
ソース信号Ｖ_S-−Ｖ_a及びＶ_S+＋Ｖ_aは図Ａ，Ｂで変化
はない。

【００４０】また、（２１），（２１′）式より、Ｖ_x1
−Ｖ_x2を調整してドレイン電位のピーク・トウ・ピーク
値Ｖ_Dpp＝Ｖ_D+−Ｖ_D-を変えずに、ソース電圧のピーク
・トウ・ピーク値（Ｖ_S+＋Ｖ_a）−（Ｖ_S-−Ｖ_a）≡Ｖ
_Spp及び黒表示のソース電圧のピーク・トウ・ピーク値
Ｖ_S-−Ｖ_S+を変えることができる。また、（２１），
（２１′）式より、Ｖ_Sppを調整して、Ｖ_x1−Ｖ_x2を一
定にしたまま、Ｖ_Dppを任意に設定できる（請求項
７）。

【００４１】特殊な場合としてソース電圧Ｖ_Sのピーク
・トウ・ピーク値Ｖ_Sppを図２，図４，図５Ｂに示すよ
うに映像信号成分の最大振幅Ｖ_aに等しくすることがで
きる（請求項８）。このとき、Ｖ_Spp≡（Ｖ_S+＋Ｖ_a）−（Ｖ_S-−Ｖ_a）＝Ｖ_a …（２２）であるから、上式よりＶ_S-−Ｖ_S+＝Ｖ_a …（２３）となる。図５Ａの場合には、Ｖ_Spp≡（Ｖ_S+＋Ｖ_a）−（Ｖ_S-−Ｖ_a）＝２Ｖ_a …（２４）に設定している。従って、上式よりＶ_S+＝Ｖ_S- …（２５）ソースドライバの出力Ｖ_Sppを小さくすると、ソースド
ライバの出力電力は、その２乗に比例して小さくなる。
従ってソースドライバ出力Ｖ_Sppを映像信号成分の最大
値Ｖ_aに等しくすることによって、ソースドライバの出
力電力を必要最小限とすることができる。

【００４２】ソースドライバの出力電力について、よく
用いられる行間交流（１行毎に正負を反転させる交流化
方法）の場合につき考察する。ソースドライバの負荷で
あるソースバスは容量性の負荷であり、その１本当りの
等価容量をＣ_SBとすると、Ｃ_SB・Ｖ_Spp〔Ｃ〕の電荷が
２水平期間で図６Ａの電池Ｖ_SppからＧＮＤへ流れる。
よってソースドライバの出力電力Ｐ_SはＰ_S＝ｎ・Ｃ_SB・（ｆ_H／２）・Ｖ_Spp ² 〔Ｗ〕 …（２６）ここで、ｆ_Hは水平同期信号周波数である。

【００４３】従来の駆動方式では、図６Ｃに示すように
Ｖ_Sppが１１Ｖ必要であった。これに対して請求項７の
発明（図２，図４，図５Ｂ）の駆動方法ではＶ_SppはＶ
ａ＝３．５Ｖと同じ大きさで充分である。従ってｎ＝２
０００，Ｃ_SB＝１００ｐＦ，ｆ_H＝３０ｋＨｚとする
と、従来の駆動方法ではＰ_S≒３６３ｍＷ、請求項５の
発明の駆動方法ではＰ_S≒３６．８ｍＷに省電力化され
る。

【００４４】このようにＡＭＬＣＤパネルを動作させる
には、画素容量を充電するための電力が問題になるので
はなく、バスを充電するための電力が問題になる。一
方、この発明の駆動方法では従来のゲートパルスの前端
に第１，第２バイアス電圧Ｖ_x1，Ｖ_x2を付加するので、
そのために生ずるゲートドライバの出力電力の請求項２
の発明における増加分について考察する。

【００４５】ゲートドライバの負荷であるゲートバス
は、容量性の負荷なのでその１本当りの等価容量をＣ_GB
とすれば、ゲート１本についての等価的なゲート駆動回
路は図６Ｂのようになる。ゲートドライバ３の出力電力
は等価容量Ｃ_GBを充放電する電力となる。この発明の駆
動方法では、等価容量Ｃ_GBをまずＶ_x1になるまで充電
し、その後、Ｖ_GHになるまで充電する。そして充電した
電荷をＶ_GLまで放電するので、Ｃ_GB（Ｖ_GH−Ｖ_GL）
〔Ｃ〕の電荷が移動したことになる。Ｖ_x1がない従来の
駆動方法でも、Ｃ_GBをＶ_gまで充電し、その電荷をＶ_GL
まで放電するので、電荷の移動量はこの発明と同じであ
る。単位時間における電荷の移動が電流なので、Ｖ_x1が
あってもなくても、電流は変わらないことになる。従っ
てＶ_x1を新たに与えることによる出力電力の増分はな
い。

【００４６】Ｖ_x2が与えられるフレームでは、まずＶ_x2
になるまで充電し、その後Ｖ_gになるまで充電する。そ
して充電した電荷をＶ_GLまで放電するので、Ｃ_GB（Ｖ_GH
−Ｖ _x2）〔Ｃ〕の電荷が移動したことになる。この内、
Ｃ_GB・Ｖ_g〔Ｃ〕の移動は従来の駆動方法でも生じるの
で、電力の増分はＶ_x2による電力のみを考えればよいこ
とになる。従ってゲートドライバの出力電力の増分は ΔＰ_G≒ｍ・Ｃ_GB・ｆ_V・（Ｖ_GL−Ｖ_x2）² ／２〔Ｗ〕 ……（２７）ここでｆ_Vは垂直同期信号周波数である。代表例とし
て、Ｃ_GB＝５００ｐＦ，ｆ_V＝６０Ｈｚ，ｍ＝５００
本，Ｖ_x2＝１０Ｖとすると０.7５ｍＷであり、ソースド
ライバの供給電力の減少量３６３−３７＝３２６ｍＷに
比べて僅かである。

【００４７】以上のことからわかるように、Ｖ_x1，Ｖ_x2
がＶ_GLよりも大きい場合にはゲートドライバの電力の増
大はない。ゲートドライバの電力が増大するのは、Ｖ_x1
又はＶ_x2がＶ_GLより小さい場合である。請求項３の場合
はＶ_x1≦Ｖ_GLなので本発明によるゲートドライバの電力
は（２７）式での増加に加えてさらに（２７）式のＶ_x2
をＶ_x1に置き換えた分が増大する。代表例としてＶ_x1＝
−３Ｖ，他の値は先の計算の値を用いてもその電力の増
大分は0.０７mWでありＶ_x2による分を加えても0.８２mW
にすぎない。

【００４８】従って、請求項７の発明は装置全体として
省電力となるものである。（Ｃ）ゲートドライバ３に第１，第２バイアス電圧
Ｖ_x1，Ｖ_x2を供給するための、バイアス発生回路として
は、（１９）式に示したようにコモン電圧Ｖ_Cにドレイ
ンの中心電圧Ｖ_doを一致させるためには、第１，第２バ
イアス電圧の和のｋ ₁ （任意の定数）倍ｋ₁ （Ｖ_x1＋Ｖ
_x2）が可変できなければならない。また、（２１′）式
と関連してドレイン電圧Ｖ_Dpp又はソースバス駆動電圧
Ｖ_Sppを所定値に設定するために、第１，第２バイアス
電圧の差のｋ₂ （任意の定数）倍（Ｖ _x1−Ｖ_x2）ｋ₂ が
可変できなければならない。しかもｋ₁ （Ｖ_x1＋Ｖ_x2）
とｋ₂（Ｖ_x1−Ｖ_x2）との調整が各々独立に行えるのが
望ましい。この要望を実現させたのが図７のゲートドラ
イバ用電源回路である。

【００４９】出力電圧（Ｖ_x1＋Ｖ_x2）／２をもつ可変直
流電源６と、出力電圧（Ｖ_x1−Ｖ_x2）／２をもつ可変直
流電源７の各出力を加算回路８及び減算回路９に入力し
て、加算又は減算して、それぞれ第１，第２バイアス電
圧Ｖ_x1，Ｖ_x2を得ている。これらの電圧はゲート非選択
レベルＶ_GL，ゲート選択レベルＶ_GHと共にゲートドライ
バ３に供給され、スイッチＳＷ_i（ｉ＝１〜ｍ＋１）で
適宜切替選択されてゲートバス駆動電圧Ｖ_Giが作られ
る。

【００５０】図７において、電源６の電圧をｋ₁ （Ｖ_x1
＋Ｖ_x2）、電源７の電圧をｋ₂ （Ｖ _x1−Ｖ_x2）として、
加算回路８及び減算回路９で適宜増減してもよい（請求
項９）。（Ｄ）Ｖ_x1，Ｖ_x2のバイアスがゲート選択レベルＶ_GHを
与える直前に与えられることに注目する。バイアス電圧
がＴＦＴのゲートに加わることによってＩ_DSが増加し、
画素に描き込まれた映像信号の一部を書き変える恐れの
あることは従来の技術の項で述べた。しかし本発明の方
式では、Ｖ_x1又はＶ_x2により画素に書き込まれた映像信
号の一部が書き変えられたとしても、その直後に当該画
素に本来書き込まれるべき映像信号に書き変えられ、そ
の後、ＴＦＴのゲートには、次のフレームでＶ_x1又はＶ
_x2が印加される直前までＩ_DSを充分小さくする非選択レ
ベルＶ_GLが与えられ続ける。このことは従来の技術で述
べた文献や特開平２−１５７８１５の欠点として述べ
た画素の電荷保持特性の劣化が防止できることを示して
いる。（Ｅ）液晶セルの容量Ｃ_LCの両端に電圧が加わると、液
晶材料の姿勢が例えば立った状態となる。液晶材料は誘
電異方性を持っているので、液晶材料が立つと、その誘
電率が変化するので、Ｃ_LCの容量値が変化する。つま
り、Ｃ_LCの値はその両端電圧の関数として表される。
（２１′）式より、ソース電圧Ｖ_Sppが変われば、ドレ
イン電圧Ｖ_Dppも変化し、液晶セルに印加される電圧が
変化するので、Ｃ_LCが変わる。Ｃ_LCが変化すれば（１
９）式よりドレイン振幅の中心電位Ｖ_doが変化するの
で、外部から与えるべき最適なコモン電位も変わる。こ
れはパネルにある表示をさせた時、画素毎に映像信号が
異なるので、画素毎に与えるべき最適なコモン電圧が異
なるということである。しかし、各画素毎に、最適なコ
モン電圧を与えることは不可能なので、画面全体で平均
して、最適なコモン電圧を与えることになるが、画素１
つ１つについて見れば、「最適なコモン電圧が与えられ
ていることもあるが、与えられていないこともある。」
という状態になっている。

【００５１】従って最適なコモン電圧と実際に与えられ
るコモン電圧との間にはＤＣ差があり、このＤＣ差を補
償する必要がある。このＤＣ差を補償する最も単純な考
え方は従来例で述べた文献の「Ｖ_gによるシフト量ｄ
Ｖ_Pと同じだけ、上にシフトさせて補償する」ことであ
る。そうすれば、図２のｔ₁ 以降においてドレイン電圧
Ｖ_Dは、ソース信号Ｖ_Sと同じ電位になるので、ソース
電圧Ｖ_Sppが変化しても、ドレイン電圧Ｖ_Dppの中心
は、ソース信号Ｖ_Sppの中心に一致し、常に一定とな
る。従って、互いに一致したドレイン電圧Ｖ_Dpp及びソ
ース電圧Ｖ_Sppの振幅の中心に一致するように一定のコ
モン電圧Ｖ_Cを与えればよい。その時ソース電圧Ｖ_Spp
の振幅が変わっても、一応最適なコモン電圧が供給され
ていることになる。

【００５２】（１９）式についてさらに考察を加える。
（１９）式は右辺第３項を任意に可変してドレイン電位
の平均値Ｖ_doを任意に設定できることを表わしている。
ＡＭＬＣＤにおけるフリッカーや焼き付きの対策とし
て、液晶材料の誘電異方性（やＡＭＬＣＤ内部の寄生容
量）により発生する上述のＤＣ電圧の補償をすることが
望ましい。

【００５３】（１９）式に関連して、適切なる（Ｖ_x1＋
Ｖ_x2）／２を与えることによって、ドレイン電位の中心
Ｖ_doを調整し、これにより誘電異方性やＡＭＬＣＤ内部
の寄生容量により発生するＤＣ電圧を補償できる。すな
わち、ソース信号Ｖ_Sppの中心に一致させたコモン電圧
Ｖ_Cが与えられ、それにドレイン電圧Ｖ_Dppの中心（Ｖ
_doに等しい）が等しくなるように（Ｖ_x1＋Ｖ_x2）／２を
調整すれば、既に述べたように一応最適なコモン電圧が
設定できると同時に、上記ＤＣ電圧の補償も行える。こ
のような理由から、（１９）式のＶ _doにＶ_do＝（Ｖ_S+＋Ｖ_S-）／２ …（２８）を代入すれば、 −（Ｃ_gd／Ｃ_S）（Ｖ_GH−Ｖ_GL）＝Ｖ_GL−（Ｖ_x1＋Ｖ_x2）／２ …（２９）上式にはＣ_LCがパラメータとして存在していない。従っ
て、液晶材料の誘電異方性や温度変化によってその誘電
率が変化し、これによりＣ_LCが変化しても、Ｖ _GL−（Ｖ
_x1＋Ｖ_x2）／２を（Ｃ_gd／Ｃ_S）（Ｖ_GH−Ｖ_GL）に等し
く設定している限り、Ｖ_do＝（Ｖ_S+＋Ｖ_S-）／２が成立
し、Ｖ_doは一定である。請求項１０はＶ _doを（Ｖ_S+＋Ｖ
_S-）／２≡Ｖ_Sppの中心に設定することを特徴としてい
る。

【００５４】この時のＶ_GLとＶ_x1，Ｖ_x2との関係につい
て図６Ｃを例にとって考察する。図６Ｃは対向電極の電
位、すなわちＶ_CをＯＶとした時の図である。請求項１
０の駆動ではソース振幅の中心とドレイン振幅の中心と
対向電極の電位が一致するので図６ＣにおけるＯＶはソ
ース振幅の中心である。映像信号成分は3.５Ｖであるか
ら、Ｖ_S+は−1.７５Ｖ，Ｖ_S-は1.７５Ｖである。よっ
て、ΔＶ_C″＝3.７５Ｖとなる。

【００５５】（１０）式のＶ_GH−Ｖ_GL，Ｃ_gd，Ｃ_LC，Ｃ
_sの値は液晶表示素子によって様々な値をとる。そのた
め（１０）式の右辺第１項が3.７５Ｖ以上になることも
あり得る。この場合は右辺第２項は負の値になる（請求
項３）。すなわち、｛Ｃ_gd／（Ｃ_gd＋Ｃ_LC＋Ｃ_S）｝（Ｖ_GH−Ｖ_GL）＜3.７
５の場合はＶ_x1＞Ｖ_GL（請求項２）｛Ｃ_gd／（Ｃ_gd＋Ｃ_LC＋Ｃ_S）｝（Ｖ_GH−Ｖ_GL）≧3.７
５の場合はＶ_x1≦Ｖ_GL（請求項３）となる。

【００５６】また、いずれの場合も（１５）式よりＶ_x2
＜Ｖ_GLは明らかである。上記は請求項１０のようにソー
スの振幅の中心とコモン電位が一致する場合だけでな
く、ソースの振幅の中心の近傍にコモン電位が設定され
る場合についても有効である。（Ｆ）Ｖ_x1，Ｖ_x2の供給タイミング図８Ａは図２をゲート信号波形Ｖ_Gi，Ｖ_Gi+1にのみ注目
して描いた図である。ここでｔ₄ 〜ｔ₉ について、ｉ行
目の画素に設けられた信号蓄積キャパシターＣ _Sの対向
電極にＶ_x2なる第２バイアスが与えられる期間はｔ₅ 〜
ｔ₈ 、また、同画素を選択するべく選択レベルが与えら
れる期間はｔ₆ 〜ｔ₇ である。すなわち図８Ａでは、Ｖ
_Giが選択レベルとなるよりもｔ₆ −ｔ₅ ＝Δ₁ なる時間
だけ早くＶ_x2なる第２バイアスが与えられ、その第２バ
イアスはＶ_Giが非選択レベルとなった後からさらにｔ₈
−ｔ₇ ＝Δ₂ なる時間保持される。しかしながら、図８
Ａは一例であって、さらに次のような拡大された考え方
ができる。

【００５７】すなわち、図８Ｂにて示すようにＶ_Gi+1が
Ｖ_x2となる時点ｔ₅ がΔ₁ ＝ｔ₆ −ｔ₅ ＜０となるよう
な場合があったとしても、ｔ₅ 〜ｔ₇ の期間で、オン状
態であるＴＦＴがＣ_gd，Ｃ_LC，Ｃ_Sをソース信号電位Ｖ
_Sまで充電することができる充分な能力があれば何ら問
題がないことは明らかである。従ってΔ₁ ＝ｔ₆ −ｔ₅
なる時間はΔ₁ ＝ｔ₆ −ｔ₅ ＝０の正負近傍にわたって
も、本発明にとっては有効である。

【００５８】また、図８Ｄに示すように、Δ１が複数の
行にわたる程大きくても、ｔ₄ −ｔ ₃ に対して（一般的
には１レーム期間に対して）充分小さい時間である限り
問題はない。以上Ｖ_x2を与える期間について述べたが、
Ｖ_x1を与える期間についても同様である。

【００５９】図８Ｃは図８Ａをｔ₇ ＝ｔ₈ として描いた
図である。図８Ｃでは、Ｖ_Giが選択レベルＶ_GHから非選
択レベルＶ_GLへと推移を開始する時間ｔ₇ と、Ｖ_Gi+1が
Ｖ_x2から選択レベルＶ_GHへと推移を開始する時間ｔ₈ と
が一致している。一方、電子情報通信学会技術研究報告
〔電子ディスプレイ〕ＥＩＤ９１−４５のＰ４１〜４５
「ＴＦＴ−ＬＣＤ光学特性シミュレーション」に開示さ
れているように、選択レベルから非選択レベルへの推移
期間中に映像信号に歪みが生じることが知られている。
これは、選択レベルから非選択レベルへの推移を開始し
てから、実際にＴＦＴが充分なオフ特性を発揮するまで
に、ｔ_OFFなる時間差があるためである。このような場
合、本発明にてｔ₇ ＝ｔ₈ なる条件ではＴＦＴがオフと
なるとき、本来与えられるべきバイアスと異なるバイア
スとなり、誤差を生じる、という危惧がある。

【００６０】しかしながらこのようなバイアス誤差は、
（イ）ゲートドライバの出力抵抗やゲート配線の時定数
が比較的小さく、ｔ_OFFが非常に小さい。（ロ）ＴＦＴ
のオン抵抗が比較的大きく、ｔ_OFF期間におけるＣ_gd，
Ｃ_LC，Ｃ_Sからのリークが無視できる。と言う場合にお
いては、ほとんど無視できる。ゆえに、上記（イ），
（ロ）の条件を満足するような場合は、Δ₂ ＝０、つま
りｔ₇ ＝ｔ₈ であっても本発明の主旨を損なわない。

【００６１】また、一般的には図８Ａにて示したよう
に、Δ₂ ＝ｔ₈ −ｔ₇ ＞０とされており、これはΔ₂ ＝
ｔ₈ −ｔ₇ ＞ｔ_OFFであることが望ましい。それを図９
に示す。〔最終行のゲートバスの信号波形について〕最終行のゲ
ートバスのゲート電圧Ｖ_Gm+1のみはゲートパルスＰ_Gを
省略できるが、そのときのＶ_Gm+1，Ｖ_Gm及び第ｍ行のＴ
ＦＴのドレイン電圧Ｖ_D，ソース電圧Ｖ_S等の波形を図
１０に示す。図１０においてｔ＜ｔ₂ は図２に関して既
に述べた説明と全く同じ動作をするので説明を省略す
る。

【００６２】ｔ＝ｔ₂ において、Ｖ_Gm+1はＶ_x1に下がる
ので、ｍ行のＴＦＴのドレイン電位はＣ_S側から加えら
れた電位に比例して下方にシフトする。そのシフト量ｄ
Ｖ_Q′は、（３０）式で与えられる。ｄＶ_Q′＝｛Ｃ_S／（Ｃ_gd＋Ｃ_LC＋Ｃ_S）｝（Ｖ_x1−Ｖ_GL） …（３０）結果として、ｔ＝ｔ₁ からｔ＝ｔ₂ までの全シフト量Δ
Ｖ_C″は ΔＶ_C″＝ｄＶ_P＋ｄＶ_Q′＝−｛Ｃ_gd／（Ｃ_gd＋Ｃ_LC＋Ｃ_S）｝（Ｖ_GH− Ｖ_GL）＋｛Ｃ_S／（Ｃ_gd＋Ｃ_LC＋Ｃ_S）｝（Ｖ_x1−Ｖ_GL） ………（３１）である。

【００６３】これは（１０）式と同じである。同様にｔ
₄ ＜ｔ＜ｔ₈ の期間は図２に関して既に述べた説明と全
く同じ動作をするので、説明を省略する。ｔ＝ｔ₈ にお
いて、Ｖ_Gm+1はＶ_x2だけ上がるので、ｍ行のドレイン電
位はＣ_S側から加えられた電位に比例して上方にシフト
する。そのシフト量ｄＶ_R′は（３２）式で与えられ
る。

【００６４】ｄＶ_R′＝｛Ｃ_S／（Ｃ_gd＋Ｃ_LC＋Ｃ_S）｝（Ｖ_GL−Ｖ_x2）……（３２）結果としてｔ＝ｔ₇ からｔ＝ｔ₈ までの全シフト量ΔＶ
_C′は ΔＶ_C′＝−ｄＶ_P＋ｄＶ_R′＝−｛Ｃ_gd／（Ｃ_gd＋Ｃ_LC＋Ｃ_S）｝（Ｖ_GH −Ｖ_GL）＋｛Ｃ_S／（Ｃ_gd＋Ｃ_LC＋Ｃ_S）｝（Ｖ_GL−Ｖ_x2） ……（３３）である。

【００６５】これは（１５）式と全く同じである。従っ
てＶ_Gm+1にはゲートパルスＰ_Gがなくても、書き込みの対象となるＴＦＴが存在していない。ｍ行のドレイン電位のシフト量ΔＶ_C″，ΔＶ_C′
はｉ行（１≦ｉ≦ｍ−１）のドレイン電位のシフト量と
全く同じ式で表される。ことから本発明の効果を何ら損なわない（請求項４）。

【００６６】

【発明の効果】

（１）この発明ではゲートパルスＰ_Gの立上りより早い
時点でバイアス電圧が、ゲート電圧Ｖ_Gの非選択レベル
Ｖ_GLに付加される。ゲートパルスＰ_Gが非選択レベルＶ
_GLに立下った時点ｔ₁ から、次のフレームでバイアス電
圧が与えられる時点ｔ₄ 迄は、ゲート電圧は、ソース・
ドレイン間の電流Ｉ_DSを充分小さくする非選択レベルに
推持される。従って、従来のように、映像信号の書き込
みを完了したｔ₁ 時点を過ぎてから、バイアス電圧が与
えられるためにＴＦＴにリーク電流（Ｉ_DS）が流れ、一
度書き込んだデータの一部が書き替えられるような恐れ
がなくなり、画素の電荷保持特性を改善できる。

【００６７】（２）この発明において、ソースドライバ
の出力電圧のピーク・トウ・ピーク値Ｖ_Sppをソースド
ライバ出力電圧に含まれる映像信号成分の最大振幅Ｖ_a
に等しく設定した場合には、ソースドライバの出力電力
を必要最小限とすることができると共に装置全体の省電
力化が図られる。（３）この発明において第１，第２バイアス電圧の平均
値（Ｖ_x1＋Ｖ_x2）／２を調整して、ドレイン電圧Ｖ_Dpp
の中心値Ｖ_do（コモン電圧Ｖ_CはＶ_doに等しく選定され
る）をソース電圧Ｖ_Sppの中心値に一致させた場合に
は、液晶の誘電異方性やＡＭＬＣＤ内部の寄生容量によ
り発生するＤＣ電圧を補償することができる。

【図面の簡単な説明】

【図１】Ａはこの発明の実施例を示す等価回路図、Ｂは
Ａの１つの画素とその近傍の等価回路図。

【図２】図１の要部の動作波形図。

【図３】図１ＢにおいてゲートパルスによってＴＦＴが
オン、オフ制御されるときの電荷の移動を説明するため
の図。

【図４】図１において、第１，第２バイアス電圧の差Ｖ
_x1−Ｖ_x2を調整して、ソース電圧Ｖ_Sppを変えずに、ド
レイン電圧Ｖ_Dppを変化させた場合の要部の波形図。

【図５】図１において、第１，第２バイアス電圧の差Ｖ
_x1−Ｖ_x2を調整して、ドレイン電圧Ｖ_Dppを変えずに、
ソース電圧Ｖ_Sppを変化させた場合の要部の波形図であ
り、Ａは例示のためＶ_Spp＝２Ｖ_a（Ｖ_aはソースドラ
イバ出力に含まれる映像信号成分の最大振幅）にした場
合、ＢはＶ_SPP＝Ｖ_aとしてソースドライバ出力の省電
力化を図った場合。

【図６】Ａは図１において、ソースドライバが１本のソ
ースバスを駆動する場合の近似的な等価回路図、Ｂは図
１においてゲートドライバが１本のゲートバスを駆動す
る場合の近似的な等価回路図、Ｃは液晶の印加電圧対透
過率特性の一例を示す図。

【図７】図１のゲートドライバにおいてゲートバス駆動
電圧を作成するのに必要な、ゲートの選択レベルＶ_GH，
非選択レベルＶ_GL，第１バイアス電圧Ｖ_x1及び第２バイ
アス電圧Ｖ_x2を供給するための電源回路の一例を示す
図。

【図８】図１のゲート電圧Ｖ_GiのゲートパルスＰ_Gとゲ
ート電圧Ｖ_Gi+1の第２バイアス電圧−Ｖ_x2との時間関係
を示す波形図で、ＡはΔ₁ ＞０，Δ₂ ＞０で通常の場
合、ＢはΔ₁ ＝ｔ₆ −ｔ₅ ＜０の場合、Ｃはｔ₇ ＝ｔ₈
（Δ₂ ＝０）の場合、またＤはΔ₁ が複数の行にわたる
場合を示す。

【図９】図８Ａにおいて、ゲートパルス、第２バイアス
の前縁、後縁に立上り又は立下り時間が存在する場合の
波形図。

【図１０】図１において最終のゲートバスのゲート電圧
Ｖ_Gm+1だけにはゲートパルスＰ_Gを与えない場合の要部
の動作波形図。

Claims

【特許請求の範囲】

【請求項１】ソースドライバに列状のソースバスＳ₁
〜Ｓ_nが順に接続され、ゲートドライバに行状のゲートバスＧ₁ 〜Ｇ_m+1 が順に
接続され、それらゲートバスＧ_i，Ｇ_i+1(ｉ＝１〜ｍ）とソースバ
スＳ_j（ｊ＝１〜ｎ）とが作る網目内に液晶画素Ｌ_ijが
配され、前記ゲートバスＧ_i及びソースバスＳ_jの交叉点付近に
ＴＦＴＱ_ijが各バスに接続されて配され、前記各液晶画素Ｌ_ijの表示電極が前記ＴＦＴＱ_ijのドレ
インに接続され、それら各液晶画素の表示電極と対向す
る電極は共通電極とされ、前記各液晶画素Ｌ_ijにそれぞれ信号蓄積キャパシタが形
成され、その信号蓄積キャパシタの一方の電極は前記表
示電極に接続され、他方の電極は前記ゲートバスＧ_i+1
に接続されて成るアクティブマトリックス液晶表示素子
の駆動方法において、前記ゲートドライバより前記各ゲートバスＧ_i（ｉ＝１
〜ｍ＋１）に与えるゲート電圧Ｖ_Giには、１フレーム期
間にほぼ１Ｈ（水平走査時間）ずつ順次選択レベル（高
レベル）Ｖ_GHとなり、他の期間は非選択レベル（低レベ
ル）Ｖ_GLとなるゲートパルスＰ_Gと、その各ゲートパル
スの立上り時点と、その立上り時点よりほぼ１Ｈだけ早
い時点との間に、第１バイアス電圧Ｖ_x1又は第２バイア
ス電圧Ｖ _x2が、第ｉ−１行の画素の交流駆動における負
書き込み期間及び正書き込み期間にそれぞれ対応して、
交互に付加されていることを特徴とするアクティブマト
リックス液晶表示素子の駆動方法。
【請求項２】請求項１記載のアクティブマトリックス
液晶表示素子の駆動方法において、前記第１バイアス電
圧Ｖ_x1が前記低レベルＶ_GLに対してＶ_x1＞Ｖ _GL，前記第
２バイアス電圧Ｖ_x2が前記低レベルＶ_GLに対してＶ_x2＜
Ｖ_GLとなることを特徴とする。
【請求項３】請求項１記載のアクティブマトリックス
液晶表示素子の駆動方法において、前記第１バイアス電
圧Ｖ_x1が前記低レベルＶ_GLに対してＶ_x1≦Ｖ _GL，前記第
２バイアス電圧Ｖ_x2が前記低レベルＶ_GLに対してＶ_x2＜
Ｖ_GLとなることを特徴とする。
【請求項４】請求項１乃至３のいずれかに記載のアク
ティブマトリックス液晶表示素子の駆動方法において、
最終のゲートバスのゲート電圧Ｖ_Gm+1だけには前記ゲー
トパルスＰ_Gを与えず、前記第１バイアス電圧Ｖ_x1及び
第２バイアス電圧Ｖ_x2を与えた後、それぞれ前記非選択
レベルＶ_GLとなることを特徴とする。
【請求項５】請求項１乃至４のいずれかに記載のアク
ティブマトリックス液晶表示素子の駆動方法において、
前記共通電極に印加するコモン電圧Ｖ_c又は前記第１バ
イアス電圧Ｖ_x1と第２バイアス電圧Ｖ_x2との平均値（Ｖ
_x1＋Ｖ_x2）／２のいずれか一方が任意に与えられ、他方
がＶ_C＝Ｖ_do（ドレイン電位の中心値）を満足させるよ
うに設定されることを特徴とする。
【請求項６】請求項１乃至４のいずれかに記載のアク
ティブマトリックス液晶表示素子の駆動方法において、
前記第１バイアス電圧Ｖ_x1と前記第２バイアス電圧Ｖ_x2
との平均値（Ｖ_x1＋Ｖ_x2）／２を一定にしたまま、該２
つのバイアス電圧の差Ｖ_x1−Ｖ_x2を調整して、前記ソー
スドライバの出力電圧のピーク・トウ・ピーク値Ｖ_Spp
を一定に保持したまま、前記ＴＦＴのドレイン電圧のピ
ーク・トウ・ピーク値Ｖ_Dppを任意に設定することを特
徴とする。
【請求項７】請求項１乃至４のいずれかに記載のアク
ティブマトリックス液晶表示素子の駆動方法において、
前記ソースドライバ出力電圧のピーク・トウ・ピーク値
Ｖ_Sppを調整して、前記第１バイアス電圧Ｖ_x1の前記第
２バイアス電圧Ｖ_x2に対する差Ｖ_x1−Ｖ_x2を一定にした
まま、前記ＴＦＴのドレイン電圧のピーク・トウ・ピー
ク値Ｖ_Dppを任意に設定することを特徴とする。
【請求項８】請求項６又は７に記載のアクティブマト
リックス液晶表示素子の駆動方法において、前記ソース
ドライバの出力電圧のピーク・トウ・ピーク値Ｖ
_Sppが、ソースドライバの出力に含まれる映像信号成分
の最大振幅Ｖ_aに等しく設定されることを特徴とする。
【請求項９】請求項１乃至８のいずれかに記載のアク
ティブマトリックス液晶表示素子の駆動方法において、
第１可変直流電源の出力電圧ｋ₁（Ｖ_x1＋Ｖ _x2）（ｋ₁
は任意の定数）と第２可変直流電源の出力電圧ｋ₂（Ｖ
_x1−Ｖ_x2）（ｋ₂ は任意の定数）とを演算して、前記第
１，第２バイアス電圧Ｖ_x1，Ｖ_x2を得ることを特徴とす
る。
【請求項１０】請求項５に記載のアクティブマトリッ
クス液晶表示素子の駆動方法において、前記第１，第２
バイアス電圧の平均値（Ｖ_x1＋Ｖ_x2）／２を調整して、
前記ドレイン電圧Ｖ_Dppの中心値Ｖ_doを前記ソース電圧
Ｖ_Sppの中心値に一致させることを特徴とする。