JP2006292572A - アレイ基板 - Google Patents
アレイ基板 Download PDFInfo
- Publication number
- JP2006292572A JP2006292572A JP2005114555A JP2005114555A JP2006292572A JP 2006292572 A JP2006292572 A JP 2006292572A JP 2005114555 A JP2005114555 A JP 2005114555A JP 2005114555 A JP2005114555 A JP 2005114555A JP 2006292572 A JP2006292572 A JP 2006292572A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- pad
- pads
- array substrate
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Tests Of Electronic Circuits (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
【課題】 アレイ基板の検査において、異なる2種類の検査を共用して検査精度の向上を実現し、さらに、検査パッドでの接触不良の発生率を減少させて検査精度の向上を実現する。
【解決手段】 複数の走査線8を駆動する走査線駆動回路13及び複数の信号線9を駆動する信号線駆動回路14にそれぞれ接続された複数の接続パッドを有する接続パッド群15と、第1の検査に用いられる複数の検査パッドを有する第1の検査パッド群23a,23b,24a〜24fと、第1の検査と異なる第2の検査に用いられる複数の検査パッドを有する第2の検査パッド群26と、第1の検査を行う場合、接続パッド群15と第1の検査パッド群23a,23b,24a〜24fとを接続し、第2の検査を行う場合、接続パッド群15と第2の検査パッド群26とを接続する選択回路25とを備える。
【選択図】 図3
【解決手段】 複数の走査線8を駆動する走査線駆動回路13及び複数の信号線9を駆動する信号線駆動回路14にそれぞれ接続された複数の接続パッドを有する接続パッド群15と、第1の検査に用いられる複数の検査パッドを有する第1の検査パッド群23a,23b,24a〜24fと、第1の検査と異なる第2の検査に用いられる複数の検査パッドを有する第2の検査パッド群26と、第1の検査を行う場合、接続パッド群15と第1の検査パッド群23a,23b,24a〜24fとを接続し、第2の検査を行う場合、接続パッド群15と第2の検査パッド群26とを接続する選択回路25とを備える。
【選択図】 図3
Description
本発明は、アレイ基板に関する。
液晶表示装置は、薄型で軽量及び低消費電力であるため、携帯情報端末、コンピュータ及びテレビ等に用いられている。この液晶表示装置は、複数の画素電極を有するアレイ基板、複数の画素電極に対向する対向電極を有する対向基板、及びアレイ基板と対向基板との間に保持された液晶層を備えている。
アレイ基板は、格子状(マトリックス状)に設けられた複数の走査線及び複数の信号線、それらの走査線及び信号線に格子毎にそれぞれ接続された複数のスイッチ素子、複数のスイッチ素子にそれぞれ接続された複数の画素電極等を備えている。このアレイ基板としては、一般的に、アモルファスシリコン型とポリシリコン型との2つのタイプのアレイ基板が用いられる。
アモルファスシリコン型のアレイ基板は、スイッチ素子としてアモルファスシリコンの薄膜トランジスタを用いたアレイ基板であり、ポリシリコン型のアレイ基板は、スイッチ素子としてポリシリコンの薄膜トランジスタを用いたアレイ基板である。また、ポリシリコン型のアレイ基板には、スイッチ素子に加え、走査線及び信号線をそれぞれ駆動する駆動回路を組み込むことができる。これは、ポリシリコンはアモルファスシリコンに比べ電子が高い移動度を有するためである。
このようなアレイ基板を製造する製造工程は、アレイ基板の欠陥品を検出するための検査工程を含んでいる。この検査工程における検査方法や検査装置としては、電気式テスタやEB(Electron Beam:電子ビーム)テスタ等の様々な装置や方法が提案されている(例えば、特許文献1、特許文献2及び特許文献3参照)。
電気式テスタを用いる場合には、信号線の両端に接続されたパッドにプローブを接触させて所定の電圧を印加し、このときの電流を測定することにより、アレイ基板の状態検査を行う。一方、EBテスタを用いる場合には、所定の電圧を印加した画素電極に電子ビームを照射し、このときに放出される2次電子の量を検出することで、アレイ基板の状態検査を行う。
特開平11−271177号公報
特開2000−3142号公報
米国特許第5268638号明細書
ところで、アレイ基板を検査する検査精度が低い場合には、不良アレイ基板を取り除けないことがあり、その後の工程の製造コストが高くなってしまう。このため、検査精度の向上が求められている。この検査精度の向上を目的として、単純に電気式テスタ及びEBテスタを共用することは困難である。その理由の1つとして、単純に電気式テスタ及びEBテスタを共用すると、検査に使用する検査パッドが増加するため、プローブも増やす必要が生じる。これにより、検査パッドとプローブとの接触数が増加し、検査パッドでの接触不良の発生率が高くなるため、検査精度は低下してしまう。
本発明は上記に鑑みてなされたものであり、その目的とするところは、アレイ基板の検査において、異なる2種類の検査を共用して検査精度の向上を実現し、さらに、検査パッドでの接触不良の発生率を減少させて検査精度の向上を実現することである。
本発明の実施の形態に係る特徴は、アレイ基板において、互いに交差させて設けられた複数の走査線及び複数の信号線と、複数の前記走査線をそれぞれ駆動する走査線駆動回路と、複数の前記信号線をそれぞれ駆動する信号線駆動回路と、前記走査線駆動回路及び前記信号線駆動回路にそれぞれ接続された複数の接続パッドを有する接続パッド群と、第1の検査に用いられる複数の検査パッドを有する第1の検査パッド群と、前記第1の検査と異なる第2の検査に用いられる複数の検査パッドを有する第2の検査パッド群と、前記第1の検査を行う場合、前記接続パッド群と前記第1の検査パッド群とを接続し、前記第2の検査を行う場合、前記接続パッド群と前記第2の検査パッド群とを接続する選択回路とを備えることである。
本発明にあっては、アレイ基板に接続パッド群、第1の検査パッド群、第2の検査パッド群及び選択回路を設けることによって、第1の検査を行う場合には、第1の検査パッド群が接続パッド群に接続され、第2の検査を行う場合には、第2の検査パッド群が接続パッド群に接続される。これにより、第1の検査及び第2の検査の両検査によってアレイ基板の状態検査を行うことが可能になるので、異なる2種類の検査が共用される。また、第1の検査パッド群又は第2の検査パッド群のどちらか一方が使用され、検査に全ての検査パッドが使用されず、検査パッドと検査装置のプローブとの接触数が減少することになるので、検査パッドでの接触不良の発生率が減少する。
本発明によれば、アレイ基板の検査において、異なる2種類の検査を共用して検査精度の向上を実現し、さらに、検査パッドでの接触不良の発生率を減少させて検査精度の向上を実現することができる。
本発明を実施するための最良の一形態について図面を参照して説明する。
[液晶表示装置の構成]
図1に示すように、本実施の形態に係る液晶表示装置1は、複数の画素電極2を有するアレイ基板3、複数の画素電極2に対向する対向電極4を有する対向基板5、及びアレイ基板3と対向基板5との間にシール材6により保持された液晶層7を備えている。
図1に示すように、本実施の形態に係る液晶表示装置1は、複数の画素電極2を有するアレイ基板3、複数の画素電極2に対向する対向電極4を有する対向基板5、及びアレイ基板3と対向基板5との間にシール材6により保持された液晶層7を備えている。
図2に示すように、アレイ基板3は、互いに交差させて設けられた複数の走査線8及び複数の信号線9、それらの走査線8及び信号線9に交差点毎にそれぞれ接続された複数のスイッチ素子10、各スイッチ素子10にそれぞれ接続された複数の画素電極2、各スイッチ素子10にそれぞれ接続された複数の補助容量11、各走査線8に対応させて各補助容量11にそれぞれ接続された複数の補助容量線12、各走査線8をそれぞれ駆動する走査線駆動回路13、各信号線9をそれぞれ駆動する信号線駆動回路14、及び複数の接続パッドを有するTAB(Tape Automated Bonding)パッド15等を備えている。このアレイ基板3としては、例えば、光が透過するガラス基板等を用いる。
複数の走査線8及び複数の信号線9は、格子状(マトリクス状)に設けられている。複数の走査線8は走査線駆動回路13にそれぞれ接続されており、複数の信号線9は信号線駆動回路14にそれぞれ接続されている。なお、本実施の形態においては、走査線駆動回路13は2つ設けられており、複数の走査線8は2分されて図2中の左側(L側)の走査線駆動回路13及び右側(R側)の走査線駆動回路13にそれぞれ接続されている。
スイッチ素子10は、例えば3端子を有するトランジスタである。このスイッチ素子10は、そのゲート電極を走査線8に接続し、そのソース電極を信号線9に接続し、さらに、そのドレイン電極を補助容量11に接続することによって設けられている。スイッチ素子10としては、例えば薄膜トランジスタを用いる。
補助容量11は、スイッチ素子10と補助容量線12との間に設けられている。この補助容量11は、画素電極2に印加された電圧を保持するための容量である。補助容量11としては、例えばコンデンサ(キャパシタ)を用いる。
走査線駆動回路13は、液晶コントローラ等の外部回路(図示せず)から入力される制御信号に基づいて、複数の走査線8に対し1走査線毎(1水平走査期間毎)に走査信号を順次出力することで、複数の走査線8をそれぞれ駆動する回路である。この走査線駆動回路13はシフトレジスタやバッファ等から構成されている。なお、走査信号はスイッチ素子10を駆動(オン)する信号である。また、複数の走査線8の走査方向は、順方向と逆方向との双方向である。
信号線駆動回路14は、外部回路から入力される制御信号に基づいて、複数の信号線9に対し走査信号に同期させて画像信号をそれぞれ出力することで、複数の信号線9をそれぞれ駆動する回路である。この信号線駆動回路14はスイッチ等から構成されている。なお、画像信号は画像データに基づいて画素電極2に電圧を与える信号である。
TABパッド15は、外部回路に接続される複数の接続パッドを有するボンディングパッドである。このTABパッド15には、走査線駆動回路13及び信号線駆動回路14が接続されている。すなわち、走査線駆動回路13及び信号線駆動回路14は、外部回路からTABパッド15を介して各種の制御信号を受信する。なお、本実施の形態においては、TABパッド15は、アレイ基板3上に例えば3つ設けられている。ここで、TABパッド15は、接続パッド群として機能する。
このような構成の液晶表示装置1は、走査線駆動回路13により、複数の走査線8に対して1走査線毎に走査信号を順方向又は逆方向に順次出力し、1走査線毎に複数のスイッチ素子10を駆動する。次いで、液晶表示装置1は、信号線駆動回路14により、スイッチ素子10が駆動状態(オン状態)にある走査線8に接続された複数の画素電極2及び補助容量11に画像信号を走査信号に同期させて1走査線毎に順次書き込む。これにより、画素電極2と対向電極4との間の液晶層7の透過光量が変化する。このような書込動作により、所定の画像データに基づく画像信号が全ての画素(画素電極2)に書き込まれ、1フレーム分の画像が表示される。
[アレイ基板の検査方法]
このような液晶表示装置1の製造工程は、アレイ基板3を製造する基板製造工程及びアレイ基板3を検査する検査工程等を含んでいる。この検査工程においては、アレイ基板3は、電気式テスタ及びEBテスタを備える検査装置(図示せず)により検査される。なお、本実施の形態においては、電気式テスタによる検査を第1の検査とし、EBテスタによる検査を第2の検査とする。
このような液晶表示装置1の製造工程は、アレイ基板3を製造する基板製造工程及びアレイ基板3を検査する検査工程等を含んでいる。この検査工程においては、アレイ基板3は、電気式テスタ及びEBテスタを備える検査装置(図示せず)により検査される。なお、本実施の形態においては、電気式テスタによる検査を第1の検査とし、EBテスタによる検査を第2の検査とする。
図3に示すように、基板製造工程では、アレイ基板3上に、走査線8、信号線9、スイッチ素子10、補助容量11、補助容量線12、走査線駆動回路13、信号線駆動回路14及びTABパッド15等を設ける際に、アレイ基板3の状態検査用の検査回路21も設ける。なお、検査回路21は、アレイ基板3の状態検査後に、図3中の1点鎖線から切断されて取り除かれる。これにより、図2に示すようなアレイ基板3が完成する。
検査回路21は、TABパッド15に接続されたマルチプレクサ(1/6マルチプレクサ)22、TABパッド15に接続され、さらにマルチプレクサ22に接続されたCTL(コントロール)パッド23a,23b、マルチプレクサ22に接続されたビデオパッド24a〜24f、CTLパッド23a,23bに選択回路25を介して接続されたEB(Electron Beam)パッド26等を備えている。
ここで、CTLパッド23a,23b及びビデオパッド24a〜24fは、第1の検査に用いられるパッドであり、検査装置のプローブと接触(コンタクト)する部分である。また、EBパッド26は、第2の検査に用いられるパッドであり、検査装置のプローブと接触する部分である。なお、CTLパッド23a,23b及びビデオパッド24a〜24fは第1の検査パッド群として機能し、EBパッド26は第2の検査パッド群として機能する。
CTLパッド23a,23bは複数の検査パッド(端子)から構成されている。このCTLパッド23a,23bは、第1の検査を行う場合のコントロールパッドである。なお、本実施の形態においては、CTLパッド23a,23bは、図4に示すように、30個の検査パッド(1〜30ピン)から構成されている。ここで、CTLパッド23a,23bのVS0〜VS5パッドは、信号線選択信号(例えば振幅が17Vである信号)が入力されるパッドであり、マルチプレクサ22に接続されている。
ビデオパッド24a〜24fも複数の検査パッド(端子)から構成されている。なお、本実施の形態においては、ビデオパッド24a〜24fは、図5に示すように、33個の検査パッド(1〜33ピン)から構成されている。なお、第1の検査を行う場合には、N1〜N160パッドが用いられる。
EBパッド26も複数の検査パッド(端子)から構成されている。このEBパッド26は、第2の検査を行う場合のコントロールパッドである。なお、本実施の形態においては、EBパッド26は、図6に示すように、36個の検査パッド(1〜36ピン)から構成されている。
ここで、図4及び図6に示すように、複数の検査パッドは、入力される信号の種類毎に分類されている。すなわち、EBELCパッドはEBELC信号が入力されるパッドである。/EBELCパッドは/EBELC信号が入力されるパッドである。VCOMパッドは対向電極4用の電圧が入力されるパッドである。OSV−11パッド及びOSV−21パッドは電源電圧VSSが入力されるパッドである。OSV−12パッド及びOSV−22パッドは電源電圧VDDが入力されるパッドである。YSTUパッドはスタート信号が入力されるパッドである。YCKU1パッド、YCKU2パッド及びYCKU3パッドはクロック信号が入力されるパッドである。YSHUTパッドはシャット信号が入力されるパッドである。YVDD−Lパッド及びYVDD−Rパッドは走査線駆動回路13用の電源電圧VDDが入力されるパッドである。YVSS−Lパッド及びYVSS−Rパッドは走査線駆動回路13用の電源電圧VSSが入力されるパッドである。
また、VCsパッドは画素用の電圧が入力されるパッドである。VS0〜VS5パッドは信号線選択信号が入力されるパッドである。ASW1Uパッド、ASW2Uパッド、ASW3Uパッド及びASW4Uパッドは信号線駆動回路14用の切替信号が入力されるパッドである。EBVパッドは第2の検査用の電圧が入力されるパッドである。XVSSパッドは信号線駆動回路14用の電源電圧VSSが入力されるパッドである。VSHIFTNパッド及びVSHFTPパッドは走査方向切替信号が入力されるパッドである。XVDDパッドは信号線駆動回路14用の電源電圧VDDが入力されるパッドである。なお、YTS1パッド、YTS2パッド、YTS3パッド及びYTS4パッドは検査装置にシリアルアウト信号を出力するパッドである。
図3に示すように、選択回路25は、第1の選択回路25a及び第2の選択回路25bを備えている。この選択回路25は、検査装置からの制御信号に基づいて、第1の検査を行う場合、CTLパッド23a,23b及びビデオパッド24a〜24fと、TABパッド15とを接続し、第2の検査を行う場合、EBパッド26とTABパッド15とを接続する。すなわち、選択回路25は、検査装置からの制御信号に基づいて、CTLパッド23a,23b、ビデオパッド24a〜24f及びEBパッド26を第1の検査用の接続状態又は第2の検査用の接続状態に切り替える。
なお、本実施の形態においては、選択回路25は、CTLパッド23a,23b及びビデオパッド24a〜24fとTABパッド15とを常時接続しておき、検査装置からの制御信号に基づいて、EBパッド26とTABパッド15とを接続する。なお、制御信号(例えばイネーブル信号)としては、例えばEBELC信号を用いる。
図7に示すように、第1の選択回路25aは、複数のスイッチ素子27aから構成されている。この第1の選択回路25aは、複数のスイッチ素子27aにより、EBELC信号がロウレベルである場合、CTLパッド23aのXVDDパッド、OSV−12パッド及びYVDD−Lパッドと、CTLパッド23bのYVDD−Rパッド、OSV−22パッド及びXVDDパッドと、EBパッド26のYVDD−Rパッドとが同一電圧(例えば11.5V)になるように構成されている。なお、スイッチ素子27aとしては、例えば3端子を有する薄膜トランジスタを用いる。
このような第1の選択回路25aは、スイッチ素子27aのオン/オフにより、EBELC信号がハイレベル(EBELC=H)である場合、CTLパッド23a,23b及びEBパッド26を第1の検査用の接続状態にし、EBELC信号がロウレベル(EBELC=L)である場合、CTLパッド23a,23b及びEBパッド26を第2の検査用の接続状態にする。
すなわち、EBELC信号がロウレベルである場合には、スイッチ素子27aをオン状態にし、CTLパッド23aのXVDDパッド、OSV−12パッド及びYVDD−Lパッドと、CTLパッド23bのYVDD−Rパッド、OSV−22パッド及びXVDDパッドと、EBパッド26のYVDD−Rパッドとを同一電圧(例えば11.5V)にする。なお、第1の検査を行う場合には、アレイ基板3を検査用に駆動するため、それぞれ異なる電圧が必要であるが、第2の検査を行う場合には、アレイ基板3を通常の表示駆動と同じように駆動するため、同一電圧としてもよい。
図8に示すように、第2の選択回路25bは、複数のスイッチ素子27bをそれぞれ有する複数のブートストラップ回路27cから構成されている。すなわち、第2の選択回路25bは、複数のブートストラップ回路27cにより、EBELC信号がロウレベルである場合、CTLパッド23aのVS0〜VS5パッド及びCTLパッド23bのVS0〜VS5パッドと、EBパッド26のVS0パッドとが同一電圧になるように構成されている。なお、スイッチ素子27bとしては、例えば3端子を有する薄膜トランジスタを用いる。
このような第2の選択回路25bは、ブートストラップ回路27cにより、EBELC信号がハイレベル(EBELC=H)である場合、CTLパッド23a,23b及びEBパッド26を第1の検査用の接続状態にし、EBELC信号がロウレベル(EBELC=L)である場合、CTLパッド23a,23b及びEBパッド26を第2の検査用の接続状態にする。
すなわち、EBELC信号がロウレベルである場合には、CTLパッド23aのVS0〜VS5パッド及びCTLパッド23bのVS0〜VS5パッドと、EBパッド26のVS0パッドとを同一電圧にする。なお、第1の検査を行う場合には、アレイ基板3を検査用に駆動するため、それぞれ異なる電圧が必要であるが、第2の検査を行う場合には、アレイ基板3を通常の表示駆動と同じように駆動するため、同一電圧としてもよい。
このような構成のアレイ基板3の状態検査を行う場合には、検査装置は、プローブをCTLパッド23a,23b、ビデオパッド24a〜24f及びEBパッド26に接触させ、EBELC信号により選択回路25を駆動する。選択回路25は、検査装置からのEBELC信号に基づいて、CTLパッド23a,23b及びEBパッド26を第1の検査用の接続状態又は第2の検査用の接続状態にする。検査装置は、第1の検査用の状態又は第2の検査用の状態に応じて、第1の検査及び第2の検査の両方を行う。
このとき、CTLパッド23a,23b及びEBパッド26が第2の検査用の接続状態になった場合には、EBパッド26のXVDDパッド、OSV−12パッド、YVDD−Lパッド、YVDD−Rパッド及びOSV−22パッドは1つのYVDD−Rパッド(図7参照)として扱うことが可能になり、さらに、EBパッド26のVS0〜VS5パッドも1つのVS0パッド(図8参照)として扱うことが可能になる。これにより、第2の検査に使用するパッド数は36個から27個に減少する。
このように本実施の形態によれば、アレイ基板3上に、走査線駆動回路13及び信号線駆動回路14にそれぞれ接続されたTABパッド15と、第1の検査用のCTLパッド23a,23b及びビデオパッド24a〜24fと、第2の検査用のEBパッド26と、選択回路25とを設けることによって、検査装置からの制御信号に基づいて、第1の検査を行う場合、CTLパッド23a,23b及びビデオパッド24a〜24fがTABパッド15に接続され、第2の検査を行う場合、EBパッド26がTABパッド15に接続される。
これにより、検査装置は、第1の検査及び第2の検査の両方によりアレイ基板3の状態検査を行うことが可能になるので、異なる2種類の検査、例えば電気式テスタによる検査及びEBテスタによる検査を共用し、検査精度の向上を実現することができる。また、検査装置は、CTLパッド23a,23b及びビデオパッド24a〜24fからなる検査パッド群、又はEBパッド26からなる検査パッド群のどちらか一方を使用することになり、検査に全ての検査パッドを使用する必要はなく、検査パッドと検査装置のプローブとの接触数が減少するので、検査パッドでの接触不良の発生率を減少させ、検査精度の向上を実現することができる。
さらに、選択回路25は、第1の検査を行う場合、複数の検査パッド(例えばVS0〜VS5パッド)をTABパッド15中のそれぞれ対応する複数の接続パッドに接続し、第2の検査を行う場合、1つの検査パッド(例えばVS0パッド)を、第1の検査を行う場合に複数の検査パッド(例えばVS0〜VS5パッド)をそれぞれ接続した複数の接続パッドに接続する。これにより、第2の検査を行う場合には、複数の検査パッドが1つの検査パッドとしてまとめられ、使用する検査パッドが減少し、検査パッドと検査装置のプローブとの接触数が減少するので、検査パッドでの接触不良の発生率を減少させ、検査精度の向上を実現することができる。
また、第1の検査として電気式テスタを使用する検査を用い、第2の検査としてEBテスタを使用する検査を用いることよって、精度が高い検査を行うことができる。
なお、本実施の形態においては、第2の選択回路25bをEBELC信号により制御しているが、これに限るものではなく、例えば、図9に示すように、EBELC信号に加え、その反転信号である/EBELC信号により制御するようにしてもよい。このとき、EBELC信号がハイレベルで、/EBELC信号がロウレベルである場合、CTLパッド23a,23b及びEBパッド26を第1の検査用の接続状態にし、EBELC信号がロウレベルで、/EBELC信号がハイレベルである場合、CTLパッド23a,23b及びEBパッド26を第2の検査用の接続状態にする。
また、本実施の形態においては、アレイ基板3に1面につき36個のパッドを必要とする面を1つ設けているが、これに限るものではなく、例えば1面につき36個のパッドを必要とする面を9つ設けるようにしてもよい。この場合には、EBパッド26に324(=36×9)個のパッドが設けられる。この状態で第2の検査を行う場合には、選択回路25によって、検査に使用するパッド数は324個から243個(=324−9×9)に減少する。
また、本実施の形態においては、第1の検査として電気式テスタを使用する検査を行い、第2の検査としてEBテスタを使用する検査を行っているが、これに限るものではなく、例えば他の2つの検査を行うようにしてもよい。
2 画素電極
3 アレイ基板
8 走査線
9 信号線
10 スイッチ素子
13 走査線駆動回路
14 信号線駆動回路
15 接続パッド群(TABパッド)
23a,23b 第1の検査パッド群(CTLパッド)
24a〜24f 第1の検査パッド群(ビデオパッド)
25 選択回路
26 第2の検査パッド群(EBパッド)
3 アレイ基板
8 走査線
9 信号線
10 スイッチ素子
13 走査線駆動回路
14 信号線駆動回路
15 接続パッド群(TABパッド)
23a,23b 第1の検査パッド群(CTLパッド)
24a〜24f 第1の検査パッド群(ビデオパッド)
25 選択回路
26 第2の検査パッド群(EBパッド)
Claims (4)
- 互いに交差させて設けられた複数の走査線及び複数の信号線と、
複数の前記走査線をそれぞれ駆動する走査線駆動回路と、
複数の前記信号線をそれぞれ駆動する信号線駆動回路と、
前記走査線駆動回路及び前記信号線駆動回路にそれぞれ接続された複数の接続パッドを有する接続パッド群と、
第1の検査に用いられる複数の検査パッドを有する第1の検査パッド群と、
前記第1の検査と異なる第2の検査に用いられる複数の検査パッドを有する第2の検査パッド群と、
前記第1の検査を行う場合、前記接続パッド群と前記第1の検査パッド群とを接続し、前記第2の検査を行う場合、前記接続パッド群と前記第2の検査パッド群とを接続する選択回路と、
を備えることを特徴とするアレイ基板。 - 前記選択回路は、前記第1の検査を行う場合、前記第1の検査パッド群中の複数の前記検査パッドを前記接続パッド群中のそれぞれ対応する複数の前記接続パッドに接続し、前記第2の検査を行う場合、前記第2の検査パッド群中の1つの前記検査パッドを対応する複数の前記接続パッドに接続することを特徴とする請求項1記載のアレイ基板。
- 前記第2の検査パッド群中の1つの検査パッドは、電源電圧が入力される検査パッドであることを特徴とする請求項2記載のアレイ基板。
- 前記第1の検査は、電気式テスタを使用する検査であり、
前記第2の検査は、電子ビームテスタを使用する検査であることを特徴とする請求項1乃至3のいずれかに記載のアレイ基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005114555A JP2006292572A (ja) | 2005-04-12 | 2005-04-12 | アレイ基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005114555A JP2006292572A (ja) | 2005-04-12 | 2005-04-12 | アレイ基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006292572A true JP2006292572A (ja) | 2006-10-26 |
Family
ID=37413290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005114555A Pending JP2006292572A (ja) | 2005-04-12 | 2005-04-12 | アレイ基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006292572A (ja) |
-
2005
- 2005-04-12 JP JP2005114555A patent/JP2006292572A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8223108B2 (en) | Array substrate and display apparatus having the same | |
KR100436197B1 (ko) | 어레이 기판의 검사 방법 | |
TW543025B (en) | Test method and test circuit of electro-optical device, electro-optical device, and electronic equipment | |
JP3086936B2 (ja) | 光弁装置 | |
JP6257192B2 (ja) | アレイ基板およびその検査方法ならびに液晶表示装置 | |
JP2007025700A (ja) | 液晶表示パネルとその製造方法及びその検査方法 | |
KR20080010837A (ko) | 박막 트랜지스터 기판의 불량 검사 모듈 및 방법 | |
JP2007333823A (ja) | 液晶表示装置および液晶表示装置の検査方法 | |
JP2005043661A (ja) | 検査方法、半導体装置、及び表示装置 | |
JP3790684B2 (ja) | 検査用回路、検査方法および液晶セルの製造方法 | |
US20060103415A1 (en) | Array substrate inspecting method and array substrate inspecting device | |
TWI409528B (zh) | 顯示面板 | |
JPS5895383A (ja) | マトリクス形表示装置 | |
JP4624109B2 (ja) | 半導体装置の検査回路 | |
JP2002055141A (ja) | アレイ基板の検査方法及び該検査装置 | |
US9761162B2 (en) | Array substrate for display panel and method for inspecting array substrate for display panel | |
KR20060082128A (ko) | 표시 패널용 기판 | |
JP2006292572A (ja) | アレイ基板 | |
JP2001013187A (ja) | マトリクスアレイ装置及びマトリクスアレイ装置用基板 | |
KR101192050B1 (ko) | 평판표시장치의 검사방법 및 장치 | |
JP2005003917A (ja) | アレイ基板およびアレイ基板の検査方法 | |
JP2000352706A (ja) | 液晶表示装置 | |
JPH0769676B2 (ja) | アクティブマトリックスアレイおよびその検査方法 | |
JP2558845B2 (ja) | 液晶パネル駆動用集積回路 | |
JPH07120694B2 (ja) | 液晶表示装置の検査装置及びその検査方法 |