TWI409528B - 顯示面板 - Google Patents

Description

顯示面板

本發明是有關於一種顯示面板，且特別是有關於一種液晶顯示面板。

近年來，隨著半導體科技蓬勃發展，攜帶型電子產品及平面顯示器產品也隨之興起。而在眾多平面顯示器的類型當中，液晶顯示器(Liquid Crystal Display,LCD)基於其低電壓操作、無輻射線散射、重量輕以及體積小等優點，隨即已成為顯示器產品之主流。

為了要將液晶顯示器的製作成本壓低，已有部份廠商提出直接在玻璃基板上利用薄膜電晶體(thin film transistor,TFT)製作成多級移位暫存器(shift register)，藉以來取代習知所慣用的閘極驅動晶片(Gate driving chip)，以降低液晶顯示器的製作成本。

由於製程的影響，會導致所製造薄膜電晶體會有輸出能力過低的情況。此時，若移位暫存器由輸出能力過低的薄膜電晶體所組成，則移位暫存器的信號會無法正常位移，以至於畫面無法正常顯示。並且，在等待一段時間後，薄膜電晶體的輸出能力會因溫度升高而提高，此時移位暫存器的信號則能正常的位移。

而上述畫面無法正常顯示的狀態會在顯示面板製程的cell階段或MDL階段才會被檢測出來，此時顯示面板的結 構已大致完成，接著僅能利用光罩修改薄膜電晶體的結構，以改善畫面顯示的缺陷。由於此時顯示面板的結構已大致完成，因此利用光罩修改薄膜電晶體的結構亦可能耗損薄膜電晶體之外的材枓，造成部分材料的浪費，進而提高顯示面板的成本。

本發明提供一種顯示面板，可透過備用電晶體補償對應的電晶體的輸出能力。

本發明提出一種顯示面板，其包括基板、畫素陣列及多個移位暫存器。畫素陣列設置在基板。多個移位暫存器設置在基板，用以依序輸出多個掃描信號以驅動畫素陣列。每一移位暫存器包括上拉電晶體及第一備用電晶體，其中上拉電晶體用以抬昇對應掃描信號的電壓準位。第一備用電晶體的控制端耦接上拉電晶體的控制端，第一備用電晶體的第二端耦接上拉電晶體的第二端。在每一移位暫存器中，當上拉電晶體的輸出能力不足時，使第一備用電晶體的第一端耦接上拉電晶體的第一端。

在本發明之一實施例中，上述之每一移位暫存器包括第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、上拉電晶體、第一備用電晶體、第六電晶體及第七電晶體。第一電晶體的第一端接收第一信號並耦接第一電晶體的控制端。第二電晶體的第一端耦接第一電晶體的第一端，第二電晶體的第二端耦接第一電晶體的第二 端，第二電晶體的控制端接收第二信號。第三電晶體的第一端耦接第一電晶體的第二端，第三電晶體的第二端耦接低準位閘極電壓，第三電晶體的控制端接收第三信號。第四電晶體的第一端耦接第一電晶體的第二端，第四電晶體的第二端耦接低準位閘極電壓。第五電晶體的第一端耦接第四電晶體的控制端，第五電晶體的第二端耦接低準位閘極電壓，第五電晶體的控制端耦接第一電晶體的第二端。上拉電晶體的控制端耦接第一電晶體的第二端，上拉電晶體的第一端接收第四信號，上拉電晶體的第二端輸出對應的掃描信號。第一備用電晶體的第二端耦接上拉電晶體的第二端，第一備用電晶體的控制端耦接上拉電晶體的控制端。第六電晶體的第一端耦接上拉電晶體的第二端，第六電晶體的第二端耦接低準位閘極電壓，第六電晶體的控制端耦接第四電晶體的控制端。第七電晶體的第一端耦接上拉電晶體的第二端，第七電晶體的第二端耦接低準位閘極電壓，第七電晶體的控制端接收第二信號。第一電容耦接於上拉電晶體的第一端與第五電晶體的第一端之間。第二電容耦接於上拉電晶體的第二端與上拉電晶體的控制端之間。其中，當上拉電晶體輸出能力不足時，使第一備用電晶體的第一端耦接上拉電晶體的第一端。

在本發明之一實施例中，上述之每一移位暫存器更包括第二備用電晶體、第三備用電晶體、第四備用電晶體、第五備用電晶體、第六備用電晶體、第七備用電晶體及第八備用電晶體。第二備用電晶體的控制端耦接第一電晶體 的第一端，第二備用電晶體的第二端耦接第一電晶體的第二端。當第一電晶體的輸出能力不足時，使第二備用電晶體的第一端耦接第一電晶體的第一端。第三備用電晶體的控制端耦接第二電晶體的控制端，第三備用電晶體的第二端耦接第二電晶體的第二端。當第二電晶體的輸出能力不足時，使第三備用電晶體的第一端耦接第二電晶體的第一端。第四備用電晶體的控制端耦接第三電晶體的控制端，第四備用電晶體的第二端耦接第三電晶體的第二端。當第三電晶體的輸出能力不足時，使第四備用電晶體的第一端耦接第三電晶體的第一端。第五備用電晶體的控制端耦接第四電晶體的控制端，第五備用電晶體的第二端耦接第四電晶體的第二端。當第四電晶體的輸出能力不足時，使第五備用電晶體的第一端耦接第四電晶體的第一端。第六備用電晶體的控制端耦接第五電晶體的控制端，第六備用電晶體的第二端耦接第五電晶體的第二端。當第五電晶體的輸出能力不足時，使第六備用電晶體的第一端耦接第五電晶體的第一端。第七備用電晶體的控制端耦接第六電晶體的控制端，第七備用電晶體的第二端耦接第六電晶體的第二端。當第六電晶體的輸出能力不足時，使第七備用電晶體的第一端耦接第六電晶體的第一端。第八備用電晶體的控制端耦接第七電晶體的控制端，第八備用電晶體的第二端耦接第七電晶體的第二端。當第七電晶體的輸出能力不足時，使第八備用電晶體的第一端耦接第七電晶體的第一端。

在本發明之一實施例中，在第一個第一移位暫存器中，第一信號為啟動信號，第二信號為時序信號的反相信號，第三信號為第二個掃描信號，第四信號為時序信號。

在本發明之一實施例中，在第2j個第一移位暫存器中，第一信號為第2j-1個掃描信號，第二信號為時序信號，第三信號為第2j+1個掃描信號，第四信號為時序信號的反相信號，j為一整數。

在本發明之一實施例中，在第2j+1個第一移位暫存器中，第一信號為第2j個掃描信號，第二信號為時序信號的反相信號，第三信號為第2j+2個掃描信號，第四信號為時序信號。

在本發明之一實施例中，顯示面板更包括多個第一測試鍵、多個第二測試鍵、多個第三測試鍵。這些第一測試鍵設置在基板，並且這些第一測試鍵分別電性連接這些移位暫存器的上拉電晶體的控制端。這些第二測試鍵設置在基板，並且這些第二測試鍵分別電性連接這些移位暫存器的上拉電晶體的第一端。這些第三測試鍵設置在基板，並且這些第三測試鍵分別電性連接這些移位暫存器的上拉電晶體的第二端。

在本發明之一實施例中，上述之這些移位暫存器設置在畫素陣列的一第一側。

在本發明之一實施例中，顯示面板更包括第一信號配線、第二信號配線。第一信號配線設置在基板，並位在畫素陣列的第一側，第一信號配線用以傳送時序信號至這些 移位暫存器。第二信號配線設置在基板，並位在畫素陣列的第一側，第二信號配線用以傳送時序信號的反相信號至這些移位暫存器。

基於上述，本發明的顯示面板，其移位暫存器具有至少一備用電晶體，而上述備用電晶體於對應的電晶體輸出能力不足時，透過修補的方式使備用電晶體與對應的電晶體並聯。藉此，可補償對應的電晶體的輸出能力。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1為依據本發明一實施例的顯示器的系統示意圖。請參照圖1，顯示器100包括顯示面板110、源極驅動器150。顯示面板110包括畫素陣列120及閘極驅動電路130，其中閘極驅動電路130的功能類似一閘極驅動器。在本實施例中，閘極驅動電路130設置於顯示面板110的基板上，且位於畫素陣列120的左側(即第一側)。在其他實施例中，閘極驅動電路130可配置於畫素陣列120的其它側邊，例如右側，下側或上側。並且，在顯示面板110之基板上的畫素陣列120即為顯示面板110的顯示區域，而閘極驅動電路130的設置區域則為顯示面板110的非顯示區域。

源極驅動器150用以輸出顯示資料至顯示面板110的畫素陣列120。閘極驅動電路130會輸出掃描信號SC1、 SC2、SC3、.....等，以驅動畫素陣列120中每一列畫素。在畫素陣列120中的畫素被驅動後，源極驅動器150會輸出對應的顯示資料以寫入至被驅動的畫素中。

閘極驅動電路130包括移位暫存器131、132、133、134、...等。移位暫存器131、132、133、134、...等同時接收第時序信號CK及時序信號CKB(即時序信號CK的反相信號)。其中，時序信號CK透過顯示面板110之基板上的信號配線LS1傳送至移位暫存器131、132、133、134、...等，時序信號CKB透過顯示面板110之基板上的信號配線LS2傳送至移位暫存器131、132、133、134、...等。並且，信號配線LS1及LS2可設置於閘極驅動電路130中。

在本實施例中，移位暫存器131包括上拉電晶體TRP及備用電晶體TRS1，其中備用電晶體TRS1的源極耦接上拉電晶體TRP的源極，備用電晶體TRS1的閘極耦接上拉電晶體TRP的閘極，而備用電晶體TRS1的汲極與上拉電晶體TRP的汲極呈現電性絕緣。上拉電晶體TRP用以抬昇掃描信號SC1的電壓準位為高電壓準位。在上拉電晶體TRP無法抬昇掃描信號SC1為高電壓準位時，亦即上拉電晶體TRP的輸出能力不足，則可透過修補的方式將備用電晶體TRS1的汲極耦接上拉電晶體TRP的汲極，以使備用電晶體TRS1可與上拉電晶體TRP並聯而同步運作。藉此，備用電晶體TRS1可補償上拉電晶體TRP的輸出能力，以與上拉電晶體TRP一同抬昇掃描信號SC1的電壓 準位為高電壓準位。

而移位暫存器132、133、134、...等的電路結構會與移位暫存器132相似，亦即移位暫存器132、133、134、...等同樣會包括上拉電晶體TRP及備用電晶體TRS1，以透過上拉電晶體TRP抬昇掃描信號SC2、SC3、.....等的電壓準位為高電壓準位。在移位暫存器132、133、134、...等之中，當上拉電晶體TRP無法抬昇對應的掃描信號(如SC2、SC3、SC4、...等)時，同樣可透過修補的方式將備用電晶體TRS1的汲極耦接上拉電晶體TRP的汲極。

上述修補的動作可透過熔接或形成導電圖案來完成，例如雷射熔接或利用光罩圖案化透明導電材料。並且，在移位暫存器131、132、133、134、...等之中，若少部份移位暫存器的上拉電晶體TRP無法抬昇對應的掃描信號時，則可利用雷射熔接對備用電晶體TRS1進行個別修補；反之，在大部份或全部移位暫存器的上拉電晶體TRP無法抬昇對應的掃描信號時，則可利用光罩形成導電圖案，對所有備用電晶體TRS1來進行修補。

進一步來說，移位暫存器131更包括電晶體TR1~TR8、電容C1及C2。電晶體TR1的汲極(即第一端)接收啟動信號STV(即第一信號)，電晶體TR1的閘極(即控制端)耦接電晶體TR1的汲極。電晶體TR2的汲極耦接電晶體TR1的汲極，電晶體TR2的源極(即第二端)耦接電晶體TR1的源極，電晶體TR2的閘極接收時序信號CKB(即第二信號)。

電晶體TR3的汲極耦接電晶體TR1的源極，電晶體TR3的源極耦接低準位閘極電壓VGL，電晶體TR3的閘極接收掃描信號SC2(即第三信號)。電晶體TR4的汲極耦接電晶體TR1的源極，電晶體TR4的源極耦接低準位閘極電壓VGL。電晶體TR5的汲極耦接電晶體TR4的閘極，電晶體TR5的源極耦接低準位閘極電壓VGL，電晶體TR5的閘極耦接電晶體TR1的源極。

上拉電晶體TRP的汲極接收時序信號CK(即第四信號)，上拉電晶體TRP的源極輸出掃描信號SC1，上拉電晶體TRP的閘極耦接電晶體TR1的源極。電晶體TR6的汲極耦接上拉電晶體TRP的源極，電晶體TR6的源極耦接低準位閘極電壓VGL，電晶體TR6的閘極耦接電晶體TR4的閘極。

電晶體TR7的汲極耦接上拉電晶體TRP的源極，電晶體TR7的源極耦接低準位閘極電壓VGL，電晶體TR7的閘極接收時序信號CKB。電容C1耦接於上拉電晶體TRP的汲極與電晶體TR5的汲極之間。電容C2耦接於上拉電晶體TRP的閘極與上拉電晶體TRP的源極之間。

在移位暫存器131受到啟動信號STV的驅動並且於時序信號CK為高電壓準位時輸出掃描信號SC1，此時上拉電晶體TRP會呈現導通而輸出電流，並且抬昇掃描信號SC1為高電壓準位。假如電晶體TRP由於製程的關係致使其輸出電流過小，亦即輸出能力不足，則掃描信號SC1的電壓準位可能無法切換至高電壓準位，以至於畫素陣列 120中的畫素無法被驅動。

此時，可透過修補的方式將備用電晶體TRS1的汲極耦接上拉電晶體TRP的汲極，以使備用電晶體TRS1與上拉電晶體TRP呈現並聯。並且，在備用電晶體TRS1修補完成後，備用電晶體TRS1可與上拉電晶體TRP一同導通而輸出電流，並且一同抬昇掃描信號SC1。藉此，備用電晶體TRS1可補償上拉電晶體TRP的輸出能力，以使掃描信號SC1可順利被抬昇，進而驅動畫素陣列120中的畫素。

其餘移位暫存器(如、132、133、134、...等)的電路結構可參照移位暫存器131的說明，並且其運作原理亦相似，下述則說明每一移位暫存器的不同之處。偶數的移位暫存器(如132及134)中，電晶體TR1的汲極接收前一個掃描信號(如SC1及SC3)，電晶體TR2及電晶體TR7的閘極接收時序信號CK，電晶體TR3的閘極接收下一個掃描信號(如SC3及SC5)，上拉電晶體TRP的汲極接收時序信號CKB，上拉電晶體TRP的源極輸出其掃描信號(如SC2及SC4)。

除移位暫存器131之外，奇數的移位暫存器(如133)中，電晶體TR1的汲極接收前一個掃描信號(如SC2)，電晶體TR2及電晶體TR7的閘極接收時序信號CKB，電晶體TR3的閘極接收下一個掃描信號(如SC4)，上拉電晶體TRP的汲極接收時序信號CK，上拉電晶體TRP的源極輸出其掃描信號(如SC3)。

圖2為圖1依據本發明一實施例的移位暫存器131的 上拉電晶體TRP及備用電晶體TRS1的結構示意圖。請參照圖2，在此以移位暫存器131的上拉電晶體TRP及備用電晶體TRS1為例，而其餘移位暫存器(如132、133、...等)的上拉電晶體TRP及備用電晶體TRS1可參照下述說明推知。在移位暫存器131中，上拉電晶體TRP包括汲極210、源極220、通道層230及閘極240，並且備用電晶體TRS1包括汲極250、源極260、通道層270及閘極280，並且汲極210與汲極250之間具有一中斷處290。

在本實施例中，顯示面板110的基板上更配置第一測試鍵(test key)TK1、第二測試鍵TK2及第三測試鍵TK3，其中第一測試鍵TK1、第二測試鍵TK2及第三測試鍵TK3的圖案及配置位置可依據所使用的測試治具(testing fixture)而定，本發明不以此為限。上拉電晶體的閘極240電性連接測試鍵TK1，上拉電晶體的汲極210電性連接測試鍵TK2，上拉電晶體的源極220電性連接測試鍵TK3。測試鍵TK1、TK2及TK3用於陣列檢查(array inspection)時與測試治具接觸之用，而測試治具透過測試鍵TK1、TK2及TK3量測上拉電晶體TRP的輸出能力。

當量測的結果表示上拉電晶體TRP的輸出能力不足時，則在陣列檢查之後對中斷處290進行修補，以使汲極210電性連接汲極250，亦即上拉電晶體TRP會並聯備用電晶體TRS1；反之，當量測的結果表示上拉電晶體TRP的輸出能力足夠時，則不會對中斷處290進行修補。由於在進行陣列檢查時，顯示面板110的基板上僅形成電晶體 結構，因此在陣列檢查之後進行修補，可避免顯示面板110在大致完成時進行修補而耗損電晶體結構之外的材料，以避免不必要的浪費。

此外，在對中斷處290進行修補之後，汲極210電性連接汲極250。此時，上拉電晶體TRP及備用電晶體TRS1可視為一電晶體，而此電晶體的長寬比(W/L)會大於電晶體TRP的長寬比(W/L)，亦即此電晶體的輸出能力高於上拉電晶體TRP。因此，在對中斷處290進行修補之後，可提高移位暫存器131所輸出的電流，藉此抬昇掃描信號SC1。

圖3為圖1依據本發明另一實施例的移位暫存器131的電路示意圖。請參照圖1及圖3，在本實施例中，移位暫存器131更包括備用電晶體TRS2~TRS8。備用電晶體TRS2的源極耦接電晶體TR1的源極，備用電晶體TRS2的閘極耦接電晶體TR1的閘極，而備用電晶體TRS2的汲極與電晶體TR1的汲極呈現電性絕緣。當電晶體TR1的輸出能力不足時，可使備用電晶體TRS2的汲極耦接電晶體TR1的汲極，以透過備用電晶體TRS2補償電晶體TR1的輸出能力。

備用電晶體TRS3的源極耦接電晶體TR2的源極，備用電晶體TRS3的閘極耦接電晶體TR2的閘極，而備用電晶體TRS3的汲極與電晶體TR2的汲極呈現電性絕緣。當電晶體TR2的輸出能力不足時，可使備用電晶體TRS3的汲極耦接電晶體TR2的汲極，以透過備用電晶體TRS3補償電晶體TR2的輸出能力。備用電晶體TRS4的源極耦接 電晶體TR3的源極，備用電晶體TRS4的閘極耦接電晶體TR3的閘極，而備用電晶體TRS4的汲極與電晶體TR3的汲極呈現電性絕緣。當電晶體TR3的輸出能力不足時，可使備用電晶體TRS4的汲極耦接電晶體TR3的汲極，以透過備用電晶體TRS4補償電晶體TR3的輸出能力。

備用電晶體TRS5的源極耦接電晶體TR4的源極，備用電晶體TRS5的閘極耦接電晶體TR4的閘極，而備用電晶體TRS5的汲極與電晶體TR4的汲極呈現電性絕緣。當電晶體TR4的輸出能力不足時，可使備用電晶體TRS5的汲極耦接電晶體TR4的汲極，以透過備用電晶體TRS5補償電晶體TR4的輸出能力。備用電晶體TRS6的源極耦接電晶體TR5的源極，備用電晶體TRS6的閘極耦接電晶體TR5的閘極，而備用電晶體TRS6的汲極與電晶體TR5的汲極呈現電性絕緣。當電晶體TR5的輸出能力不足時，可使備用電晶體TRS6的汲極耦接電晶體TR5的汲極，以透過備用電晶體TRS6補償電晶體TR5的輸出能力。

備用電晶體TRS7的源極耦接電晶體TR6的源極，備用電晶體TRS7的閘極耦接電晶體TR6的閘極，而備用電晶體TRS7的汲極與電晶體TR6的汲極呈現電性絕緣。當電晶體TR6的輸出能力不足時，可使備用電晶體TRS7的汲極耦接電晶體TR6的汲極，以透過備用電晶體TRS7補償電晶體TR6的輸出能力。備用電晶體TRS8的源極耦接電晶體TR7的源極，備用電晶體TRS8的閘極耦接電晶體TR7的閘極，而備用電晶體TRS8的汲極與電晶體TR7的 汲極呈現電性絕緣。當電晶體TR7的輸出能力不足時，可使備用電晶體TRS8的汲極耦接電晶體TR7的汲極，以透過備用電晶體TRS8補償電晶體TR7的輸出能力。

在本實施例中，其餘移位暫存器(如、132、133、134、...等)的電路結構可參照移位暫存器131的電路結構，在此則不再贅述。

綜上所述，本發明實施例的顯示面板，其移位暫存器具有至少一備用電晶體，而上述備用電晶體於對應的電晶體輸出能力不足時，透過修補的方式使備用電晶體與對應的電晶體並聯。藉此，可補償對應的電晶體的輸出能力。並且，在顯示面板的基板上會配置第一測試鍵、第二測試鍵及第三測試鍵，用以分別電性連接電晶體的閘極、汲極及源極。透過第一測試鍵、第二測試鍵及第三測試鍵，測試治具可於陣列檢測時一併量測電晶體的輸出能力。當電晶體的輸出能力不足時，即可於陣列檢測之後進行修補，以避免顯示面板中電晶體結構之外的材料受到損耗而造成不必要的浪費。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧顯示器

110‧‧‧顯示面板

120‧‧‧畫素陣列

130‧‧‧閘極驅動電路

131~134‧‧‧移位暫存器

150‧‧‧源極驅動器

210、250‧‧‧汲極

220、260‧‧‧源極

230、270‧‧‧通道層

240、280‧‧‧閘極

290‧‧‧中斷處

C1、C2‧‧‧電容

CK、CKB‧‧‧時序信號

LS1、LS2‧‧‧信號配線

SC1~SC4‧‧‧掃描信號

STV‧‧‧啟動信號

TR1~TR7‧‧‧電晶體

TRP‧‧‧上拉電晶體

TRS1~TRS8‧‧‧備用電晶體

TK1~TK3‧‧‧測試鍵

VGL‧‧‧低準位閘極電壓

圖1為依據本發明一實施例的顯示器的系統示意圖。

圖2為圖1依據本發明一實施例的移位暫存器131的 上拉電晶體TRP及備用電晶體TRS1的結構示意圖。

圖3為圖1依據本發明另一實施例的移位暫存器131的電路示意圖。

100‧‧‧顯示器

110‧‧‧顯示面板

120‧‧‧畫素陣列

130‧‧‧閘極驅動電路

131~134‧‧‧移位暫存器

150‧‧‧源極驅動器

C1、C2‧‧‧電容

CK、CKB‧‧‧時序信號

LS1、LS2‧‧‧信號配線

SC1~SC4‧‧‧掃描信號

STV‧‧‧啟動信號

TR1~TR7‧‧‧電晶體

TRP‧‧‧上拉電晶體

TRS1‧‧‧備用電晶體

VGL‧‧‧低準位閘極電壓

Claims (9)

1. 一種顯示面板，包括：一基板；一畫素陣列，設置在該基板；多個移位暫存器，設置在該基板，用以依序輸出多個掃描信號以驅動該畫素陣列，每一該些移位暫存器包括一上拉電晶體及一第一備用電晶體，其中該上拉電晶體用以抬昇對應掃描信號的電壓準位，該第一備用電晶體的控制端耦接該上拉電晶體的控制端，該第一備用電晶體的第二端耦接該上拉電晶體的第二端，該第一備用電晶體的第一端為浮接；其中，在每一該些移位暫存器中，當該上拉電晶體的輸出能力不足時，透過修補的方式使該第一備用電晶體的第一端耦接該上拉電晶體的第一端。
2. 如申請專利範圍第1項所述之顯示面板，其中每一該些移位暫存器包括：一第一電晶體，該第一電晶體的第一端接收一第一信號並耦接該第一電晶體的控制端；一第二電晶體，該第二電晶體的第一端耦接該第一電晶體的第一端，該第二電晶體的第二端耦接該第一電晶體的第二端，該第二電晶體的控制端接收一第二信號；一第三電晶體，該第三電晶體的第一端耦接該第一電晶體的第二端，該第三電晶體的第二端耦接一低準位閘極電壓，該第三電晶體的控制端接收一第三信號； 一第四電晶體，該第四電晶體的第一端耦接該第一電晶體的第二端，該第四電晶體的第二端耦接該低準位閘極電壓；一第五電晶體，該第五電晶體的第一端耦接該第四電晶體的控制端，該第五電晶體的第二端耦接該低準位閘極電壓，該第五電晶體的控制端耦接該第一電晶體的第二端；該上拉電晶體，該上拉電晶體的控制端耦接該第一電晶體的第二端，該上拉電晶體的第一端接收該第四信號，該上拉電晶體的第二端輸出對應的掃描信號；該第一備用電晶體，該第一備用電晶體的第二端耦接該上拉電晶體的第二端，該第一備用電晶體的控制端耦接該上拉電晶體的控制端；一第六電晶體，該第六電晶體的第一端耦接該上拉電晶體的第二端，該第六電晶體的第二端耦接該低準位閘極電壓，該第六電晶體的控制端耦接該第四電晶體的控制端；一第七電晶體，該第七電晶體的第一端耦接該上拉電晶體的第二端，該第七電晶體的第二端耦接該低準位閘極電壓，該第七電晶體的控制端接收該第二信號；一第一電容，耦接於該上拉電晶體的第一端與該第五電晶體的第一端之間；以及一第二電容，耦接於該上拉電晶體的第二端與該上拉電晶體的控制端之間；其中，當該上拉電晶體輸出能力不足時，使該第一備用電晶體的第一端耦接該上拉電晶體的第一端。
3. 如申請專利範圍第2項所述之顯示面板，每一該些移位暫存器更包括：一第二備用電晶體，該第二備用電晶體的控制端耦接該第一電晶體的第一端，該第二備用電晶體的第二端耦接該第一電晶體的第二端，其中當第一電晶體的輸出能力不足時，使該第二備用電晶體的第一端耦接該第一電晶體的第一端；一第三備用電晶體，該第三備用電晶體的控制端耦接該第二電晶體的控制端，該第三備用電晶體的第二端耦接該第二電晶體的第二端，其中當第二電晶體的輸出能力不足時，使該第三備用電晶體的第一端耦接該第二電晶體的第一端；一第四備用電晶體，該第四備用電晶體的控制端耦接該第三電晶體的控制端，該第四備用電晶體的第二端耦接該第三電晶體的第二端，其中當第三電晶體的輸出能力不足時，使該第四備用電晶體的第一端耦接該第三電晶體的第一端；一第五備用電晶體，該第五備用電晶體的控制端耦接該第四電晶體的控制端，該第五備用電晶體的第二端耦接該第四電晶體的第二端，其中當第四電晶體的輸出能力不足時，使該第五備用電晶體的第一端耦接該第四電晶體的第一端；一第六備用電晶體，該第六備用電晶體的控制端耦接該第五電晶體的控制端，該第六備用電晶體的第二端耦接 該第五電晶體的第二端，其中當第五電晶體的輸出能力不足時，使該第六備用電晶體的第一端耦接該第五電晶體的第一端；一第七備用電晶體，該第七備用電晶體的控制端耦接該第六電晶體的控制端，該第七備用電晶體的第二端耦接該第六電晶體的第二端，其中當第六電晶體的輸出能力不足時，使該第七備用電晶體的第一端耦接該第六電晶體的第一端；以及一第八備用電晶體，該第八備用電晶體的控制端耦接該第七電晶體的控制端，該第八備用電晶體的第二端耦接該第七電晶體的第二端，其中當第七電晶體的輸出能力不足時，使該第八備用電晶體的第一端耦接該第七電晶體的第一端。
4. 如申請專利範圍第2項所述之顯示面板，其中在第一個第一移位暫存器中，該第一信號為一啟動信號，該第二信號為一時序信號的反相信號，該第三信號為第二個掃描信號，該第四信號為該時序信號。
5. 如申請專利範圍第2項所述之顯示面板，其中在第2j個第一移位暫存器中，該第一信號為第2j-1個掃描信號，該第二信號為一時序信號，該第三信號為第2j+1個掃描信號，該第四信號為該時序信號的反相信號，j為一整數。
6. 如申請專利範圍第2項所述之顯示面板，其中在第2j+1個第一移位暫存器中，該第一信號為第2j個掃描信 號，該第二信號為一時序信號的反相信號，該第三信號為第2j+2個掃描信號，該第四信號為該時序信號，j為一整數。
7. 如申請專利範圍第1項所述之顯示面板，更包括：多個第一測試鍵，設置在該基板，並且該些第一測試鍵分別電性連接該些移位暫存器的上拉電晶體的控制端；多個第二測試鍵，設置在該基板，並且該些第二測試鍵分別電性連接該些移位暫存器的上拉電晶體的第一端；以及多個第三測試鍵，設置在該基板，並且該些第三測試鍵分別電性連接該些移位暫存器的上拉電晶體的第二端。
8. 如申請專利範圍第1項所述之顯示面板，其中該些移位暫存器設置在該畫素陣列的一第一側。
9. 如申請專利範圍第8項所述之顯示面板，更包括：一第一信號配線，設置在該基板，並位在該畫素陣列的該第一側，該第一信號配線用以傳送一時序信號至該些移位暫存器；以及一第二信號配線，設置在該基板，並位在該畫素陣列的該第一側，該第二信號配線用以傳送該時序信號的反相信號至該些移位暫存器。