DE19736204B4 - Dünnschichttransistor, Flüssigkristallanzeige mit Dünnschichttransistor und Herstellungsverfahren dafür - Google Patents

Dünnschichttransistor, Flüssigkristallanzeige mit Dünnschichttransistor und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE19736204B4
DE19736204B4 DE19736204A DE19736204A DE19736204B4 DE 19736204 B4 DE19736204 B4 DE 19736204B4 DE 19736204 A DE19736204 A DE 19736204A DE 19736204 A DE19736204 A DE 19736204A DE 19736204 B4 DE19736204 B4 DE 19736204B4
Authority
DE
Germany
Prior art keywords
layer
gate electrode
field control
film transistor
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19736204A
Other languages
English (en)
Other versions
DE19736204A1 (de
Inventor
Ju-Cheon Anyang Yeo
Sang-Gul Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of DE19736204A1 publication Critical patent/DE19736204A1/de
Application granted granted Critical
Publication of DE19736204B4 publication Critical patent/DE19736204B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

Dünnschichttransistor mit:
einem Substrat (80, 90, 120, 200, 300);
einer aktiven Schicht (21, 31, 31', 43, 82, 92, 101, 111, 121, 201, 301) auf dem Substrat (80, 90, 120, 200, 300) mit einem ersten dotierten Bereich (21a, 31a, 31'a, 43a, 82a, 92a, 101a, 111a, 121a, 201a, 301a) und einem zweiten dotierten Bereich (21b, 31b, 31'b, 43b, 82b, 92b, 101b, lllb, 121b, 201b, 301b) an einander gegenüberliegenden Enden der aktiven Schicht (21, 31, 31', 43, 82, 92, 101, 111, 121, 201, 301), einem ersten Leckstromsteuerbereich (21d, 31'd, 43d, 101f, 111f, 301d) und einem zweiten Leckstromsteuerbereich (21e, 31'e, 43e, 101g, 111g, 301e), die jeweils dem entsprechenden dotierten Bereich (21a, 21b, 31a, 31b, 31'a, 31'b, 43a, 43b, 82a, 82b, 92a, 92b, 101a, 101b, 111a, 111b, 121a, 121b, 201a, 201b, 301a, 301b) benachbart sind, und einem Kanalbereich (21c, 31c,31'c, 43c, 82c, 92c, 101c, 111c, 121c, 201c, 301c) zwischen dem ersten Leckstromsteuerbereich (21d, 31'd, 43d, 101f, 111f, 301d) und dem zweiten Leckstromsteuerbereich (21e, 31'e, 43e, 101g, 111g, 301e);
einer Gate-Isolierungsschicht (22, 32, 32', 44, 83, 93, 102, 112, 122, 202, 302) auf der aktiven Schicht (21, 31, 31', 43, 82, 92, 101, 111, 121, 201, 301);
einer ersten Feldsteuerschicht (23a, 31'a, 33'a, 45a, 84a, 94a, 103a, 113a, 203a, 303a) und einer zweiten Feldsteuerschicht (23b, 31'b, 33'b, 45b, 84b, 94b, 103b, 113b, 203b, 303b) auf der Gate-Isolierungsschicht (22, 32, 32', 44, 83, 93, 102, 112, 122, 202, 302) über dem ersten Leckstromsteuerbereich (21d, 31'd, 43d, 101f, 111f, 301d) bzw. dem zweiten Leckstromsteuerbereich (21e, 31'e, 43e, 101g, 111g, 301e);
einer ersten Hilfs-Gate-Elektrode (24a, 34'a, 46a, 85a, 95a, 104a, 114a, 204a, 304a) und einer zweiten Hilfs-Gate-Elektrode (24b, 34'b, 46b, 85b, 95b, 104b, 114b, 204b, 304b) auf der ersten Feldsteuerschicht (23a, 31'a, 33'a, 45a, 84a, 94a, 103a, 113a, 203a, 303a) bzw. der zweiten Feldsteuerschicht (23b, 31'b, 33'b, 45b, 84b, 94b, 103b, 113b, 203b, 303b); einer Haupt-Gate-Elektrode (25, 35, 47, 86-1, 105a, 105b, 115a, 115b, 124, 205, 305) auf der Gate-Isolierungsschicht (22, 32, 32', 44, 83, 93, 102, 112, 122, 202, 302) zwischen der ersten Hilfs-Gate-Elektrode (24a, 34'a, 46a, 85a, 95a, 104a, 114a, 204a, 304a) und der zweiten Hilfs-Gate-Elektrode (24b, 34'b, 46b, 85b, 95b, 104b, 114b, 204b, 304b) über dem Kanalbereich (21c, 31c, 31'c, 43c, 82c, 92c, 101c, lllc, 121c, 201c, 301c), wobei die Haupt-Gate-Elektrode (25, 35, 47, 86-1, 105a, 105b, 115a, 115b, 124, 205, 305) mit der ersten Hilfs-Gate-Elektrode (24a, 34'a, 46a, 85a, 95a, 104a, 114a, 204a, 304a) und der zweiten Hilfs-Gate-Elektrode (24b, 34'b, 46b, 85b, 95b, 104b, 114b, 204b, 304b) als auch mit der ersten Feldsteuerschicht (23a, 31'a,33'a, 45a, 84a, 94a, 103a, 113a, 203a, 303a) und der zweiten Feldsteuerschicht (23b, 31'b, 33'b, 45b, 84b, 94b, 103b, 113b, 203b, 303b) in Verbindung steht.

Description

  • Die Erfindung betrifft einen Dünnschicht-Transistor (TFT) und ein Herstellungsverfahren dafür sowie eine Flüssigkristallanzeige (LCD Liquid Crystal Display) mit solchen TFTs und ein Herstellungsverfahren für die LCD. Erfindungsgemäß ist der Leckstrom im ausgeschalteten Zustand des TFTs gering, und im eingeschalteten Zustand des TFTs ist eine gute Stromcharakteristik erzielbar.
  • Bei einer herkömmlichen LCD muß ein Pixel-Signal für eine gewisse Zeit aufrechterhalten werden, nachdem das Signal an das Pixel mit Hilfe einer Schaltvorrichtung, wie einem Dünnschichttransistor angelegt wurde. Ein der LCD erzeugter Leckstrom führt dabei zu ernsten Problemen, da durch ihn die Anzeigecharakteristik verschlechtert ist.
  • Amorphes Silizium ist ein häufig verwendetes Halbleitermaterial für herkömmliche Flüssigkristallanzeigen mit Dünnschichttransistoren. Auch wenn die mit amorphem Silizium hergestellten Flüssigkristallanzeigen,mit Dünnschichttransistoren einige Nachteile bezüglich ihrer Stromcharkateristik im eingeschalteten Zustand aufgrund geringer Ladungsträgerbeweglichkeit in dem amorphem Silizium aufweisen, stellt der Leckstrom kein ernstes Problem dar.
  • Dünnschichttransistoren aus amorphen Silizium können als Schaltvorrichtung für einen Pixel-Bereich verwendet werden. Jedoch ist amorphes Silizium aufgrund seiner geringen Ladungsträgerbeweglichkeit kein geeignetes Material für Schaltkreisbereiche, insbesondere wenn die herkömmlichen Treibenschaltkreise direkt auf einem Substrat ausgebildet. sind.
  • Polykristallines Silizium weist eine bessere Ladungsträgerbeweglichkeit als amorphes Silizium auf und ist Gegenstand intensiver Forschungsarbeiten. Insbesondere ist es vorteilhaft, wenn ein Treibenschaltkreis direkt auf einem Substrat am Ort eines Pixels ausgebildet ist, einen polykristallinen Silizium-TFT als Schaltvorrichtung zu verwenden, der eine höhere Ladungsträgerbeweglichkeit aufweist.
  • Auf der anderen Seite tritt, während mit einem polykristallinen Silizium-TFT im eingeschalteten Zustand eine hohe Spannung schaltbar ist, im ausgeschalteten Zustand ein erheblicher Leckstrom auf. Daher kann, wenn die Schaltvorrichtung für das Pixel unter Verwendung eines polykristallinen Silizium-TFTs hergestellt ist, die Anzeigequalität der LCD aufgrund von in der Pixel-Elektrode gespeicherten und wegen eines hohen Leckstroms während des ausgeschalteten Zustands instabilen Signalen verschlechtert sein.
  • Um dies zu vermeiden, wurde bei der Verwendung von polikristallinem Silizium für die Herstellung der Schaltvorrichtung für das Pixel ein normaler Dünnschichttransistor oder ein Dünnschichttransistor.mit doppeltem Gate vorgeschlagen, die jeweils Strukturen mit einem, gering dotierten Drain-Bereich (LDD, Lightly Doped Drain), einem Offset-Bereich oder einer Feldplatte aufweisen.
  • Aus 1 ist ein herkömmlicher selbstjustierender, aus der Japanischen Patentanmeldung JP 06177384 A bekannter Dünnschichttransistor mit einem Offset-Bereich ersichtlich. Mit Hilfe dieser Struktur des Dünnschichttransistors sollen die Probleme des aufgrund Veränderungen der Länge des Offset-Bereichs sich verändernden Stroms während des eingeschalteten Zustands des TFTs gelöst werden. Die Länge des Offset-Bereichs beeinfluflt den Strom im eingeschalteten Zustand stark, den Strom im ausgeschalteten Zustand jedoch nur wenig.,
  • Wie aus 1 ersichtlich, weist der herkömmliche Dünnschichttransistor eine aktive Schicht 11 und eine Gate-Isolierungsschicht 12 auf einem Substrat 10 auf. Auf der Gate-Isolierungsschicht 12 sind Schutzschichten 13a, 13b aus einem isolierenden Material für das Ionenimplantieren ausgebildet, um Offset-Bereiche 11d, lle an beiden Enden eines Kanalbereichs llc der aktiven Schicht 11 zu bilden. Zwischen den beiden Schutzschichten 13a, 13b ist eine Gate-Elektrode 14 angeordnet. In 1 bezeichnet das Bezugszeichen 11a einen Source-Bereich, und das Bezugszeichen llb bezeichnet einen Drain-Bereich. Die Offset-Bereiche 11d, 11e in der aktiven Schicht 11 weisen eine konstante Länge auf, d.h. die Länge des Offset-Bereichs lld und die Länge des Offset-Bereichs lle sind durch die Schutzschichten 13a bzw. 13b bestimmt.
  • Der oben beschriebene Dünnschichttransistor unterliegt jedoch Beschränkungen des für seine Herstellung verwendeten Fotolithographieverfahrens: Es ist nicht einfach, die Offset-Bereiche 11d, 11e so auszubilden, daß sie eine Länge von weniger als 2-3 μm aufweisen, wobei diese. Länge durch die Schutzschichten 13a, 13b bestimmt ist.
    •
  • Es ist eine Aufgabe der Erfindung, eine Flüssigkristallanzeige mit einem Dünnschichttransistor bereitzustellen, der eine Struktur aufweist, mit der der Leckstrom während des ausgeschalteten Zustandes verringert ist, ohne daß der Strom im eingeschalteten Zustand ebenfalls verringert ist.
  • Um dies zu erreichen, weist eine erfindungsgemäße Flüssigkristallanzeige mit einem Dünnschichttransistor auf: ein Substrat, eine aktive Schicht mit wenigstens zwei hochdotierten Bereichen in den Endbereichen der aktiven Schicht und nichtdotierten Bereichen zwischen den dotierten Bereichen, wobei die nichtdotierten Bereiche einen ersten mittleren Bereich und zwei zweite Bereiche zwischen dem mittleren Bereich und den jeweiligen dotierten Bereich aufweisen und die aktive Schicht auf dem Substrat inselförmig ausgebildet ist, eine Isolierungsschicht über der aktiven Schicht, eine Zwischenschicht auf der Isolierungsschicht auf den zweiten Bereichen, eine erste leitfähige Schicht auf der Zwischenschicht mit der gleichen Struktur wie die Zwischenschicht und eine zweite leitfähige Schicht, die so ausgebildet ist, daß sie mit der ersten leitfähigen Schicht in Verbindung steht und die isolierende Schicht im ersten Bereich bedeckt.
  • Gemäß eines anderen Gesichtspunktes der Erfindung wird ein Herstellungsverfahren für einen Dünnschichttransistor bereitgestellt, der aufweist: ein Substrat, eine aktive Schicht mit wenigstens zwei hochdotierten Bereichen in den Endbereichen der aktiven Schicht und nichtdotierte Bereichen zwischen den dotierten Bereichen, wobei die nichtdotierten Bereiche einen ersten mittleren Bereich und zwei zweite Bereiche zwischen dem mittleren Bereich und dem jeweiligen dotierten Bereich aufweist, wobei das Verfahren folgende Schritte aufweist: Ausbilden der aktiven Schicht durch Strukturieren eines auf das Substrat aufgebrachten Halbleitermaterials, Ausbilden einer Isolierungsschicht, einer Zwischenschicht und einer ersten, leitfähigen Schicht eine nach der anderen, derart, daß diese die aktive Schicht bedecken, Strukturieren der ersten leitfähigen Schicht und der Zwischenschicht derart, daß die erste leitfähige Schicht und die Zwischenschicht auf den zweiten Bereichen der aktiven Schicht verbleiben, Ausbilden einer zweiten leitfähigen Schicht, die mit der ersten leitfähigen Schicht in Verbindung steht, und Bedecken der Isolierungsschicht im ersten Bereich der aktiven Schicht sowie Ausbilden der hochdotierten Bereiche in den Endbereichen der aktiven Schicht durch Implantieren von Ionen in die aktive Schicht unter Verwendung der zweiten leitfähigen Schicht und der ersten leitfähigen Schicht als Maske.
  • Gemäß eines anderen Gesichtspunktes der Erfindung weist eine Flüssigkristallanzeige mit einem Dünnschichttransistor auf: ein Substrat, eine aktive Schicht auf dem Substrat mit einem ersten dotierten Bereich und einem zweiten dotierten Bereich sowie einem ersten nichtdotierten Bereich, einem zweiten nichtdotierten Bereich und einem dritten nichtdotierten Bereich, eine Gate-Isolierungsschicht auf der aktiven Schicht, eine erste Feldsteuerschicht (Schicht zum Steuern des elektrischen Feldes) und eine zweite Feldsteuerschicht auf der Isolierungsschicht über dem zweiten nichtdotierten Bereich bzw. dem dritten nichtdotierten Bereich, eine erste Hilfs-Gate-Elektrode und eine zweite Hilfs-Gate-Elektrode auf der erste Feldsteuerschicht bzw. auf der zweiten Feldsteuerschicht und eine Haupt-Gate-Elektrode auf der Gate-Isolierungsschicht über dem ersten nichtdotierten Bereich, wobei die Haupt-Gate-Elektrode mit der ersten Hilfs-Gate-Elektrode und der zweiten Hilfs-Gate-Elektrode und der ersten Feldsteuerschicht und der zweiten Feldsteuerschicht in Verbindung steht.
  • Gemäß eines anderen Gesichtspunktes der Erfindung weist eine Flüssigkristallanzeige mit einem Dünnschichttransistor auf: ein Substrat, eine aktive Schicht mit einem ersten dotierten Bereich und einem zweiten dotierten Bereich, einem ersten Leckstromsteuerbereich, einem zweiten Leckstromsteuerbereich sowie einem Kanalbereich, eine Gate-Isolierungsschicht auf der aktiven Schicht und auf der freiliegenden Oberfläche des Substrates, eine erste Feldsteuerschicht und eine zweite Feldsteuerschicht auf der Gate-Isolierungsschicht über dem ersten Leckstromsteuerbereich bzw. dem zweiten Leckstromsteuerbereich, eine erste Hilfs-Gate-Elektrode und eine zweite Hilfs-Gate-Elektrode auf der ersten Feldsteuerschicht bzw. der zweiten Feldsteuerschicht, eine Haupt-Gate-Elektrode auf der Gate-Isolierungsschicht über dem Kanalbereich, wobei die Haupt-Gate-Elektrode mit der ersten Hilfs-Gate-Elektrode und mit der zweiten Hilfs-Gate-Elektrode sowie der ersten Feldsteuerschicht und der zweiten Feldsteuerschicht in Verbindung steht.
  • Gemäß eines anderen Gesichtspunktes der Erfindung weist eine Flüssigkristallanzeige mit einem Dürtnschichttransistor auf: ein Substrat, eine aktive Schicht mit einem ersten dotierten 'Bereich und einem zweiten dotierten Bereich, einem ersten Leckstromsteuerbereich und einem zweiten Leckstromsteuerbereich sowie einem Kanalbereich, eine Gate-Isolierungsschicht auf der aktiven Schicht, wobei die Gate-Isolierungsschicht die gleiche Struktur wie die aktive Schicht aufweist, eine erste Feldsteuerschicht und eine zweite Feldsteuerschicht auf der Gate-Isolierungsschicht über dem ersten Leckstromsteuerbereich bzw. dem zweiten Leckstromsteuerbereich, eine erste Hilfs-Gate-Elektrode und eine zweite Hilfs-Gate-Elektrode auf der ersten Feldsteuerschicht bzw. der zweiten Feldsteuerschicht und eine Haupt-Gate-Elektrode auf der Gate-Isolierungsschicht über dem Kanalbereich, wobei die Haupt-Gate-Elektrode mit der ersten Hilfs-Gate-Elektrode und der zweiten Hilfs-Gate-Elektrode sowie der ersten Feldsteuerschicht und der zweiten Feldsteuerschicht in Verbindung steht.
  • Gemäß eines anderen Gesichtspunktes der Erfindung weist eine Flüssigkristallanzeige mit einem Dünnschichttransistor auf: ein Substrat, eine aktive Schicht mit einem ersten dotierten Bereich und einem zweiten dotierten Bereich, einem ersten Leckstromsteuerbereich, einem zweiten Leckstromsteuerbereich sowie einem Kanalbereich, eine Gate-Isolierungsschicht auf der aktiven Schicht und auf der freiliegenden Oberfläche des Substrates, eine erste Feldsteuerschicht und eine zweite Feldsteuerschicht auf der Haupt-Gate-Isolierungsschicht über dem ersten Leckstromsteuerbereich bzw. dem zweiten Leckstromsteuerbereich, eine erste Hilfs-Gate-Elektrode und eine zweite Hilfs-Gate-Elektrode auf der ersten Feldsteuerschicht bzw. auf der zweiten Feldsteuerschicht, eine Haupt-Gate-Elektrode auf der Gate-Isolierungsschicht über dem Kanalbereich, wobei die Gate-Elektrode mit der ersten Hilfs-Gate-Elektrode und der zweiten Hilfs-Gate-Elektrode sowie mit der ersten Feldsteuerschicht und der zweiten Feldsteuerschicht in Verbindung steht, und eine Source-Elektrode und eine Drain-Elektrode, die mit dem ersten dotierten Bereich bzw. dem zweiten dotierten Bereich in Verbindung stehen, wobei ein Teil der Source-Elektrode und ein Teil der Drain-Elektrode unter dem ersten dotierten Bereich bzw. dem zweiten dotierten Bereich liegen.
  • Gemäß eines anderen Gesichtspunktes der Erfindung weist eine Flüssigkristallanzeige mit einem Dünnschichttransistor auf: ein Substrat, eine aktive Schicht mit einem ersten dotierten Bereich, einem zweiten dotierten Bereich und einem dritten dotierten Bereich, einem ersten Leckstromsteuerbereich und einem zweiten Leckstromsteuerbereich sowie einem ersten Kanalbereich und einem zweiten Kanalbereich auf dem Substrat, wobei die Leckstromsteuerbereiche jeweils zwischen einem dotiertem Bereich und einem Kanalbereich ausgebildet sind, eine Gate-Isolierungsschicht auf der aktiven Schicht sowie auf der freiliegenden Fläche des Substrates, eine erste Feldsteuerschicht und eine zweite Feldsteuerschicht auf der Gate-Isolierungsschicht über dem ersten Leckstromsteuerbereich bzw. dem zweiten Leckstromsteuerbereich, eine erste Hilfs-Gate-Elektrode und eine zweite Hilfs-Gate-Elektrode auf der ersten Feldsteuerschicht bzw. der zweiten Feldsteuerschicht, eine erste Haupt-Gate-Elektrode und eine zweite Haupt-Gate-Elektrode auf der Gate-Isolierungsschicht über dem ersten Kanalbereich bzw. dem zweiten Kanalbereich, wobei die erste Haupt-Gate-Elektrode, die erste Feldsteuerschicht und die erste Hilfs-Gate-Elektrode miteinander verbunden sind und die zweite Haupt-Gate-Elektrode, die zweiten Feldsteuerschicht und die zweite Hilfs-Gate-Elektrode miteinander verbunden sind und die Source-Elektrode sowie die Drain-Elektrode mit den dotierten Bereichen verbunden sind.
  • Gemäß eines anderen Gesichtspunktes der Erfindung weist ein Herstellungsverfahren für eine Flüssigkristallanzeige mit Dünnschichttransistor folgende Schritte auf: Ausbilden einer nichtdotierten aktiven Schicht auf einem Substrat, Ausbilden einer Gate-Isolierungsschicht auf der aktiven Schicht sowie auf der freiliegenden Oberfläche des Substrates, Ausbilden einer ersten Feldsteuerschicht und einer zweiten Feldsteuerschicht auf der Gate-Isolierungsschicht, Ausbilden einer ersten Hilfs-Gate-Elektrode und einer zweiten Hilfs-Gate-Elektrode auf der ersten Feldsteuerschicht bzw. der zweiten Feldsteuerschicht, Ausbilden einer Haupt-Gate-Elektrode auf der Gate-Isolierungsschicht sowie auf Bereichen der Feldsteuerschichten und der Hilfs-Gate-Elektroden und Implantieren von Dotierungsionen unter Verwendung der Haupt-Gate-Elektrode und den Hilfs-Gate-Elektroden als Maske, um einen ersten dotierten Bereich und einen zweiten dotierten Bereich in den Endbereichen der aktiven Schicht auszubilden.
  • Gemäß eines anderen Gesichtspunktes der Erfidung weist ein Herstellungsverfahren für eine Flüssigkristallanzeige mit einem Dünnschichttransistor folgende Schritte auf: Ausbilden einer nichtdotierten aktiven Schicht auf einem Substrat, Ausbilden einer Gate-Isolierungsschicht auf der aktiven Schicht, gleichzeitiges Strukturieren der aktiven Schicht und der Gate-Isolierungsschicht, Ausbilden einer ersten Feldsteuerschicht und einer zweiten Feldsteuerschicht auf der Gate-Isolierungsschicht, wobei die erste Feldsteuerschicht und die zweite Feldsteuerschicht die Ränder der aktiven Schicht und die Ränder der Gate-Isolierungsschicht bedecken, Ausbilden einer ersten Hilfs-Gate-Elektrode und einer zweiten Hilfs-Gate-Elektrode auf der ersten Feldsteuerschicht bzw. der zweiten Feldsteuerschicht, Ausbilden einer Haupt-Gate-Elektrode auf der Gate-Isolierungsschicht sowie auf Bereichen der Feldsteuerschichten und der Hilfs-Gate-Elektroden und Implantieren von Dotierungsionen in die aktive Schicht unter Verwendung der Haupt-Gate-Elektrode und der Hilfs-Gate-Elektrode als Maske, um einen ersten dotierten Bereich und einen zweiten dotierten Bereich in den Endbereichen der aktiven Schicht auszubilden.
  • Gemäß eines anderen Gesichtspunktes der Erfindung weist ein Herstellungsverfahren für eine Flüssigkristallanzeige mit einem Dünnschichttransistor folgende Schritte auf: Ausbilden einer Source-Elektrode und einer Drain-Elektrode auf einem Substrat, Ausbilden einer nichtdotierten aktiven Schicht auf dem Substrat sowie auf Bereichen der Source-Elektrode und der Drain-Elektrode, Ausbilden einer Gate-Isolierungsschicht auf der gesamten Oberfläche des Substrates, Ausbilden einer ersten Feldsteuerschicht und einer zweiten Feldsteuerschicht auf der Gate-Isolierungsschicht, Ausbilden einer ersten Hilfs-Gate- Elektrode und einer zweiten Hilfs-Gate-Elektrode auf der ersten Feldsteuerschicht bzw. der zweiten Feldsteuerschicht, Ausbilden einer Haupt-Gate-Elektrode auf der Gate-Isolierungsschicht sowie auf Bereichen der Hilfs-Gate-Elektroden und der Feldsteuerschichten und Implantieren von Dotierungsionen in die aktive Schicht unter Verwendung der Haupt-Gate-Elektrode und der Hilfs-Gate-Elektroden als Maske, um einen ersten dotierten Bereich und einen zweiten dotierten Bereich in den Endbereichen der aktiven Schicht auszubilden.
  • Gemäß eines anderen Gesichtspunktes der Erfindung weist ein Herstellungsverfahren für eine Flüssigkristallanzeige mit einem Dünnschichttransistor folgende Schritte auf: Ausbilden einer nichtdotierten aktiven Schicht auf einem Substrat, Ausbilden einer Gate-Isolierungsschicht auf der aktiven Schicht sowie auf der freiliegenden Oberfläche des Substrates, Ausbilden einer amorphen Siliziumschicht auf der Gate-Isolierungsschicht, Implantieren von Dotierungsionen in die amorphe Siliziumschicht, um an der Oberfläche der Siliziumschicht eine Dotierungskonzentration zu erzeugen, die höher ist als die im Rest der Siliziumschicht, Strukturieren der amorphen Siliziumschicht, um eine erste Feldsteuerschicht und eine zweite Feldsteuerschicht sowie eine erste Hilfs-Gate-Elektrode und eine zweite Hilfs-Gate-Elektrode auszubilden, Ausbilden einer Haupt-Gate-Elektrode auf der Gate-Isolierungsschicht sowie auf Bereichen der Hilfs-Gate-Elektroden und der Feldsteuerschichten, und Implantieren von Dotierungsionen in die aktive Schicht unter Verwendung der Haupt-Gate-Elektrode und der Hilfs-Gate-Elektroden als Maske, um einen ersten dotierten Bereich und einen zweiten dotierten Bereich in den Endbereichen der aktiven Schicht auszubilden.
    •
  • Aus der Zeichnung, die zusammen mit der Beschreibung zur näheren Erläuterung der Prinzipien der Erfindung dient, sind bevorzugte Ausführungsformen der Erfindung ersichtlich.
  • In der Zeichnung zeigen:
  • 1 einen Schnitt eines herkömmlichen Dünnschichttransistors;
  • 2 einen Schnitt eines Dünnschichttransistors gemäß einer ersten Ausführungsform der Erfindung;
  • 3A, 3B, 3C und 3D Schnitte des Dünnschichttransistors gemäß der ersten Ausführungsform der Erfindung nach aufeinanderfolgenden Herstellungsschritten;
  • 4 eine Draufsicht auf eine zweite Ausführungsform der Erf indung;
  • 4B und 4C Schnitte des Dünnschichttransistors aus 4A entlang den Linien 4B-4B' bzw. 4C-4C';
  • 5A, 5B, 5C, 5D und 5E Schnitte des Dünnschichttransistors gemäß der zweiten Ausführungsform der Erfindung nach aufeinanderfolgenden Herstellungsschritten;
  • 6 einen Schnitt eines Dünnschichttransistors gemäß einer dritten bevorzugten Ausführungsform der Erfindung;
  • 7A, 7B, 7C, 7D und 7E Schnitte des Dünnschichttransistors gemäß der dritten Ausführungsform der Erfindung nach aufeinanderfolgenden Herstellungsschritten;
  • 8A eine Draufsicht auf eine Flüssigkristallanzeige mit einem Dünnschichttransistor gemäß einer bevorzugten Ausführurtgsform der Erfindung;
  • 8B einen Schnitt der Flüssigkristallanzeige mit einem Dünnschichttransistor aus 8A entlang der Linie 8B-8B';
  • 9A eine Draufsicht auf eine andere Flüssigkristallanzeige mit einem Dünnschichttransistor; und
  • 9B einen Schnitt der Flüssigkristallanzeige mit Dünnschichttransistor aus 9A entlang der Linie 9B-9B'; 10A und 10B Schnitte eines Dünnschichttransistors gemäß einer vierten Ausführungsform bzw. einer fünften Ausführungsform der Erfindung;
  • 11A, 11B, 11C und 11D Schnitte eines Dünnschichttransistors mit Hilfs-Gate-Elektrode, die aus hochdotiertem polykristallinen Silizium gemäß einer bevorzugten Ausführungsform der Erfindung gebildet ist;
  • 12A und 12B Schnitte eines TFTs gemäß einer sechsten bzw. einer siebten Ausführungsform der Erfindung.
  • Im folgenden werden die bevorzugten Ausführungsformen der Erfindung unter Bezugnahme auf die Zeichnung näher beschrieben.
  • Aus 2 ist ein koplanarer Dünnschichttransistor mit oben liegender Gate-Elektrode als Schaltvorrichtung für einen Pixel-Bereich einer Flüssigkristallanzeige mit aktiver Matrix gemäß der ersten Ausführungsform der Erfindung ersichtlich.
  • Wie aus 2 ersichtlich, weist der Dünnschichttransistor eine aktive Schicht 21 aus polykristallinem Silizium oder amorphem Silizium auf einem Substrat 20, eine Gate-Isolierungsschicht 22 über dem Substrat 20 sowie der aktiven Schicht 21, voneinander getrennt ausgebildete Feldsteuerschichten 23a, 23b, die durch Strukturieren einer Isolierungsschicht mit einem Mehrschichtaufbau oder einem Einfachschichtaufbau auf der Gate-Isolierungsschicht 22 über der aktiven Schicht 21 ausgebildet sind, Hilfs-Gate-Elektroden 24a, 24b, die aus einem leitfähigen Material auf den Feldsteuerschichten 23a, 23b ausgebildet sind, und eine Haupt-Gate-Elektrode 25 auf der Gate-Isolierungsschicht 22 auf, die zwischen den Hilfs-Gate-Elektroden 24a, 24b und diese berührend ausgebildet ist, wobei die aktive Schicht 21 einen nichtdotierten Bereich 21c zwischen der Haupt-Gate-Elektrode 25 und den Hilfs-Gate-Elektroden 24a, 24b aufweist.
  • Die aktive Schicht 21 ist mit einer vorbestimmten Länge ausgebildet und weist dotierte Bereiche 21a, 21b an ihren gegenüberliegenden Enden auf. Die dotierten Bereiche 21a, 21b stehen mit der Source-Elektrode und der Drain-Elektrode (in 2 nicht gezeigt) in Kontakt. Um den Betrieb der Vorrichtung besser erklären zu können, wird der nichtdotierte Bereich zwischen den dotierten Bereichen 21a, 21b in nichtdotierte Bereiche 21d, 21e (im folgenden Leckstromsteuerbereich genannt) unter den Feldsteuerschichten 23a, 23b und in einen nichtdotierten Bereich 21c aufgeteilt, der von der Haupt-Gate-Elektrode 25 überlappt ist.
  • Wenn eine Einschaltspannung oder eine Ausschaltspannung an die Gate-Elektrode angelegt ist, liegt aufgrund der Hilfs-Gate-Elektroden 24a, 24b auch am Leckstromsteuerbereich ein schwaches elektrisches Feld an. Ein derart strukturierter Dünnschichttransistor stellt eine bessere Charakteristik im stromführenden Zustand bereit als ein Dünnschichttransistor mit einem Offset-Bereich zwischen dem Kanalbereich und dem dotierten Bereich. Im eingeschalteten Zustand induzieren die Hilfs-Gate-Elektroden 24a und 24b Ladungen im Leckstromsteuerbereich 21d und 21e. Deshalb ist der Strom im eingeschalteten Zustand im Vergleich mit dem herkömmlichen Dünnschichttransistor mit der Offset-Struktur höher.
  • Zusätzlich ist, wenn die Ausschaltspannung an den Transistor mit Leckstromsteuerbereich angelegt ist, der Leckstrom im ausgeschalteten Zustand verringert, da das von der an den Leckstromsteuerbereich angelegten Gate-Spannung erzeugte elektrische Feld klein ist.
  • Aus 3A bis 3E sind Schnitte des Dünnschichttransistors aus 2 gemäß der ersten Ausführungsform der Erfindung nach aufeinanderfolgenden Herstellungsschritten ersichtlich.
  • Wie aus 3A ersichtlich, wird eine aktive Schicht 21 auf ein Substrat durch Aufbringen von amorphem oder polykristallinem Silizium (z.B. mit Hilfe eines CVD-Verfahrens: Chemical Vapor Deposition – chemische Abscheidung aus der Gasphase) aufgebracht und in einem Fotolithographieverfahren strukturiert. Falls im ersten Schritt amorphes Silizium verwendet wird, kann dieses durch (Laser Anealing) oder durch Kristallisieren in der festen Phase (SPC: Solid Phase Cristalisation) in polykristallines Silizium umgewandelt werden. Ein solches Verfahren kann entweder vor oder nach dem Strukturieren des amorphen Siliziums erfolgen.
  • Wie aus 3B ersichtlich, wird auf dem Substrat 20 sowie der aktiven Schicht 21 eine Gate-Ísolierungsschicht 22 ausgebildet. Eine Siliziumoxidschicht oder eine Siliziumnitridschicht wird für die Gate-Isolierungsschicht 22 verwen°det. Alternativ dazu kann eine doppelt strukturierte isolierende Schicht, wie eine Siliziumoxid/Siliziumnitridschicht oder eine Siliziumnitrid/Siliziumoxidschicht auf dem Substrat 20 und der aktiven Schicht 21 gebildet werden. Ferner kann alternativ dazu eine dreifach strukturierte Isolierungsschicht, wie eine Siliziumoxid-/Siliziumnitrid-/Siliziumoxidschicht auf dem Substrat und der aktiven Schicht 21 gebildet werden.
  • Eine Feldsteuerschicht 23 wird auf der Gate-Isolierungsschicht 22 unter Verwendung z.B. eines CVD-Verfahrens gebildet. Eine Hilfs-Gate-Elektrodenschicht 24 aus z.B. Chrom oder Aluminium, wird auf der Feldsteuerschicht 23 unter Verwendung eines Sputter-Verfahrens (Kathodenzerstäubungsverfahren} gebildet. Die Feldsteuerschicht 23 wird aus amorphem, polykristallinem oder mikrokristallinem Silizium gebildet.
  • Die Hilfs-Gate-Elektroden 24a, 24b und die Feldsteuerschichten 23a, 23b werden durch Strukturieren der Hilfs-Gate-Elektrodenschicht 24 und der Feldsteuerschicht 23 unter Verwendung eines Fotolithographieverfahrens gebildet.
  • Wie aus 3D ersichtlich, wird durch. Aufbringen einer leitfähigen Schicht aus Chrom, Aluminium oder einer Metallegierung eine Haupt-Gate-Elektrode 25 mit Hilfe eines Sputter-Verfahrens und eines darauffolgenden Strukturierens mit Hilfeeines Fotolithographieverfahrens gebildet. Die Haupt-Gate-Elektrode 25 wird derart ausgebildet, daß sie mit den Hilfs-Gate-Elektroden 24a, 24b in Kontakt stehen.
  • Wie aus 3E ersichtlich, werden dotierte Bereiche 21a, 21b in der aktiven Schicht 21 durch Implantieren von Ionen erzeugt. Zum Beispiel werden B+- oder P+-Ionen in die aktive Schicht 21 durch die Gate-Isolierungsschicht 22 hindurch unter Verwendung der Gate-Elektrode 25 und der Hilfs-Gate-Elektroden 24a, 24b als Maske implantiert. Bei diesem Verfahren werden ebenfalls nichtdotierte Bereiche 21c, 21d, 21e zwischen den Bereichen 21a, 21b festgelegt. Zur besseren Erläuterung des Betriebs der Vorrichtung wird die aktive Schicht 21 weiter in nichtdotierte Bereiche 21c, 21d, 21e zwischen den dotierten Bereichen 21a, 21b unterteilt, wobei die nichtdotierten Bereiche die Leckstromsteuerbereiche 21d und 21e und den Kanalbereich 21c zwischen dem Leckstromsteuerbereich 21d, 21e aufweisen, wie aus 3E ersichtlich.
  • Aus 4A bis 4C ist ein Dünnschichttransistor gemäß einer zweiten Ausführungsform der Erfindung ersichtlich, wobei der Dünnschichttransistor eine aktive Schicht 31' und eine Gate-Isolierungsschicht 32' aufweist, die in dem gleichen Strukturierungsschritt wie bei der ersten, aus 2 ersichtlichen Ausführungsform gebildet ist. Zusätzlich sind Hilfs-Gate-Elektroden 34'a, 34'b und Feldsteuerschichten 33'a, 33'b,derart ausgebildet, daß sie Bereiche der aktiven Schicht 31' und Bereiche der Gate-Isolierungsschicht 32' bedecken.
  • Aus 4A ist eine Draufsicht auf einen Dünnschichttransistor gemäß der zweiten Ausführungsform der Erfindung ersichtlich. Wie aus 4A ersichtlich, weist die auf einem Substrat (nicht gezeigt) ausgebildete aktive Schicht 31' eine langgestreckte, rechteckige Form auf und ist von der die gleiche Form aufweisenden Gate-Isolierungsschicht 32' bedeckt. Eine Isolierungsschicht 33' und eine leitfähige Schicht 34', die beide eine gleiche, rahmenähnliche Form aufweisen und sich gegenseitig überlappen, sind auf der Isolierungsschicht 32' derart ausgebildet, daß zwei parallele Rahmenstreifen rechtwinklig zur Längsrichtung der aktiven Schicht 31' verlaufen. Diese Rahmenstreifenbereiche der Isolierungsschicht 33' und der leitfähigen Schicht 34' wirken als Feldsteuerschichten 33'a, 33'b bzw. Hilfs-Gate-Elektroden 34'a, 34'b, wodurch die Leckstromsteuerbereiche 31'd, 31'e der aktiven Schicht 31' bestimmt sind. Die anderen beiden Rahmenstreifenbereiche der Schichten verlaufen parallel zur Längsrichtung der aktiven Schicht 31' und bedecken einen Bereich der Längsränder der aktiven Schicht 31' und der Gate-Isolierungsschicht 32'. Eine Haupt-Gate-Elektrode 35 wird auf der Gate-Isolierungsschicht 32' innerhalb der rahmenförmigen Schichten 33' und 34' ausgebildet, weshalb sie den Kanalbereich der aktiven Schicht 31' zwischen den Leckstromsteuerbereichen 31'd, 31'e überlappt. Ferner überlappt die Haupt-Gate-Elektrode 35 die Bereiche der leitfähigen Schicht 34', die als Hilfs-Gate-Elektroden 34'a, 34'b wirken, teilweise, und bedeckt die Bereiche der leitfähigen Schicht 34', die entlang eines Bereichs der Längsränder der aktiven Schicht 31' und der Längsränder der Gate-Isolierungsschicht 32' verlaufen.
  • Aus 4B ist ein Schnitt entlang der Linien 4C-4C' aus 4A ersichtlich. 4B dient zur Erläuterung der Struktur des Dünnschichttransistors. Der Dünnschichttransistor weist eine langgestreckte, rechtwinklige aktive Schicht 31' auf einem Substrat 30 auf. Die aktive Schicht 31' weist dotierte Bereiche 31'a, 31'b auf ihren beiden Enden und einen nichtdotierten Bereich zwischen den dotierten Bereichen 31'a, und 31'b auf. Der nichtdotierte Bereich weist Leckstromsteuerbereiche 31'd, 31'e und einen Kanalbereich 31'c zwischen diesen auf. Eine Gate-Isolierungsschicht 32' bedeckt die gesamte aktive Schicht 31'. Feldsteuerschichten 31'a und 31'b auf der Gate-Isolierungsschicht 32' überlappen und definieren damit die Leckstromsteuerbereiche 31'd, 31'e der aktiven Schicht 31'. Auf der Feldsteuerschicht 33'a, 33'b sind Hilfs-Gate-Elektroden 34'a, 34'b ausgebildet, und die Haupt-Gate-Elektrode 35 überlappt den Kanalbereich 31'c und überlappt teilweise die Hilfs-Gate-Elektrode 34'a, 34'b und ist mit diesen Elektroden entlang der überlappenden Fläche verbunden.
  • Aus 4C ist ein Schnitt entlang der Linie 4B-4B' aus 4A ersichtlich. 4C dient zur Erläuterung der Struktur der Randbereiche der aktiven Schicht. Wie aus 4 C ersichtlich, sind die aktive Schicht 31' und die Gate-Isolierungsschicht 32' auf dem Substrat 30 in dem gleichen Strukturierungsschritt ausgebildet. Die Isolierungsschicht 32' und. die leitfähige Schicht 34' bedecken einen Bereich der Längsränder der aktiven Schicht 31' und der Längsränder der Gate-Isolierungsschicht 32'. Über dieser Struktur ist die Haupt-Gate-Elektrode 35 ausgebildet, die die gesamten oberen und seitliche Bereiche bedeckt. Die Isolierungsschicht 33' und die leitfähige Schicht 34' auf den Rändern der aktiven Schicht verhindern einen Kurzschluß zwischen der Haupt-Gate-Elektrode 35 und der aktiven Schicht.
  • Aus den 5A bis 5E sind Schnitte eines Dünnschichttransistors gemäß der zweiten, aus 4 ersichtlichen Ausführungsform der Erfindung nach aufeinanderfolgenden Herstellungsschritten ersichtlich.
  • Wie aus 5A ersichtlich, werden eine aktive Schicht 31 und eine Gate-Isolierungsschicht 32 auf einem Substrat 30 durch Aufbringen verschiedener Siliziumschichten ausgebildet. Zum Beispiel wird eine amorphe oder eine polykristalline Siliziumschicht als aktive Schicht 31 aufgebracht, und eine Siliziumnitridschicht oder eine Siliziumoxidschicht oder eine Siliziumoxid-/Siliziumnitridschicht wird als Gate-Isolierungsschicht 32 unter Vakuumbedingungen aufgebracht. Falls die aktive Schicht 31 aus amorphem Silizium gebildet wird, kann sie durch Laser-Anealing oder durch ein SPC-Verfahren kristallisiert werden. Dies kann entweder vor oder nach den im folgenden beschriebenen Strukturierungsschritt durchgeführt werden.
  • Wie aus 5B ersichtlich, werden ein aktiver Bereich 31' und eine Gate-Isolierungsschicht 32' durch Strukturieren der aktiven Schicht 31 und der Gate-Isolierungsschicht 32 unter Verwendung eines Fotolithographieverfahrens gebildet.
  • Wie aus 5C ersichtlich, wird eine Isolierungsschicht 33 aus einer Siliziumnitridschicht, einer Siliziumoxidschicht, einer doppeltstrukturierten isolierenden Schicht, wie einer Siliziumnitrid-/Siliziumoxidschicht oder einer dreifachstrukturierten isolierenden Schicht, wie einer Siliziumoxid-/Siliziumnitrid-/Siliziumoxidschicht auf der Gate-Isolierungsschicht 32' und auf dem freiliegenden Bereich des Substrates 30 gebildet. Danach wird eine leitfähige Schicht 34, wie eine Chromschicht oder eine Aluminiumschicht, aufgebracht. Die Feldsteuerschicht kann aus amorphem, polykristallinem oder mikrokristallinem Silizium gebildet werden.
  • Wie aus 5D ersichtlich, werden die Feldsteuerschichten 33'a, 33'b und die Hilfs-Gate-Elektroden 34'a, 34'b durch Strukturieren der Isolierungsschicht 33 und der leitfähigen Schicht 34 unter Verwendung eines Fotolithographieverfahrens gebildet.
  • Gleichzeitig werden Schutzschichten 33', 34' derart ausgebildet, daß sie einen Bereich der Längsränder der aktiven Schicht 31' und der Gate-Isolierungsschicht 32' bedecken.
  • Als nächstes wird, wie aus 5E ersichtlich, nach dem Aufbringen einer leitfähigen Schicht (z.B. aus Chrom oder aus Aluminium) die Haupt-Gate-Elektrode 35 mit Hilfe eines Fotolithographieverfahrens gebildet und die dotierten Bereiche 31'a, 31'b in der aktiven Schicht 31' werden durch Injizieren von Ionen gebildet.
  • Aus 6 ist ein Dünnschichttransistor gemäß einer dritten Ausführungsform der Erfindung ersichtlich. Dabei handelt es sich um einen Dünnschichttransistor mit einem geschichteten Aufbau (Staggered Type). Der Dünnschichttransistor weist eine Source-Elektrode 41 und eine Drain-Elektrode 42 auf einem Substrat 40 und eine aktive Schicht 43 auf, die auf dem Substrat derart angeordnet ist, daß sie zwischen der Source-Elektrode 41 und der Drain-Elektrode 42 liegt und mit diesen in Verbindung steht. Eine Gate-Isolierungsschicht 44 bedeckt die freiliegenden Bereiche des Substrates, die aktive Schicht 43 und die Source-Elektrode 41 sowie die Drain-Elektrode 42. Voneinander getrennt ausgebildete Feldsteuerschichten 45a, 45b auf der Gate-Isolierungsschicht 44 überlappen die Leckstromsteuerbereiche 43d, 43e der aktiven Schicht 43. Hilfs-Gate-Elektroden 46a, 46b werden auf den Feldsteuerschichten 45a, 45b ausgebildet, und eine Haupt-Gate-Elektrode 47, die auf der Gate-Isolierungsschicht 44 zwischen und teilweise auf den Hilfs-Gate-Elektroden 46a, 46b angeordnet ist, steht in Verbindung mit den Hilfs-Gate-Elektroden 46a, 46b und überlappt den Kanalbereich 43c der aktiven Schicht 43.
  • Aus den 7A bis 7E ist das Herstellungsverfahren für den Dünnschichttransistor gemäß der dritten bevorzugten Ausführungsform der Erfindung ersichtlich.
  • Wie aus 7A ersichtlich, werden nachdem eine Metallschicht aus z.B. Aluminium oder Chrom auf das Substrat 40 mit Hilfe eines Sputter-Verfahrens aufgebracht wurde, die Source-Elektrode 41 und die Drain-Elektrode 42 durch Strukturieren der Metallschicht in einem Fotolithographieverfahren gebildet.
  • Als nächstes wird, wie aus 7B ersichtlich, amorphes Silizium oder polykristallines Silizium in einem CVD-Verfahren derart aufgebracht, daß die freiliegende Fläche des Substrates 40, die Source-Elektrode 41 und die Drain-Elektrode 42 bedeckt werden. Die aktive Schicht 43 wird durch Strukturieren der Siliziumschicht in einem Fotolithographieverfahren derart ausgebildet, daß die aktive Schicht 43 weiterhin mit der Source-Elektrode 41 und der Drain-Elektrode 42 dies beiden teilweise überlappend verbunden ist.
  • Wie aus 7C ersichtlich, wird die Gate-Isolierungsschicht 44 durch Aufbringen einer Siliziumnitridschicht oder einer Siliziumoxidschicht auf die aktive Schicht 43, das Substrat 40 und die Source-Elektrode 41 sowie die Drain-Elektrode 42 gebildet. Eine Feldsteuerschicht 45 wird auf der Gate-Isolierungsschicht 44 durch Aufbringen einer Siliziumnitridschicht oder einer Siliziumoxidschicht, einer doppelstrukturierten isolierenden Schicht, wie einer Siliziumnitrid-/Siliziumoxidschicht, oder einer dreifach strukturierten isolierenden Schicht, wie einer Siliziumoxid/Siliziumnitrid-/Siliziumoxidschicht, gebildet. Ein Metall, wie Chrom oder Aluminium, wird aufgebracht, um die Hilfs-Gate-Elektrodenschicht 46 zu bilden. In diesem Schritt kann amorphes, polykristallines oder mikrokristallines Silizium verwendet werden, um die Feldsteuerschicht 45 zu bilden.
  • Wie aus 7D ersichtlich, werden die Feldsteuerschichten 45a, 45b und die Hilfs-Gate-Elektroden 46a, 46b durch Strukturieren der Schichten 45, 46 in einem Fotolithographieverfahren gebildet.
  • Wie aus 7E ersichtlich, wird nach dem Aufbringen einer Metallschicht aus z.B. Chrom oder Aluminium auf die freiliegende Fläche der aus 7D ersichlichen Struktur in einem Sputter-Verfahren die Haupt-Gate-Elektrode 47 durch Strukturieren der Metallschicht derart ausgebildet, daß sie den Bereich der Gate-Isolierungsschicht 44 zwischen den Hilfs-Gate-Elektroden 46a, 46b und diese Elektroden teilweise bedeckt. Die dotierten Bereiche 43a, 43b der aktiven Schicht 43 werden dann durch Injizieren von Ionen in die aktive Schicht 43 unter Verwendung der Haupt-Gate-Elektrode 47 und der Hilfs-Gate-Elektroden 46a, 46b als Maske gebildet.
  • Aus den 8A und 8B ist die Struktur einer Dünnschichttransistoranordnung unter Verwendung eines Dünnschichttransistors gemäß einer bevorzugten Ausführungsform der Erfindung für eine Flüssigkristallanzeige mit Dünnschichttransistoren ersichtlich.
  • Aus 8A ist eine Draufsicht auf die Dünnschichttransistoranordnung ersichtlich, wobei es sich um einen Dünnschichttransistor mit einem geschichteten Aufbau, wie aus 6 ersichtlich, handelt. Bei dieser Ausführungsform wurden die aktive Schicht und die Gate-Isolierungsschicht gleichzeitig strukturiert. Eine aktive Schicht 82 und eine Gate-Isolierungsschicht 83 werden mit der gleichen Form derart ausgebildet, daß nicht nur der TFT-Bereich, sondern auch die Datenbusleitung 81 von diesen Schichten bedeckt werden. Danach werden eine inselförmige, parasitäre Kapazitäten verringernde Schicht 84a und eine Hilfs-Gate-Busleitung 85a unter Verwendung von Materialien, wie einer isolierenden Schicht bzw. einer leitfähigen Schicht, aus denen auch die Feldsteuerschicht 84 und eine Hilfs-Gate-Elektrodenschicht 85 gebildet werden in dem Bereich gebildet, in dem die, Gate-Busleitung 86-2 und eine Datenbusleitung 81 einander überkreuzen.
  • Die Bezugszeichen 86-1 und 87 bezeichnen eine Haupt-Gate-Elektrode bzw. eine Pixel-Elektrode.
  • Aus 8B ist ein Schnitt entlang der Linie 8B-8B' aus 8A ersichtlich. Der Schnitt zeigt die Struktur des Bereichs, in dem die Gate-Busleitung 86-2 und die Datenbusleitung 81 einander überkreuzen.
  • Wie aus 8B ersichtlich, weist die Struktur die Datenbusleitung 81 auf einem Substrat 80 sowie eine aktive Schicht 8-2 und eine Gate-Isolierungsschicht 83 auf, welche beide die Datenbusleitung 81 bedecken. Eine parasitäre Kapazitäten verringernde Schicht 84a und die Hilfs-Gate-Busleitung 85a bedecken die Gate-Isolierungsschicht 83 und die aktive Schicht 82 sowie die Ränder dieser Schichten und einen Teil des Substrates 80.
  • Die parasitäre Kapazitäten verringerende Schicht 84a und die Hilfs-Gate-Busleitung 85a sind auf dem Bereich, in dem die Gate-Busleitung 86-2 und die Datenbusleitung 81 einander überkreuzen, ausgebildet, um parasitäre Kapazitäten zu verringern und um einen Kurzschluß zwischen der Gate-Busleitung 86-2 und der Datenbusleitung 81 durch die aktive Schicht 82 hindurch zu verhindern. Da zwischen der Gate-Busleitung 86-2 und der Datenbusleitung 81 parasitäre Kapazitäten auftreten, kann das Gate-Busleitungssignal mit einer RC-Zeitkonstanten verzögert sein. Indem die im Bereich des Dünnschichtransistors die Feldsteuerschicht bildende, isolierende Schicht auf dem Kreuzungsbereich der Busleitungen belassen ist, ist die parasitäre Kapazität verringert. Dadurch kann die Verzerrung des durch die Datenbusleitung hindurch übertragenen Signals verringert werden. Zusätzlich ist ein Kurzschlufl zwischen den Busleitungen durch die aktive Schicht hindurch durch Belassen der isolierenden Schicht zum Ausbilden der Feldsteuerschicht und der Schicht zum Ausbilden der Hilfs-Gate-Elektrode auf dem Kreuzungsbereich vermeidbar.
  • Aus den 9A und 9B ist die gleiche Struktur wie aus den 8A und 8B ersichtlich, abgesehen davon, daß die die Feldsteuerschicht bildende Schicht und die die Hilfs-Gate-Elektrode bildende Schicht entlang einer Gate-Busleitung 96-2 zusätzlich zum Kreuzungsbereich der Gate-Busleitung 96-2 und der Datenbusleitung 91-2 verbleibt. Deshalb ist bei dieser Ausführungsform mit der Struktur aus 9A und 9B ein Redundanz-Effekt der Gate-Busleitung erreichbar. Zusätzlich ist die parasitäre Kapazität im Kreuzungsbereich verringert.
  • Wie aus der Draufsicht aus 9A und dem Schnitt des Kreuzungsbereichs aus 9B entlang der Linie 9B-9B' aus 9A ersichtlich, weist der Dünnschichttransistor einen geschichteten Aufbau, wie der aus 6 ersichtliche Dünnschichttransistor, auf. Der Dünnschichttransistor weist eine Source-Elektrode 91-1, die von einer Datenbusleitung 91-2 wegführt, und eine Drain-Elektrode 97 auf, die beide auf einem Substrat 90 ausgebildet sind. Eine aktive Schicht 92 bedeckt den oberen Bereich der Datenbusleitung 91-2 und verläuft bis zu der Source-Elektrode 91-1 und der Drain-Elektrode 97 und bedeckt diese. Eine Gate-Isolierungsschicht 93 ist auf der aktiven Schicht ausgebildet. Zusätzlich ist eine Feldsteuerschicht 94 und eine Hilfs-Gate-Elektrode 95, die die Längsränder und den Leckstromsteuerbereich zwischen der Source-Elektrode 91-1 und der Drain-Elektrode 97 der aktiven Schicht 92 überlappt, ebenfalls unterhalb der Gate-Busleitung 96-2 ausgebildet. Das Bezugszeichen 89 bezeichnet eine Pixel-Elektrode.
  • Aus den 10A und 10B sind Schnitte eines Dünnschichttransistors mit zwei Gate-Elektroden gemäß einer vierten bzw. einer fünften Ausführungsform der Erfindung ersichtlich.
  • Aus 10A ist ein Dünnschichttransistor gemäß der vierten Ausführungsform der Erfindung ersichtlich, bei dem Hilfs-Gate-Elektröden 104a, 104b, 104c, 104d derart ausgebildet sind, daß sie Bereiche einer aktiven Schicht 101, eine Gate-Isolierungsschicht 102 und Feldsteuerschichten 103a, 103b, 103c, 103d überlappen. Leckstromsteuerbereiche 101f, 101g, 101h, 101i sind entsprechend der Hilfs-Gate-Elektroden 104a-104d paarweise an beiden Enden des entsprechenden Kanalbereichs 101d und 101e ausgebildet, die von jeweils einer Haupt-Gate-Elektrode 105a, 105b steuerbar sind, die auf der Gate-Isolierungsschicht 102 zwischen den Hilfs-Gate-Elektroden 104a, 104b und diese teilweise überlappend ausgebildet sind. Ein dritter dotierter Bereich lOlc der aktiven Schicht 101 ist zwischen den Leckstromsteuerbereichen 101g und 101h der beiden Gate-Strukturen ausgebildet, die sich einander gegenüberliegen. Die Bezugszeichen 101a und 101b bezeichnen dotierte Bereiche, die mit der Source-Elektrode bzw. der Drain-Elektrode in Verbindung stehen.
  • Aus 10B ist ein Dünnschichttransistor mit einer Doppel-Gate-Struktur gemäß der fünften Ausführungsform der Erfindung ersichtlich. Diese Struktur weist Hilfs-Gate-Elektroden 114a, 114b auf, die derart ausgebildet sind, daß sie Bereiche einer aktiven Schicht 111 und eine Gate-Isolierungsschicht 112 und jeweils eine Feldsteuerschicht 113a, 113b auf jeweils einer Seite der Haupt-Gate-Elektroden 115a, 115b überlappen. Leckstromsteuerbereiche 111f, 111g sind zwischen den Kanalbereichen 111d, 111e, die jeweils von einer Haupt-Gate-Elektrode 115a, 115b steuerbar sind, und zwei dotierten Bereichen 111a, lllb ausgebildet, die jeweils an einem Ende der aktiven Schicht 111 ausgebildet sind. Diese Struktur weist jedoch keinen Leckstromsteuerbereich zwischen den Kanalbereichen 111d, llle auf, die jeweils von einer Haupt-Gate-Elektrode 115a, 115b steuerbar sind. Der dritte dotierte Bereich 111c der aktiven Schicht 111 ist zwischen den Haupt-Gate-Elektroden 115a, 115b ausgebildet.
  • Aus den 11A bis 11D sind Schnitte ersichtlich, die das Herstellungsverfahren eines Dünnschichttransistors gemäß einer bevorzugten Ausführungsform der Erfindung zeigen, bei dem eine Hilfs-Gate-Elektrode mit hochdotiertem polykristallinen Silizium gebildet wird.
  • Wie aus 11A ersichtlich, wird, nachdem polykristallines Silizium oder amorphes Silizium auf ein Substrat 120 mit Hilfe eines CVD-Verfahrens aufgebracht wurde, eine aktive Schicht 121 durch Strukturieren der polykristallinen oder amorphen Siliziumschicht in einem Fotolithographieverfahren gebildet.
  • Wie aus 11B ersichtlich, wird eine Gate-Isolierungsschicht 122 durch Aufbringen einer Siliziumnitridschicht oder einer Siliziumoxidschicht auf die aktive Schicht 121 und auf die freiliegende Oberfläche des Substrates 120 gebildet. Dann wird eine reine amorphe Siliziumschicht 123 durch ein CVD-Verfahren auf die Gate-Isolierungsschicht 122 aufgebracht. Ionen werden in die Oberfläche der Siliziumschicht 23 injiziert, so daß im oberen Bereich der Siliziumschicht eine hohe Leitfähigkeit erzeugt wird, so daß der obere Bereich der amorphen Siliziumschicht als Hilfs-Gate-Elektroden-Bildungsschicht 123-2 bestimmt wird und der untere Bereich als Feldsteuerschicht bildende Schicht 123-1 bestimmt wird.
  • Wie aus 11C ersichtlich, werden ein Paar Hilfs-Gate-Elektroden 123-2a, 123-2b und entsprechende Feldsteuerschichten 123-1a, 123-1b durch Strukturieren der die Hilfs-Gate-Elektroden bildenden Schicht 123-2 aus dotiertem amorphem Silizium und der Feldsteuerschicht bildenden Schicht 123-2 aus reinem amorphem Silizium durch ein Fotolithographieverfahren gebildet.
  • Wie aus 11D ersichtlich, wird, nachdem Chrom oder Aluminium auf die Hilfs-Gate-Elektroden 123-2a, 123-2b und auf den freiliegenden Bereich der Gate-Isolierungsschicht 122 aufgebracht wurde, eine Haupt-Gate-Elektrode 124 teilweise auf den Hilfs-Gate-Elektroden 123-2a, 123-2b und auf der Gate-Isolierungsschicht 122 zwischen diesen Elektroden in einem Fotolithographieverfahren gebildet. Danach werden die dotierten Bereiche 121a, 121b durch Injizieren von Ionen in einer hohen Konzentration in die aktive Schicht 121 unter Verwendung der Haupt-Gate-Elektrode 124 und der Hilfs-Gate-Elektroden 123-2a, 123-2b als Maske gebildet. Die Bezugszeichen 121d, 121e bezeichnen Leckstromsteuerbereiche entsprechend und bestimmt von den Hilfs-Gate-Elektroden 123-2a, 123-2b, und 121c bezeichnet einen Kanalbereich zwischen den Leckstromsteuerbereichen.
  • Aus den 12A und 12B sind Schnitte ersichlich, die ein LCD-Paneel gemäß einer sechsten bzw. einer siebten Ausführungsform der Erfindung zeigen, des mit Hilfe des im folgenden beschriebenen Verfahrens hergestellt wird, nachdem die Herstellung des Dünnschichttransistors beendet ist. Aus 12A ist ein LCD-Paneel ersichtlich, das eine aktive Schicht und eine Gate-Isolierungsschicht mit unterschiedlichen Strukturen aufweist, wobei aus 12B ein LCD-Paneel ersichtlich ist, das eine aktive Schicht und eine Gate-Isolierungsschicht aufweist, die beide die gleiche Struktur aufweisen.
  • Wie aus 12A ersichtlich, weist ein Dünnschichttransistor eine aktive Schicht 201 auf, die durch Strukturieren einer polykristallinen Siliziumschicht oder einer amorphen Siliziumschicht auf dem Substrat 200 gebildet ist, eine Gate- Isolierungsschicht 202 auf der aktiven Schicht und auf dem freiliegenden Bereich des Substrates 200, ein Paar Feldsteuerschichten 203a, 203b, die durch Strukturieren einer Mehrschicht-Struktur oder einer Einfachschicht-Struktur auf der Gate-Isolierungsschicht 202 gebildet sind, ein Paar Hilfs-Gate-Elektroden 204a, 204b, die durch Strukturieren eines leitfähigen Materials auf den Feldsteuerschichten 203a, 203b gebildet sind, und eine Haupt-Gate-Elektrode 205, die mit den Hilfs-Gate-Elektroden 204a, 204b in Verbindung steht und die aktive Schicht zwischen den Hilfs-Gate-Elektroden 204a, 204b bedeckt. Die aktive Schicht 201 weist in ihren Endbereichen ein Paar dotierter Bereiche 201a, 201b auf, die mit einer Source- Elektrode 207a und einer Drain-Elektrode 207b in Verbindung stehen. Die nichtdotierten Bereiche, zwischen den beiden dotierten Bereichen 201a, 201b sind in nichtdotierte Bereiche 201d, 201e unterhalb der beiden Feldsteuerschichten 203a, 203b und in einen nichtdotierten Bereich 201c (Kanalbereich) aufgeteilt, der von der Gate-Isolierungsschicht 202 und der Haupt-Gate-Elektrode 205 überlappt ist. Eine Schutzschicht 208 ist auf der freiliegenden Oberfläche dieser Struktur aufgebracht, und eine Pixel-Elektrode 209 ist auf der Schutzschicht 208 aufgebracht und mit der Drain-Elektrode 207b durch ein Verbindungsloch in der Schutzschicht 208 hindurch verbunden. Das Bezugszeichen 206 bezeichnet eine isolierende Zwischenschicht.
  • Wie aus 12B ersichlich, weist der Dünnschichttransistor eine aktive Schicht 301 auf einem Substrat 300 mit einem Paar dotierter Bereiche 301a, 301b, einem Paar Leckstromsteuerbereiche 301d, 301e und einem Kanalbereich 301c, eine Gate-Isolierungsschicht mit der gleichen Struktur wie die aktive Schicht 301, Feldsteuerschichten 303a, 303b, die die Leckstromsteuerbereiche 301d, 301e überlappen und damit definieren, Hilfs-Gate-Elektroden 304a, 304b auf den Leckstromsteuerbereichen, und eine Haupt-Gate-Elektrode 305 auf, die mit den Hilfs-Gate-Elektroden 304a, 304b in Verbindung steht und den Kanalbereich 301c überlappt. Die dotierten Bereiche 301a, 301b sind mit der Source-Elektrode 307a bzw. der Drain-Elektrode 307b verbunden. Eine Schutzschicht 308 bedeckt die freiliegende Fläche dieser Struktur, und eine Pixel-Elektrode 309 ist auf der Schutzschicht 308 ausgebildet, die mit der Drain-Elektrode 307b durch ein Verbindungsloch in der Schutzschicht 208 hindurch verbunden ist. Das Bezugszeichen 306 bezeichnet eine isolierende Zwischenschicht.
  • Wie oben erläutert, kann mit Hilfe des Dünnschichttransistors und einer diesen Dünnschichttransistor aufweisenden Flüssigkristallanzeige sowie mit dem Herstellungsverfahren dafür das Problem der Verringerung des Stroms im eingeschalteten Zustand gelöst werden, das bei dem aus 1 ersichtlichen Dünnschichttransistor auftritt. Durch Ausbilden der Hilfs-Gate-Elektroden auf der Feldsteuerschicht, und dadurch, daß mit den Leckstromsteuerbereichen der Leckstrom auf einer Seite oder auf beiden Seiten des Kanalbereichs steuerbar ist, kann der Leckstrom im ausgeschalteten Zustand verringert sein, ohne daß der Strom im eingeschalteten Zustand des Transistors verringert ist. Ferner kann, da der von den Hilfs-Gate-Elektroden steuerbare Leckstromsteuerbereich durch ein Fotolithographieverfahren bestimmt wird, das gesamte Bauelement durch dieses Verfahren hergestellt werden.
  • Gemäß der ersten Ausführungsform der Erfindung ist, da die Hilfs-Gate-Elektroden und die Feldsteuerschicht ebenfalls auf einem Teil der Längsränder der aktiven Schicht ausgebildet sind, ein Kurzschluß zwischen der aktiven Schicht und der Haupt-Gate-Elektrode vermeidbar.
  • Zusätzlich ist durch Verwendung eines erfindungsgemäßen Dünnschichttransistors für eine LCD ein Redundanzeffekt der Gate-Busleitung erreichbar, da die Hilfs-Gate-Elektroden und die Feldsteuerschicht unter der Gate-Busleitung ausgebildet sind. Alternativ dazu wird, anstatt die Hilfs-Gate-Elektroden und die elektrische Feldsteuerschicht unter der Gate-Busleitung auszubilden, eine inselförmige Struktur auf dem Bereich gebildet, in dem die Datenbusleitung und die Gate-Busleitung einander überkreuzen, wodurch die parasitäre Kapazität in dem Kreuzungsbereich verringert ist.

Claims (23)

  1. Dünnschichttransistor mit: einem Substrat (80, 90, 120, 200, 300); einer aktiven Schicht (21, 31, 31', 43, 82, 92, 101, 111, 121, 201, 301) auf dem Substrat (80, 90, 120, 200, 300) mit einem ersten dotierten Bereich (21a, 31a, 31'a, 43a, 82a, 92a, 101a, 111a, 121a, 201a, 301a) und einem zweiten dotierten Bereich (21b, 31b, 31'b, 43b, 82b, 92b, 101b, lllb, 121b, 201b, 301b) an einander gegenüberliegenden Enden der aktiven Schicht (21, 31, 31', 43, 82, 92, 101, 111, 121, 201, 301), einem ersten Leckstromsteuerbereich (21d, 31'd, 43d, 101f, 111f, 301d) und einem zweiten Leckstromsteuerbereich (21e, 31'e, 43e, 101g, 111g, 301e), die jeweils dem entsprechenden dotierten Bereich (21a, 21b, 31a, 31b, 31'a, 31'b, 43a, 43b, 82a, 82b, 92a, 92b, 101a, 101b, 111a, 111b, 121a, 121b, 201a, 201b, 301a, 301b) benachbart sind, und einem Kanalbereich (21c, 31c, 31'c, 43c, 82c, 92c, 101c, 111c, 121c, 201c, 301c) zwischen dem ersten Leckstromsteuerbereich (21d, 31'd, 43d, 101f, 111f, 301d) und dem zweiten Leckstromsteuerbereich (21e, 31'e, 43e, 101g, 111g, 301e); einer Gate-Isolierungsschicht (22, 32, 32', 44, 83, 93, 102, 112, 122, 202, 302) auf der aktiven Schicht (21, 31, 31', 43, 82, 92, 101, 111, 121, 201, 301); einer ersten Feldsteuerschicht (23a, 31'a, 33'a, 45a, 84a, 94a, 103a, 113a, 203a, 303a) und einer zweiten Feldsteuerschicht (23b, 31'b, 33'b, 45b, 84b, 94b, 103b, 113b, 203b, 303b) auf der Gate-Isolierungsschicht (22, 32, 32', 44, 83, 93, 102, 112, 122, 202, 302) über dem ersten Leckstromsteuerbereich (21d, 31'd, 43d, 101f, 111f, 301d) bzw. dem zweiten Leckstromsteuerbereich (21e, 31'e, 43e, 101g, 111g, 301e); einer ersten Hilfs-Gate-Elektrode (24a, 34'a, 46a, 85a, 95a, 104a, 114a, 204a, 304a) und einer zweiten Hilfs-Gate-Elektrode (24b, 34'b, 46b, 85b, 95b, 104b, 114b, 204b, 304b) auf der ersten Feldsteuerschicht (23a, 31'a, 33'a, 45a, 84a, 94a, 103a, 113a, 203a, 303a) bzw. der zweiten Feldsteuerschicht (23b, 31'b, 33'b, 45b, 84b, 94b, 103b, 113b, 203b, 303b); einer Haupt-Gate-Elektrode (25, 35, 47, 86-1, 105a, 105b, 115a, 115b, 124, 205, 305) auf der Gate-Isolierungsschicht (22, 32, 32', 44, 83, 93, 102, 112, 122, 202, 302) zwischen der ersten Hilfs-Gate-Elektrode (24a, 34'a, 46a, 85a, 95a, 104a, 114a, 204a, 304a) und der zweiten Hilfs-Gate-Elektrode (24b, 34'b, 46b, 85b, 95b, 104b, 114b, 204b, 304b) über dem Kanalbereich (21c, 31c, 31'c, 43c, 82c, 92c, 101c, lllc, 121c, 201c, 301c), wobei die Haupt-Gate-Elektrode (25, 35, 47, 86-1, 105a, 105b, 115a, 115b, 124, 205, 305) mit der ersten Hilfs-Gate-Elektrode (24a, 34'a, 46a, 85a, 95a, 104a, 114a, 204a, 304a) und der zweiten Hilfs-Gate-Elektrode (24b, 34'b, 46b, 85b, 95b, 104b, 114b, 204b, 304b) als auch mit der ersten Feldsteuerschicht (23a, 31'a, 33'a, 45a, 84a, 94a, 103a, 113a, 203a, 303a) und der zweiten Feldsteuerschicht (23b, 31'b, 33'b, 45b, 84b, 94b, 103b, 113b, 203b, 303b) in Verbindung steht.
  2. Dünnschichttransistor, der die in Anspruch 1 beanspruchte Struktur zwei mal aufweist, wobei die Strukturen seitlich nebeneinander derart angeordnet sind, daß einer der dotierten Bereiche (21a, 21b, 31a, 31b, 31'a, 31'b, 43a, 43b, 82a, 82b, 92a, 92b, 101a, 101b, 111a, 111b, 121a, 121b, 201a, 201b, 301a, 301b) der aktiven Schicht (21, 31, 31', 43, 82, 92, 101, 111, 121, 201, 301) der einen Struktur und einer der dotierten Bereiche (21a, 21b, 31a, 31b, 31'a, 31'b, 43a, 43b, 82a, 82b, 92a, 92b, 101a, 101b, 111a, 111b, 121a, 121b, 201a, 201b, 301a, 301b) der aktiven Schicht (21, 31, 31', 43, 82, 92, 101, 111, 121, 201, 301) der anderen Struktur durch einen gemeinsamen, dritten dotierten Bereich für beide Strukturen ausgebildet sind, wodurch die aktiven Schichten (21, 31, 31', 43, 82, 92, 101, 111, 121, 201, 301) der beiden Strukturen miteinander verbunden sind, und wodurch der Dünnschichttransistor zwei in Serie miteinander verbundenen Gate-Elektroden aufweist.
  3. Dünnschichttransistor nach Anspruch 1, wobei die aktive Schicht (21, 31, 31', 43, 82, 92, 101, 111, 121, 201, 301) einen dritten dotierten Bereich aufweist, und der Kanalbereich (21c, 31c, 31'c, 43c, 82c, 92c, 101c, 111c, 121c, 201c, 301c) der aktiven Schicht (21, 31, 31', 43, 82, 92, 101, 111, 121, 201, 301) in zwei voneinander getrennte Kanalbereichsteile aufgeteilt ist, zwischen denen der dritte dotierte Bereich angeordnet ist, und die Haupt-Gate-Elektrode (25, 35, 47, 86-1, 105a, 105b, 115a, 115b, 124, 205, 305) zwei voneinander getrennte Haupt-Gate-Elektrodenbereiche aufweist, die auf der Gate-Isolierungsschicht (22, 32, 32', 44, 83, 93, 102, 112, 122, 202, 302) über den entsprechenden Kanalbereichsteilen angeordnet sind und mit der entsprechenden ersten Hilfs-Gate-Elektrode (24a, 34'a, 46a, 85a, 95a, 104a, 114a, 204a, 304a) bzw. der zweiten Hilfs-Gate-Elektrode (24b, 34'b, 46b, 85b, 95b, 104b, 114b, 204b, 304b) als auch mit der ersten Feldsteuerschicht (23a, 31'a, 33'a, 45a, 84a, 94a, 103a, 113a, 203a, 303a) bzw. der zweiten Feldsteuerschicht (23b, 31'b, 33'b, 45b, 84b, 94b, 103b, 113b, 203b, 303b) verbunden sind, wodurch der Dünnschichttransistor zwei in Serie miteinander verbundene Gate-Elektroden aufweist.
  4. Dünnschichttransistor nach einem der Ansprüche 1 bis 3, wobei der erste Leckstromsteuerbereich (21d, 31'd, 43d, 101f, 111f, 301d) und der zweite Leckstromsteuerbereich (21e, 31'e, 43e, 101g, 111g, 301e) sowie der Kanalbereich (21c, 31c, 31'c, 43c, 82c, 92c, 101c, 111c, 121c, 201c, 301c) der aktiven Schicht (21, 31, 31', 43, 82, 92, 101, 111, 121, 201, 301) undotiert sind.
  5. Dünnschichttransistor nach einem der Ansprüche 1 bis 4, wobei die Gate-Isolierungsschicht (22, 32, 32', 44, 83, 93, 102, 112, 122, 202, 302) die aktive Schicht (21, 31, 31', 43, 82, 92, 101, 111, 121, 201, 301) und die freiliegende Fläche des Substrates (80, 90, 120, 200, 300) bedeckt.
  6. Dünnschichttransistor nach einem der Ansprüche 1 bis 4, wobei die Gate-Isolierungsschicht (22, 32, 32', 44, 83, 93, 102, 112, 122, 202, 302) und die aktive Schicht (21, 31, 31', 43, 82, 92, 101, 111, 121, 201, 301) die gleiche Struktur aufweisen.
  7. Dünnschichttransistor nach Anspruch 6, wobei die Feldsteuerschichten (23, 31', 33', 45, 84, 94, 103, 113, 203, 303) und die Hilfs-Gate-Elektroden (24a, 24b, 34'a, 34'b, 46a, 46b, 85a, 85b, 95a, 95b, 104a, 104b, 114a, 114b, 204a, 204b, 304a, 304b) die jeweiligen Randbereiche der aktiven Schicht (21, 31, 31', 43, 82, 92, 101, 111, 121, 201, 301) und der Gate-Isolierungsschicht (22, 32, 32', 44, 83, 93, 102, 112, 122, 202, 302) bedecken, über die sich die Haupt-Gate-Elektrode (25, 35, 47, 86-1, 105a, 105b, 115a, 115b, 124, 205, 305) erstreckt.
  8. Dünnschichttransistor nach einem der Ansprüche 1 bis 7, die eine Source-Elektrode (41, 91-1, 207a, 307a) und eine Drain-Elektrode (42, 91-2, 207b, 307b) aufweist, die unter dem ersten dotierten Bereich (21a, 31a, 31'a, 43a, 82a, 92a, 101a, 111a, 121a, 201a, 301a) bzw. unter dem zweiten dotierten Bereich (21b, 31b, 31'b, 43b, 82b, 92b, 101b, 111b, 121b, 201b, 301b) ausgebildet sind und mit diesem jeweils verbunden sind.
  9. Dünnschichttransistor nach einem der Ansprüche 1 bis 8, wobei die Feldsteuerschichten (23, 31', 33', 45, 84, 94, 103, 113, 203, 303) wenigstens aus einem der folgenden Materialien sind: amorphes Silizium, polykristallines Silizium und mikrokristallines Silizium.
  10. Dünnschichttransistor nach einem der Ansprüche 1 bis 9, wobei die Gate-Isolierungsschicht (22, 32, 32', 44, 83, 93, 102, 112, 122, 202, 302) wenigstens eine der folgenden Schichten aufweist: Siliziumoxidschicht, Siliziumnitridschicht, Siliziumoxid-/Siliziumnitridschicht, Siliziumnitrid/Siliziumoxidschicht und Siliziumoxid-/Siliziumnitrid/Siliziumoxidschicht.
  11. Flüssigkristallanzeigevorrichtung mit: einer Mehrzahl von Dünnschichttransistoren gemäß einem der Ansprüche 1 bis 10, die in Reihen und Spalten auf dem allen Transistoren gemeinsamen Substrat (80, 90, 120, 200, 300) ausgebildet sind; einer Mehrzahl von zwischen den Spalten der Dünnschichttransistoren parallel zueinander verlaufenden Datenbusleitungen (81, 91-2), die jeweils mit der entsprechenden Source-Elektrode (41, 91-1, 207a, 307a) der Transistoren in entsprechenden Spalten verbunden sind; einer Mehrzahl von zwischen den Reihen der Dünnschichttransistoren parallel zueinander verlaufenden Gate-Busleitungen (86-2, 96-2), die jeweils mit der entsprechenden Gate-Elektrode der Transistoren in entsprechenden Reihen verbunden sind; und einer Mehrzahl von Pixel-Elektroden (87, 89, 209, 309), die in Reihen und Spalten entsprechend der Mehrzahl von Dünnschichttransistoren angeordnet sind und jeweils mit der Drain-Elektrode (42, 91-2, 207b, 307b) des entsprechenden Transistors verbunden sind, wobei eine eine parasitäre Kapazität verringernde Schicht auf der Gate-Isolierungsschicht (22, 32, 32', 44, 83, 93, 102, 112, 122, 202, 302) über den Datenbusleitungen (81, 91-2) wenigstsens an den Kreuzungsbereichen der Datenbusleitungen (81, 91-2) mit den Gate-Busleitungen (86-2, 96-2) ausgebildet ist.
  12. Flüssigkristallanzeigevorrichtung nach Anspruch 11, wobei die die parasitäre Kapazität verringernde Schicht aus der Feldsteuerschicht (23, 31', 33', 45, 84, 94, 103, 113, 203, 303) und der Hilfs-Gate-Elektrodenschicht (24, 34', 46, 85, 95, 104, 114, 204, 304) gebildet ist.
  13. Herstellungsverfahren für einen Dünnschichttransistor mit folgenden Schritten: Ausbilden einer aktiven Schicht (21, 31, 31', 43, 82, 92, 101, 111, 121, 201, 301) auf einem Substrat (80, 90, 120, 200, 300); Ausbilden einer Gate-Isolierungsschicht (22, 32, 32', 44, 83, 93, 102, 112, 122, 202, 302) auf der aktiven Schicht (21, 31, 31', 43, 82, 92, 101, 111, 121, 201, 301); Ausbilden einer ersten Feldsteuerschicht (23a, 31'a, 33'a, 45a, 84a, 94a, 103a, 113a, 203a, 303a) und einer zweiten Feldsteuerschicht (23b, 31'b, 33'b, 45b, 84b, 94b, 103b, 113b, 203b, 303b) auf der Gate-Isolierungsschicht (22, 32, 32', 44, 83, 93, 102, 112, 122, 202, 302); Ausbilden einer ersten Hilfs-Gate-Elektrode (24a, 34'a, 46a, 85a, 95a, 104a, 114a, 204a, 304a) und einer zweiten Hilfs-Gate-Elektrode (24b, 34'b, 46b, 85b, 95b, 104b, 114b, 204b, 304b) auf der ersten Feldsteuerschicht (23a, 31'a, 33'a, 45a, 84a, 94a, 103a, 113a, 203a, 303a) bzw. auf der zweiten Feldsteuerschicht (23b, 31'b, 33'b, 45b, 84b, 94b, 103b, 113b, 203b, 303b); Ausbilden einer Haupt-Gate-Elektrode (25, 35, 47, 86-1, 105a, 105b, 115a, 115b, 124, 205, 305) auf der Gate-Isolierungsschicht (22, 32, 32', 44, 83, 93, 102, 112, 122, 202, 302) zwischen der ersten Hilfs-Gate-Elektrode (24a, 34'a, 46a, 85a, 95a, 104a, 114a, 204a, 304a) und der zweiten Hilfs-Gate-Elektrode (24b, 34'b, 46b, 85b, 95b, 104b, 114b, 204b, 304b) und auf Bereichen der Feldsteuerschichten (23, 31', 33', 45, 84, 94, 103, 113, 203, 303) und der Hilfs-Gate-Elektroden (24a, 24b, 34'a, 34'b, 46a, 46b, 85a, 85b, 95a, 95b, 104a, 104b, 114a, 114b, 204a, 204b, 304a, 304b); und Implantieren von Ionen in die aktive Schicht (21, 31, 31', 43, 82, 92, 101, 111, 121, 201, 301) unter Verwendung der Haupt-Gate-Elektrode (25, 35, 47, 86-1, 105a, 105b, 115a, 115b, 124, 205, 305) und der Hilfs-Gate-Elektroden (24a, 24b, 34'a, 34'b, 46a, 46b, 85a, 85b, 95a, 95b, 104a, 104b, 114a, 114b, 204a, 204b, 304a, 304b) als Maske, um einen ersten dotierten Bereich (21a, 31a, 31'a, 43a, 82a, 92a, 101a, 111a, 121a, 201a, 301a) und einen zweiten dotierten Bereich (21b, 31b, 31'b, 43b, 82b, 92b, 101b, 111b, 121b, 201b, 301b) in den Endbereichen der aktiven Schicht (21, 31, 31', 43, 82, 92, 101, 111, 121, 201, 301) auszubilden.
  14. Verfahren nach Anspruch 13, wobei in dem Schritt des Ausbildens der Gate-Isolierungsschicht (22, 32, 32', 44, 83, 93, 102, 112, 122, 202, 302) diese Schicht auch auf den freiliegenden Bereichen des Substrates (80, 90, 120, 200, 300) ausgebildet wird.
  15. Verfahren nach Anspruch 13, wobei nach dem Schritt des Ausbildens der Gate-Isolierungsschicht (22, 32, 32', 44, 83, 93, 102, 112, 122, 202, 302) die aktive Schicht (21, 31, 31', 43, 82, 92, 101, 111, 121, 201, 301) und die Gate-Isolierungsschicht (22, 32, 32', 44, 83, 93, 102, 112, 122, 202, 302) gleichzeitig gleichermaßen strukturiert werden.
  16. Verfahren nach Anspruch 15, wobei die erste Feldsteuerschicht (23a, 31'a, 33'a, 45a, 84a, 94a, 103a, 113a, 203a, 303a) und die zweite Feldsteuerschicht (23b, 31'b, 33'b, 45b, 84b, 94b, 103b, 113b, 203b, 303b) als auch die erste Hilfs-Gate-Elektrode (24a, 34'a, 46a, 85a, 95a, 104a, 114a, 204a, 304a) und die zweite Hilfs-Gate-Elektrode (24b, 34'b, 46b, 85b, 95b, 104b, 114b, 204b, 304b) derart ausgebildet werden, daß sie die jeweiligen Randbereiche der aktiven Schicht (21, 31, 31', 43, 82, 92, 101, 111, 121, 201, 301) und der Gate-Isolierungsschicht (22, 32, 32', 44, 83, 93, 102, 112, 122, 202, 302) bedecken, über die sich die Haupt-Gate-Elektrode (25, 35, 47, 86-1, 105a, 105b, 115a, 115b, 124, 205, 305) erstreckt.
  17. Verfahren nach einem der Ansprüche 13 bis 16, wobei vor dem Schritt des Ausbildens der aktiven Schicht (21, 31, 31', 43, 82, 92, 101, 111, 121, 201, 301) auf dem Substrat (80, 90, 120, 200, 300) eine Source-Elektrode (41, 91-1, 207a, 307a) und eine Drain-Elektrode (42, 91-2, 207b, 307b) auf dem Substrat (80, 90, 120, 200, 300) gebildet werden und in dem Schritt des Ausbildens der aktiven Schicht (21, 31, 31', 43, 82, 92, 101, 111, 121, 201, 301) diese auf dem Substrat (80, 90, 120, 200, 300) zwischen der Drain-Elektrode (42, 91-2, 207b, 307b) und der Source-Elektrode (41, 91-1, 207a, 307a) und teilweise auf diesen Elektroden ausgebildet wird.
  18. Verfahren nach einem der Ansprüche 13 bis 17, wobei der Schritt des Ausbildens der ersten Feldsteuerschicht (23a, 31'a, 33'a, 45a, 84a, 94a, 103a, 113a, 203a, 303a) und der zweiten Feldsteuerschicht (23b, 31'b, 33'b, 45b, 84b, 94b, 103b, 113b, 203b, 303b) auf der Gate-Isolierungsschicht (22, 32, 32', 44, 83, 93, 102, 112, 122, 202, 302) und der Schritt des Ausbildens der ersten Hilfs-Gate-Elektrode (24a, 34'a, 46a, 85a, 95a, 104a, 114a, 204a, 304a) und der zweiten Hilfs-Gate-Elektrode (24b, 34'b, 46b, 85b, 95b, 104b, 114b, 204b, 304b) auf der ersten Feldsteuerschicht (23a, 31'a, 33'a, 45a, 84a, 94a, 103a, 113a, 203a, 303a) bzw. der zweiten Feldsteuerschicht (23b, 31'b, 33'b, 45b, 84b, 94b, 103b, 113b, 203b, 303b) durch folgende Schritte durchgeführt werden: Ausbilden einer amorphen Siliziumschicht auf der Gate-Isolierungsschicht (22, 32, 32', 44, 83, 93, 102, 112, 122, 202, 302); Implantieren von Ionen in die amorphe Siliziumschicht derart, daß an der Oberfläche der Siliziumschicht eine Dotierungskonzentration entsteht, die höher ist als die im Rest der amorphen Siliziumschicht, und Strukturieren der amorphen Siliziumschicht derart, daß die erste Hilfs-Gate-Elektrode (24a, 34'a, 46a, 85a, 95a, 104a, 114a, 204a, 304a) und die zweite Hilfs-Gate-Elektrode (24b, 34'b, 46b, 85b, 95b, 104b, 114b, 204b, 304b) von der Oberfläche der amorphen Siliziumschicht mit hoher Dotierung ausgebildet werden und daß die erste Feldsteuerschicht (23a, 31'a, 33'a, 45a, 84a, 94a, 103a, 113a, 203a, 303a) und die zweite Feldsteuerschicht (23b, 31'b, 33'b, 45b, 84b, 94b, 103b, 113b, 203b, 303b) von dem Rest der amorphen Siliziumschicht ausgebildet werden.
  19. Verfahren nach einem der Ansprüche 13 bis 18, wobei die aktive Schicht (21, 31, 31', 43, 82, 92, 101, 111, 121, 201, 301) aus intrinsischem Silizium gebildet wird.
  20. Verfahren nach einem der Ansprüche 13 bis 19, wobei die Feldsteuerschichten (23, 31', 33', 45, 84, 94, 103, 113, 203, 303) wenigstens aus einem der folgendene Materialien gebildet werden: amorphes Silizium, polykristallines Silizium, mikrokristallines Silizium.
  21. Verfahren nach einem der Ansprüche 13 bis 20, wobei die Gate-Isolierungsschicht (22, 32, 32', 44, 83, 93, 102, 112, 122, 202, 302) wenigstens aus einer der folgenden Schichten gebildet wird: Siliziumoxidschicht, Siliziumnitridschicht, Siliziumoxid-/Siliziumnitridschicht, Siliziumnitrid/Siliziumoxidschicht und Siliziumoxid-/Siliziumnitrid/Siliziumoxidschicht.
  22. Herstellungsverfahren für eine Flüssigkristallanzeigevorrichtung mit folgenden Schritten: Ausbilden einer Mehrzahl von Dünnschichttransistoren gemäß dem Herstellungsverfahren nach einem der Ansprüche 13 bis 21, so daß die Transistoren auf dem allen Transistoren gemeinsamen Substrat (80, 90, 120, 200, 300) in Reihen und Spalten angeordnet werden; gleichzeitig mit dem Schritt des Ausbildens der Source-Elektroden (41, 91-1, 207a, 307a) und der Drain-Elektroden (42, 91-2, 207b, 307b) Ausbilden einer Mehrzahl von parallel zueinander verlaufenden Datenbusleitungen (81, 91-2) zwischen den Spalten der Dünnschichttransistoren auf dem Substrat (80, 90, 120, 200, 300), wobei die Datenbusleitungen (81, 91-2) mit der jeweiligen Source-Elektrode (41, 91-1, 207a, 307a) des Transistors in der entsprechenden Spalte verbunden sind; Ausbilden einer die parasitäre Kapazität verringernden Schicht auf der Gate-Isolierungsschicht (22, 32, 32', 44, 83, 93, 102, 112, 122, 202, 302) über den Datenbusleitungen (81, 91-2) wenigstens an ihren Kreuzungspunkten mit den Gate-Busleitungen (86-2, 96-2); gleichzeitig mit dem Schritt des Ausbildens der Haupt-Gate-Elektrode (25, 35, 47, 86-1, 105a, 105b, 115a, 115b, 124, 205, 305) Ausbilden einer Mehrzahl von parallel zueinander verlaufenden Gate-Busleitungen (86-2, 96-2) zwischen den Reihen der Dünnschichttransistoren, wobei die Gate-Busleitungen (86-2, 96-2) mit der jeweiligen Gate-Elektrode des Transistors in der entsprechenden Reihe verbunden sind; Ausbilden wenigstens einer Isolierungsschicht auf der freiliegenden Oberfläche der Flüssigkristallanzeigevorrichtung, wie sie nach dem Schritt des Implantierens von Ionen in die aktive Schicht (21, 31, 31', 43, 82, 92, 101, 111, 121, 201, 301) vorliegt; und Ausbilden einer Mehrzahl von Pixel-Elektroden (87, 89, 209, 309) auf der isolierenden Schicht, die in Reihen und Spalten entsprechend der Mehrzahl von Dünnschichttransistoren angeordnet sind und mit der Drain-Elektrode (42, 91-2, 207b, 307b) des entsprechenden Transistors durch Verbindungslöcher in der isolierenden Schicht hindurch verbunden sind.
  23. Verfahren nach Anspruch 22, wobei die die parasitäre Kapazität verringernde Schicht aus der Feldsteuerschicht (23, 31', 33', 45, 84, 94, 103, 113, 203, 303) und der Hilfs-Gate-Elektrodenschicht (24, 34', 46, 85, 95, 104, 114, 204, 304) gleichzeitig mit dem Schritt des Ausbildens dieser Schichten gebildet wird.
DE19736204A 1996-08-24 1997-08-20 Dünnschichttransistor, Flüssigkristallanzeige mit Dünnschichttransistor und Herstellungsverfahren dafür Expired - Fee Related DE19736204B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960035334A KR100219117B1 (ko) 1996-08-24 1996-08-24 박막트랜지스터 액정표시장치 및 그 제조방법
KR96-35334 1996-08-24

Publications (2)

Publication Number Publication Date
DE19736204A1 DE19736204A1 (de) 1998-02-26
DE19736204B4 true DE19736204B4 (de) 2004-02-19

Family

ID=19470684

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19736204A Expired - Fee Related DE19736204B4 (de) 1996-08-24 1997-08-20 Dünnschichttransistor, Flüssigkristallanzeige mit Dünnschichttransistor und Herstellungsverfahren dafür

Country Status (6)

Country Link
US (1) US5835172A (de)
JP (1) JP4303323B2 (de)
KR (1) KR100219117B1 (de)
DE (1) DE19736204B4 (de)
FR (1) FR2753806B1 (de)
GB (1) GB2316803B (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476744B2 (en) 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
US8575608B2 (en) 2009-12-21 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8829522B2 (en) 2009-12-21 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953596A (en) 1996-12-19 1999-09-14 Micron Technology, Inc. Methods of forming thin film transistors
JP2000111945A (ja) * 1998-10-01 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
EP1020839A3 (de) 1999-01-08 2002-11-27 Sel Semiconductor Energy Laboratory Co., Ltd. Halbleiteranzeigeeinrichtung und Steuerschaltung dafür
EP2500941A3 (de) * 1999-06-02 2017-05-10 Semiconductor Energy Laboratory Co., Ltd. Halbleiterbauelement und Herstellungsverfahren dafür
JP4727029B2 (ja) * 1999-11-29 2011-07-20 株式会社半導体エネルギー研究所 Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板
TW513753B (en) * 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
KR100433805B1 (ko) * 2001-10-11 2004-06-02 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
KR100532082B1 (ko) * 2001-12-28 2005-11-30 엘지.필립스 엘시디 주식회사 다결정 박막트랜지스터 및 그 제조방법
CN100449779C (zh) * 2002-10-07 2009-01-07 株式会社半导体能源研究所 半导体器件及其制造方法
US7541614B2 (en) 2003-03-11 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit, semiconductor device comprising the same, electronic device having the same, and driving method of the same
US7756869B2 (en) * 2004-04-30 2010-07-13 The Boeing Company Methods and apparatus for extracting referential keys from a document
EP2259294B1 (de) * 2006-04-28 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Halbleiterbauelement und zugehöriges Herstellungsverfahren
KR101304902B1 (ko) * 2006-11-24 2013-09-05 삼성디스플레이 주식회사 액정 표시 장치
JP4351695B2 (ja) * 2006-11-27 2009-10-28 エルジー ディスプレイ カンパニー リミテッド 有機ｅｌ表示装置
JP2008311545A (ja) * 2007-06-18 2008-12-25 Hitachi Displays Ltd 表示装置
US9287406B2 (en) * 2013-06-06 2016-03-15 Macronix International Co., Ltd. Dual-mode transistor devices and methods for operating same
JP6896020B2 (ja) * 2017-11-14 2021-06-30 株式会社半導体エネルギー研究所 半導体装置
JP2018200483A (ja) * 2018-08-07 2018-12-20 株式会社半導体エネルギー研究所 表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177384A (ja) * 1992-10-09 1994-06-24 Fuji Xerox Co Ltd 薄膜トランジスタ及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6418270A (en) * 1987-07-13 1989-01-23 Oki Electric Ind Co Ltd Semiconductor memory device
US5124769A (en) * 1990-03-02 1992-06-23 Nippon Telegraph And Telephone Corporation Thin film transistor
JPH0442579A (ja) * 1990-06-08 1992-02-13 Seiko Epson Corp 薄膜トランジスタ及び製造方法
US5047816A (en) * 1990-08-21 1991-09-10 Vlsi Technology, Inc. Self-aligned dual-gate transistor
JP3277548B2 (ja) * 1991-05-08 2002-04-22 セイコーエプソン株式会社 ディスプレイ基板
JPH05315605A (ja) * 1992-05-07 1993-11-26 Sony Corp Ｍｏｓ型半導体装置
JP3173135B2 (ja) * 1992-06-24 2001-06-04 セイコーエプソン株式会社 薄膜半導体装置及びその製造方法
EP0589478B1 (de) * 1992-09-25 1999-11-17 Sony Corporation Flüssigkristall-Anzeigevorrichtung
JP3292657B2 (ja) * 1995-04-10 2002-06-17 キヤノン株式会社 薄膜トランジスタ及びそれを用いた液晶表示装置の製造法
US5672515A (en) * 1995-09-12 1997-09-30 Optical Sensors Incorporated Simultaneous dual excitation/single emission fluorescent sensing method for PH and pCO2
JP3184771B2 (ja) * 1995-09-14 2001-07-09 キヤノン株式会社 アクティブマトリックス液晶表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177384A (ja) * 1992-10-09 1994-06-24 Fuji Xerox Co Ltd 薄膜トランジスタ及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8575608B2 (en) 2009-12-21 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
US8829522B2 (en) 2009-12-21 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US8476744B2 (en) 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
US9257561B2 (en) 2010-08-26 2016-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP4303323B2 (ja) 2009-07-29
FR2753806A1 (fr) 1998-03-27
FR2753806B1 (fr) 2005-11-25
JPH1093103A (ja) 1998-04-10
DE19736204A1 (de) 1998-02-26
GB9714835D0 (en) 1997-09-17
US5835172A (en) 1998-11-10
GB2316803B (en) 1998-10-21
KR100219117B1 (ko) 1999-09-01
KR19980015877A (ko) 1998-05-25
GB2316803A (en) 1998-03-04

Similar Documents

Publication Publication Date Title
DE19736204B4 (de) Dünnschichttransistor, Flüssigkristallanzeige mit Dünnschichttransistor und Herstellungsverfahren dafür
DE19605634B4 (de) Aktivmatrixanzeigegerät
DE69434235T2 (de) Aktivmatrixschaltkreisplatine und deren Herstellungsverfahren
DE10150432B4 (de) Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung
DE3587485T2 (de) Flüssigkristall-anzeige-element und dessen herstellung.
DE69017262T2 (de) Aktiv-Matrix-Anzeigevorrichtung und Verfahren zu ihrer Herstellung.
DE68912482T2 (de) Dünnfilm-Transistoren, ihre Verfahren zur Herstellung und Anzeigeeinrichtung, die mit solchen Transistoren hergestellt sind.
DE19610283B4 (de) Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung mit Speicherkondensatoren erhöhter Kapazität und Flüssigkristallvorrichtung
DE69021513T2 (de) Anzeigevorrichtung mit aktiver Matrix.
DE19814676C2 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE3348083C2 (de)
DE19605669B4 (de) Aktivmatrix-Anzeigevorrichtung
DE69125260T2 (de) Ein Verfahren zum Herstellen eines Dünnfilm-Transistors und eines Aktive-Matrix-Substrates für Flüssig-Kristall-Anzeige-Anordnungen
DE19712233C2 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE3783870T2 (de) Transistor-gesteuerter elektrooptischer anzeigeschirm und verfahren zu seiner herstellung.
DE69120329T2 (de) Anzeigevorrichtung mit aktiver Matrix
DE3886198T2 (de) Flüssigkristall-Anzeigevorrichtung.
DE19650787C2 (de) Flüssigkristall-Anzeigevorrichtung mit Dünnfilmtransistor und Verfahren zum Herstellen derselben
DE19906815A1 (de) Flüssigkristallanzeige und Verfahren zur Herstellung derselben
DE3714164A1 (de) Fluessigkristallanzeige
DE19710248C2 (de) Flüssigkristallanzeige mit aktiver Matrix und Herstellungsverfahren dafür
DE102004048723B4 (de) Herstellverfahren für ein Dünnschichttransistorarray-Substrat
DE19825524B4 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE102006060734A1 (de) Flüssigkristalldisplay und Verfahren zu dessen Herstellung
DE69635218T2 (de) Schaltung mit Gitterzeilen, die an zwei oder mehr Kanalbereichen eine Halbleiterlinie kreuzt

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: LG PHILIPS LCD CO., LTD., SEOUL/SOUL, KR

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: LG DISPLAY CO., LTD., SEOUL, KR

8339 Ceased/non-payment of the annual fee