JPS58186960A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58186960A JPS58186960A JP6998382A JP6998382A JPS58186960A JP S58186960 A JPS58186960 A JP S58186960A JP 6998382 A JP6998382 A JP 6998382A JP 6998382 A JP6998382 A JP 6998382A JP S58186960 A JPS58186960 A JP S58186960A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- semiconductor
- resistor
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体集積回路に関し、特に高電圧で使用す
る半導体集積回路の抵抗素子の構造に関するものである
。
る半導体集積回路の抵抗素子の構造に関するものである
。
半導体集積回路は、単一半導体基板内にトランジスタ、
コンデンサ、抵抗等を自薦しているが、一般に、抵抗は
ＰＮ接合で分離した一導電蓋の領域の不純物鎖度及び涙
状を所定の値にすることにより形成している。
コンデンサ、抵抗等を自薦しているが、一般に、抵抗は
ＰＮ接合で分離した一導電蓋の領域の不純物鎖度及び涙
状を所定の値にすることにより形成している。
従来の半導体集積回路における抵抗の構成は、低−にの
−導電型領域の表面に高不純物ａｔの逆導電製拡散層【
帯状に形成し、この帯状領域の両趨部からオー建ツクコ
ンタクトとによシミ極を取シ出し、コンタクト部以外の
半導体基板は絶縁物でおおっている。かかる構成の抵抗
における問題は、抵抗領域の表面に配ｍを交差させる場
合に生ずる。すなわち、配線電位が低くなると、配線を
ゲートとし、狐抗ｔソースとするＭＯ８）ランジスタと
して鋤いて配線にそってチャンネルが生じる。このチャ
ンネルが他のＰｇ領領域達すると、抵抗からリーク電流
が流れてしまう問題点が知られている。
−導電型領域の表面に高不純物ａｔの逆導電製拡散層【
帯状に形成し、この帯状領域の両趨部からオー建ツクコ
ンタクトとによシミ極を取シ出し、コンタクト部以外の
半導体基板は絶縁物でおおっている。かかる構成の抵抗
における問題は、抵抗領域の表面に配ｍを交差させる場
合に生ずる。すなわち、配線電位が低くなると、配線を
ゲートとし、狐抗ｔソースとするＭＯ８）ランジスタと
して鋤いて配線にそってチャンネルが生じる。このチャ
ンネルが他のＰｇ領領域達すると、抵抗からリーク電流
が流れてしまう問題点が知られている。
このリーク電ａｔＬ４Ｐ断するため従来の半導体集積回
路では、高不純智のＮｇ領領域よるチャンネルストッパ
ー全形成している。すなわち、＄１図の従来の半導体集
積回路を示すように、Ｐ瀝拡歓層で形成し九抵抗ｌに配
＠２が交差する部分において、高不純物ＩＩＩｊｌ！の
Ｎｊｌｌチャンネルストッパー３ｆ：形成し、配線２下
に生じるチャンネルが、他のＰ領域、例えば絶縁領域４
に達する仁とを防がなければならなかつ良、シかし、チ
ャンネルストッパー３を用いると、配線２とチャンネル
ストッパー３との間に高電圧が加わル、半導体中での電
界強度が増加して耐圧を低下させる勢の問題点がある。
路では、高不純智のＮｇ領領域よるチャンネルストッパ
ー全形成している。すなわち、＄１図の従来の半導体集
積回路を示すように、Ｐ瀝拡歓層で形成し九抵抗ｌに配
＠２が交差する部分において、高不純物ＩＩＩｊｌ！の
Ｎｊｌｌチャンネルストッパー３ｆ：形成し、配線２下
に生じるチャンネルが、他のＰ領域、例えば絶縁領域４
に達する仁とを防がなければならなかつ良、シかし、チ
ャンネルストッパー３を用いると、配線２とチャンネル
ストッパー３との間に高電圧が加わル、半導体中での電
界強度が増加して耐圧を低下させる勢の問題点がある。
本発明の目的は、従来の半導体集積回路の上記問題点の
ない抵抗素子を提供することにある。
ない抵抗素子を提供することにある。
本発明による半導体装置の特に抵抗は、−導電渥の半導
体層中にこの表面から一関して逆導電層の抵抗領域とし
ての半導体領域が形成され、この半導体領域の両端部は
逆導電層の領域によ）前記半導体層の表面に導出され、
そこにオーミックコンタクトが形成されてお〕、抵抗領
域と交差する配線は半導体層表面に絶縁膜を介して設け
られているととｔ−特徴とし、よって、交差配線と抵抗
領域との間には絶縁層のみならず半導体層の一部が介在
している。
体層中にこの表面から一関して逆導電層の抵抗領域とし
ての半導体領域が形成され、この半導体領域の両端部は
逆導電層の領域によ）前記半導体層の表面に導出され、
そこにオーミックコンタクトが形成されてお〕、抵抗領
域と交差する配線は半導体層表面に絶縁膜を介して設け
られているととｔ−特徴とし、よって、交差配線と抵抗
領域との間には絶縁層のみならず半導体層の一部が介在
している。
本発明の構造によれば、たとえ配線下の半導体層表面が
反転してチャンネルが生じても、抵抗領域が半導体層中
に埋込まれているためにリーク電流を生じることがない
。この結果、従来の構造で必要であったチャンネルスト
ッパーが不要とな）、チャンネルストッパーを設けたた
めに生じる耐圧の低下を生じなくな）高耐圧の半導体集
積回路を得ることができる０本発明の第２の効果として
、オーミックコンタクト部を除いて、抵抗領域を半導体
層中に塩込むことができるため、絶縁膜内。
反転してチャンネルが生じても、抵抗領域が半導体層中
に埋込まれているためにリーク電流を生じることがない
。この結果、従来の構造で必要であったチャンネルスト
ッパーが不要とな）、チャンネルストッパーを設けたた
めに生じる耐圧の低下を生じなくな）高耐圧の半導体集
積回路を得ることができる０本発明の第２の効果として
、オーミックコンタクト部を除いて、抵抗領域を半導体
層中に塩込むことができるため、絶縁膜内。
外の電荷による影響を受けに＜＜、信頼度の高い半導体
集積回路を提供できる。
集積回路を提供できる。
なお、半導体中に埋込まれた構造の抵抗として、従来、
エピタキシャル抵抗とピンチ抵抗とがある。
エピタキシャル抵抗とピンチ抵抗とがある。
エピタキシャル抵抗は尚不純物濃度領域で逆導電厳不純
物抵抗穎域を奴多囲んでいる。ピンチ抵抗は、さきに示
した従来の帯状の逆導電製拡散層の表面部分に艷に高濃
度の一導亀型領域を形成し、抵抗領域ｔ−塚込んだ構造
とした奄のでＴｏｐ、ともに本発明の集積回路とは構造
、性能ともまりた〈異なる。
物抵抗穎域を奴多囲んでいる。ピンチ抵抗は、さきに示
した従来の帯状の逆導電製拡散層の表面部分に艷に高濃
度の一導亀型領域を形成し、抵抗領域ｔ−塚込んだ構造
とした奄のでＴｏｐ、ともに本発明の集積回路とは構造
、性能ともまりた〈異なる。
次に図面を参照して本発明の実施例について詳細に説明
する。
する。
第２図乃至第４図は本発明の一実施例の半導体集積回路
を示すそれぞれ平面図、Ａ−ＡＡ断面図。
を示すそれぞれ平面図、Ａ−ＡＡ断面図。
Ｂ−ＤＢ断面図でありｓＰｍ半導体基板ｌＯにＮ型高績
ｆ領域（埋込み領域）９ｔ−形成して、Ｐ瀝絶縁領域４
によってＮｆｉ低一度領域（エピタキシャル層）８を区
画している。Ｐ！ｌｌ導電ｍをもつ抵抗ｌは、Ｎ蓋低凝
度領域８内に埋込まれておシ、両端のオーミックコンタ
ク）ｓ６で半導体基板表面に導出されて電極７によｐ両
端子が取ｐ出される。交差配線２は、抵抗領域ｌ上にＮ
灘低濃度領域８および表向の絶縁Ｊｄ［１１を介して形
成されている。
ｆ領域（埋込み領域）９ｔ−形成して、Ｐ瀝絶縁領域４
によってＮｆｉ低一度領域（エピタキシャル層）８を区
画している。Ｐ！ｌｌ導電ｍをもつ抵抗ｌは、Ｎ蓋低凝
度領域８内に埋込まれておシ、両端のオーミックコンタ
ク）ｓ６で半導体基板表面に導出されて電極７によｐ両
端子が取ｐ出される。交差配線２は、抵抗領域ｌ上にＮ
灘低濃度領域８および表向の絶縁Ｊｄ［１１を介して形
成されている。
従って、かかる構造によれば１１３図、第４図から明ら
かなように、艶線２と交さする部分において抵抗１はＮ
鳳低濃度領域８に埋込まれている良め、前述のように配
線２にそってＮｊｌｌ低濃度領域８表面に反転層５が生
じても、抵抗１と接することかないため、リーク電流を
生じない。
かなように、艶線２と交さする部分において抵抗１はＮ
鳳低濃度領域８に埋込まれている良め、前述のように配
線２にそってＮｊｌｌ低濃度領域８表面に反転層５が生
じても、抵抗１と接することかないため、リーク電流を
生じない。
ｉｐ、５図は第１の実施例をさらに改良したもので、生
部体表面に接するコンタクト部６０周辺は、抵抗自体の
電極７でおおわれておシ、コンタクト部以外の抵抗部ｌ
は半導体中に埋込まれているため、更に一信軸度の半導
体集積回路ｔ−得ることができる。
部体表面に接するコンタクト部６０周辺は、抵抗自体の
電極７でおおわれておシ、コンタクト部以外の抵抗部ｌ
は半導体中に埋込まれているため、更に一信軸度の半導
体集積回路ｔ−得ることができる。
なお、このような構造の抵抗は、イオン注入法によって
不純物を打込む方法、エピタキシャル法によって埋込む
方法等によって抵抗の埋込部を形成することによシ実塊
できる。よって埋込まれた抵抗部分ｌ上のＮ型層８は、
抵抗部分１下のＮ型層８と同じ不純物濃度を有している
ものであって、新開ピンチ抵抗等とは全く異なる。
不純物を打込む方法、エピタキシャル法によって埋込む
方法等によって抵抗の埋込部を形成することによシ実塊
できる。よって埋込まれた抵抗部分ｌ上のＮ型層８は、
抵抗部分１下のＮ型層８と同じ不純物濃度を有している
ものであって、新開ピンチ抵抗等とは全く異なる。
第１図は従来の半導体集積回路において配線と交さする
抵抗部分にチャンネルストッパーを設けた平面図、第２
図は本発明の一実施例である半導体集積１ｇｌ路の配線
に交さする抵抗部の平面凶、第３図は第１の実施のＡ−
ＡＡにおける断面図、第４囚は第１の実施例のＢ−ＢＢ
Ｋおける断面図。 ｊｌｌ！５図は本発明の他の実施例であるさらに改＾さ
れた半導体集積回路の配線に交さする抵抗部を示す。 ｌ・・・・・・堀込普れた抵抗部、２・・・・・・交さ
する配線、３・・・・・・チャンネルストツバ＋＋ Ｎ
＋ １．・・・・・・絶ａｐ”部、５・・・・・・チ
ャンネル、６・・・・・・抵抗のオー建ツクコンタクト
部、７・・・・・・抵抗の電極、８・・・・・・低濃度
Ｎ瀝不純物領域、９・・・・・・Ｎ＋領領域１０・・・
・・・Ｐ１１ｉ半導体基板、１１・・・・・・絶縁層。 峯ＩＶ −２７’ｔ
抵抗部分にチャンネルストッパーを設けた平面図、第２
図は本発明の一実施例である半導体集積１ｇｌ路の配線
に交さする抵抗部の平面凶、第３図は第１の実施のＡ−
ＡＡにおける断面図、第４囚は第１の実施例のＢ−ＢＢ
Ｋおける断面図。 ｊｌｌ！５図は本発明の他の実施例であるさらに改＾さ
れた半導体集積回路の配線に交さする抵抗部を示す。 ｌ・・・・・・堀込普れた抵抗部、２・・・・・・交さ
する配線、３・・・・・・チャンネルストツバ＋＋ Ｎ
＋ １．・・・・・・絶ａｐ”部、５・・・・・・チ
ャンネル、６・・・・・・抵抗のオー建ツクコンタクト
部、７・・・・・・抵抗の電極、８・・・・・・低濃度
Ｎ瀝不純物領域、９・・・・・・Ｎ＋領領域１０・・・
・・・Ｐ１１ｉ半導体基板、１１・・・・・・絶縁層。 峯ＩＶ −２７’ｔ
Claims (1)
- 一導電蓋の半導体層に逆導電蓋の抵抗素子としての半導
体領域が形成され九半導体装置において、少なくと４前
記生部体層表面に絶縁膜を介して設けえ配線に交差する
前記半導体領域部分は前記半導体層中に表面から離間し
て壌込會れていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6998382A JPS58186960A (ja) | 1982-04-26 | 1982-04-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6998382A JPS58186960A (ja) | 1982-04-26 | 1982-04-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58186960A true JPS58186960A (ja) | 1983-11-01 |
Family
ID=13418406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6998382A Pending JPS58186960A (ja) | 1982-04-26 | 1982-04-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58186960A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6276648A (ja) * | 1985-09-30 | 1987-04-08 | Fujitsu Ltd | 半導体集積回路装置 |
-
1982
- 1982-04-26 JP JP6998382A patent/JPS58186960A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6276648A (ja) * | 1985-09-30 | 1987-04-08 | Fujitsu Ltd | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5808344A (en) | Single-transistor logic and CMOS inverters | |
| EP0110331B1 (en) | A mos transistor | |
| JPH01198076A (ja) | 半導体装置 | |
| US3967988A (en) | Diffusion guarded metal-oxide-silicon field effect transistors | |
| JPS63224260A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPS60246665A (ja) | 入力保護装置 | |
| KR890013784A (ko) | 바이폴라반도체 스윗칭장치와 그의 제조방법 | |
| US3868721A (en) | Diffusion guarded metal-oxide-silicon field effect transistors | |
| US4142197A (en) | Drain extensions for closed COS/MOS logic devices | |
| US4602170A (en) | Resistive gate field effect transistor logic family | |
| US4063273A (en) | Fundamental logic circuit | |
| JPS58186960A (ja) | 半導体装置 | |
| JPS5889872A (ja) | 接合形電界効果半導体装置 | |
| US3898684A (en) | Diffusion guarded metal-oxide-silicon field effect transistors | |
| JPH07142731A (ja) | パワーデバイスおよびそれを形成するための方法 | |
| US5160990A (en) | MIS-FET with small chip area and high strength against static electricity | |
| JPH0682840B2 (ja) | Ｍｏｓ形半導体装置 | |
| JPS6230704B2 (ja) | ||
| JPS626660B2 (ja) | ||
| JPS60107866A (ja) | 半導体装置 | |
| JPS6129559B2 (ja) | ||
| JPH01293661A (ja) | 半導体装置 | |
| JP2684712B2 (ja) | 電界効果トランジスタ | |
| JPH0493081A (ja) | 半導体装置 | |
| JPH025566A (ja) | 集積回路およびその製造方法 |