JPH01274469A - ダイオード - Google Patents
ダイオードInfo
- Publication number
- JPH01274469A JPH01274469A JP10368488A JP10368488A JPH01274469A JP H01274469 A JPH01274469 A JP H01274469A JP 10368488 A JP10368488 A JP 10368488A JP 10368488 A JP10368488 A JP 10368488A JP H01274469 A JPH01274469 A JP H01274469A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- semiconductor region
- diode
- electrode film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- 230000003321 amplification Effects 0.000 description 16
- 238000003199 nucleic acid amplification method Methods 0.000 description 16
- 108091006146 Channels Proteins 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 9
- 239000012535 impurity Substances 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000010348 incorporation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
め要約のデータは記録されません。
Description
オードに関する。
積回路内に組み込まれるダイオードは、回路内の種々の
電位点に接続されあるいは種々の電圧が掛かる状態で使
用されるので、回路の他部分とはできるだけ電位的に分
離された状態で作り込むのが望ましく、このため半導体
基板から接合分離されたそれと逆導電形のエピタキシャ
ル層などの半導体領域内に、単独の形であるいは関連回
路素子と一緒に作り込まれる。第3図は高耐電圧ダイオ
ードをかかる半導体領域に単独の形で作り込んだ最も簡
単な従来例を示すものである。
個所に埋込層2用に強いn形の拡散をしておいた上で、
半導体領域3用にエピタキシャル層をn形で成長させ、
その表面から分離層4を強いp形で基板1に達するよう
に深く拡散することにより、エピタキシャル層を基板1
から接合分離された半導体領域3に分離する。ダイオー
ドはこの半導体領域3内に作り込まれ、このためにP形
層7とn形層8とをその表面から拡散して、その上の酸
化膜20に明けた窓を介してこれらの層7および8にそ
れぞれ導電接触する接続膜41および42を設けてダイ
オード用の電極とする。
キシャル層の不純物濃度および厚みを適切に選定し、か
つp形層7とn形層8を適切な不純物濃度および深さで
拡散することにより、所望の耐電圧値を得ることができ
る。ところが、p形層7をエミッタ、n形の半導体領域
3をベース。
うなPflP形の寄生トランジスタTrが同時に作り込
まれるので、p形層7からn形層8に流れる正規のダイ
オード電流のほかに、この寄生トランジスタを通じてp
形層7から基Fi、1に大量の漏洩電流が流れてしまう
、寄生トランジスタの電流増幅率をh4とし、p形層7
に流れ込む全電流に対してこの漏洩電流が占める割合を
kとすると、k−h□/(1+h□)であり、寄生トラ
ンジスタの電流増幅率hFffiはふつう10程度なの
で、kの値はほぼ0.9となる。つまり、この従来例で
はp形層7に流入する電流の僅かに10%しかダイオー
ド電流として利用できないことになる。
に図示のようにp形層7を取り囲み、かつ埋込層2に達
するように深く拡散された不純物濃度の高いウオール、
層5が設けられ、その接続膜42との接続用に接続層6
が強いn形でその表面部に拡散される。これによって、
寄生トランジスタのベース領域内の不純物濃度が上がっ
てその電流増幅率が低下するが、それでも寄生トランジ
スタの電流増幅率がまだ0.5程度あるため、前式から
れかるように全電流の約3分の1が基板1の方へ流出し
てしまう。
のかわりに横形トランジスタを作り込んで、その電流増
幅率を利用しながら漏洩電流分を減少させるものである
。このため、半導体N域3の表面からエミッタ層11と
それを取り囲むコレクタ層12とをp形で拡散して、n
形の半導体領域3をベース領域とする横形のPnP )
ランジスタを図示のように作り込み、さらに接続膜42
によってそのコレクタ層12を前述の接続層6つまりベ
ース領域と短絡して、エミッタ層11からコレクタ層1
2に流れるトランジスタ電流をダイオード電流とじて利
用する。
とし、寄生トランジスタの電流増幅率をhFtとすると
、漏洩電流の全電流に対する前述の比にはhrt/ (
1+hrt+hrtL)になる、いま、横形トランジス
タの電流増幅率を通常の20程度、寄生トランジスタの
電流増幅率を前述の0.5程度として上式に入れると、
比にの値は約1740となって、横形トランジスタを利
用することにより漏洩電流分が著しく減少されることが
わかる。
いて上述の比kをかなり広い範囲のダイオード電流1d
に対して実測した結果を示す、線Aが横形トランジスタ
を利用した第5図のダイオードの場合であって、線Bの
第4図のダイオードの場合より漏洩電流が非常に少ない
ことがわかる。
に関するものである。
漏洩電流を減少させる上で非常に有利であるが、そのま
までは逆耐圧が低い欠点がある。
ったとき、つまりダイオードの正側電極であるエミッタ
Jllllに接続された接続W!441に負の電圧が掛
かったとき、その下の酸化膜20を介してこれに対面し
ているn形の半導体領域3の表面にp形のチャネルch
が誘導されやすいからである0例えば、半導体領域3が
バイポーラ集積回路用の比抵抗が2.5Ω1のエピタキ
シャルtilJllであり、酸化膜20の厚みが1nと
かなり厚目の場合でも、僅かに15V程度の逆電圧がせ
ま41に掛かると、このチャネルchが誘導されてダイ
オードの耐圧値がこれによって制約されてしまうことに
なり、これでは高耐電圧のダイオードは到底得られない
、半導体領域がBICMO3集積回路用の比抵抗が3.
0n口のエピタキシャル層である場合は、酸化膜の厚み
が1.5n程度あうでもチャネルが誘導されるしきい値
は同様に15V程度である。
ーンを第7図に示すようにすることが従来から行なわれ
ている0図かられかるようにに、この例では問題の接続
膜41の下のコレクタ層12が切り欠かれており、これ
によって接続膜41の下の半導体領域3の表面にチャネ
ルが誘導されても、エミッタ層11とコレクタ層12と
の間が直ちには導通しないようにしたものである。しか
し、この手段ではコレクタ層の一部が切り欠かれること
によって、横形トランジスタの電流増幅率が5程度に下
がってしまい、前述の比にの値が上がって全電流の8%
程度が漏洩するようになる。
られかるように第5図の構造のダイオードのコレクタ層
12の内側に、一種のチャネルストッパとしてn形層1
3を環状に加えたものである。
ジスタの電流増幅率がかなり低下して例えば2程度にな
ってしまうので、全電流の約15%もの洩れが生じるこ
とになり、ダイオードに横形トランジスタを利用した意
味合いが大部分失われてしまう、また、n形F113を
追加しただけ、ダイオードを作り込むために要するチッ
プ面積が当然増えることになる。
印加して置くと、酸化膜の状態が変化して常温に戻して
もその下にチャネルが形成されやすくなることである。
の分布が電界下の熱拡散により変化してその状態が固定
されてしまいやすいので、常温に戻った後にも逆方向電
圧が掛かると前述とは別の意味の洩れ電流が流れやすく
なる。いままでの説明した従来の構造のダイオードは、
いずれもかかる高温下の電圧印加によってその特性が影
響されやすい、なお、上記の酸化膜の状態の変化の様子
については、本件出願人の別当@(特願昭62−297
950号)に詳しく説明されてい、るのでそれを参照さ
れたい。
側に流れる漏洩電流が少なく、かつ耐電圧値の向上に有
利なダイオードを得ることを目的とする。
ら接合分離された半導体領域をベース領域としてその表
面から作り込まれた横形のトランジスタのエミッタと相
互に短絡したコレクタおよびベースとの間に形成するダ
イオードに対して、トランジスタのエミッタ層とコレク
タ層との間の半導体領域の表面上に絶縁膜を介して電極
膜を設け、この電極膜を半導体領域に対して所定の電位
に接続することにより達成される。
レクタ層とは、半導体領域とは逆の互いに同じ導電形で
その表面から拡散によって作り込まれる。この横形トラ
ンジスタの電流増幅率を上げて漏洩電流分を減少させる
には、エミッタ層を島状のパターンにしてコレクタ層を
これを取り囲む環状のパターンで作り込むのが望ましい
0本発明における電極膜下の絶縁膜は、通常の酸化膜例
えばいわゆるスチーム酸化膜であつてよく、その厚みも
通常の程度例えばIn程度でよい。
層とコレクタ層との間の半導体領域の表面上をエミッタ
層に接続される接続膜が横切る個所のその下側付近にの
み、この接続膜とは絶縁された状態で設けることでよい
が、この電極膜に所定の電位を与えるための接続が必要
なので、この接続を兼ねてそのパターンをエミッタ層を
外側から囲む環状ないしは半環状に形成するのが実際的
である。この電極膜用には、導電性ないしは半導電性の
アルミないしは多結晶シリコンを用いるのが好適である
。電極膜に付与する電位は、その下の半導体領域すなわ
ち横形トランジスタのベース領域と同電位とするのが最
も簡単でかつ充分であるが、電極膜下の半導体領域の表
面にそれとは逆のチャネルが誘導されるのを防止できる
掻性の電位、例えば半導体領域がn形の場合はそれより
若干正側の電位を与えることでもよい。
ス接続層を兼ねて設けるのが望ましく、もちろんこのウ
オール層はコレクタ層と半導体領域を接合分離する分離
層との間に設けられ、コレクタ層が環状とされる場合は
それをさらに外側から囲む環状のパターンで作り込むの
がよい。
まれた半導体領域の表面は、電位的には外部に対して露
出されたいわばむき出しの状態になっていて、外部から
電界が侵入するとその影響を受けやすく、とくに横形ト
ランジスタを利用したダイオードではこの半導体領域が
トランジスタのベース領域になっているので、外部電界
の僅かな影響によってもその特性が変動しやすい。
されたもので、上記の構成にいう11!極膜を横形トラ
ンジスタのエミッタ層とコレクタ層との間の半導体領域
の表面の要部ないしはそのほぼ前面を覆うように設け、
この電極膜を所定の電位点、最も好適には半導体領域と
同電位点に接続することにより、その下の半導体領域を
電極膜で遮蔽してその表面電位を安定化させるようにし
たものである。
よってエミッタ層とコレクタ層との間を導通させるチャ
ネルが形成されるおそれがなくなり、ダイオードの耐電
圧値が従来より格段に向上される。また、電極膜は半導
体領域の表面の電位を安定にするだけで、そのベース領
域としての作用になんらの影響も与えないから、横形ト
ランジスタの電流増幅率が高くかつ安定に維持されて、
ダイオードから基板に流れる漏洩電流をごく小さな値に
抑えることができる。さらに、上記のように電極膜の電
位を半導体領域と同電位にしておけば、高温下の電圧印
加試験時にも電極膜と半導体領域との間の絶縁膜に電圧
がかかることがないから、従来のように絶縁膜内の可動
イオンの分布状態が非可逆的に変化するおそれもなくな
る。
向上とを両立させて、所期の課題の解決に成功したもの
である。
な説明する。これらの図では前に説明した第3図以降と
同じ部分に同じ符号が付けられており、冗長を避けるた
め説明が重複する部分は省略することとする。
例を示′すもので、同図(Qにはその断面が同図(b)
にはその平面図がそれぞれ示されている。
回路に組み込むに適したもので、半導体領域3としての
n形のエピタキシャル層には、3n1程度の比抵抗で約
10μの厚みに成長させたものが用いられる。p形の分
離層4は10Is〜1019原子/dの不純物濃度で同
じ導電形の基板lに達するまで深く拡散され、これによ
り半導体領域3が同図Φ)のように島状のn形の半導体
領域3がp形の基板1から接合分離される。n形のウオ
ール層5は同図(ロ)のようにこの半導体領域3の外周
に沿う環状のパターンで設けられ、分離層と同程度の不
純物濃度で埋込N2の上面に達するまで例えば8n程度
の深さに拡散される。
のウオール層5で囲まれた範囲にそれをn形のベース領
域として作り込まれ、そのp形のエミッタ層11とコレ
クタ層12とが半導体領域3の表面から1Q19〜10
1原子/cjの不純物濃度で2n程度の深さに同時拡散
される。この実施例では同図(ロ)かられかるように、
エミッタ層11は島状のパターンで、コレクタ層12は
それを囲む環状のパターンでそれぞれ拡散される。エミ
ッタ層IIとコレクタ層12との間隔は、半導体領域3
の厚みと同程度のこの例ではlOn程度とするのがよい
、さらにウオール層5内には、接続層6が1030原子
/cd前後の不純物濃度をもつ強いn形で1〜1.5n
の深さに環状のパターンで拡散される。
ばスチーム酸化膜を1n程度の厚みに付けた上で、その
上に多結晶シリコンを0.5n程度の厚みに成長させ、
集積回路内のM2S部へのゲートの作り込みと同時に、
本発明によるダイオード用に電極膜31が形成される。
たように、エミッタ層11とコレクタ層12との間の半
導体領域3の表面のほぼ全域を覆うように設けるのが最
も望ましい、この電極膜31の形成の後、別の絶縁膜2
2としてCVD法により酸化膜が0.5n程度の厚みに
成長され、これに明けた窓を介して所定個所にそれぞれ
導電接触するように、0.5〜1nの厚みのアルミ等か
らなる接続膜41および42が図示のように設けられる
。同図(a)かられかるように、電極膜31は絶縁膜2
2によってその上の接続膜41から絶縁される。
)に示されたようにその左端部において窓41aを介し
てエミッタ層11と接続される。ダイオードの負側電極
である接続層42は、その中央部において窓42aを介
してウオール層5の接続層6およびコレクタ層12とに
導電接触して両者と接続し、これによって横形トランジ
スタのコレクタとベースとが短絡される。この接続層4
2の右端部は窓42bを介して電極膜31と導電接触し
ており、これによって電極膜31が横形トランジスタの
短絡されたコレクタおよびベースと同電位に、つまり半
導体領域3と同電位に置かれる。
例では各半導体層の配置およびパターンは前の実施例と
同じであるが、電極膜が接続膜と一体に形成され、接続
膜に2層配線が採用されている。このため同図(a)に
示されたように、絶&l膜22の上に1層目の接続膜4
1,42.43および電極膜32が同じアルミ等で同時
に形成され、同図(b)に示したようにこれらの内の接
続膜42と環状の電極膜32とが一体に形成される。ダ
イオードの負側電極である接続膜42は前の実施例と同
じ(コレクタ層12およびウオール層5の接続層6と導
電接触し、横形トランジスタのコレクタとベースを短絡
する。
の接続Ji41が図示のようにエミッタ層11と導電接
触される。2層目の接続膜44は、同図(a)かられか
るように1層目の接続膜41と43との相互接続用で、
別の絶縁膜22の上に設けられ、同図(b)に示したよ
うにこの絶縁膜に明けた窓44aおよび44bを介して
、その下の接続膜41および43とそれぞれ接続される
。
いし32は半導体領域3と同電位に置かれ、その上の接
続膜等がもつ電圧から半導体領域を静電的に有効に遮蔽
するので、エミッタ層11とコレクタ層12との間の半
導体領域3の表面にチャネルが形成されることがなくな
り、横形トランジスタとして形成されたダイオードの耐
電圧値を、少な(とも数十7以上の値に高めることがで
きる。また、ダイオード接続された横形トランジスタは
全く通常の構造に構成できるので、その電流増幅率とし
て数十程度の高い値を得ることができ、これによってダ
イオードの基板側への漏洩電流を2〜3%以下の低い値
に抑えることができる。
体領域をベース領域としてその表面から作り込まれた横
形のトランジスタのエミッタと相互に短絡されたコレク
タおよびベースとの間にダイオードを形成するに当たっ
て、トランジスタのエミッタ層とコレクタ層との間の半
導体領域の表面上に絶縁膜を介して電極膜を設け、この
電極膜を半導体領域に対して所定の電位例えばこれと同
電位を与えるようにしたので、エミッタ層とコレクタ層
との間の半導体領域の表面電位が電極膜によって外部か
らの電界の侵入に対して有効に保護され、ダイオードに
逆方向電圧が掛かったときにこれら両層間にチャネルが
誘導されることがなくなり、従って本発明によりダイオ
ードの耐電圧値を従来の数倍以上に向上することができ
る0本発明の電極膜によるこのチャネル誘導の防止のた
めには、横形トランジスタ用の半導体領域ないしは半導
体層の構成になんらの変更を加える必要もないので、横
形トランジスタの電流増幅率は常に高い値に保たれ、従
ってダイオード電流が基板側に洩れる割合を本発明によ
り数?≦以下の低い値に抑えることができる。
オードの漏洩電流の抑制と耐電圧の向上を両立させる特
長を有するほか、高温下の高電圧印加の条件でも、半導
体領域の表面上の絶縁膜中に生じうる可動イオンの好ま
しくない移動ないしは分布状態の変化を有効に防止して
、ダイオードの特性を格段に安定させる効果をも有する
。
MOS形の集積回路装置に対してとくに有用で、本発明
によるダイオードをそれらに組み込むことにより、集積
回路装置の性能と動作信鯨性の向上に貢献することがで
きる。
るダイオードのそれぞれ異なる実施例の断面図および平
面図である。第3図以降は従来技術に関し、第3図から
第5図まではそれぞれ異なる構造の従来のダイオードの
断面図、第6図はそれらの漏洩電流の特性線図、第7図
は横形トランジスタを利用したダイオードの従来の改良
構造の平面図、第8図は他の改良構造の断面図である。 図において、 1:半導体基板、2:埋込層、3:半導体領域ないしは
エピタキシャル層、4:分離層、5:ウオール層、6:
接続層、7:従来構造のn形層、8:従来構造のn形層
、11:エミッタ層、12:コレクタ層、13:従来構
造のn形層、20二酸化膜、21:絶縁膜ないしは酸化
膜、22:別の絶縁膜ないしは酸化膜、31,32:電
極膜、41.42,43.44 F接続膜、41a、4
2a、42b、44a、44b :接続層用窓、Ch:
チャネル、td+ダイオード電流、k:ダイオード電流
に対する漏洩電流の比、Tr:寄生トランジス第1図 第2図 第7図 弓 3 第8図 7
Claims (1)
- 基板から接合分離された半導体領域をベース領域とし
てその表面から作り込まれた横形のトランジスタのエミ
ッタと相互に短絡したコレクタおよびベースとの間に形
成するダイオードであって、トランジスタのエミッタ層
とコレクタ層との間の半導体領域の表面上に絶縁膜を介
して電極膜を設け、この電極膜を半導体領域に対して所
定の電位に接続したことを特徴とするダイオード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10368488A JPH0671008B2 (ja) | 1988-04-26 | 1988-04-26 | ダイオード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10368488A JPH0671008B2 (ja) | 1988-04-26 | 1988-04-26 | ダイオード |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01274469A true JPH01274469A (ja) | 1989-11-02 |
JPH0671008B2 JPH0671008B2 (ja) | 1994-09-07 |
Family
ID=14360607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10368488A Expired - Lifetime JPH0671008B2 (ja) | 1988-04-26 | 1988-04-26 | ダイオード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0671008B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02260538A (ja) * | 1989-03-31 | 1990-10-23 | Fujitsu Ltd | 半導体装置 |
JPH03209727A (ja) * | 1990-01-11 | 1991-09-12 | Mitsubishi Electric Corp | 半導体装置 |
JPH07202225A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 半導体装置 |
JP2000277622A (ja) * | 1999-01-18 | 2000-10-06 | Sony Corp | 半導体装置およびその製造方法 |
US8101339B2 (en) | 2005-10-25 | 2012-01-24 | Hitachi Chemical Company, Ltd. | Photosensitive resin composition, photosensitive element comprising the same, method of forming resist pattern, and process for producing printed wiring board |
-
1988
- 1988-04-26 JP JP10368488A patent/JPH0671008B2/ja not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02260538A (ja) * | 1989-03-31 | 1990-10-23 | Fujitsu Ltd | 半導体装置 |
JPH03209727A (ja) * | 1990-01-11 | 1991-09-12 | Mitsubishi Electric Corp | 半導体装置 |
JPH07202225A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 半導体装置 |
JP2000277622A (ja) * | 1999-01-18 | 2000-10-06 | Sony Corp | 半導体装置およびその製造方法 |
US8101339B2 (en) | 2005-10-25 | 2012-01-24 | Hitachi Chemical Company, Ltd. | Photosensitive resin composition, photosensitive element comprising the same, method of forming resist pattern, and process for producing printed wiring board |
Also Published As
Publication number | Publication date |
---|---|
JPH0671008B2 (ja) | 1994-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4595941A (en) | Protection circuit for integrated circuit devices | |
US5043781A (en) | Semiconductor device | |
US3999212A (en) | Field effect semiconductor device having a protective diode | |
US4486770A (en) | Isolated integrated circuit transistor with transient protection | |
JPS61158177A (ja) | 半導体装置 | |
JPH01274469A (ja) | ダイオード | |
US5109266A (en) | Semiconductor integrated circuit device having high breakdown-voltage to applied voltage | |
JPS5889872A (ja) | 接合形電界効果半導体装置 | |
US5270566A (en) | Insulated gate semiconductor device | |
JPH0312470B2 (ja) | ||
JPS63122147A (ja) | 半導体装置 | |
JP2785792B2 (ja) | 電力用半導体素子 | |
JPS6048906B2 (ja) | 集積回路装置用保護回路 | |
JPS5898969A (ja) | 半導体装置 | |
JPH05267586A (ja) | 出力保護回路 | |
JPS61127157A (ja) | 半導体装置 | |
JPH06350032A (ja) | 半導体装置の配線構体 | |
JPS60173869A (ja) | 半導体集積回路装置 | |
JPS6019667B2 (ja) | 集積回路半導体装置 | |
JP2585633B2 (ja) | 半導体装置 | |
JPH07202225A (ja) | 半導体装置 | |
JPS58210666A (ja) | 半導体装置 | |
JPH09162315A (ja) | 半導体装置 | |
JPS58223369A (ja) | 電界効果トランジスタ | |
JPS6114764A (ja) | 絶縁ゲ−ト型電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070907 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 14 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 14 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 14 |