JPH02260538A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02260538A
JPH02260538A JP1081918A JP8191889A JPH02260538A JP H02260538 A JPH02260538 A JP H02260538A JP 1081918 A JP1081918 A JP 1081918A JP 8191889 A JP8191889 A JP 8191889A JP H02260538 A JPH02260538 A JP H02260538A
Authority
JP
Japan
Prior art keywords
diffusion layer
wiring
conductivity type
channel
type diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1081918A
Other languages
English (en)
Inventor
Toshio Hanazawa
花沢　敏夫
Yukinori Fujimura
藤村　幸憲
Takashi Matsumoto
敬史 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP1081918A priority Critical patent/JPH02260538A/ja
Priority to EP19900400889 priority patent/EP0390703A3/en
Priority to KR1019900004386A priority patent/KR930005948B1/ko
Publication of JPH02260538A publication Critical patent/JPH02260538A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 一導電型拡散層と逆導電型拡散層とを基板表面に沿って
形成するラテラル型半導体装置に関し、ラテラル型半導
体装置の高集積化を妨げることなく寄生ＭＯＳトランジ
スタの発生を防止することを目的とし、 一導電型拡散層と逆導電型拡散層とを基板表面に沿って
形成し、一導電型拡散層に両側を挟まれる逆導電型拡散
層上にはチャネル誘導配線が形成されて、一導電型拡散
層間に一定値以上の電圧が印加されたときチャネル誘導
配線には該逆導電型拡散層に寄生°ＭＯＳトランジスタ
を発生させる電圧が印加されるラテラル型半導体装置で
あって、前記逆導電型拡散層とチャネル誘導配線との間
には該逆導電型拡散層にチャネルが形成されない電圧が
印加されるチャネル遮断配線を形成して構成する。
［産業上の利用分野］ この発明は一導電型拡散層と逆導電型拡散層とを基板表
面に沿って形成するラテラル型半導体装置に関するもの
である６゜ ラテラル型半導体装置は基板表面に沿って一導電型拡散
層と逆導電型拡散層とが形成され２、これらの不純物拡
散層がトランジスタの各電極を構成し、あるいは抵抗と
して動作する。このようなラテラル型で構成されるｐｎ
ｐトランジスタではそのベースとコレクタを短絡し、ベ
ース・エミッタ間のｐｎ接合部分をダイオードとして使
用されることがある。そして、このようなダイオードに
おいても高集積化しながら高信頼性を確保する必要があ
る。
し従来の技術］ ラテラルｐｎｐｈランジスタを利用したラテラルｐｎｐ
ダイオードの一例を第６図及び第７図に従って説明する
と、一導電型としてのｐ型基板１上には逆導電型として
のｎ型埋込拡散層２及びｎ型エピタキシャル層３が形成
され、そのｎ型エピタキシャル層３には一定間隔毎にｐ
型絶縁分離領域４が形成され、そのＰ型絶縁分離領域４
間にラテラルｐｎｐトランジスタが形成されている。
すなわち、Ｐ型絶縁分離領域４で囲まれるｎ型エピタキ
シャル層３の中央部にはｐ型拡散層がエミッタ５として
形成され、その周囲には一定間隔を隔てて環状のｐ型拡
散層がコレクタ６として形成され、そのコレクタ６の側
方にはｎ型エピタキシャルＮ３上り濃度の高いｎ型拡散
層がベース７として形成されている。そして、このよう
な各拡散層が形成されたｎ型エピタキシャル層３上には
絶縁膜８を介してコレクタ配線９とエミッタ配線１０が
バターニングされている。そのコレクタ配線９は前記コ
レクタ６及びベース７に接続され、エミッタ配線１０は
環状のコレクタ６上を横切ってエミッタ５に接続されて
いる。従って、このｐｎＰトランジスタは第８図に示す
ようにエミッタ５がアノード、コレクタ６及びベース７
がカソードとなるダイオードとして作用する。
［発明が解決しようとする課題］ このように構成されたダイオードのカソードにアノード
より高い電圧を印加して逆バイアス状態で使用する場合
、エミッタ配線１０の電位がコレクタ配線９の電位より
低くなるため、エミッタ配線１０下方においてコレクタ
６とｐ型絶縁分離領域４あるいはエミッタ５との間で寄
生ＭＯＳトランジスタが発生する。すなわち、コレクタ
６とｐ型絶縁分離領域４との間にはエミッタ配線１０が
ゲートでコレクタ６がドレイン、ｐ型絶縁分離領域４が
ソースとなる寄生ＭＯＳトランジスタが発生し、コレク
タ６とエミッタ５との間ではエミッタ配線１０がゲート
でコレクタ６がドレイン、そしてエミッタ５がソースと
なって第８図の等価回路に示すような寄生ＭＯＳトラン
ジスタ１１が発生する。
すなわち、この寄生ＭＯＳトランジスタ１１はＰチャネ
ル・エンハンスメント型であり、コレクタ配線９の電位
がエミッタ５の電位よりそのしきい値以上高くなると同
コレクタ６とｐ型絶縁分離領域４あるいはエミッタ５と
の間のｎ型エピタキシャル層３でＰ型チャネルが形成さ
れるため、コレクタ６からｐ型絶縁分Ｍｆｉ域４に漏洩
電流が流れると同時に、コレクタ６から寄生ＭＯＳトラ
ンジスタ１１を経てエミッタ５に電流が流れる。従って
、上記ダイオードの逆耐圧は寄生ＭＯＳトランジスタ１
１のしきい値まで低下してしまうなめ、必要な逆耐圧性
能を得ることができない。
そこで、第１０図及び第１１図に示すようにエミッタ配
線１０の下方においてコレクタ６とｐ型絶縁分離領域４
との間に高濃度のｎ型拡散領域１２を形成して同コレク
タ６とｐ型絶縁分離領域４との間での寄生ＭＯＳトラン
ジスタの発生を抑制する構造が提案されている。
ところが、このような構造ではコレクタ６とｐ型絶縁分
離領域４との間にｎ抵拡散領ｔ！！ｉ１２を形成するな
めにこのｐｎｐトランジスタの面積が増大して高集積化
を図る上での障害となるとともに、コレクタ６とエミッ
タ５との間での寄生ＭＯＳトランジスタ１１の発生を防
止することはできない。
そして、この寄生ＭＯＳトランジスタ１１の発生を抑制
するためにエミッタ配線１０下方においてコレクタ６と
エミッタ５との間にさらに高濃度のｎ型拡散領域を形成
しようとすると、ｐｎｐトランジスタの面積がさらに増
大して高集積化に対する障害となるという間Ｕ点がある
。
この発明の目的は、高集積化を妨げることなく寄生ＭＯ
Ｓトランジスタの発生を防止可能とする半導体装置を提
供するにある。
［課題を解決するための手段］ 第１図は本発明の原理説明図である。すなわち、ラテラ
ル半導体装置は一導電型拡散１３１と逆導電型拡散層３
２とが基板３３表面に沿って形成され、一導電型拡散層
３１に両側を挟まれる逆導電型拡散層３２上にはチャネ
ル誘導配線３４が形成されて、一導電型拡散層３１間に
一定値以上の電圧が印加されたときチャネル誘導配線３
４には該逆導電型拡散層３２に寄生ＭＯＳトランジスタ
のチャネルを発生させる電圧が印加される。そして、前
記逆導電型拡散層３２とチャネル誘導配線３４との間に
は該逆導電型拡散層３２にチャネルが形成されない電圧
が印加されるチャネル遮断配線３５が形成されている。
［作用コ 逆導電型拡散層３２に寄生Ｍ　ＯＳ　）ランジスタを発
生させる電圧がチャネル誘導配線３４に印加されても、
該逆導電型拡散層３２とチャネル誘導配線３４との間に
は該逆導電型拡散層３２にチャネルが形成されない電圧
が印加されるチャネル遮断配線３５が形“□成されてい
るので、寄生ＭＯＳトランジスタが発生することはない
。
［実施例コ 以下、この発明を具体化した第一の実施例を第２図及び
第３図に従って説明する。なお、前記従来例と同一構成
部分は同一番号を付してその説明を省略する。
コレクタ６とベース７とは前記従来例と同様にコレクタ
配線１３で接続され、そのコレクタ配線１３はコレクタ
６上方を覆うように環状に形成されている。第一のエミ
ッタ配置１１４はコレクタ配線１３の内側で島状に形成
され、その上層に絶縁膜１５を介して形成される第二の
エミッタ配線１６にスルーホール１７で接続されている
。そして、第二のエミッタ配線１６はコレクタ配線１３
上方を横切るようにして延設され、その第二のエミッタ
配線１６の下方においては前記コレクタ配線１３がコレ
クタ６両側のｎ型エピタキシャル層３上方を覆う幅で形
成されている。
さて、このように構成されたｐｎρダイオードのコレク
タ配線１３に第−及び第二のエミッタ配線１４．１６よ
り高い電圧を印加して逆バイアス状態としても、コレク
タ６上方には電位の低いチャネル誘導配線としての第二
の工゛ミッタ配線１６の下層に電位の高いコレクタ配線
１３がチャネル遮断配線として配設されているので、コ
レクタ６とｐ型絶縁分離領域４あるいはエミ・ツタ５と
の間での寄生ＭＯＳトランジスタの発生を防止すること
ができる。
従って、このｐｎｐダイオードでは逆バイアス時におけ
る寄生ＭＯＳトランジスタの発生を防止して、エミッタ
５・ベース７間のｐｎ接合部分の本来の逆耐圧性能を得
ることができるとともに、コレクタ６と同コレクタ６°
上方を横切る第二のエミッタ配線１６との間にコレクタ
配線１３を挟む構造であるのでこのｐｎｐダイオードの
面積を増大させることもない。
次に、この発明を不純物拡散によって形成される抵抗に
具体化した第二の実施例を第４図及び第５図に従って説
明する。なお、前記実施例と同一構成部分は同一番号を
付してその説明を省略する。
ｎ型エピタキシャル層３の中央部にはｐ型の不純物が拡
散された抵抗部１８が形成され、その−端部は絶縁１！
Ｉ８に形成されるコンタクトホール１９でプラス側配線
２０に接続され、そのプラス側配線２０は抵抗部１８の
他端側を除いてｎ型エピタキシャル層３の上部を覆うよ
うに延設されている。　抵抗部１８の他端部にはプラス
側配線２０と同層に形成されたマイナス側配線２１がコ
ンタクトホール２２で接続されている。そして、前記プ
ラス側配線２０上には絶縁膜１５を介して低電圧配線２
３が抵抗部１８及びｎ型エピタキシャル層３の上方を横
切るように形成されている。
このように構成された抵抗ではプラス側配線２０に高電
圧が印加されると抵抗部１８の電位が上昇する。このと
き、抵抗部１８とＰ型絶縁分離領域４との間のｎ型エピ
タキシャル層３上方は高電位のプラス側配線２０で覆わ
れているので、寄生ＭＯＳトランジスタの発生が防止さ
れる。従って、寄生ＭＯ３）ランジスタの発生による抵
抗値の変動やｐ型基板１への漏洩電流の発生を未然に防
止することができる。
なお、前記実施例ではｐｎｐトランジスタ及びｐ型抵抗
拡散において説明したが、ｎｐｎ）−ランジスタあるい
はｎ形抵抗拡散においても同様に実施することができ、
この場合にはｐ型エピタキシャル層の上方を低電圧配線
で覆い、その低電圧配線の上方に高電圧配線を形成する
ことにより、ｎチャネル型の寄生ＭＯＳトランジスタの
発生を防止することができる。
［発明の効果］ 以上詳述したように、この発明は半導体装置の高集積化
を妨げることなく寄生ＭＯＳトランジスタの発生を防止
することができる澤れな効果を発揮する。
【図面の簡単な説明】
第１図はこの発明の原理説明図、第２図はこの発明を具
体化したｐｎｐ）ランジスタの平面透視図、第３図は第
２図におけるＡ−Ａ線断面図、第４図はこの発明を具体
化した抵抗の平面透視図、第５図は第４図におけるＢ−
Ｂ線断面図、第６図はこの発明に関する従来例のｐｎｐ
トランジスタを示す平面透視図、第７図は第６図におけ
るＣＣ線断面図、第８図はｐｎｐ）ランジスタを示す回
路図、第９図は寄生ＭＯＳトランジスタか発生したｐｎ
ｐ）ランジスタを示す等価回路図、第１０図は他の従来
例のｐｎｐトランジスタを示す回路図、第１１図は第１
０図におけるＤ−Ｄ線断面図である。 図中、３１は一導電型拡散層、３２は逆導電型拡ｒＩ！
、層、３３は基板、３４はチャネル誘導配線、第２図 本発明の実施例のｐｎＤ　トランジスタ苓示す平面通視
図第１図 本発明の原理説明図 第３図 第２図におけるＡ−Ａ線断面図 第４図 本発明の実施例の抵抗を示す平面通視図１日 第５図 第４図２おけるＢ−８１断面図 第６図 従来例のｐｎｐトランジスタ杏示す平面透視図第７図 １６図におけるＣ−Ｃ壊断面図

Claims (1)

    【特許請求の範囲】
  1. １、一導電型拡散層（３１）と逆導電型拡散層（３２）
    とを基板（３３）表面に沿つて形成し、一導電型拡散層
    （３１）に両側を挟まれる逆導電型拡散層（３２）上に
    はチャネル誘導配線（３４）が形成されて、一導電型拡
    散層（３１）間に一定値以上の電圧が印加されたときチ
    ャネル誘導配線（３４）には該逆導電型拡散層（３２）
    に寄生ＭＯＳトランジスタを発生させる電圧が印加され
    るラテラル型半導体装置であって、前記逆導電型拡散層
    （３２）とチャネル誘導配線（３４）との間には該逆導
    電型拡散層（３２）にチャネルが形成されない電圧が印
    加されるチャネル遮断配線（３５）を形成したことを特
    徴とする半導体装置。
JP1081918A 1989-03-31 1989-03-31 半導体装置 Pending JPH02260538A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1081918A JPH02260538A (ja) 1989-03-31 1989-03-31 半導体装置
EP19900400889 EP0390703A3 (en) 1989-03-31 1990-03-30 Lateral type semiconductor device having a structure for eliminating turning-on of parasitic mos transistors formed therein
KR1019900004386A KR930005948B1 (ko) 1989-03-31 1990-03-31 래터럴형 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1081918A JPH02260538A (ja) 1989-03-31 1989-03-31 半導体装置

Publications (1)

Publication Number Publication Date
JPH02260538A true JPH02260538A (ja) 1990-10-23

Family

ID=13759836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1081918A Pending JPH02260538A (ja) 1989-03-31 1989-03-31 半導体装置

Country Status (3)

Country Link
EP (1) EP0390703A3 (ja)
JP (1) JPH02260538A (ja)
KR (1) KR930005948B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202225A (ja) * 1993-12-28 1995-08-04 Nec Corp 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62250664A (ja) * 1986-04-23 1987-10-31 Fuji Electric Co Ltd 半導体集積回路
JPH01138753A (ja) * 1987-11-26 1989-05-31 Fuji Electric Co Ltd 半導体装置の内部漏洩電流防止構造
JPH01274469A (ja) * 1988-04-26 1989-11-02 Fuji Electric Co Ltd ダイオード

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3445734A (en) * 1965-12-22 1969-05-20 Ibm Single diffused surface transistor and method of making same
US3858235A (en) * 1971-07-05 1974-12-31 Siemens Ag Planar four-layer-diode having a lateral arrangement of one of two partial transistors
JPS573225B2 (ja) * 1974-08-19 1982-01-20
JPS55123157A (en) * 1979-03-16 1980-09-22 Oki Electric Ind Co Ltd High-stability ion-injected resistor
JPS63164362A (ja) * 1986-12-26 1988-07-07 Toshiba Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62250664A (ja) * 1986-04-23 1987-10-31 Fuji Electric Co Ltd 半導体集積回路
JPH01138753A (ja) * 1987-11-26 1989-05-31 Fuji Electric Co Ltd 半導体装置の内部漏洩電流防止構造
JPH01274469A (ja) * 1988-04-26 1989-11-02 Fuji Electric Co Ltd ダイオード

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202225A (ja) * 1993-12-28 1995-08-04 Nec Corp 半導体装置

Also Published As

Publication number Publication date
KR930005948B1 (ko) 1993-06-29
EP0390703A2 (en) 1990-10-03
EP0390703A3 (en) 1990-12-05
KR900015307A (ko) 1990-10-26

Similar Documents

Publication Publication Date Title
US6713794B2 (en) Lateral semiconductor device
US4100561A (en) Protective circuit for MOS devices
US5146298A (en) Device which functions as a lateral double-diffused insulated gate field effect transistor or as a bipolar transistor
US6307237B1 (en) L-and U-gate devices for SOI/SOS applications
JP2689703B2 (ja) Ｍｏｓ型半導体装置
JPH02275675A (ja) Ｍｏｓ型半導体装置
JP2800702B2 (ja) 半導体装置
JP2954854B2 (ja) 集積回路チップ
JP4447768B2 (ja) フィールドｍｏｓトランジスタおよびそれを含む半導体集積回路
JP2825038B2 (ja) 半導体装置
US4922316A (en) Infant protection device
JP3114317B2 (ja) 半導体装置
JP4175750B2 (ja) 絶縁ゲート型半導体装置
JPS6123669B2 (ja)
JPH02260538A (ja) 半導体装置
JP3217484B2 (ja) 高耐圧半導体装置
JP2988047B2 (ja) 半導体装置
JPH0997844A (ja) 半導体集積回路装置
JP3130645B2 (ja) 高耐圧ｍｏｓトランジスタ
JPS61174672A (ja) 縦型ｍｏｓトランジスタ
JP2916158B2 (ja) 導電変調型ｍｏｓｆｅｔ
JP2973450B2 (ja) 半導体装置
JPH06209106A (ja) 半導体装置
JPH07115126A (ja) 半導体集積回路装置
JPS59200459A (ja) 相補型半導体装置及びその製造方法