JPS60173869A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS60173869A JPS60173869A JP59016961A JP1696184A JPS60173869A JP S60173869 A JPS60173869 A JP S60173869A JP 59016961 A JP59016961 A JP 59016961A JP 1696184 A JP1696184 A JP 1696184A JP S60173869 A JPS60173869 A JP S60173869A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- voltage element
- semiconductor region
- field plate
- withstand voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 230000015556 catabolic process Effects 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 9
- 230000010354 integration Effects 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract 2
- 238000009792 diffusion process Methods 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 7
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 244000082204 Phyllostachys viridis Species 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
不発明は高耐圧素子を形成する半導体島と、低耐圧素子
全形成する半導体島とが同一支持基板に搭載されてなる
半導体集積回路装置に関するものである。
全形成する半導体島とが同一支持基板に搭載されてなる
半導体集積回路装置に関するものである。
l−従来技術〕
第1図に従来のこの種の半導体集積回路装置の構成例金
示す。これは、低耐圧トランジスタA、高11打圧トラ
ンジスタBおよびPNPN累子C’を多結晶シリコンC
3i)からなる支持基板1中に搭載した例でめるが、例
えば5lo2からなるP3R膜もしくり、酸素を含む多
結晶St 等からなる半絶縁膜普たほこれら全組合せた
複合膜を素子間の分離膜2として、複数の半導体素子形
成領域、いわゆる牛導体島3が主面上に設けられる。な
お、この基板の形成法としては、公知の(例えば特公昭
41−160707号公報)技術を利用できる。島3は
、低不純物濃度の第1の半導体領域、いわゆるコレクタ
ポケット4に’ML、その内部に、イオン注入法、熱拡
散法などで不純物ケ添加することによって、高誼コレク
タポケット4とは反対導電形の高不純物濃度の揖2の半
導体領域5が形成され、さらにその内部に反対導電形(
コレクタポケット4と同−導電形)の高不純物濃度の第
3の半導体領域6が形成さtして、それぞれPN接合全
形成している。甘た、コレクタポケット4の側面および
底面部には高不純物濃度層4aが形成され、同−導電形
ではめるが不純物濃度の高い領域と低い領域とが接する
HL接合7全形成している。
示す。これは、低耐圧トランジスタA、高11打圧トラ
ンジスタBおよびPNPN累子C’を多結晶シリコンC
3i)からなる支持基板1中に搭載した例でめるが、例
えば5lo2からなるP3R膜もしくり、酸素を含む多
結晶St 等からなる半絶縁膜普たほこれら全組合せた
複合膜を素子間の分離膜2として、複数の半導体素子形
成領域、いわゆる牛導体島3が主面上に設けられる。な
お、この基板の形成法としては、公知の(例えば特公昭
41−160707号公報)技術を利用できる。島3は
、低不純物濃度の第1の半導体領域、いわゆるコレクタ
ポケット4に’ML、その内部に、イオン注入法、熱拡
散法などで不純物ケ添加することによって、高誼コレク
タポケット4とは反対導電形の高不純物濃度の揖2の半
導体領域5が形成され、さらにその内部に反対導電形(
コレクタポケット4と同−導電形)の高不純物濃度の第
3の半導体領域6が形成さtして、それぞれPN接合全
形成している。甘た、コレクタポケット4の側面および
底面部には高不純物濃度層4aが形成され、同−導電形
ではめるが不純物濃度の高い領域と低い領域とが接する
HL接合7全形成している。
各接合が島の表面に露出する部分は、安デ性の確保を目
的として絶縁性の表面保設膜8で俊われ、その一部は選
択的に除去されてコンタクト窓9として機能し、電気的
な信号の経路である電極10が接続さノしている。電極
10のうぢ、市電圧が印加さ才りるPN接合と接続され
るか、ま/(このPN接合と近い値の電位分もつ接合に
接続はtするものけ、当該PN接合上主面に保膣膜8不
:介して尚該PN接合を投影した領域より広い領域を榎
うように配置される。これを通常フィールドプレートi
[ff<10a と称し、その目的は凸該PN接合で生
じた空乏層の表面近傍の曲がジを補正して電界の県中を
防ぐことにろる。
的として絶縁性の表面保設膜8で俊われ、その一部は選
択的に除去されてコンタクト窓9として機能し、電気的
な信号の経路である電極10が接続さノしている。電極
10のうぢ、市電圧が印加さ才りるPN接合と接続され
るか、ま/(このPN接合と近い値の電位分もつ接合に
接続はtするものけ、当該PN接合上主面に保膣膜8不
:介して尚該PN接合を投影した領域より広い領域を榎
うように配置される。これを通常フィールドプレートi
[ff<10a と称し、その目的は凸該PN接合で生
じた空乏層の表面近傍の曲がジを補正して電界の県中を
防ぐことにろる。
フィールドプレート電極10a にし、接合の高耐圧化
を目的として配置されるものでめる力)ら、その下に存
在しかつ一方をコレクタポケット4とするPN接合は曲
率半径の小さな部分が存在してはならず、当該PN接合
を主面上に投影した図形は、図十破線で示し/ζように
曲率半径rHの円弧および仁れと滑らかに接続された直
線で構成さtした形状となる。これは、高電圧が印加さ
れるPN接合は曲率半径の小さなHB分が存在するとそ
の近傍で電界の集中が起こることが知られているためで
るるか、同様の理由力1ら、いわゆる拡散のコーナ部1
1についても、その曲率半径を大きくする必要がある1
、高耐圧素子の接合の深さxj、□は耐圧に依存し、一
般に5〜15μnlの値が採用されている。
を目的として配置されるものでめる力)ら、その下に存
在しかつ一方をコレクタポケット4とするPN接合は曲
率半径の小さな部分が存在してはならず、当該PN接合
を主面上に投影した図形は、図十破線で示し/ζように
曲率半径rHの円弧および仁れと滑らかに接続された直
線で構成さtした形状となる。これは、高電圧が印加さ
れるPN接合は曲率半径の小さなHB分が存在するとそ
の近傍で電界の集中が起こることが知られているためで
るるか、同様の理由力1ら、いわゆる拡散のコーナ部1
1についても、その曲率半径を大きくする必要がある1
、高耐圧素子の接合の深さxj、□は耐圧に依存し、一
般に5〜15μnlの値が採用されている。
もちろん、高耐圧化の不要な低耐圧素子のPN接合につ
いてはフィールドプレート電極は不要であり、I)N接
合ケ生面に投影した図形も円弧を含む必要はなく、拡散
のコーナ部も特に曲率半径を大きくする必gはない。し
力・るに、工程の簡略化のみ全目的として、すなわち1
回の不純物拡散工程で高耐圧素子および低耐圧素子のP
N接合を同時に形成するために上述したような深い接合
を低耐圧素子にも採用すると、拡散の横方開広が9によ
る集積度の低下や内部ベース領域の不純物濃度減少に起
因する出力インピーダンスの低下が生ずるため、一般に
は低耐圧素子用に深さXjLの浅い接合を形成する工程
が別途追加されている。したかって、PN接合は、一方
をコレクタポケット4とする第1のPN接合のうち高耐
圧素子側の深い接合12と低耐圧素子側の浅い接合13
、およびそnぞれぞの内部に形成された第2のPN接合
14.15に区別されるが、このように高耐圧素子と低
耐圧素子とで接合の形成工程ケ別にすることは、とりも
なおさずプロセスの俵雑1にと歩留りの低F盆もたら丁
ものでうった0 し発明の目的および構成〕 本発明はこのような事情に鮨みてなされたもので、その
目的は、高耐圧素子と低耐圧素子とを同一基板上に容易
に、し刀)も高密度で形成できる牛導体集積回路装置ケ
提供することにゎる。
いてはフィールドプレート電極は不要であり、I)N接
合ケ生面に投影した図形も円弧を含む必要はなく、拡散
のコーナ部も特に曲率半径を大きくする必gはない。し
力・るに、工程の簡略化のみ全目的として、すなわち1
回の不純物拡散工程で高耐圧素子および低耐圧素子のP
N接合を同時に形成するために上述したような深い接合
を低耐圧素子にも採用すると、拡散の横方開広が9によ
る集積度の低下や内部ベース領域の不純物濃度減少に起
因する出力インピーダンスの低下が生ずるため、一般に
は低耐圧素子用に深さXjLの浅い接合を形成する工程
が別途追加されている。したかって、PN接合は、一方
をコレクタポケット4とする第1のPN接合のうち高耐
圧素子側の深い接合12と低耐圧素子側の浅い接合13
、およびそnぞれぞの内部に形成された第2のPN接合
14.15に区別されるが、このように高耐圧素子と低
耐圧素子とで接合の形成工程ケ別にすることは、とりも
なおさずプロセスの俵雑1にと歩留りの低F盆もたら丁
ものでうった0 し発明の目的および構成〕 本発明はこのような事情に鮨みてなされたもので、その
目的は、高耐圧素子と低耐圧素子とを同一基板上に容易
に、し刀)も高密度で形成できる牛導体集積回路装置ケ
提供することにゎる。
このような目的全達成するために、本発明な、高耐圧素
子のフィールドグレード開極下の絶縁膜を、第1(7)
PN接合近傍で薄く、周辺部で厚く形成するとともに、
第2のPN接合’f IT1分割してS R/ m≦S
t (SH: 高iM IE累子の第2のFIN接合の
接合面積、SL:低耐圧素子の第20PN接合の接合面
積、m:自然数)とし、高劇圧素子と低耐圧素子のPN
接合深さをほぼ等しくしたものでるる。以下、実施例を
用いて本発明の詳細な説明する。
子のフィールドグレード開極下の絶縁膜を、第1(7)
PN接合近傍で薄く、周辺部で厚く形成するとともに、
第2のPN接合’f IT1分割してS R/ m≦S
t (SH: 高iM IE累子の第2のFIN接合の
接合面積、SL:低耐圧素子の第20PN接合の接合面
積、m:自然数)とし、高劇圧素子と低耐圧素子のPN
接合深さをほぼ等しくしたものでるる。以下、実施例を
用いて本発明の詳細な説明する。
第2図(・よ、本発明の一実施例の構成を・示す図でろ
る。なお、本5(施例では低耐圧トランジスタAと高耐
圧PNPN累子Cとをそれぞル1個ずつ図示したが、こ
れらの素子を、腹数含むもの、あるいは他の素子、例え
ば高耐圧トランジスタ(これは1)NP N素子のカソ
ード、P−ゲート、N−ゲート全それぞれエミッタ、ベ
ース、コレクタとみなして構成できる)や抵抗等を含む
ものについても同様に実現可能であることLtいうまで
もない。
る。なお、本5(施例では低耐圧トランジスタAと高耐
圧PNPN累子Cとをそれぞル1個ずつ図示したが、こ
れらの素子を、腹数含むもの、あるいは他の素子、例え
ば高耐圧トランジスタ(これは1)NP N素子のカソ
ード、P−ゲート、N−ゲート全それぞれエミッタ、ベ
ース、コレクタとみなして構成できる)や抵抗等を含む
ものについても同様に実現可能であることLtいうまで
もない。
第2図において、多結晶Si 等からなる支持基板1中
に、分離膜2によって分離された半導体島3が、主面−
ヒに複数個設けられ、島3には、コレクタポケット4、
PN接合およびHL接合Iがイオン注入法、熱拡散法な
ど分用いて形成されている。さらに、各接合が島3の表
面に露出する部分は保護膜で覆われ、その一部は除去さ
れてコンタクト孔9として機能し電極10が接続されて
いる。
に、分離膜2によって分離された半導体島3が、主面−
ヒに複数個設けられ、島3には、コレクタポケット4、
PN接合およびHL接合Iがイオン注入法、熱拡散法な
ど分用いて形成されている。さらに、各接合が島3の表
面に露出する部分は保護膜で覆われ、その一部は除去さ
れてコンタクト孔9として機能し電極10が接続されて
いる。
なお、)−(L接合7を形成する窩不純物濃度層4aは
、低抵抗層としてコレクタポケット4とin: i?
10とのコンタクト(tC重要な働き全するほか、基板
1、分離膜2およびコレクタポケット4で形成さむる寄
生MO8効果を仰に、る働きをする。
、低抵抗層としてコレクタポケット4とin: i?
10とのコンタクト(tC重要な働き全するほか、基板
1、分離膜2およびコレクタポケット4で形成さむる寄
生MO8効果を仰に、る働きをする。
電極1υのうち、高電圧力・印加されるPN接合、例え
はPNPN索子C索子−ケートi合、アノード接合(高
耐圧トランジスタで?>fLばベース・コレクタ接合、
MOS トランジスタであれはドレイン接合等)と接続
式nるか、またはこのPNN会合近い値の電位をもつ雀
合Vこ接続されるものは、フィールドグレートtft、
極I Da として、PN &台上主面に保睦膜全介し
て当該PN接合を投影した領域より広い領域ヲ榎うよう
に配置される。その際、異なる接合と接続する電極り相
互に分離される必要があるため、間隙16が設けられる
が、この間隙は両俳1のフィールドプレ〜)tgilo
a の市、位の影響を受けてる′fr、塾もその部分に
もフィールドプレート(極10aが配置さ才1.ている
かのようにふる址うため特性に力える影響は小さい。
はPNPN索子C索子−ケートi合、アノード接合(高
耐圧トランジスタで?>fLばベース・コレクタ接合、
MOS トランジスタであれはドレイン接合等)と接続
式nるか、またはこのPNN会合近い値の電位をもつ雀
合Vこ接続されるものは、フィールドグレートtft、
極I Da として、PN &台上主面に保睦膜全介し
て当該PN接合を投影した領域より広い領域ヲ榎うよう
に配置される。その際、異なる接合と接続する電極り相
互に分離される必要があるため、間隙16が設けられる
が、この間隙は両俳1のフィールドプレ〜)tgilo
a の市、位の影響を受けてる′fr、塾もその部分に
もフィールドプレート(極10aが配置さ才1.ている
かのようにふる址うため特性に力える影響は小さい。
以上の基本編゛成は、第1図に示した従来例と全く同様
であるが、本発明の半導体集積回路装誼では、高耐n−
特性を必倭とする素子にりいて、フィールドプレート電
極10a の下の絶縁性の保護膜8′が、PN接合の近
傍では薄く、辷該ン4−ルドプレート電極10の周辺部
では厚くなるように局所的な段差′:f:収けることに
よって、高耐圧素子$11のPN接自12′の接合深さ
Xj□を低耐圧素子側のPN接合13′の接合深さX
j tとタツ了同−にした構造が特徴でるる。これ(・
ま、従兄なだれ降伏の原因と8れていた曲率半径の小さ
な領域、すなわち拡散のコ−す部11′の形状はそれ国
体としては電界の集中とは直接の関係がなく、この近傍
における等電位面の曲率半径が、なだ扛降伏を決める本
質的な要因でりるとの発児に基くもので、等′電位面の
形状は、低不純物濃朋の半導体領域が空乏化するような
電位をフィールドプレート電極IUa竹によって与える
ことにまり間耐圧化に適した形となるため、特に電位面
の変化が大きい拡散のコーナ部11′ 近傍でフィール
ドプレート駐llし10a下の保護膜8′を薄くしてこ
の目的全達成するようにしたものでるる。したがってコ
ーラ一部71′の曲率半径は特に大きくする必要はない
。
であるが、本発明の半導体集積回路装誼では、高耐n−
特性を必倭とする素子にりいて、フィールドプレート電
極10a の下の絶縁性の保護膜8′が、PN接合の近
傍では薄く、辷該ン4−ルドプレート電極10の周辺部
では厚くなるように局所的な段差′:f:収けることに
よって、高耐圧素子$11のPN接自12′の接合深さ
Xj□を低耐圧素子側のPN接合13′の接合深さX
j tとタツ了同−にした構造が特徴でるる。これ(・
ま、従兄なだれ降伏の原因と8れていた曲率半径の小さ
な領域、すなわち拡散のコ−す部11′の形状はそれ国
体としては電界の集中とは直接の関係がなく、この近傍
における等電位面の曲率半径が、なだ扛降伏を決める本
質的な要因でりるとの発児に基くもので、等′電位面の
形状は、低不純物濃朋の半導体領域が空乏化するような
電位をフィールドプレート電極IUa竹によって与える
ことにまり間耐圧化に適した形となるため、特に電位面
の変化が大きい拡散のコーナ部11′ 近傍でフィール
ドプレート駐llし10a下の保護膜8′を薄くしてこ
の目的全達成するようにしたものでるる。したがってコ
ーラ一部71′の曲率半径は特に大きくする必要はない
。
一方、フィールドプレート電極10a (7J)周辺部
近傍で厚ぐするのは、この部分で停亀位面舎急激をて変
化さぜ力いためてるる。
近傍で厚ぐするのは、この部分で停亀位面舎急激をて変
化さぜ力いためてるる。
一般に保護1反8′、例えば酸化膜の厚さtoxは、こ
こで、εs1はSlの比訪′也率、 εs i、o2(’j S 102の比藷電率。
こで、εs1はSlの比訪′也率、 εs i、o2(’j S 102の比藷電率。
の関係で実際の接合深さXj を失効的に深くする効果
をもつ。例えはXjが2μrn、to)(が2μmであ
るならば、災効深さX、jeffは約5μmとなジ、高
耐圧特性の実現に有利となる。実際、フィールドプレー
1・電極下で接合近傍の酸化膜厚toxk1μm1コレ
クタポケットの不純物濃度13x10”cTn’ とし
た素子で350■の耐圧が確認できた。
をもつ。例えはXjが2μrn、to)(が2μmであ
るならば、災効深さX、jeffは約5μmとなジ、高
耐圧特性の実現に有利となる。実際、フィールドプレー
1・電極下で接合近傍の酸化膜厚toxk1μm1コレ
クタポケットの不純物濃度13x10”cTn’ とし
た素子で350■の耐圧が確認できた。
もちろん、高耐圧特性が要求されるPN接合は、これ全
主面上に投影した図形が曲率半径rHの円弧およびこれ
と清ら力・に接触された@線で構成された形状とし、l
’Hを少なくともX・ よす犬eff きくすべきこと附、従来と同様でるる。
主面上に投影した図形が曲率半径rHの円弧およびこれ
と清ら力・に接触された@線で構成された形状とし、l
’Hを少なくともX・ よす犬eff きくすべきこと附、従来と同様でるる。
このような本発明の構造を採用することに、r、!l1
1高耐圧素子と制御用の低耐圧素子とな同一基板上に含
む半尋体集積回路装置の製作プロセスがきわめて簡単に
なることは明ら刀1でろる。すムわち、従来のように深
い接合と浅い接合の2釉類を形成する必要il′iなく
、低耐圧素子の形成VC用いていた数μm以下の浅い接
合の形成1桟のみで済むため拡散工程数およびこれに先
立つホトリングラフィ工程数の生滅が可能でりる。のみ
ならず、従来深い拡散を・行なうために生じていた接合
の横方開広が9による集積度の低下もほとんど無視でき
、高集櫃度化が可能となる。もつとも、実際に同一のプ
ロセスで浅い場合全形成しても、後述するような拡散の
面積依存性がご)るために、すべでが全く同一の接合深
さとはならず、中心値に対して0.8〜1.2のばらつ
きをもつ。その意味で、高耐圧素子と低耐圧素子のI)
N接合深さに11はぼ−1宿しく形成される。
1高耐圧素子と制御用の低耐圧素子とな同一基板上に含
む半尋体集積回路装置の製作プロセスがきわめて簡単に
なることは明ら刀1でろる。すムわち、従来のように深
い接合と浅い接合の2釉類を形成する必要il′iなく
、低耐圧素子の形成VC用いていた数μm以下の浅い接
合の形成1桟のみで済むため拡散工程数およびこれに先
立つホトリングラフィ工程数の生滅が可能でりる。のみ
ならず、従来深い拡散を・行なうために生じていた接合
の横方開広が9による集積度の低下もほとんど無視でき
、高集櫃度化が可能となる。もつとも、実際に同一のプ
ロセスで浅い場合全形成しても、後述するような拡散の
面積依存性がご)るために、すべでが全く同一の接合深
さとはならず、中心値に対して0.8〜1.2のばらつ
きをもつ。その意味で、高耐圧素子と低耐圧素子のI)
N接合深さに11はぼ−1宿しく形成される。
ところで、高耐L7:素子のl)N ig合の接合面積
S。
S。
と低耐圧素子のPN接合の接合面積SL とは、高耐圧
素子側でrH条・犬きくとる必要力・ら一般にS■、(
Sl( とならざる全得ない。ところが、周知のように、不純物
の添加工程において同一の昇電形、同一の@要を設定し
ても、面積の犬さい領域はど形成され、るl)N接合の
深さが犬となジ、しがもこの傾向は不純物濃度が大きく
なるほど顕著となることが判明している。したがって、
接合面A’ノ’tが犬永い高耐圧素子側のPN接合の方
か低面1圧素子側に比べて深くなり、その傾向は特に1
譬j不純物濃度領域同志が接する第20PN接合14’
、15’について顕著となる。このことは、高耐J1−
素子と低耐圧素子とで第1および第2のPN接合間の距
ia、すなわちトランジスタであれはベース幅が異なり
、しかも低耐圧トランジスタ側のベース幅〜畳に比べて
高耐圧トランジスタ側のベース幅WHが小さくなること
を意味し、実際、実験によれば、例えばW□けWLの約
0.8倍であり、直流電流増幅率hFEは高耐圧トラン
ジスタ側が約150、低耐圧トランジスタ側が約100
という結果か得られた。
素子側でrH条・犬きくとる必要力・ら一般にS■、(
Sl( とならざる全得ない。ところが、周知のように、不純物
の添加工程において同一の昇電形、同一の@要を設定し
ても、面積の犬さい領域はど形成され、るl)N接合の
深さが犬となジ、しがもこの傾向は不純物濃度が大きく
なるほど顕著となることが判明している。したがって、
接合面A’ノ’tが犬永い高耐圧素子側のPN接合の方
か低面1圧素子側に比べて深くなり、その傾向は特に1
譬j不純物濃度領域同志が接する第20PN接合14’
、15’について顕著となる。このことは、高耐J1−
素子と低耐圧素子とで第1および第2のPN接合間の距
ia、すなわちトランジスタであれはベース幅が異なり
、しかも低耐圧トランジスタ側のベース幅〜畳に比べて
高耐圧トランジスタ側のベース幅WHが小さくなること
を意味し、実際、実験によれば、例えばW□けWLの約
0.8倍であり、直流電流増幅率hFEは高耐圧トラン
ジスタ側が約150、低耐圧トランジスタ側が約100
という結果か得られた。
しかるに、トランジスタのエミッタ・コレクタ間耐圧B
VCEOに」ベース・コレクタ間耐圧BVCBOに対し
て 13VCEO−BVCBO/V盾1■ ここで、nは定数。
VCEOに」ベース・コレクタ間耐圧BVCBOに対し
て 13VCEO−BVCBO/V盾1■ ここで、nは定数。
という関係が存在するため、め咬ジ11.わが高くなる
と、重要なりVCEOが低くなってし祉う。したがって
、篩耐圧トランジスタのhFEが100 程度になるよ
うに設計することとなるか、この場合、低耐圧トランジ
スタのhFEは約60まで低下することが予想される。
と、重要なりVCEOが低くなってし祉う。したがって
、篩耐圧トランジスタのhFEが100 程度になるよ
うに設計することとなるか、この場合、低耐圧トランジ
スタのhFEは約60まで低下することが予想される。
このような問題全解決するには、ベース・コレクタ接合
を例えばm分割(mは自然数)し、SH/rn ≦St
、<<SR の関係を満足させればよい。実験によれば、例えば約]
0.000μm”のSH’J8分割してはWSLと等し
くし、高耐圧トランジスタで】50、低耐圧トランジス
タで160 のhpEk天現することができ/こ。これ
は、図7ドの PNPN累子CにおいてはP−ゲート接
合でわる第2のPN接合14′に相当し、これを図中破
線で示したように分割して、すなわちカッ−ドとしての
第3の千傅体領域& ?(’分割して設けて、低耐圧ト
ランジスタ側の第2のPN接合15′に対してS、、/
m≦SLの関係をか1足するように構成することにより
、良好な特性4得ることかでさた。
を例えばm分割(mは自然数)し、SH/rn ≦St
、<<SR の関係を満足させればよい。実験によれば、例えば約]
0.000μm”のSH’J8分割してはWSLと等し
くし、高耐圧トランジスタで】50、低耐圧トランジス
タで160 のhpEk天現することができ/こ。これ
は、図7ドの PNPN累子CにおいてはP−ゲート接
合でわる第2のPN接合14′に相当し、これを図中破
線で示したように分割して、すなわちカッ−ドとしての
第3の千傅体領域& ?(’分割して設けて、低耐圧ト
ランジスタ側の第2のPN接合15′に対してS、、/
m≦SLの関係をか1足するように構成することにより
、良好な特性4得ることかでさた。
し発明の効果]」
以上説明し1ζように、本発明pc 、l: 、l’L
ば、高耐圧素子のフィールドグレード小1極下の絶縁膜
を、第1のPN接合近傍で薄く、周辺部で厚く形成する
とともに、第2のPN接合をm分割してS H/ m≦
SLとし、肯耐圧素子と低耐圧素子のPN接合深さケは
ぼ等しくしたことにより、画素子のPN接合を同一のプ
ロセスで形成することかできるため、製作プロセスがき
わめて簡単VCなる。址た、当該PNm合は浅いもので
、1:込ため、横力開拡がりが抑えられ、集積度を同上
させることができる利点かめる。
ば、高耐圧素子のフィールドグレード小1極下の絶縁膜
を、第1のPN接合近傍で薄く、周辺部で厚く形成する
とともに、第2のPN接合をm分割してS H/ m≦
SLとし、肯耐圧素子と低耐圧素子のPN接合深さケは
ぼ等しくしたことにより、画素子のPN接合を同一のプ
ロセスで形成することかできるため、製作プロセスがき
わめて簡単VCなる。址た、当該PNm合は浅いもので
、1:込ため、横力開拡がりが抑えられ、集積度を同上
させることができる利点かめる。
第1図は従来の牛導体集積回路袈匝の4′14成例を示
す図、第2図は本発明の一笑施例の祠成を示す図でるる
。 1・・・・支持基板、2・・・・分離j夙、3・・・・
半専体島、4・・・・コレクタポケット(第1の半導体
領域)、5・・・・第2の半導体領域、6・・・・泥3
の半導体領域、8.8′ ・・・・表向保護膜(絶縁膜
)、10・・・・電極、10a ・・・・フィールドプ
レート電極、11゜11′・・・・拡散のコーナ部、1
2.12’ ・・・・高耐圧素子の第1のPN接合、1
3 、13’ ・・・・低耐圧素子の第1のPN接合、
14 、14’・・・・高耐圧素子の第2のPN接合、
15゜15′ ・・・・低耐圧素子の第2のPN接合。 特許出願人 日本電信毎1話公社 代理人 山川政樹
す図、第2図は本発明の一笑施例の祠成を示す図でるる
。 1・・・・支持基板、2・・・・分離j夙、3・・・・
半専体島、4・・・・コレクタポケット(第1の半導体
領域)、5・・・・第2の半導体領域、6・・・・泥3
の半導体領域、8.8′ ・・・・表向保護膜(絶縁膜
)、10・・・・電極、10a ・・・・フィールドプ
レート電極、11゜11′・・・・拡散のコーナ部、1
2.12’ ・・・・高耐圧素子の第1のPN接合、1
3 、13’ ・・・・低耐圧素子の第1のPN接合、
14 、14’・・・・高耐圧素子の第2のPN接合、
15゜15′ ・・・・低耐圧素子の第2のPN接合。 特許出願人 日本電信毎1話公社 代理人 山川政樹
Claims (1)
- それぞれ、第1導電形低不純物濃度の第1の半導体領域
とこの第1の半導体領域内に形成された第2導電形高不
純物磯度の第2の半導体領域とによって構成される第1
のPN接合および第2の半導体領域とこの第2の半導体
領域内に形成された第1導電形高不純物碕度の第3の半
導体領域とによって構成だれる第20PN接合を有する
半導体素子〃1形成芒れた複数の半導体島が、相互に分
離きれた状態で同一支持基板に搭載されて;する牛導体
集A)−回路装置において、上記生得体系子は、絶縁膜
を弁して第1のPN接合上に配置され力・つ第2の半導
体領域内たは当該半導体領域に近い電位を有する他の半
導体領域に電気的に接続さ験たフィールドプレート置極
を有する高耐圧素子と、このようなフィールドプレート
電極をもkない低耐Ji−:累子とη1らなジ、高耐圧
素子の上記フィールドプレート電極下の絶縁膜が、第1
0PN接合近傍で薄く当該フィールドプレート電極周辺
部で厚く形成されるとともに、当該高耐圧素子の第2の
l’N接合は、S xt/’m≦5t(SB: 高耐圧
素子の第2のPN接合の接合面積、SL:低耐しモ素子
の第2のPN接合の接合面積)を満足するm (自然数
)個に分割され、かつ高耐圧素子と低耐圧素子のPN接
合深さがほぼ等しいこと全特徴とする半導体集積回路装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59016961A JPS60173869A (ja) | 1984-02-03 | 1984-02-03 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59016961A JPS60173869A (ja) | 1984-02-03 | 1984-02-03 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60173869A true JPS60173869A (ja) | 1985-09-07 |
JPH0520909B2 JPH0520909B2 (ja) | 1993-03-22 |
Family
ID=11930700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59016961A Granted JPS60173869A (ja) | 1984-02-03 | 1984-02-03 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60173869A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62190739A (ja) * | 1986-02-17 | 1987-08-20 | Nec Corp | 半導体集積装置及びその製造方法 |
US5602409A (en) * | 1995-07-13 | 1997-02-11 | Analog Devices, Inc. | Bidirectional electrical overstress protection circuit for bipolar and bipolar-CMOS integrated circuits |
-
1984
- 1984-02-03 JP JP59016961A patent/JPS60173869A/ja active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62190739A (ja) * | 1986-02-17 | 1987-08-20 | Nec Corp | 半導体集積装置及びその製造方法 |
US5602409A (en) * | 1995-07-13 | 1997-02-11 | Analog Devices, Inc. | Bidirectional electrical overstress protection circuit for bipolar and bipolar-CMOS integrated circuits |
Also Published As
Publication number | Publication date |
---|---|
JPH0520909B2 (ja) | 1993-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5304821A (en) | MOS-gate-turnoff thyristor | |
US4484211A (en) | Oxide walled emitter | |
US4814287A (en) | Method of manufacturing a semiconductor integrated circuit device | |
JPH06349849A (ja) | 高耐圧薄膜半導体装置 | |
US4015279A (en) | Edgeless transistor | |
US4639757A (en) | Power transistor structure having an emitter ballast resistance | |
EP0423791B1 (en) | MIS capacitive element | |
US4651178A (en) | Dual inverse zener diode with buried junctions | |
US6525392B1 (en) | Semiconductor power device with insulated circuit | |
JPH06310727A (ja) | 半導体装置 | |
JPS60173869A (ja) | 半導体集積回路装置 | |
JP3340177B2 (ja) | 電界効果型トランジスタ | |
US5270566A (en) | Insulated gate semiconductor device | |
JP2002083935A (ja) | 半導体装置 | |
JPH0213829B2 (ja) | ||
JPH0432754Y2 (ja) | ||
JPS6359262B2 (ja) | ||
JP2605753B2 (ja) | 縦形バイポーラトランジスタ | |
JP3342944B2 (ja) | 横型高耐圧半導体素子 | |
JPS6276775A (ja) | 半導体装置 | |
JP2521745Y2 (ja) | フォトサイリスタ | |
JPS6214949B2 (ja) | ||
JPH0558256B2 (ja) | ||
JPS61269373A (ja) | 半導体装置 | |
JPH0566742B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |