JPS62190739A - 半導体集積装置及びその製造方法 - Google Patents
半導体集積装置及びその製造方法Info
- Publication number
- JPS62190739A JPS62190739A JP3327186A JP3327186A JPS62190739A JP S62190739 A JPS62190739 A JP S62190739A JP 3327186 A JP3327186 A JP 3327186A JP 3327186 A JP3327186 A JP 3327186A JP S62190739 A JPS62190739 A JP S62190739A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- single crystal
- forming
- crystal island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000013078 crystal Substances 0.000 claims abstract description 35
- 150000004767 nitrides Chemical class 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000015556 catabolic process Effects 0.000 claims description 18
- 238000002955 isolation Methods 0.000 claims description 12
- 230000001590 oxidative effect Effects 0.000 claims 1
- 230000003647 oxidation Effects 0.000 abstract description 6
- 238000007254 oxidation reaction Methods 0.000 abstract description 6
- 210000003323 beak Anatomy 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は誘電体分離基板を用いた半導体集積装置に關し
、特に高耐圧素子と低耐圧素子が混在する半導体集積装
置及びその製造方法に関する。
、特に高耐圧素子と低耐圧素子が混在する半導体集積装
置及びその製造方法に関する。
従来、この種の誘電体分離基板を用いた半導体集積装置
は第４図および第５図に示すように高耐圧素子６′と低
耐圧素子６とが混在する為に高耐圧素子形成用の単結晶
島１′上に必要な厚いフィールド酸化膜５′を単結晶島
上および誘電体分離基板上に形成し、低耐圧素子形成用
の単結晶島１−ヒの所定部分の厚いフィールド酸化膜を
選択的に除去し、再度所定部分に薄いフィールド酸化膜
５を形成していた。従って厚いフィールド酸化膜５′が
第４図に示すように低耐圧素子形成用の単結晶島１上の
一部に残っていた。
は第４図および第５図に示すように高耐圧素子６′と低
耐圧素子６とが混在する為に高耐圧素子形成用の単結晶
島１′上に必要な厚いフィールド酸化膜５′を単結晶島
上および誘電体分離基板上に形成し、低耐圧素子形成用
の単結晶島１−ヒの所定部分の厚いフィールド酸化膜を
選択的に除去し、再度所定部分に薄いフィールド酸化膜
５を形成していた。従って厚いフィールド酸化膜５′が
第４図に示すように低耐圧素子形成用の単結晶島１上の
一部に残っていた。
上述した従来の半導体集積装置は、低耐圧素子形成用の
単結晶島上の一部に厚いフィールド酸化膜が残っている
ので、この低耐圧素子形成用単結晶島の厚いフィールド
酸化膜の部分及び厚いフィールド酸化膜と薄いフィール
ド酸化膜のマスク目合せ余裕分だけチップサイズが大き
くなるという欠点があった。また低耐圧素子形成用の単
結晶島上全体及びその近傍の多結晶Ｓｉ上のフィールド
酸化膜を除去すると、基板表面近傍の絶縁分離酸化膜も
同時に除去してしまい、絶縁分離酸化膜上の配線が第５
図に示すように段切れ１２を起すという欠点があった。
単結晶島上の一部に厚いフィールド酸化膜が残っている
ので、この低耐圧素子形成用単結晶島の厚いフィールド
酸化膜の部分及び厚いフィールド酸化膜と薄いフィール
ド酸化膜のマスク目合せ余裕分だけチップサイズが大き
くなるという欠点があった。また低耐圧素子形成用の単
結晶島上全体及びその近傍の多結晶Ｓｉ上のフィールド
酸化膜を除去すると、基板表面近傍の絶縁分離酸化膜も
同時に除去してしまい、絶縁分離酸化膜上の配線が第５
図に示すように段切れ１２を起すという欠点があった。
本発明の半導体集積装置は多結晶半導体支持領域に第１
の絶縁膜を介して複数個の単結晶島領域が支持領域の一
主面に算出するように埋設され、この一主面上に第２の
絶縁膜存在する半導体集積装置において、高耐圧素子を
形成する単結晶島領域上の第２の絶縁膜の厚さが他の単
結晶島領域上の第２の絶縁膜より厚いことを特徴とする
。
の絶縁膜を介して複数個の単結晶島領域が支持領域の一
主面に算出するように埋設され、この一主面上に第２の
絶縁膜存在する半導体集積装置において、高耐圧素子を
形成する単結晶島領域上の第２の絶縁膜の厚さが他の単
結晶島領域上の第２の絶縁膜より厚いことを特徴とする
。
又、本発明の半導体集積装置の製造方法は、多結晶半導
体支持領域に第１の絶縁膜を介して複数の単結晶島領
域が形成された誘電体分離基板表面全体に第２の絶縁膜
を形成する工程と、第２の絶縁膜上に窒化膜を形成する
工程と、この窒化膜の一部を選択的に除去する工程とを
有する０〔実施例〕 次に、本発明について図面を参照して説明する０第１図
は本発明の一実施例の縦断面図である０多結晶シリコン
層から成る支持基板４に、低耐圧用ｎ型単結晶島１と、
高耐圧用ｎ型単結晶島１′とがそれぞれ絶縁分離酸化膜
３．３′を介して設けられており、各単結晶島１．１′
の底部にはｎ＋拡散層２．２′が設けられている０この
ｎ 拡散層は単結晶にパーティカルｎｐｎ Ｔｒ を形
成した場合コレクタ直列抵抗の低減に役に立ち、ラテラ
ルＰＮＰＴｒを形成した場合はｈｐｇを上げることがで
き、また、ラテラルサイリスタを形成したときＲｏｎの
低減にも役に立つ低耐圧の温度特性や、基板電位による
耐圧の劣化、ラテラルＰＮＰＴｒのｈｐ″Ｅの増大を防
ぐ役目をはたしている０低耐圧素子形成用単結晶島１上
の酸化膜５は薄く、低耐圧素子形成用単結晶島上には厚
い酸化膜は存在しない。低耐ＥＥ素子の特性に於いては
薄い酸化膜で十分に機能をはたす。従って従来のように
厚い酸化膜が混在していないので厚いフィールド酸化膜
の部分及び厚いフィールド酸化膜と薄いフィールド酸化
膜のマスク目合せ余裕分だけ従来よりチップサイズを小
さくなっている０高耐圧素子形成用の単結晶島上に形成
されたフィールド酸化膜５は、フィールドプレート効果
を上げる為に接合近傍では薄くｎ＋拡散層２り上及びそ
の近傍では厚くしてｎ 拡散層による耐圧劣化を防いで
いる０単結晶島１には低耐圧ダイオードのアノード側の
ｐ型拡散層６とカソード側のｎ 拡散層７とが設けられ
ており、単結晶島１′には高耐圧ダイオードのアノード
側のｐ型拡散層６′とカソード側のｎ＋拡散層７′とが
設けられている０低耐圧、高耐圧用ダイオードそれぞれ
にアノード電極８．８′及びカソード電極９．９′が設
けられ、特に８′はフィールドプレート構造になってい
る０第２同は本発明の第２実施例の縦断面図である〇低
耐圧素子形成用単結晶島１には窒化膜１０を用いたコン
デンサが設けられている。この窒化膜１０は後述するよ
うに低耐圧素子形成用の単結晶島１上全面及び高耐圧素
子形成用単結晶島１′の一部に薄い酸化膜５を形成する
際に用いる窒化膜を選択的に残して使用している０従っ
てこのコンデンサーは高耐圧を必要とする場合、高耐圧
用単結晶島１′にも形成することができるのは勿論であ
る０１１はコンデンサーの一刀の電極を示している０高
耐圧用単結晶島には第１図と同じダイオードが形成され
ているので説明は省略する。
体支持領域に第１の絶縁膜を介して複数の単結晶島領
域が形成された誘電体分離基板表面全体に第２の絶縁膜
を形成する工程と、第２の絶縁膜上に窒化膜を形成する
工程と、この窒化膜の一部を選択的に除去する工程とを
有する０〔実施例〕 次に、本発明について図面を参照して説明する０第１図
は本発明の一実施例の縦断面図である０多結晶シリコン
層から成る支持基板４に、低耐圧用ｎ型単結晶島１と、
高耐圧用ｎ型単結晶島１′とがそれぞれ絶縁分離酸化膜
３．３′を介して設けられており、各単結晶島１．１′
の底部にはｎ＋拡散層２．２′が設けられている０この
ｎ 拡散層は単結晶にパーティカルｎｐｎ Ｔｒ を形
成した場合コレクタ直列抵抗の低減に役に立ち、ラテラ
ルＰＮＰＴｒを形成した場合はｈｐｇを上げることがで
き、また、ラテラルサイリスタを形成したときＲｏｎの
低減にも役に立つ低耐圧の温度特性や、基板電位による
耐圧の劣化、ラテラルＰＮＰＴｒのｈｐ″Ｅの増大を防
ぐ役目をはたしている０低耐圧素子形成用単結晶島１上
の酸化膜５は薄く、低耐圧素子形成用単結晶島上には厚
い酸化膜は存在しない。低耐ＥＥ素子の特性に於いては
薄い酸化膜で十分に機能をはたす。従って従来のように
厚い酸化膜が混在していないので厚いフィールド酸化膜
の部分及び厚いフィールド酸化膜と薄いフィールド酸化
膜のマスク目合せ余裕分だけ従来よりチップサイズを小
さくなっている０高耐圧素子形成用の単結晶島上に形成
されたフィールド酸化膜５は、フィールドプレート効果
を上げる為に接合近傍では薄くｎ＋拡散層２り上及びそ
の近傍では厚くしてｎ 拡散層による耐圧劣化を防いで
いる０単結晶島１には低耐圧ダイオードのアノード側の
ｐ型拡散層６とカソード側のｎ 拡散層７とが設けられ
ており、単結晶島１′には高耐圧ダイオードのアノード
側のｐ型拡散層６′とカソード側のｎ＋拡散層７′とが
設けられている０低耐圧、高耐圧用ダイオードそれぞれ
にアノード電極８．８′及びカソード電極９．９′が設
けられ、特に８′はフィールドプレート構造になってい
る０第２同は本発明の第２実施例の縦断面図である〇低
耐圧素子形成用単結晶島１には窒化膜１０を用いたコン
デンサが設けられている。この窒化膜１０は後述するよ
うに低耐圧素子形成用の単結晶島１上全面及び高耐圧素
子形成用単結晶島１′の一部に薄い酸化膜５を形成する
際に用いる窒化膜を選択的に残して使用している０従っ
てこのコンデンサーは高耐圧を必要とする場合、高耐圧
用単結晶島１′にも形成することができるのは勿論であ
る０１１はコンデンサーの一刀の電極を示している０高
耐圧用単結晶島には第１図と同じダイオードが形成され
ているので説明は省略する。
第３図は本発明の一実施例の半導体集積装置の製造工程
毎の縦断面図である０まず、第３図（ａ）に示すように
、多結晶シリコン層から成る支持基板４に絶縁分離酸化
膜３．３′を介して設けられ、それぞれ底部に計拡散層
２．２′を形成した高耐圧素子形成用単結晶島１′と低
耐圧素子形成用単結晶島１の２つの島を有する誘電体分
離基板を用意する。次に第３図（ｂ）に示すように、こ
の誘電体分離基板上に薄い酸化膜５を形成する。次に、
６一 第３図（Ｃ）に示すように薄い酸化膜５の上に糖化膜１
０をＮＨ３と８Ｈ，とによりＣＶＤ法により形成し、厚
いフィールド酸化膜を必要とする部分の空化膜をＣＶＤ
８ｉ０２をマスクとするホットリン酸又はレジストをマ
スクとするＣＦ４プラズマエッチにより選択的に除去す
る。
毎の縦断面図である０まず、第３図（ａ）に示すように
、多結晶シリコン層から成る支持基板４に絶縁分離酸化
膜３．３′を介して設けられ、それぞれ底部に計拡散層
２．２′を形成した高耐圧素子形成用単結晶島１′と低
耐圧素子形成用単結晶島１の２つの島を有する誘電体分
離基板を用意する。次に第３図（ｂ）に示すように、こ
の誘電体分離基板上に薄い酸化膜５を形成する。次に、
６一 第３図（Ｃ）に示すように薄い酸化膜５の上に糖化膜１
０をＮＨ３と８Ｈ，とによりＣＶＤ法により形成し、厚
いフィールド酸化膜を必要とする部分の空化膜をＣＶＤ
８ｉ０２をマスクとするホットリン酸又はレジストをマ
スクとするＣＦ４プラズマエッチにより選択的に除去す
る。
次いで第３図ｆｄ）に示すように熱酸化を行い、窒化膜
１０が除去された部分に厚いフィールド酸化膜５′を形
成する。その後熱酸化により酸化膜化した窒化膜をバッ
クアートフッ酸で除去した後、ホットリン酸又はＣＦ４
プラズマエッチにより窒化膜を除去する（第３図ｆｅ）
） ｏここで第２図に示すように一部の窒化膜をコン
デンサー用に残しておきたい場合はＣＶ Ｄ ８ ｉ０
２をマスクとするホットリン酸やレジストをマスクとす
るＣＦ４プラズマエッチによる選択エツチングを行なえ
ばよい。
１０が除去された部分に厚いフィールド酸化膜５′を形
成する。その後熱酸化により酸化膜化した窒化膜をバッ
クアートフッ酸で除去した後、ホットリン酸又はＣＦ４
プラズマエッチにより窒化膜を除去する（第３図ｆｅ）
） ｏここで第２図に示すように一部の窒化膜をコン
デンサー用に残しておきたい場合はＣＶ Ｄ ８ ｉ０
２をマスクとするホットリン酸やレジストをマスクとす
るＣＦ４プラズマエッチによる選択エツチングを行なえ
ばよい。
そして、第３図（０に示すように薄いフィールド酸化膜
を選択的にバッフアートフッ酸でエツチングした後ボロ
ンを拡散して単結晶島１，１′にｐ型拡散層６．６′を
形成してダイオードのアノード領域を形成し、欠いて第
３図ｆｇ）に示すように、薄いフィールド酸化膜を選択
的にバッフアートフッ酸でエツチングし、リン、ヒ素、
Ｓｂ等のｎ型不純物を拡散しｎ＋型型数散層７７′を形
成してダイオードのカソード領域を形成する。最後に、
第３図＋ｈ）に示すように薄いフィールド酸化膜にコン
タクトの窓明けを行ったのちにＡ１等の金属配線により
アノード電極８．８′及びカソード電極９゜９′を設け
、高耐圧用と低耐圧用のダイオードが誘電体分離基板上
に設けられる０ 〔発明の効果〕 以上説明したように本発明は低耐圧素子形成用単結晶島
上のフィールド酸化膜を全て薄くすることにより低耐圧
素子形成用単結晶島を小さくすることができ、従ってチ
ップサイズを小さくすることができる。又、薄い酸化膜
上に窒化膜を形成し厚い酸化膜を必要とする部分のみを
選択的に除去し、熱酸化によシ岸い酸化膜を形成してい
るので薄い酸化膜と厚い酸化膜との境界には、いわゆる
バーズビークができ、この境界での配線の段切れは起ら
ない効果がある０ ざらに絶縁分離酸化膜をエツチング除去−する工程が入
らないので絶縁分離酸化膜上の配線の段切れは生じない
効果がある０
を選択的にバッフアートフッ酸でエツチングした後ボロ
ンを拡散して単結晶島１，１′にｐ型拡散層６．６′を
形成してダイオードのアノード領域を形成し、欠いて第
３図ｆｇ）に示すように、薄いフィールド酸化膜を選択
的にバッフアートフッ酸でエツチングし、リン、ヒ素、
Ｓｂ等のｎ型不純物を拡散しｎ＋型型数散層７７′を形
成してダイオードのカソード領域を形成する。最後に、
第３図＋ｈ）に示すように薄いフィールド酸化膜にコン
タクトの窓明けを行ったのちにＡ１等の金属配線により
アノード電極８．８′及びカソード電極９゜９′を設け
、高耐圧用と低耐圧用のダイオードが誘電体分離基板上
に設けられる０ 〔発明の効果〕 以上説明したように本発明は低耐圧素子形成用単結晶島
上のフィールド酸化膜を全て薄くすることにより低耐圧
素子形成用単結晶島を小さくすることができ、従ってチ
ップサイズを小さくすることができる。又、薄い酸化膜
上に窒化膜を形成し厚い酸化膜を必要とする部分のみを
選択的に除去し、熱酸化によシ岸い酸化膜を形成してい
るので薄い酸化膜と厚い酸化膜との境界には、いわゆる
バーズビークができ、この境界での配線の段切れは起ら
ない効果がある０ ざらに絶縁分離酸化膜をエツチング除去−する工程が入
らないので絶縁分離酸化膜上の配線の段切れは生じない
効果がある０
第１図は本発明の一実施例の高耐圧ダイオードと低耐圧
ダイオードとを形成した半導体集積装置の縦断面図、第
２図は本発明の他の実施例の尚耐圧ダイオードとコンデ
ンサとを形成した半導体集積装置の縦断面図、第３図は
本発明の一実施例の商耐王ダイオードと低耐圧ダイオー
ドを形成する場合の製造工程毎の縦断面図、第４図及び
第５図は従来の高耐圧ダイオードと低耐圧ダイオードと
を形成した半導体集積装置の縦断面図である０１．１′
・・・・・単結晶島、２．２’ 、７．７’・・・・・
ｎ＋＋散層、３．３’ 、５．５’・・・・・・酸化膜
、４・・・・・多結晶シリコン層、６．６’・・・・・
・ｐ型拡散層、８．８’、９．９’、１１・・・・・・
金属配線、１０・・・・・・窒化膜、１２・・・・・配
線の段切れ０′”代理人 弁理士 内 原 晋＝
１９８− ４ Ｎ ｃつ
ダイオードとを形成した半導体集積装置の縦断面図、第
２図は本発明の他の実施例の尚耐圧ダイオードとコンデ
ンサとを形成した半導体集積装置の縦断面図、第３図は
本発明の一実施例の商耐王ダイオードと低耐圧ダイオー
ドを形成する場合の製造工程毎の縦断面図、第４図及び
第５図は従来の高耐圧ダイオードと低耐圧ダイオードと
を形成した半導体集積装置の縦断面図である０１．１′
・・・・・単結晶島、２．２’ 、７．７’・・・・・
ｎ＋＋散層、３．３’ 、５．５’・・・・・・酸化膜
、４・・・・・多結晶シリコン層、６．６’・・・・・
・ｐ型拡散層、８．８’、９．９’、１１・・・・・・
金属配線、１０・・・・・・窒化膜、１２・・・・・配
線の段切れ０′”代理人 弁理士 内 原 晋＝
１９８− ４ Ｎ ｃつ
Claims (2)
- （１）多結晶半導体支持領域に第１の絶縁膜を介して複
数個の単結晶島領域が上記支持領域の一主面に露出する
ように埋設され、上記一主面上に第２の絶縁膜が存在す
る半導体集積装置において、高耐圧素子を形成する単結
晶島領域上の上記第２の絶縁膜の厚さが他の単結晶島領
域上の上記第２の絶縁膜より厚いことを特徴とする半導
体集積装置。 - （２）多結晶半導体支持領域に第１の絶縁膜を介して複
数の単結晶島領域が形成された誘電体分離基板表面全体
に第２の絶縁膜を形成する工程と、第２の絶縁膜上に窒
化膜を形成する工程と、上記窒化膜の一部を選択的に除
去し熱酸化をする工程とを有することを特徴とする半導
体集積装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3327186A JPS62190739A (ja) | 1986-02-17 | 1986-02-17 | 半導体集積装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3327186A JPS62190739A (ja) | 1986-02-17 | 1986-02-17 | 半導体集積装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62190739A true JPS62190739A (ja) | 1987-08-20 |
Family
ID=12381860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3327186A Pending JPS62190739A (ja) | 1986-02-17 | 1986-02-17 | 半導体集積装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62190739A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6081838A (ja) * | 1983-10-11 | 1985-05-09 | Nec Corp | 半導体集積回路 |
| JPS60173869A (ja) * | 1984-02-03 | 1985-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路装置 |
-
1986
- 1986-02-17 JP JP3327186A patent/JPS62190739A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6081838A (ja) * | 1983-10-11 | 1985-05-09 | Nec Corp | 半導体集積回路 |
| JPS60173869A (ja) * | 1984-02-03 | 1985-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4641416A (en) | Method of making an integrated circuit structure with self-aligned oxidation to isolate extrinsic base from emitter | |
| US4002511A (en) | Method for forming masks comprising silicon nitride and novel mask structures produced thereby | |
| JPS6159852A (ja) | 半導体装置の製造方法 | |
| US4047195A (en) | Semiconductor structure | |
| EP0029552A2 (en) | Method for producing a semiconductor device | |
| US3825451A (en) | Method for fabricating polycrystalline structures for integrated circuits | |
| JPS6273667A (ja) | 半導体素子の製造方法 | |
| JPS62190739A (ja) | 半導体集積装置及びその製造方法 | |
| JPH04103127A (ja) | 半導体装置の素子の分離方法 | |
| JPS5984435A (ja) | 半導体集積回路及びその製造方法 | |
| JPS60208843A (ja) | 半導体装置の製造方法 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JP3157595B2 (ja) | 誘電体分離基板 | |
| JPS632143B2 (ja) | ||
| JPS6124245A (ja) | 半導体装置 | |
| JP3106305B2 (ja) | 半導体素子の分離層形成方法 | |
| JPS5984543A (ja) | バイポ−ラ集積回路装置およびその製造方法 | |
| JP2625373B2 (ja) | 半導体装置の製造方法 | |
| JPH05129426A (ja) | 半導体装置の素子分離方法 | |
| JP3194286B2 (ja) | バイポーラトランジスタの製造方法 | |
| KR19990057360A (ko) | 반도체소자의 소자분리막 제조방법 | |
| JPS6238857B2 (ja) | ||
| JPS6353712B2 (ja) | ||
| JPS58202550A (ja) | 半導体装置の製造方法 | |
| JPH02220458A (ja) | 半導体装置の製造方法 |