JPS6353712B2 - - Google Patents
Info
- Publication number
- JPS6353712B2 JPS6353712B2 JP59009341A JP934184A JPS6353712B2 JP S6353712 B2 JPS6353712 B2 JP S6353712B2 JP 59009341 A JP59009341 A JP 59009341A JP 934184 A JP934184 A JP 934184A JP S6353712 B2 JPS6353712 B2 JP S6353712B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- film
- type region
- silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010408 film Substances 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 239000013078 crystal Substances 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明はPN接合を含む半導体装置の製造方法
に関するものである。
に関するものである。
従来、ツエナーダイオードまたはそれを含む半
導体集積回路は雑音が大きいとか電気的特性が動
作中に変動するといつた欠点を有していた。
導体集積回路は雑音が大きいとか電気的特性が動
作中に変動するといつた欠点を有していた。
これは、ツエナーダイオードを降服破壊させて
使用する際高エネルギーの電子がPN接合の露出
した基板と酸化膜の界面を衝撃し局所的に表面準
位を生起するためであると考えられている。この
表面準位が電流担体の再結合中心として働き雑音
の増大、他の電気的特性の劣化を招く。
使用する際高エネルギーの電子がPN接合の露出
した基板と酸化膜の界面を衝撃し局所的に表面準
位を生起するためであると考えられている。この
表面準位が電流担体の再結合中心として働き雑音
の増大、他の電気的特性の劣化を招く。
通常、半導体集積回路に用いられるツエナーダ
イオードは拡散により形成した高濃度のＰ型及び
Ｎ型領域から成るPN接合を使用するから降服破
壊は両領域の最も濃度の大きい箇所である基板表
面で生ずる。そのため上記の表面準位の発生が非
常に起り易く電気的特性の低下が著しい。
イオードは拡散により形成した高濃度のＰ型及び
Ｎ型領域から成るPN接合を使用するから降服破
壊は両領域の最も濃度の大きい箇所である基板表
面で生ずる。そのため上記の表面準位の発生が非
常に起り易く電気的特性の低下が著しい。
また、バイポーラ型トランジスタのエミツター
ベース接合が降服破壊すると前記と同じ理由によ
り表面準位が新に発生し、トランジスタの電気的
特性の劣化、例えば電流増幅率の低下、漏洩電流
の増加、雑音の増大等を引き起す。
ベース接合が降服破壊すると前記と同じ理由によ
り表面準位が新に発生し、トランジスタの電気的
特性の劣化、例えば電流増幅率の低下、漏洩電流
の増加、雑音の増大等を引き起す。
本発明は上記欠点を除き、電気的特性の劣化の
ないPN接合を含む有効な半導体装置の製造方法
を提供するものである。
ないPN接合を含む有効な半導体装置の製造方法
を提供するものである。
本発明を実施例により説明する。
第１図は本発明の実施例により得られた半導体
装置の断面図であつて、Ｎ型シリコン基板１の表
面にＰ型領域２が設けられ、その内にＮ型領域３
が設けられている。Ｎ型領域上とその近傍のＰ型
領域の部分上のＮ型のシリコン薄膜５のうちＮ型
領域３の上のシリコン薄膜５の部分のみ高濃度の
Ｎ型領域８となつておりその周囲の部分はＮ型領
域３よりも低濃度となつている。又この半導体薄
膜であるシリコン薄膜は単結晶でも多結晶でもか
まわない。このような構造によつて、降伏破壊は
Ｐ型領域２とＮ型領域３との間の接合部で起り、
Ｐ型領域２とＮ型シリコン膜５との間の接合部で
は起らない。
装置の断面図であつて、Ｎ型シリコン基板１の表
面にＰ型領域２が設けられ、その内にＮ型領域３
が設けられている。Ｎ型領域上とその近傍のＰ型
領域の部分上のＮ型のシリコン薄膜５のうちＮ型
領域３の上のシリコン薄膜５の部分のみ高濃度の
Ｎ型領域８となつておりその周囲の部分はＮ型領
域３よりも低濃度となつている。又この半導体薄
膜であるシリコン薄膜は単結晶でも多結晶でもか
まわない。このような構造によつて、降伏破壊は
Ｐ型領域２とＮ型領域３との間の接合部で起り、
Ｐ型領域２とＮ型シリコン膜５との間の接合部で
は起らない。
上記のように本発明によれば降伏破壊により発
生した高エネルギーの電子による基板と絶縁膜の
界面への損傷が著しく軽減され、高信頼度の半導
体装置が得られる。
生した高エネルギーの電子による基板と絶縁膜の
界面への損傷が著しく軽減され、高信頼度の半導
体装置が得られる。
次に、本発明の実施例の半導体装置の製造方法
を図面を用いて説明する。
を図面を用いて説明する。
第２図は本発明の方法を第１図に示した半導体
装置の製造に実施した場合の工程図である。
装置の製造に実施した場合の工程図である。
Ｎ型シリコン基板１の表面層に通常の選択拡散
法によりＰ型領域２を設けた後、二酸化シリコン
膜７で被覆し、シリコン膜を設けるべき領域の二
酸化シリコン膜７を開口する（第２図ａ）。
法によりＰ型領域２を設けた後、二酸化シリコン
膜７で被覆し、シリコン膜を設けるべき領域の二
酸化シリコン膜７を開口する（第２図ａ）。
次に、低濃度のＮ型のシリコン単結晶膜５をエ
ピタキシアル法により成長させ、二酸化シリコン
膜７の上に生成した多結晶膜を除去する。Ｎ型シ
リコン単結晶膜５の不純物濃度は、後から形成す
るＮ型領域３の不純物濃度より低いことが必要で
ある。Ｎ型シリコン単結晶膜５を形成した後、熱
酸化法または気相成長法によりシリコン表面に二
酸化シリコン膜７′を形成し、シリコン単結晶膜
５の上に二酸化シリコン膜の一部を除去する（第
２図ｂ）。
ピタキシアル法により成長させ、二酸化シリコン
膜７の上に生成した多結晶膜を除去する。Ｎ型シ
リコン単結晶膜５の不純物濃度は、後から形成す
るＮ型領域３の不純物濃度より低いことが必要で
ある。Ｎ型シリコン単結晶膜５を形成した後、熱
酸化法または気相成長法によりシリコン表面に二
酸化シリコン膜７′を形成し、シリコン単結晶膜
５の上に二酸化シリコン膜の一部を除去する（第
２図ｂ）。
次に、シリコン単結晶膜５の不純物濃度よりも
10倍以上の濃度のＮ型不純物、例えばリン原子を
シリコン単結晶膜５を貫通してＰ凝領域２に到達
する迄拡散しＮ型領域３，８を形成する（第２図
ｃ）。
10倍以上の濃度のＮ型不純物、例えばリン原子を
シリコン単結晶膜５を貫通してＰ凝領域２に到達
する迄拡散しＮ型領域３，８を形成する（第２図
ｃ）。
最後に、Ｐ型領域２及びＮ型領域８上の二酸化
シリコン膜７′を一部開口し金属電極６，６′を設
けることにより得られる（第２図ｄ）。
シリコン膜７′を一部開口し金属電極６，６′を設
けることにより得られる（第２図ｄ）。
更にまた、上記実施例ではＮ型基板について述
べたが逆導電型の基板についても同様であり、こ
の場合は全てのＰとＮとを逆にすればよい。そし
て本発明は一般にPN接合を含む半導体装置にも
適用されることは勿論である。
べたが逆導電型の基板についても同様であり、こ
の場合は全てのＰとＮとを逆にすればよい。そし
て本発明は一般にPN接合を含む半導体装置にも
適用されることは勿論である。
第１図は本発明の実施例により得られた半導体
装置の断面図、第２図は本発明の実施例の方法を
示した工程断面図である。 １……Ｎ型シリコン基板、２……Ｐ型領域、３
……Ｎ型領域、５……シリコン膜、６，６′……
金属電極、７，７′……絶縁膜、８……高濃度Ｎ
型領域。
装置の断面図、第２図は本発明の実施例の方法を
示した工程断面図である。 １……Ｎ型シリコン基板、２……Ｐ型領域、３
……Ｎ型領域、５……シリコン膜、６，６′……
金属電極、７，７′……絶縁膜、８……高濃度Ｎ
型領域。
Claims (1)
- １ 第一導電型の半導体基板表面に形成した絶縁
膜を選択的に開口を形成する工程と、該開口内の
前記基板表面上の前記絶縁膜で囲まれた領域内の
みに選択的に第二導電型の半導体薄膜を設ける工
程と、該開口内の該薄膜の周辺部を除く所定個所
を貫通して第二導電型の不純物を拡散し、これに
より該薄膜の周辺部より大きい不純物濃度を有す
る第二導電型の領域を前記基板に形成する工程を
含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP934184A JPS59145577A (ja) | 1984-01-20 | 1984-01-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP934184A JPS59145577A (ja) | 1984-01-20 | 1984-01-20 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP422976A Division JPS5287375A (en) | 1976-01-17 | 1976-01-17 | Semiconductor device and its production |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59145577A JPS59145577A (ja) | 1984-08-21 |
| JPS6353712B2 true JPS6353712B2 (ja) | 1988-10-25 |
Family
ID=11717766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP934184A Granted JPS59145577A (ja) | 1984-01-20 | 1984-01-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59145577A (ja) |
-
1984
- 1984-01-20 JP JP934184A patent/JPS59145577A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59145577A (ja) | 1984-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3226613A (en) | High voltage semiconductor device | |
| KR0180325B1 (ko) | 얇은 베이스영역에 누설전류가 흐르지 않는 바이폴라 트랜지스터를 갖는 반도체장치 및 그 제조방법 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| KR0134887B1 (ko) | 쌍극성 트랜지스터 및 그 제조방법 | |
| JPS6159852A (ja) | 半導体装置の製造方法 | |
| EP0233202A1 (en) | MANUFACTURE OF A SEMICONDUCTOR DEVICE WITH BURIAL OXIDE. | |
| JPH05235014A (ja) | 半導体装置 | |
| US5763931A (en) | Semiconductor device with SOI structure and fabrication method thereof | |
| US4512074A (en) | Method for manufacturing a semiconductor device utilizing selective oxidation and diffusion from a polycrystalline source | |
| JPS6097659A (ja) | 半導体集積回路 | |
| JPS58218168A (ja) | 双方向トランジスタ | |
| JPH0645340A (ja) | 半導体装置及びその製造方法 | |
| JPS6353712B2 (ja) | ||
| JPS6199373A (ja) | 半導体装置 | |
| JPS5821866A (ja) | 半導体装置 | |
| JP2760401B2 (ja) | 誘電体分離基板及び半導体装置 | |
| JPH10294321A (ja) | ラテラルｐｎｐトランジスタおよびその製造方法 | |
| JPH07321347A (ja) | 高濃度ｐｎ接合面を有する半導体装置の製造方法 | |
| KR100264519B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| JP3302742B2 (ja) | 横形ｐｎｐトランジスタの製造方法 | |
| JP4691224B2 (ja) | 注入ステップを使用して半導体デバイスを製造する方法およびこの方法により製造されるデバイス | |
| JPS6132827B2 (ja) | ||
| JPH05109745A (ja) | 半導体装置 | |
| JPS63136660A (ja) | 半導体装置とその製造法 | |
| JPH05166820A (ja) | 半導体装置およびその製造方法 |