JPS59145577A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59145577A JPS59145577A JP934184A JP934184A JPS59145577A JP S59145577 A JPS59145577 A JP S59145577A JP 934184 A JP934184 A JP 934184A JP 934184 A JP934184 A JP 934184A JP S59145577 A JPS59145577 A JP S59145577A
- Authority
- JP
- Japan
- Prior art keywords
- film
- type
- type region
- silicon
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000010408 film Substances 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000010409 thin film Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 20
- 229910052710 silicon Inorganic materials 0.000 abstract description 20
- 239000010703 silicon Substances 0.000 abstract description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 16
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 8
- 239000000377 silicon dioxide Substances 0.000 abstract description 8
- 239000013078 crystal Substances 0.000 abstract description 7
- 125000004437 phosphorous atom Chemical group 0.000 abstract description 2
- 239000002344 surface layer Substances 0.000 abstract description 2
- 230000000149 penetrating effect Effects 0.000 abstract 2
- 230000006866 deterioration Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＰＮ接合を含む半導体装置の製造方法に関する
ものである。
ものである。
従来、ツェナーダイオードまたはそれを含む半導体集積
回路は雑音が大きいとか電気的特性が動作中に変動する
といった欠点を有していた。
回路は雑音が大きいとか電気的特性が動作中に変動する
といった欠点を有していた。
これは、ツェナーダイオードを降服破壊させて使用する
際高夏ネルギーの電子がＰＮ接合の露出した基板と酸化
膜の界面を衝撃し局所的に表面準位を生起するためであ
ると考えられている。この表面準位が電流担体の再結合
中心として働き雑音の増大、他の電気的特性の劣化を招
く。
際高夏ネルギーの電子がＰＮ接合の露出した基板と酸化
膜の界面を衝撃し局所的に表面準位を生起するためであ
ると考えられている。この表面準位が電流担体の再結合
中心として働き雑音の増大、他の電気的特性の劣化を招
く。
通常、半導体集積回路に用いられるツェナーダイオード
は拡散により形成した高濃度のＰ型及びＮ型領域から成
るＰＮ接合を使用するから降服破壊は両領域の最も濃度
の大きい箇所である基板表面で生ずる。そのため上記の
表面準位の発生が非常に起シ易く電気的特性の低下が著
しい。
は拡散により形成した高濃度のＰ型及びＮ型領域から成
るＰＮ接合を使用するから降服破壊は両領域の最も濃度
の大きい箇所である基板表面で生ずる。そのため上記の
表面準位の発生が非常に起シ易く電気的特性の低下が著
しい。
また、バイポーラ型トランジスタのエミッターペース接
合が降服破壊すると前記と同じ理由により表面準位が新
に発生し−、トランジスタの電気的特性の劣化、例えば
電流増幅率の低下、漏洩電流の増加、雑音の増大等を引
き起す。
合が降服破壊すると前記と同じ理由により表面準位が新
に発生し−、トランジスタの電気的特性の劣化、例えば
電流増幅率の低下、漏洩電流の増加、雑音の増大等を引
き起す。
本発明は上記欠点を除き、電気的特性の劣化のないＰＮ
接合を含む有効な＃、シ７体波装置製造方法を援供する
ものである。
接合を含む有効な＃、シ７体波装置製造方法を援供する
ものである。
本発明を実施例により説明する。
第１図は本発明の実施例により得られた半導体装置の断
面図であって、Ｎ型シリコン基板１０表面にＰ型領域２
が設けられ、その内にＮ型領域３が設けられている。Ｎ
型領域上とその近傍のＰ型領域の部分上のＮ型のシリコ
ン薄膜５のうちＮ型領域３の上のシリコン薄Ｍ５の部分
のみ高濃度のＮ型領域−８となっておりその周囲の部分
はＮ型領域３よりも低濃度となっている。又この半導体
薄月農であるシリコン薄膜は単結晶でも多結晶でもかま
わガい。このような構造によって、降伏破壊はＰ型領域
２とＮ型領域３との間の接合部で起り、Ｐ型領域２とＮ
型シリコン膜５との間の接合部では起らない。
面図であって、Ｎ型シリコン基板１０表面にＰ型領域２
が設けられ、その内にＮ型領域３が設けられている。Ｎ
型領域上とその近傍のＰ型領域の部分上のＮ型のシリコ
ン薄膜５のうちＮ型領域３の上のシリコン薄Ｍ５の部分
のみ高濃度のＮ型領域−８となっておりその周囲の部分
はＮ型領域３よりも低濃度となっている。又この半導体
薄月農であるシリコン薄膜は単結晶でも多結晶でもかま
わガい。このような構造によって、降伏破壊はＰ型領域
２とＮ型領域３との間の接合部で起り、Ｐ型領域２とＮ
型シリコン膜５との間の接合部では起らない。
上記のように本発明によれば降伏破壊により発生した高
エネルギーの電子による基板と絶縁膜の界面への損傷が
著しく軽減され、高信頼度の半導体装置が得られる。
エネルギーの電子による基板と絶縁膜の界面への損傷が
著しく軽減され、高信頼度の半導体装置が得られる。
次に、不発Ｅｌｌの実施例の半導体装置の製造方法を図
面を用いて説明する。
面を用いて説明する。
第２図は本□発明の方法を第１図に示した半導体装置の
製造に′実施した場合の工程図である。
製造に′実施した場合の工程図である。
Ｎ型シリコン基板１０表面層にｊｍ常の選択拡散法によ
りＰ型領域２を設けた後、二酸化シリコン膜７で被覆し
、シリコン膜を設けるべき領域の二酸化シリコン膜７を
開口する（第１図（ａ））。
りＰ型領域２を設けた後、二酸化シリコン膜７で被覆し
、シリコン膜を設けるべき領域の二酸化シリコン膜７を
開口する（第１図（ａ））。
次に、低濃度のＮ型のシリコン単結晶膜５をエピタキシ
アル法により成長させ、二酸化シリコン膜７の上に生成
した多結晶膜を除去する。Ｎ型シリコン単結晶膜５の不
純物濃度は、後から形成するＮ型領域３の不純物濃度よ
り低いことが必要である。Ｎ型シリコン単結晶ｐＭ５を
形成した後、熱酸化法または気相成長法によりシリコン
表面に二酸化シリコン膜７１を形成し、シリコン即結晶
脱５の上に二酸化シリ・コン膜の一部を除去する（第１
図（ｂ））。
アル法により成長させ、二酸化シリコン膜７の上に生成
した多結晶膜を除去する。Ｎ型シリコン単結晶膜５の不
純物濃度は、後から形成するＮ型領域３の不純物濃度よ
り低いことが必要である。Ｎ型シリコン単結晶ｐＭ５を
形成した後、熱酸化法または気相成長法によりシリコン
表面に二酸化シリコン膜７１を形成し、シリコン即結晶
脱５の上に二酸化シリ・コン膜の一部を除去する（第１
図（ｂ））。
次に、シリコン単結晶Ｈａ ｓの不純物濃度よりも１０
倍以上の演度のＮ型不純物、例えばリン原子をシリコン
単結晶膜５を貫通してＰ凝領域２に到達する迄拡散しＮ
型領域３，８を形成する（ ＢＦ４１図（Ｃ））。
倍以上の演度のＮ型不純物、例えばリン原子をシリコン
単結晶膜５を貫通してＰ凝領域２に到達する迄拡散しＮ
型領域３，８を形成する（ ＢＦ４１図（Ｃ））。
最後に、Ｐ型領域２及びＮ型領域８上の二酸化 ２゜シ
リコン膜７Ｉを一部開口し金属電極６，６菅を設けるこ
とにより得られる（第１図（ｄ））。
リコン膜７Ｉを一部開口し金属電極６，６菅を設けるこ
とにより得られる（第１図（ｄ））。
更にまた、上記実施例ではＮ型基板について述べたが逆
導電型の基板についても同様であり、この場合は全ての
ＰとＮとを逆にすればよい。そして本発明は一般にＰＮ
接合を含む半導体装置にもス蔚用されることは勿論であ
る。
導電型の基板についても同様であり、この場合は全ての
ＰとＮとを逆にすればよい。そして本発明は一般にＰＮ
接合を含む半導体装置にもス蔚用されることは勿論であ
る。
第１図は本発明の実施例により得られた半導体装置の断
面図、第２図は本発明の実施例の方法を示した工程断面
図である。 １・・・・・・Ｎ型シリコン基板、２・・・・・・Ｐ型
領域、３・・・・・・Ｎ型領域、５・・・・・・シリコ
ン膜、６．６１・・・・・金属電極、７，７１・・・・
・・絶縁膜、８・・・・・・高濃度Ｎ型領域。 第１回
面図、第２図は本発明の実施例の方法を示した工程断面
図である。 １・・・・・・Ｎ型シリコン基板、２・・・・・・Ｐ型
領域、３・・・・・・Ｎ型領域、５・・・・・・シリコ
ン膜、６．６１・・・・・金属電極、７，７１・・・・
・・絶縁膜、８・・・・・・高濃度Ｎ型領域。 第１回
Claims (1)
- 第一導電型の半導体基板表面に形成した絶縁膜を選択的
に開口する工程と、門口内に第二導電型の半導体薄膜を
設ける工程と、該薄膜の周辺部を除く所定個所を貫通し
て、第二導電型の不純物を拡散し、該薄膜より大きい不
純物濃度を有する第二導電型の領域を形成する工程を含
む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP934184A JPS59145577A (ja) | 1984-01-20 | 1984-01-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP934184A JPS59145577A (ja) | 1984-01-20 | 1984-01-20 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP422976A Division JPS5287375A (en) | 1976-01-17 | 1976-01-17 | Semiconductor device and its production |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59145577A true JPS59145577A (ja) | 1984-08-21 |
| JPS6353712B2 JPS6353712B2 (ja) | 1988-10-25 |
Family
ID=11717766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP934184A Granted JPS59145577A (ja) | 1984-01-20 | 1984-01-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59145577A (ja) |
-
1984
- 1984-01-20 JP JP934184A patent/JPS59145577A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6353712B2 (ja) | 1988-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3226613A (en) | High voltage semiconductor device | |
| US6043552A (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| US4498224A (en) | Method of manufacturing a MOSFET using accelerated ions to form an amorphous region | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH04363046A (ja) | 半導体装置の製造方法 | |
| JPH0645340A (ja) | 半導体装置及びその製造方法 | |
| US4284998A (en) | Junction type field effect transistor with source at oxide-gate interface depth to maximize μ | |
| JPS59145577A (ja) | 半導体装置の製造方法 | |
| JPS5821866A (ja) | 半導体装置 | |
| JPH09181335A (ja) | 半導体装置 | |
| JP3302742B2 (ja) | 横形ｐｎｐトランジスタの製造方法 | |
| JPH01108772A (ja) | バイポーラトランジスタの製造方法 | |
| JP3120441B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05166820A (ja) | 半導体装置およびその製造方法 | |
| JP2002222938A (ja) | 半導体装置 | |
| JPH0810704B2 (ja) | 半導体装置の製造方法 | |
| JPS59198768A (ja) | ツエナ−ダイオ−ド | |
| JPH09181336A (ja) | 半導体装置 | |
| JPH02265247A (ja) | 半導体装置 | |
| JPS6132827B2 (ja) | ||
| JPS641933B2 (ja) | ||
| JPS61212062A (ja) | 半導体装置 | |
| JP2002231932A (ja) | バイポーラ型半導体装置及びその製造方法 | |
| JPS6376374A (ja) | 半導体装置の製造方法 | |
| JP2000058876A (ja) | ショットキーバリア半導体装置およびその製法 |