JPS6019667B2 - 集積回路半導体装置 - Google Patents
集積回路半導体装置Info
- Publication number
- JPS6019667B2 JPS6019667B2 JP11817776A JP11817776A JPS6019667B2 JP S6019667 B2 JPS6019667 B2 JP S6019667B2 JP 11817776 A JP11817776 A JP 11817776A JP 11817776 A JP11817776 A JP 11817776A JP S6019667 B2 JPS6019667 B2 JP S6019667B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- conductor layer
- region
- integrated circuit
- resistive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は抵抗素子を含む集積回路半導体装置に関する。
・従来、集積回路半導体装置に
形成される抵抗素子は、半導体基板表面に絶縁膜を形成
した後、抵抗素子となる領域に基板と反対導電型の不純
物を熱拡散またはイオン注入して形成されるが、抵抗素
子近傍の絶縁膜表面にしみ出した電荷による寄生絶縁ゲ
ートトランジスタ効果により抵抗値が変動する。
形成される抵抗素子は、半導体基板表面に絶縁膜を形成
した後、抵抗素子となる領域に基板と反対導電型の不純
物を熱拡散またはイオン注入して形成されるが、抵抗素
子近傍の絶縁膜表面にしみ出した電荷による寄生絶縁ゲ
ートトランジスタ効果により抵抗値が変動する。
この寄生絶縁ゲートトランジスタ効果を防ぐために、抵
抗素子領域及びその近傍の絶縁膜を厚くするか、一定電
位に接続した導体で前記抵抗素子領域及びその近傍の絶
縁膜上を覆う構造とした。しかし、絶縁膜を厚くする構
造は、他の集積回路構成素子を形成するうえで精度が低
下し、導体で抵抗素子領域上を覆う構造は抵抗素子に大
きな寄生容量が加わる欠点があった。第１図は従来の抵
抗素子の１例の断面図である。
抗素子領域及びその近傍の絶縁膜を厚くするか、一定電
位に接続した導体で前記抵抗素子領域及びその近傍の絶
縁膜上を覆う構造とした。しかし、絶縁膜を厚くする構
造は、他の集積回路構成素子を形成するうえで精度が低
下し、導体で抵抗素子領域上を覆う構造は抵抗素子に大
きな寄生容量が加わる欠点があった。第１図は従来の抵
抗素子の１例の断面図である。
ｎ型半導体基板１に絶縁膜２を設けた後選択拡散法によ
り高濃度接触領域３、抵抗素子領域４を設け、表面に絶
縁膜５を設けて拡散領域の一部を閉口してアルミニウム
のコンタクト６及び配線７を設け、抵抗素子領域上の絶
縁膜５の上に導体層８を設けている。
り高濃度接触領域３、抵抗素子領域４を設け、表面に絶
縁膜５を設けて拡散領域の一部を閉口してアルミニウム
のコンタクト６及び配線７を設け、抵抗素子領域上の絶
縁膜５の上に導体層８を設けている。
上記構造の半導体抵抗素子においては、導体層８と絶縁
膜５と半導体基板１とによって寄生容量を生ずる欠点が
あった。
膜５と半導体基板１とによって寄生容量を生ずる欠点が
あった。
本発明は上記欠点を除き、寄生絶縁ゲート電界効果トラ
ンジスタ効果を防ぎ、かつ寄生容量の小さい構造の抵抗
素子を含む集積回路半導体装置を提供するものである。
ンジスタ効果を防ぎ、かつ寄生容量の小さい構造の抵抗
素子を含む集積回路半導体装置を提供するものである。
本発明の集積回路半導体装置は、第１導電型半導体基板
表面に第２導電型抵抗素子領域を設け、亀極取出部以外
の基板表面を絶縁膜で覆い、該絶縁膜上に導体層を設け
、該導体層を一定電位に保った集積回路半導体装置にお
いて、前記抵抗素子領域上の導体層が部分的に除去され
ていることを特徴とする。本発明を実施例により説明す
る。
表面に第２導電型抵抗素子領域を設け、亀極取出部以外
の基板表面を絶縁膜で覆い、該絶縁膜上に導体層を設け
、該導体層を一定電位に保った集積回路半導体装置にお
いて、前記抵抗素子領域上の導体層が部分的に除去され
ていることを特徴とする。本発明を実施例により説明す
る。
第２図は本発明の抵抗素子の１実施例の平面図、第３図
は第２図のＡ−Ａ′断面図である。
は第２図のＡ−Ａ′断面図である。
ｎ型半導体基板１ １に絶縁膜１２を形成し、抵抗素子
の接触領域の絶縁膜を選択的エッチングによって除去す
る。そして高濃度ｐ型不純物を拡散し、高濃度の接触領
域１３を形成する。接触領域関口部に絶縁膜を形成させ
た後、抵抗素子を形成する領域に絶縁膜を選択的エッチ
ングによって除去する。そして、ホウ素イオンを注入し
て抵抗素子領域１４を形成した後、抵抗素子領域上に薄
い絶縁膜１５を形成する。次に、後触領域１３上の絶縁
膜１２を選択的エッチングによって除去し、コンタクト
１６を形成し、しかる後アルミニウム配線１７を形成す
る。同時に寄生絶縁ゲートトランジスタ効果を防止する
ためアルミニウムの導体層１８を形成し、その一端を定
電圧源へ接続する。抵抗素子領域にオーバラップする導
体層は抵抗素子領域近傍の厚い絶縁膜上に形成する。抵
抗素子領域１４の表面から絶縁膜１５表面までの抵抗Ｒ
，は導体層１８から抵抗素子領域上の絶縁膜の一端まで
の絶縁膜表面抵抗Ｒｓよりも非常に大きいから寄生絶縁
ゲートトランジスタ効果が防止される。それ故上の絶縁
膜１５の表面電位はほぼ一定となる。しかし、抵抗素子
近傍の絶縁膜表面にしみ出てきた電荷はリーク鰭流とし
て絶縁膜表面を流れる。よって、この寄生絶縁ゲート・
トランジスタ効果を防止する導体層１８によって、電荷
を吸収し定電圧源へ放出することによって、抵抗値の寄
生ＭＯＳＦＥＴによる変動を防止する。さらに、抵抗素
子領域全表面を導篭体でおおつてし、ないので寄生容量
を小さくできる。上記実施例では抵抗素子領域にオーバ
ーラップする導体層の部分を厚い絶縁膜の上に設けたが
、抵抗素子領域上の薄い絶縁膜上に設けてもよい。
の接触領域の絶縁膜を選択的エッチングによって除去す
る。そして高濃度ｐ型不純物を拡散し、高濃度の接触領
域１３を形成する。接触領域関口部に絶縁膜を形成させ
た後、抵抗素子を形成する領域に絶縁膜を選択的エッチ
ングによって除去する。そして、ホウ素イオンを注入し
て抵抗素子領域１４を形成した後、抵抗素子領域上に薄
い絶縁膜１５を形成する。次に、後触領域１３上の絶縁
膜１２を選択的エッチングによって除去し、コンタクト
１６を形成し、しかる後アルミニウム配線１７を形成す
る。同時に寄生絶縁ゲートトランジスタ効果を防止する
ためアルミニウムの導体層１８を形成し、その一端を定
電圧源へ接続する。抵抗素子領域にオーバラップする導
体層は抵抗素子領域近傍の厚い絶縁膜上に形成する。抵
抗素子領域１４の表面から絶縁膜１５表面までの抵抗Ｒ
，は導体層１８から抵抗素子領域上の絶縁膜の一端まで
の絶縁膜表面抵抗Ｒｓよりも非常に大きいから寄生絶縁
ゲートトランジスタ効果が防止される。それ故上の絶縁
膜１５の表面電位はほぼ一定となる。しかし、抵抗素子
近傍の絶縁膜表面にしみ出てきた電荷はリーク鰭流とし
て絶縁膜表面を流れる。よって、この寄生絶縁ゲート・
トランジスタ効果を防止する導体層１８によって、電荷
を吸収し定電圧源へ放出することによって、抵抗値の寄
生ＭＯＳＦＥＴによる変動を防止する。さらに、抵抗素
子領域全表面を導篭体でおおつてし、ないので寄生容量
を小さくできる。上記実施例では抵抗素子領域にオーバ
ーラップする導体層の部分を厚い絶縁膜の上に設けたが
、抵抗素子領域上の薄い絶縁膜上に設けてもよい。
第４図は本発明の抵抗素子の第２の実施例の平面図、第
５図は第４図のＢ−Ｂ′断面図である。抵抗素子領域に
オーバーラップする導体層２８の部分は抵抗素子領域２
４の上の厚い絶縁膜２２の近傍の薄い絶縁膜２５の上に
形成されている。抵抗素子領域にオーバーラップする導
体層の部分は抵抗素子の端近僕に限定されず抵抗素子領
域の中央付近に設けてもよい。第６図は本発明の抵抗素
子の第３の実施例の平面図である。
５図は第４図のＢ−Ｂ′断面図である。抵抗素子領域に
オーバーラップする導体層２８の部分は抵抗素子領域２
４の上の厚い絶縁膜２２の近傍の薄い絶縁膜２５の上に
形成されている。抵抗素子領域にオーバーラップする導
体層の部分は抵抗素子の端近僕に限定されず抵抗素子領
域の中央付近に設けてもよい。第６図は本発明の抵抗素
子の第３の実施例の平面図である。
抵抗素子領域にオーバーラップする導体層３８の部分は
抵抗素子の端部のみならず中央にも設けられている。
抵抗素子の端部のみならず中央にも設けられている。
以上詳細に説明したように本発明によれば、寄生絶縁ゲ
ート・トランジスタ効果防止用導電体によって絶縁膜表
面にしみ出した電荷を定電圧源へ吸収して寄生ＭＯＳＦ
ＥＴによる抵抗値の変動を防止すると共に寄生容量の小
さな抵抗素子を含む集積回路半導体装置を得ることがで
きる。
ート・トランジスタ効果防止用導電体によって絶縁膜表
面にしみ出した電荷を定電圧源へ吸収して寄生ＭＯＳＦ
ＥＴによる抵抗値の変動を防止すると共に寄生容量の小
さな抵抗素子を含む集積回路半導体装置を得ることがで
きる。
第１図は従釆の抵抗素子の１例の断面図、第２図は本発
明の抵抗素子の１実施例の平面図、第３図は第２図のＡ
ーバ断面図、第４図は本発明の抵抗素子の第２の実施例
の平面図、第５図は第４図のＢ−Ｂ′断面図、第６図は
本発明の抵抗素子の第３の実施例の平面図である。 １，２１，３１…・・・ｎ型半導体基板、２，１２，２
２・…・・絶縁膜、３，１３，２３，３３・・…・ｐ型
高濃度接触領域、４，１４，２４，３４・…・・ｐ型抵
抗素子領域、５，１５，２５・・・・・・絶縁膜、６，
１６……コンタクト、７，１７，２７，３７・・・・・
・アルミニウム配線、８，１８，２８，３８・・・・・
・導体層。 符１図 秦２鷺 寄る図 弟４図 努づ図 繁る図
明の抵抗素子の１実施例の平面図、第３図は第２図のＡ
ーバ断面図、第４図は本発明の抵抗素子の第２の実施例
の平面図、第５図は第４図のＢ−Ｂ′断面図、第６図は
本発明の抵抗素子の第３の実施例の平面図である。 １，２１，３１…・・・ｎ型半導体基板、２，１２，２
２・…・・絶縁膜、３，１３，２３，３３・・…・ｐ型
高濃度接触領域、４，１４，２４，３４・…・・ｐ型抵
抗素子領域、５，１５，２５・・・・・・絶縁膜、６，
１６……コンタクト、７，１７，２７，３７・・・・・
・アルミニウム配線、８，１８，２８，３８・・・・・
・導体層。 符１図 秦２鷺 寄る図 弟４図 努づ図 繁る図
Claims (1)
- １ 第１導電型半導体基板表面に第２導電型領域を設け
、前記第２導電型領域の両端部の電極取出領域を除く領
域表面および基板表面を絶縁膜で覆い、前記両端部の電
極取出領域に夫々接触して前記絶縁膜上に導出された電
極配線層を設け、これら電極配線層内側の前記絶縁膜上
に環状導体層を設け、この環状導体層によつて、前記第
２導電型領域部分を前記電極配線層の間において平面的
に完全に取り囲み、前記環状導体層を一定電位に保つた
ことを特徴とする集積回路半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11817776A JPS6019667B2 (ja) | 1976-09-30 | 1976-09-30 | 集積回路半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11817776A JPS6019667B2 (ja) | 1976-09-30 | 1976-09-30 | 集積回路半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5343486A JPS5343486A (en) | 1978-04-19 |
| JPS6019667B2 true JPS6019667B2 (ja) | 1985-05-17 |
Family
ID=14730028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11817776A Expired JPS6019667B2 (ja) | 1976-09-30 | 1976-09-30 | 集積回路半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6019667B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5530492B2 (ja) * | 1973-10-12 | 1980-08-11 |
-
1976
- 1976-09-30 JP JP11817776A patent/JPS6019667B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5343486A (en) | 1978-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4688323A (en) | Method for fabricating vertical MOSFETs | |
| JPH0324791B2 (ja) | ||
| US4213140A (en) | Insulated-gate semiconductor device | |
| KR890005817A (ko) | 반도체 바이씨 모오스 장치의 제조방법 | |
| JPS6019667B2 (ja) | 集積回路半導体装置 | |
| JP3412393B2 (ja) | 半導体装置 | |
| JPS6123669B2 (ja) | ||
| JPS6359257B2 (ja) | ||
| JPH02110976A (ja) | 絶縁ゲート型半導体装置 | |
| JP2684712B2 (ja) | 電界効果トランジスタ | |
| JP2956181B2 (ja) | 抵抗素子を有する半導体装置 | |
| JP2785792B2 (ja) | 電力用半導体素子 | |
| JPH01274469A (ja) | ダイオード | |
| JP2682231B2 (ja) | 半導体装置 | |
| JPH04127574A (ja) | 縦型絶縁ゲート電界効果トランジスタ | |
| JPS6244535Y2 (ja) | ||
| JPH0527996B2 (ja) | ||
| JP2710356B2 (ja) | 半導体装置 | |
| JPH0251259B2 (ja) | ||
| JPH07254707A (ja) | 半導体装置 | |
| JPH05864B2 (ja) | ||
| JPS6130297Y2 (ja) | ||
| JPS5858747A (ja) | Ｍｏｓ型半導体集積回路 | |
| JPH03214776A (ja) | 半導体集積回路装置 | |
| JPS5898966A (ja) | 半導体装置の入力保護装置 |