JPH06291249A - マルチチップ半導体装置 - Google Patents
マルチチップ半導体装置Info
- Publication number
- JPH06291249A JPH06291249A JP5098652A JP9865293A JPH06291249A JP H06291249 A JPH06291249 A JP H06291249A JP 5098652 A JP5098652 A JP 5098652A JP 9865293 A JP9865293 A JP 9865293A JP H06291249 A JPH06291249 A JP H06291249A
- Authority
- JP
- Japan
- Prior art keywords
- wiring circuit
- circuit layer
- semiconductor device
- heat
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
(57)【要約】
【目的】 マルチチップ半導体装置の放熱性を向上させ
る。 【構成】 金属基板１、絶縁性基材２及び配線回路層３
が順次積層された配線回路板と、配線回路層３のターミ
ナル３ａに接続された外部端子としてのリード４とから
なる半導体搭載用配線基板に、複数の半導体チップ５が
搭載されたマルチチップ半導体装置において、当該配線
回路層３の表面の少なくとも一部を覆うように、放熱用
金属片８を配設し且つリード４を絶縁性接着層７を介し
て金属基板１に固定する。
る。 【構成】 金属基板１、絶縁性基材２及び配線回路層３
が順次積層された配線回路板と、配線回路層３のターミ
ナル３ａに接続された外部端子としてのリード４とから
なる半導体搭載用配線基板に、複数の半導体チップ５が
搭載されたマルチチップ半導体装置において、当該配線
回路層３の表面の少なくとも一部を覆うように、放熱用
金属片８を配設し且つリード４を絶縁性接着層７を介し
て金属基板１に固定する。
Description
【０００１】
【産業上の利用分野】この発明は、複数のＬＳＩなどの
半導体チップを搭載したマルチチップ半導体装置に関す
る。
半導体チップを搭載したマルチチップ半導体装置に関す
る。
【０００２】
【従来の技術】半導体装置の多機能化、高集積化、小型
化を図るために、近年、複数の半導体チップを一つの基
板に搭載したマルチチップ半導体装置が注目されてい
る。
化を図るために、近年、複数の半導体チップを一つの基
板に搭載したマルチチップ半導体装置が注目されてい
る。
【０００３】このような、従来のマルチチップ半導体装
置は、図５に示すように、アイランドとリードとからな
るリードフレームの当該アイランド５１上に、絶縁性基
板５２とその上に配設された導体パターン５３と複数の
半導体チップ５４ａ〜５４ｂとからなるプリント配線基
板５５が接着され、また、プリント配線基板５５の周囲
にインナーリード５６が配された構造を有している。こ
こで、プリント配線基板５５の導体パターン５３とイン
ナーリード５６とはワイヤーボンディング法によりワイ
ヤー５７ａで接続され、半導体チップ５４ａ〜５４ｂも
導体パターン５３とワイヤー５７ｂで接続され、全体が
樹脂５８により封止された構造となっている。この場
合、半導体チップが発した熱は、主としてボンディング
ワイヤー５７ｂから導体パターン５３へ伝導し、更にボ
ンディングワイヤー５７ａを経てインナーリード５６に
伝導されて外部へ放熱される。
置は、図５に示すように、アイランドとリードとからな
るリードフレームの当該アイランド５１上に、絶縁性基
板５２とその上に配設された導体パターン５３と複数の
半導体チップ５４ａ〜５４ｂとからなるプリント配線基
板５５が接着され、また、プリント配線基板５５の周囲
にインナーリード５６が配された構造を有している。こ
こで、プリント配線基板５５の導体パターン５３とイン
ナーリード５６とはワイヤーボンディング法によりワイ
ヤー５７ａで接続され、半導体チップ５４ａ〜５４ｂも
導体パターン５３とワイヤー５７ｂで接続され、全体が
樹脂５８により封止された構造となっている。この場
合、半導体チップが発した熱は、主としてボンディング
ワイヤー５７ｂから導体パターン５３へ伝導し、更にボ
ンディングワイヤー５７ａを経てインナーリード５６に
伝導されて外部へ放熱される。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
マルチチップ半導体装置においては、リード５６と導体
パターン５３との間の熱伝導経路は主として細いボンデ
ィングワイヤー５７ａだけなので、リードから放熱する
効率が低く、半導体装置としての放熱性が十分ででな
い。そのため、半導体チップが絶縁性基板から剥がれた
り、半導体チップにクラックが発生したりするという問
題があった。特に、熱の発生源である半導体チップを複
数搭載するマルチチップ半導体装置においては、放熱性
を向上させるということが重大な問題となっていた。
マルチチップ半導体装置においては、リード５６と導体
パターン５３との間の熱伝導経路は主として細いボンデ
ィングワイヤー５７ａだけなので、リードから放熱する
効率が低く、半導体装置としての放熱性が十分ででな
い。そのため、半導体チップが絶縁性基板から剥がれた
り、半導体チップにクラックが発生したりするという問
題があった。特に、熱の発生源である半導体チップを複
数搭載するマルチチップ半導体装置においては、放熱性
を向上させるということが重大な問題となっていた。
【０００５】この発明は、以上のような従来技術の問題
点を解決しようとするものであり、優れた放熱性を有す
るマルチチップ半導体装置を提供することを目的とす
る。
点を解決しようとするものであり、優れた放熱性を有す
るマルチチップ半導体装置を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】この発明者らは、従来の
熱伝導経路に加えて、導体パターン及び半導体チップ本
体からも放熱できるように、導体パターン上に放熱用の
金属片を配設し、更にリードからの放熱効率を高めるた
めにリードを金属基板上に固定することにより上述の目
的が達成できることを見出し、この発明を完成させるに
至った。
熱伝導経路に加えて、導体パターン及び半導体チップ本
体からも放熱できるように、導体パターン上に放熱用の
金属片を配設し、更にリードからの放熱効率を高めるた
めにリードを金属基板上に固定することにより上述の目
的が達成できることを見出し、この発明を完成させるに
至った。
【０００７】即ち、この発明は、金属基板、絶縁性基材
及び配線回路層が順次積層された配線回路板と、配線回
路層のターミナルに電気的に接続された外部端子として
のリードとからなる半導体搭載用配線基板に、複数の半
導体チップが搭載されたマルチチップ半導体装置であっ
て、配線回路層表面の少なくとも一部を覆うように放熱
用金属片が配設され且つリードが絶縁層を介して金属基
板に固定されていることを特徴とするマルチチップ半導
体装置を提供する。
及び配線回路層が順次積層された配線回路板と、配線回
路層のターミナルに電気的に接続された外部端子として
のリードとからなる半導体搭載用配線基板に、複数の半
導体チップが搭載されたマルチチップ半導体装置であっ
て、配線回路層表面の少なくとも一部を覆うように放熱
用金属片が配設され且つリードが絶縁層を介して金属基
板に固定されていることを特徴とするマルチチップ半導
体装置を提供する。
【０００８】なお、この発明において、配線回路層表面
の少なくとも一部を覆うように放熱用金属片を配設し、
リードを絶縁層を介して金属基板に固定すること以外の
発明の構成は、従来のマルチチップ半導体装置と同様と
することができる。
の少なくとも一部を覆うように放熱用金属片を配設し、
リードを絶縁層を介して金属基板に固定すること以外の
発明の構成は、従来のマルチチップ半導体装置と同様と
することができる。
【０００９】
【作用】この発明のマルチチップ半導体装置において
は、配線回路層表面の少なくとも一部を覆うように放熱
用金属片を配設するので、その金属片からも熱を放熱す
ることが可能となる。更に、リードを絶縁層を介して金
属基板に固定することにより、金属基板からリードへの
熱伝導が可能となり、その結果、半導体装置全体として
の放熱性を向上させることが可能となる。
は、配線回路層表面の少なくとも一部を覆うように放熱
用金属片を配設するので、その金属片からも熱を放熱す
ることが可能となる。更に、リードを絶縁層を介して金
属基板に固定することにより、金属基板からリードへの
熱伝導が可能となり、その結果、半導体装置全体として
の放熱性を向上させることが可能となる。
【００１０】
【実施例】以下、この発明を図面に基づいて詳細に説明
する。なお、図において同じ番号は同じ又は同等の構成
要素を示している。
する。なお、図において同じ番号は同じ又は同等の構成
要素を示している。
【００１１】図１は、この発明のマルチチップ半導体装
置の好ましい実施例の概略断面図である。同図のマルチ
チップ半導体装置においては、金属基板１、絶縁性基材
２及び配線回路層３が順次積層された配線回路板と、配
線回路層３のターミナル３ａに外部端子として接続され
たリード４とからなる半導体搭載用配線基板に、複数の
半導体チップ５が搭載されている。ここで、ターミナル
３ａとリード４とは、ボンディングワイヤー６ａで接続
され、また、複数の半導体チップ５は配線回路層３とボ
ンディングワイヤー６ｂで接続されている。この場合、
リード４は、金属基板１に絶縁性接着層７を介して直接
固定されている。更に、配線回路層３上に、放熱性金属
片８が絶縁性接着剤を使用して直接固定されている。
置の好ましい実施例の概略断面図である。同図のマルチ
チップ半導体装置においては、金属基板１、絶縁性基材
２及び配線回路層３が順次積層された配線回路板と、配
線回路層３のターミナル３ａに外部端子として接続され
たリード４とからなる半導体搭載用配線基板に、複数の
半導体チップ５が搭載されている。ここで、ターミナル
３ａとリード４とは、ボンディングワイヤー６ａで接続
され、また、複数の半導体チップ５は配線回路層３とボ
ンディングワイヤー６ｂで接続されている。この場合、
リード４は、金属基板１に絶縁性接着層７を介して直接
固定されている。更に、配線回路層３上に、放熱性金属
片８が絶縁性接着剤を使用して直接固定されている。
【００１２】この発明における金属基板１は、配線回路
層３や半導体チップ５などの支持部材であり、半導体装
置の熱をリード４に伝導する機能も有する。このような
金属基板１としては、放熱性に優れた金属を使用するこ
とができ、例えば、アルミニウム、アルミニウム合金、
銅などを使用することができる。また、金属基板１は、
それ自身が電磁波シールド効果を有するので、金属基板
１を使用することにより半導体装置の誤作動を低減させ
ることができる。
層３や半導体チップ５などの支持部材であり、半導体装
置の熱をリード４に伝導する機能も有する。このような
金属基板１としては、放熱性に優れた金属を使用するこ
とができ、例えば、アルミニウム、アルミニウム合金、
銅などを使用することができる。また、金属基板１は、
それ自身が電磁波シールド効果を有するので、金属基板
１を使用することにより半導体装置の誤作動を低減させ
ることができる。
【００１３】絶縁性基材２は、配線回路層３を形成する
ためのベースとなる層であり、また、金属基板１と配線
回路層３とを電気的に絶縁するための層である。このよ
うな絶縁性基材２としては、従来から用いられているよ
うな絶縁材料、例えば、ガラスエポキシ材料、ガラスポ
リイミド材料、ポリイミドフィルムなどの中から適宜選
択して構成することができる。
ためのベースとなる層であり、また、金属基板１と配線
回路層３とを電気的に絶縁するための層である。このよ
うな絶縁性基材２としては、従来から用いられているよ
うな絶縁材料、例えば、ガラスエポキシ材料、ガラスポ
リイミド材料、ポリイミドフィルムなどの中から適宜選
択して構成することができる。
【００１４】配線回路層３は、複数の半導体チップ５同
士を互いに接続させ、また、半導体チップ５とリード４
とを接続するためのものである。このような配線回路層
３は、従来から一般的に半導体装置において使用されて
いるものと同様に形成することがでる。例えば、絶縁性
基材２に積層された銅箔をフォトリソグラフ技術、エッ
チング技術を利用してパターニングすることにより形成
したり、金属薄膜を真空蒸着法やスパッタ法により絶縁
性基材２上に形成してフォトリソグラフ技術、エッチン
グ技術を利用してパターニングすることにより形成した
りすることができる。フォトリソグラフ技術を利用する
と、配線回路層３の微細パターン化が可能となり、従っ
て、半導体装置の高密度実装を実現することができる。
士を互いに接続させ、また、半導体チップ５とリード４
とを接続するためのものである。このような配線回路層
３は、従来から一般的に半導体装置において使用されて
いるものと同様に形成することがでる。例えば、絶縁性
基材２に積層された銅箔をフォトリソグラフ技術、エッ
チング技術を利用してパターニングすることにより形成
したり、金属薄膜を真空蒸着法やスパッタ法により絶縁
性基材２上に形成してフォトリソグラフ技術、エッチン
グ技術を利用してパターニングすることにより形成した
りすることができる。フォトリソグラフ技術を利用する
と、配線回路層３の微細パターン化が可能となり、従っ
て、半導体装置の高密度実装を実現することができる。
【００１５】なお、このような絶縁性基材２と配線回路
層３とを交互に積層して、いわゆる積層配線基板を形成
してもよい。これにより、更に高密度で配線することが
できる。
層３とを交互に積層して、いわゆる積層配線基板を形成
してもよい。これにより、更に高密度で配線することが
できる。
【００１６】リード４は、半導体装置の外部端子として
機能し、また、半導体チップからの熱を外部へ放熱させ
る機能も有する。リード４を金属基板１上に絶縁層を介
して固定するには、後述するように、金属基板１の周辺
においてリード４を絶縁性接着剤や絶縁性両面テープで
固定すればよい。
機能し、また、半導体チップからの熱を外部へ放熱させ
る機能も有する。リード４を金属基板１上に絶縁層を介
して固定するには、後述するように、金属基板１の周辺
においてリード４を絶縁性接着剤や絶縁性両面テープで
固定すればよい。
【００１７】リード４としては、一般的なリードフレー
ムを好ましく使用することができる。その材質も一般的
な鉄系合金や銅系合金などを使用することができる。な
お、インナーリード４ａには、配線回路層３のターミナ
ル３ａとの接続を容易にするために、金や銀などの薄層
を常法により形成しておいてもよい。
ムを好ましく使用することができる。その材質も一般的
な鉄系合金や銅系合金などを使用することができる。な
お、インナーリード４ａには、配線回路層３のターミナ
ル３ａとの接続を容易にするために、金や銀などの薄層
を常法により形成しておいてもよい。
【００１８】ワイヤー６ａ及び６ｂは、一般的なワイヤ
ーボンディング法により形成することができる、絶縁性
接着層７は、リード４を金属基板１に固定するための層
であり、例えば、絶縁性接着剤や両面テープを使用する
ことができる。
ーボンディング法により形成することができる、絶縁性
接着層７は、リード４を金属基板１に固定するための層
であり、例えば、絶縁性接着剤や両面テープを使用する
ことができる。
【００１９】放熱用金属片８は、配線回路層３及び半導
体チップ５からの熱を受けて放熱するためのものであ
り、配線回路層３表面の少なくとも一部を覆うように配
設される。この場合、放熱用金属片８は、配線をショー
トさせないために、配線回路層３、リード４、半導体チ
ップ５などと絶縁状態で配設することが必要となる。こ
のための手段には特に制限はなく、例えば絶縁性接着剤
を用いて配設することができる。
体チップ５からの熱を受けて放熱するためのものであ
り、配線回路層３表面の少なくとも一部を覆うように配
設される。この場合、放熱用金属片８は、配線をショー
トさせないために、配線回路層３、リード４、半導体チ
ップ５などと絶縁状態で配設することが必要となる。こ
のための手段には特に制限はなく、例えば絶縁性接着剤
を用いて配設することができる。
【００２０】このような放熱用金属片８としては、放熱
性に優れた種々の金属材料の中から適宜選択して使用す
ることができる。また、放熱用金属片８の形状について
も、配線回路層３表面の一部を覆うように配設できる形
状であれば特に制限はなく、例えば、図２に示すよう
に、半導体チップ部分（５）が開口した一枚の金属片８
とすることができる。
性に優れた種々の金属材料の中から適宜選択して使用す
ることができる。また、放熱用金属片８の形状について
も、配線回路層３表面の一部を覆うように配設できる形
状であれば特に制限はなく、例えば、図２に示すよう
に、半導体チップ部分（５）が開口した一枚の金属片８
とすることができる。
【００２１】なお、放熱用金属片８としては、配線のシ
ョートという事態の発生を皆無とするために、それ自体
の表面に堅固な絶縁層を形成しておくことが好ましい。
この方法としては、陽極酸化処理をすることや、絶縁性
の電着塗料を電着コーティングすることを例示すること
ができる。
ョートという事態の発生を皆無とするために、それ自体
の表面に堅固な絶縁層を形成しておくことが好ましい。
この方法としては、陽極酸化処理をすることや、絶縁性
の電着塗料を電着コーティングすることを例示すること
ができる。
【００２２】なお、図１の例では、リード４と配線回路
層３、及び半導体チップ５と配線回路層３とのそれぞれ
の電気的接続をワイヤーボンディング法により行ったも
のを示したが、これに限られず金バンプなどをインナー
リードや半導体チップの電極パッド、あるいは配線回路
層に形成してバンプ接続することもでき、ＴＡＢ接続部
材を用いて接続することもできる。また、異方性導電性
接着剤を使用して接続することもできる。
層３、及び半導体チップ５と配線回路層３とのそれぞれ
の電気的接続をワイヤーボンディング法により行ったも
のを示したが、これに限られず金バンプなどをインナー
リードや半導体チップの電極パッド、あるいは配線回路
層に形成してバンプ接続することもでき、ＴＡＢ接続部
材を用いて接続することもできる。また、異方性導電性
接着剤を使用して接続することもできる。
【００２３】以上説明したような構造のこの発明のマル
チチップ半導体装置は、必要に応じて全体を封止樹脂９
で封止してもよく（図１）、また図３に示すようにガラ
ス接着剤１０を介してセラミックカバー１１で封止して
もよい。この場合には、放熱効率を向上させるために、
放熱用金属片８をセラミックカバー１１の内側面に接触
させることが好ましい。
チチップ半導体装置は、必要に応じて全体を封止樹脂９
で封止してもよく（図１）、また図３に示すようにガラ
ス接着剤１０を介してセラミックカバー１１で封止して
もよい。この場合には、放熱効率を向上させるために、
放熱用金属片８をセラミックカバー１１の内側面に接触
させることが好ましい。
【００２４】この発明のマルチチップ半導体装置は、常
法により製造することができる。例えば、図１に示した
マルチチップ半導体装置は図４に示すように製造するこ
とができる。
法により製造することができる。例えば、図１に示した
マルチチップ半導体装置は図４に示すように製造するこ
とができる。
【００２５】まず、絶縁性基材２としてポリイミドフィ
リム等の絶縁フィルムを用意し、その上に銅箔を貼り合
わせて、フォトリソグラフ技術及びエッチング技術を利
用して配線回路層３を形成し、得られた積層体を、絶縁
性基材２側から、例えば０．５ｍｍ厚程度のアルミニウ
ムからなる金属基板１に接着剤で貼りつけて配線回路板
を形成する。そして、周辺部に絶縁性テープなどの接着
層７を設ける（図４（ａ））。
リム等の絶縁フィルムを用意し、その上に銅箔を貼り合
わせて、フォトリソグラフ技術及びエッチング技術を利
用して配線回路層３を形成し、得られた積層体を、絶縁
性基材２側から、例えば０．５ｍｍ厚程度のアルミニウ
ムからなる金属基板１に接着剤で貼りつけて配線回路板
を形成する。そして、周辺部に絶縁性テープなどの接着
層７を設ける（図４（ａ））。
【００２６】次に、図４（ｂ）に示すような通常のリー
ドフレーム１２のインナーリード４ａを、配線回路板上
の接着層７で固定し、更に、半導体チップ５を、常法に
より、例えばダイボンダーを用いて半導体搭載用基板に
搭載し、更にワイヤーボンディング法により、配線回路
層３のターミナル３ａとインナーリード４ａ、配線回路
層３と半導体チップ５の電極パッドとを、それぞれ金な
どのワイヤー６ａと６ｂとで接続する（図４（ｃ））。
ドフレーム１２のインナーリード４ａを、配線回路板上
の接着層７で固定し、更に、半導体チップ５を、常法に
より、例えばダイボンダーを用いて半導体搭載用基板に
搭載し、更にワイヤーボンディング法により、配線回路
層３のターミナル３ａとインナーリード４ａ、配線回路
層３と半導体チップ５の電極パッドとを、それぞれ金な
どのワイヤー６ａと６ｂとで接続する（図４（ｃ））。
【００２７】次に、配線回路層３上に、放熱用金属片８
を絶縁性接着剤で接着固定する（図４（ｄ））。
を絶縁性接着剤で接着固定する（図４（ｄ））。
【００２８】この後は、常法により洗浄し、更に必要に
応じて樹脂封止を行い、リードフレームのフレーム部分
の除去を行うことによりマルチチップ半導体装置を製造
することができる。
応じて樹脂封止を行い、リードフレームのフレーム部分
の除去を行うことによりマルチチップ半導体装置を製造
することができる。
【００２９】
【発明の効果】この発明によれば、放熱性に優れたマル
チチップ半導体装置が得られる。
チチップ半導体装置が得られる。
【図１】この発明のマルチチップ半導体装置の好ましい
実施例の概略断面図である。
実施例の概略断面図である。
【図２】放熱用金属片の形状の説明図である。
【図３】この発明のマルチチップ半導体装置の別の態様
の概略断面図である。
の概略断面図である。
【図４】この発明のマルチチップ半導体装置の製造工程
図である。
図である。
【図５】従来のマルチチップ半導体装置の概略断面図で
ある。
ある。
１ 金属基板 ２ 絶縁性基材 ３ 配線回路層 ４ リード ５ 半導体チップ ６ａ、６ｂ ワイヤー ７ 接着層 ８ 放熱用金属片 ９ 封止樹脂 １１ セラミックカバー １２ リードフレーム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 関根 秀克 東京都台東区台東一丁目５番１号 凸版印 刷株式会社内
Claims (1)
- 【請求項１】 金属基板、絶縁性基材及び配線回路層が
順次積層された配線回路板と、配線回路層のターミナル
に接続された外部端子としてのリードとからなる半導体
搭載用配線基板に、複数の半導体チップが搭載されたマ
ルチチップ半導体装置であって、配線回路層表面の少な
くとも一部を覆うように放熱用金属片が配設され且つリ
ードが絶縁層を介して金属基板に固定されているマルチ
チップ半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09865293A JP3177934B2 (ja) | 1993-03-31 | 1993-03-31 | マルチチップ半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09865293A JP3177934B2 (ja) | 1993-03-31 | 1993-03-31 | マルチチップ半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06291249A true JPH06291249A (ja) | 1994-10-18 |
| JP3177934B2 JP3177934B2 (ja) | 2001-06-18 |
Family
ID=14225443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09865293A Expired - Fee Related JP3177934B2 (ja) | 1993-03-31 | 1993-03-31 | マルチチップ半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3177934B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007273698A (ja) * | 2006-03-31 | 2007-10-18 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
-
1993
- 1993-03-31 JP JP09865293A patent/JP3177934B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007273698A (ja) * | 2006-03-31 | 2007-10-18 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3177934B2 (ja) | 2001-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6002169A (en) | Thermally enhanced tape ball grid array package | |
| JP3014029B2 (ja) | 半導体素子の実装方法 | |
| JPH0917919A (ja) | 半導体装置 | |
| JP3284969B2 (ja) | 多層配線基板 | |
| JPH09307051A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2002057238A (ja) | 集積回路パッケージ | |
| JPH03174749A (ja) | 半導体装置 | |
| JP3177934B2 (ja) | マルチチップ半導体装置 | |
| JP2620611B2 (ja) | 電子部品搭載用基板 | |
| JPH11145322A (ja) | 半導体装置 | |
| JP2841945B2 (ja) | 半導体装置 | |
| JPH07326708A (ja) | マルチチップモジュール半導体装置 | |
| JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2735920B2 (ja) | インバータ装置 | |
| JPH0613487A (ja) | マルチチップモジュール | |
| JP3462591B2 (ja) | 混成集積回路装置 | |
| JPH07130900A (ja) | 半導体装置 | |
| JPH06334114A (ja) | マルチチップ半導体装置 | |
| JP2555993B2 (ja) | 半導体装置 | |
| JPH0714938A (ja) | 混成集積回路装置 | |
| JPH0982752A (ja) | 半導体装置 | |
| JP2666569B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| JPH0414852A (ja) | 半導体装置 | |
| JPH06283625A (ja) | マルチチップ半導体装置 | |
| JPH08298356A (ja) | プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |