JPH0414852A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0414852A JPH0414852A JP11934790A JP11934790A JPH0414852A JP H0414852 A JPH0414852 A JP H0414852A JP 11934790 A JP11934790 A JP 11934790A JP 11934790 A JP11934790 A JP 11934790A JP H0414852 A JPH0414852 A JP H0414852A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- metallic plate
- heat
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 229910052751 metal Inorganic materials 0.000 claims description 52
- 239000002184 metal Substances 0.000 claims description 52
- 238000010030 laminating Methods 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 abstract description 13
- 239000000853 adhesive Substances 0.000 abstract description 5
- 230000001070 adhesive effect Effects 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 3
- 230000005855 radiation Effects 0.000 abstract 5
- 230000001186 cumulative effect Effects 0.000 abstract 1
- 238000005476 soldering Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 230000017525 heat dissipation Effects 0.000 description 22
- 239000011888 foil Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は高密度実装に適する半導体装置に関するもので
ある。
ある。
[従来の技術]
近年、機器の小型化のために高密度実装が行なわれた半
導体装置が多(利用されるようになってきた。特に、半
導体チップを印刷配線板上にダイレクトに半田付は実装
された高密度実装した半導体装置が利用されている。
導体装置が多(利用されるようになってきた。特に、半
導体チップを印刷配線板上にダイレクトに半田付は実装
された高密度実装した半導体装置が利用されている。
以下に従来の半導体装置について説明する。
第4図(A)は従来の半導体装置の斜視図であり、(B
)はそのB−B ”断面図である。1は金属板、2は絶
縁層、3は導電箔であり、4は金属板1上に絶縁層2を
塗布し、その上に形成された導電箔3とで構成された金
属ベース印刷配線板、6は放熱用金属片、5は放熱用金
属片6を導電箔3に固着するための半田、8は半導体チ
ップ、7は半導体チップ8を放熱用金属片6に固着する
ための半田、9は半導体チップ8と導電箔3を接続する
ワイヤーである。
)はそのB−B ”断面図である。1は金属板、2は絶
縁層、3は導電箔であり、4は金属板1上に絶縁層2を
塗布し、その上に形成された導電箔3とで構成された金
属ベース印刷配線板、6は放熱用金属片、5は放熱用金
属片6を導電箔3に固着するための半田、8は半導体チ
ップ、7は半導体チップ8を放熱用金属片6に固着する
ための半田、9は半導体チップ8と導電箔3を接続する
ワイヤーである。
以上のように構成された半導体装置について、以下その
放熱作用を説明する。
放熱作用を説明する。
まずワイヤー9と半導体チップ8のサブストレートを通
じて半導体チップ8に電力が供給され半導体チップ8が
発熱する。その熱は伝導により半田7、放熱用金属片6
、半田5、導電箔3、絶縁層2、金属板1を経て放熱さ
れる。
じて半導体チップ8に電力が供給され半導体チップ8が
発熱する。その熱は伝導により半田7、放熱用金属片6
、半田5、導電箔3、絶縁層2、金属板1を経て放熱さ
れる。
[発明が解決しようとする課題]
しかしながら上記の従来の構成では絶縁層2が通常エポ
キシ樹脂等のような有機材料等、熱伝導性の悪い材料で
構成されているため、十分な放熱を行なうためには、放
熱用金属片6が大きいものを必要とし、ワイヤー9が例
えば100μmφ以下のように細い場合に、ワイヤー9
の形状保持力(剛性)が小さいのでワイヤー9が垂れ下
がったりする事があり、ワイヤー9と放熱用金属片6が
接触し、ショートするので実装でき一゛ないという欠点
を有していた。そのために通常は太いワイヤーでワイヤ
ーボンディングしており、半導体チップとワイヤーの接
続部のパッドが大きくなり、従ってチップサイズが大き
なものになり高価になっていた。また、太いワイヤーは
、ワイヤーボンディングの際にワイヤーフォーミングを
必要とし、そのため生産性が非常に悪く生産コストが高
いものであった。そして絶縁層の熱伝導性が悪いために
大きな放熱用金属片を必要とし全体的に半導体装置が大
きくなり、高密度実装ができない問題があった。
キシ樹脂等のような有機材料等、熱伝導性の悪い材料で
構成されているため、十分な放熱を行なうためには、放
熱用金属片6が大きいものを必要とし、ワイヤー9が例
えば100μmφ以下のように細い場合に、ワイヤー9
の形状保持力(剛性)が小さいのでワイヤー9が垂れ下
がったりする事があり、ワイヤー9と放熱用金属片6が
接触し、ショートするので実装でき一゛ないという欠点
を有していた。そのために通常は太いワイヤーでワイヤ
ーボンディングしており、半導体チップとワイヤーの接
続部のパッドが大きくなり、従ってチップサイズが大き
なものになり高価になっていた。また、太いワイヤーは
、ワイヤーボンディングの際にワイヤーフォーミングを
必要とし、そのため生産性が非常に悪く生産コストが高
いものであった。そして絶縁層の熱伝導性が悪いために
大きな放熱用金属片を必要とし全体的に半導体装置が大
きくなり、高密度実装ができない問題があった。
本発明は上記従来の問題点を解決するもので、ワイヤー
と放熱用金属片がショートする欠点を解決し、よりコン
パクトにし得る高密度実装に好適な半導体装置と同時に
シールド効果を高めた半導体装置を提供することを目的
とする。
と放熱用金属片がショートする欠点を解決し、よりコン
パクトにし得る高密度実装に好適な半導体装置と同時に
シールド効果を高めた半導体装置を提供することを目的
とする。
[課題を解決するための手段]
この目的を達成するために本発明の半導体装置は、半田
付は可能な金属板を部分的に露出させて印刷配線板が貼
合わされてなる金属ベース印刷配線板の該金属板露出部
に半導体チップまたは半導体部品が半田付けされてなる
半導体装置の構成を有している。
付は可能な金属板を部分的に露出させて印刷配線板が貼
合わされてなる金属ベース印刷配線板の該金属板露出部
に半導体チップまたは半導体部品が半田付けされてなる
半導体装置の構成を有している。
[作用コ
この構成によって半導体の発熱は熱伝導性の悪い絶縁層
および/または接着剤を介さずダイレクトに半田付は可
能な金属板に放熱されるために熱放散を著しく向上させ
ることができる。そのために放熱用金属片が廃止でき、
細線ワイヤーを使用してもショートが発生するおそれが
なくなる。従って、半導体チップとワイヤーの接続部の
パッドを小さくでき、半導体チップの小型化とワイヤー
ボンディング時のフォーミング廃止による生産性向上で
非常に安価で、放熱用金属片廃止による高密度実装が実
現できる半導体装置を提供できるのである。
および/または接着剤を介さずダイレクトに半田付は可
能な金属板に放熱されるために熱放散を著しく向上させ
ることができる。そのために放熱用金属片が廃止でき、
細線ワイヤーを使用してもショートが発生するおそれが
なくなる。従って、半導体チップとワイヤーの接続部の
パッドを小さくでき、半導体チップの小型化とワイヤー
ボンディング時のフォーミング廃止による生産性向上で
非常に安価で、放熱用金属片廃止による高密度実装が実
現できる半導体装置を提供できるのである。
[実施例コ
以下本発明の実施例について、図面を参照しながら説明
する。
する。
第1図(A)は本発明の第一の実施例における半導体装
置の斜視図であり、(B)はそのA−A′断面図である
。lOは半田付は可能な金属板(例えばアルミニウム等
のように半田付は不可の金属の場合には半田付は可能な
金属をメツキその他の適宜の手段でこの上に形成したも
の等を含む。
置の斜視図であり、(B)はそのA−A′断面図である
。lOは半田付は可能な金属板(例えばアルミニウム等
のように半田付は不可の金属の場合には半田付は可能な
金属をメツキその他の適宜の手段でこの上に形成したも
の等を含む。
)、12は部分的に孔16を設けた印刷配線板、11は
印刷配線板12と金属板10とを貼合わせる接着剤、1
3は印刷配線板の導電箔、14は半田付は可能な金属板
10に部分的に孔16を設けた印刷配線板12を貼合わ
せた金属ベース印刷配線板である。この孔16により半
田付は可能な金属板10が部分的に露出される。18は
この金属板露出部分を示す。
印刷配線板12と金属板10とを貼合わせる接着剤、1
3は印刷配線板の導電箔、14は半田付は可能な金属板
10に部分的に孔16を設けた印刷配線板12を貼合わ
せた金属ベース印刷配線板である。この孔16により半
田付は可能な金属板10が部分的に露出される。18は
この金属板露出部分を示す。
8は半導体チップ、7は半導体チップ8を半田付は可能
な金属板10に固着するための半田であり、半導体チッ
プ8は印刷配線板12の孔16により部分的に露出した
金属板露出部18において半田7により直接金属板10
に固定される。15は半導体チップ8と印刷配線板の導
電箔13を接続する細線ワイヤーである。
な金属板10に固着するための半田であり、半導体チッ
プ8は印刷配線板12の孔16により部分的に露出した
金属板露出部18において半田7により直接金属板10
に固定される。15は半導体チップ8と印刷配線板の導
電箔13を接続する細線ワイヤーである。
細線ワイヤーとしては通常100μmφ以下の太さのも
のが用いられ、特に40〜10μmφのものが主に用い
られているが、目的、用途に応じてより細いものを用い
てもよい。細線ワイヤーを構成する素材は特に限定しな
いが、通常、アルミニウム、金、銅などが用いられてい
る。
のが用いられ、特に40〜10μmφのものが主に用い
られているが、目的、用途に応じてより細いものを用い
てもよい。細線ワイヤーを構成する素材は特に限定しな
いが、通常、アルミニウム、金、銅などが用いられてい
る。
以上の様に構成された半導体装置について、以下その放
熱作用を説明する。
熱作用を説明する。
まず、細線ワイヤー15と半導体チップ8のサブストレ
ートを通じて半導体チップ8に電力が供給され半導体チ
ップ8が発熱する。その熱は伝導により半田7、金属板
10を経て放熱される。
ートを通じて半導体チップ8に電力が供給され半導体チ
ップ8が発熱する。その熱は伝導により半田7、金属板
10を経て放熱される。
以上のように本実施例によれば、半導体チップ8の発熱
は半田付は可能な金属板10に絶縁層および/または接
着剤を介さずにダイレクトに放熱されるために熱放散を
著しく向上させることができ、放熱用金属片を廃止する
ことができるために、細いワイヤー15を使用しても、
放熱用金属片とショートすることがなくなり、細線ワイ
ヤーを使用した実装が可能となる。
は半田付は可能な金属板10に絶縁層および/または接
着剤を介さずにダイレクトに放熱されるために熱放散を
著しく向上させることができ、放熱用金属片を廃止する
ことができるために、細いワイヤー15を使用しても、
放熱用金属片とショートすることがなくなり、細線ワイ
ヤーを使用した実装が可能となる。
第2図は本発明の第二の実施例における半導体装置の斜
視図である。17は印刷配線板12の切込みであり、こ
の部分に金属板10が部分的に露出しており、半導体チ
ップ8は半田7により、直接この金属板露出部18の金
属板10に固定される。以上のように構成された半導体
装置の放熱作用については第一の実施例と同様であるの
で説明を省略する。
視図である。17は印刷配線板12の切込みであり、こ
の部分に金属板10が部分的に露出しており、半導体チ
ップ8は半田7により、直接この金属板露出部18の金
属板10に固定される。以上のように構成された半導体
装置の放熱作用については第一の実施例と同様であるの
で説明を省略する。
第3図は本発明の第三の実施例における半導体装置の斜
視図である。18は金属板露出部であり、半導体チップ
8は半田7により直接部分的に露出している金属板10
に固定される。以上のように構成された半導体装置の放
熱作用については第一の実施例と同様である。
視図である。18は金属板露出部であり、半導体チップ
8は半田7により直接部分的に露出している金属板10
に固定される。以上のように構成された半導体装置の放
熱作用については第一の実施例と同様である。
また、本発明の構成によれば半田付は可能な金属板をア
ースにして、高周波などの悪影響を防止することができ
るなどシールド効果もあがり、合わせて高密度実装する
ことができる。
ースにして、高周波などの悪影響を防止することができ
るなどシールド効果もあがり、合わせて高密度実装する
ことができる。
[発明の効果コ
以上のように本発明は半田付は可能な金属板を部分的に
露出させて印刷配線板が貼合わされてなる金属ベース印
刷配線板の該金属板露出部に半導体チップまたは半導体
部品が半田付けされた半導体装置を採用することにより
、放熱用金属片を廃止することができ、細いワイヤーで
も実装可能になる。そのために半導体チップとワイヤー
の接続部のパッドを小さくすることができ、半導体チッ
プサイズの小型化が図れ、またワイヤーのフォーミング
が不必要となるため生産性を著しく向上でき、安価な半
導体装置を提供することができる。
露出させて印刷配線板が貼合わされてなる金属ベース印
刷配線板の該金属板露出部に半導体チップまたは半導体
部品が半田付けされた半導体装置を採用することにより
、放熱用金属片を廃止することができ、細いワイヤーで
も実装可能になる。そのために半導体チップとワイヤー
の接続部のパッドを小さくすることができ、半導体チッ
プサイズの小型化が図れ、またワイヤーのフォーミング
が不必要となるため生産性を著しく向上でき、安価な半
導体装置を提供することができる。
そして放熱用金属片の廃止により非常に高密度実装がで
きる半導体装置が提供し得る。
きる半導体装置が提供し得る。
第1図(A)は本発明の第一の実施例の半導体装置の斜
視図、第1図(B)はそのA−A−断面図、第2図は本
発明の第二の実施例の斜視図、第3図は本発明の第三の
実施例の斜視図、第4図(A)は従来の半導体装置の斜
視図、第4図(B)はそのB−B −断面図である。 1・・・金属板、2・・・絶縁層、3・・・導電箔、4
・・・金属ベース印刷配線板、5・・・半田、6・・・
放熱用金属片、7・・・半田、8・・・半導体チップ、
9・・・ワイヤー10・・・半田付は可能な金属板、1
1・・・接着剤、12・・・印刷配線板、13・・・印
刷配線板の導電箔、14・・・金属ベース印刷配線板、
15・・・細線ワイヤ16・・・印刷配線板の孔、17
・・・印刷配線板の切込み、18・・・金属板露出部。
視図、第1図(B)はそのA−A−断面図、第2図は本
発明の第二の実施例の斜視図、第3図は本発明の第三の
実施例の斜視図、第4図(A)は従来の半導体装置の斜
視図、第4図(B)はそのB−B −断面図である。 1・・・金属板、2・・・絶縁層、3・・・導電箔、4
・・・金属ベース印刷配線板、5・・・半田、6・・・
放熱用金属片、7・・・半田、8・・・半導体チップ、
9・・・ワイヤー10・・・半田付は可能な金属板、1
1・・・接着剤、12・・・印刷配線板、13・・・印
刷配線板の導電箔、14・・・金属ベース印刷配線板、
15・・・細線ワイヤ16・・・印刷配線板の孔、17
・・・印刷配線板の切込み、18・・・金属板露出部。
Claims (1)
- 半田付け可能な金属板を部分的に露出させて印刷配線
板が貼合わされてなる金属ベース印刷配線板の該金属板
露出部に半導体チップまたは半導体部品が半田付けされ
てなる半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11934790A JPH0414852A (ja) | 1990-05-08 | 1990-05-08 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11934790A JPH0414852A (ja) | 1990-05-08 | 1990-05-08 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0414852A true JPH0414852A (ja) | 1992-01-20 |
Family
ID=14759242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11934790A Pending JPH0414852A (ja) | 1990-05-08 | 1990-05-08 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0414852A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5352629A (en) * | 1993-01-19 | 1994-10-04 | General Electric Company | Process for self-alignment and planarization of semiconductor chips attached by solder die adhesive to multi-chip modules |
US9648736B2 (en) | 2012-05-04 | 2017-05-09 | A.B. Mikroelektronik Gesellschaft Mit Beschraenkter Haftung | Circuit board, particularly for a power-electronic module, comprising an electrically-conductive substrate |
-
1990
- 1990-05-08 JP JP11934790A patent/JPH0414852A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5352629A (en) * | 1993-01-19 | 1994-10-04 | General Electric Company | Process for self-alignment and planarization of semiconductor chips attached by solder die adhesive to multi-chip modules |
US9648736B2 (en) | 2012-05-04 | 2017-05-09 | A.B. Mikroelektronik Gesellschaft Mit Beschraenkter Haftung | Circuit board, particularly for a power-electronic module, comprising an electrically-conductive substrate |
US10091874B2 (en) | 2012-05-04 | 2018-10-02 | Ab Mikroelektronik Gesellschaft Mit Beschraenkter Haftung | Circuit board, particulary for a power-electronic module, comprising an electrically-conductive substrate |
EP2845453B1 (de) * | 2012-05-04 | 2019-06-12 | A.B. Mikroelektronik Gesellschaft mit beschränkter Haftung | Leiterplatte, insbesondere für ein leistungselektronikmodul, umfassend ein elektrisch leitfähiges substrat |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960040102A (ko) | 금속기재 다층 회로 기판 및 그 제조 방법과 이를 구비하는 반도체 모듈 | |
JPH0917919A (ja) | 半導体装置 | |
JP3251323B2 (ja) | 電子回路デバイス | |
JPH03195053A (ja) | インバータ装置 | |
JPH04273150A (ja) | 半導体装置 | |
JPH0414852A (ja) | 半導体装置 | |
JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2841945B2 (ja) | 半導体装置 | |
JPH06268365A (ja) | 電子回路部品の実装方法 | |
JPH07297518A (ja) | 電子部品の実装構造 | |
JPH0414844A (ja) | 半導体装置 | |
JPH10150065A (ja) | チップサイズパッケージ | |
JP3177934B2 (ja) | マルチチップ半導体装置 | |
JPH0465193A (ja) | 高密度実装放熱基板 | |
JP2004039911A (ja) | 電子部品の放熱装置 | |
JPH03218060A (ja) | インバータ装置 | |
JP2879503B2 (ja) | 面実装型電子回路装置 | |
JPH0685102A (ja) | 半導体集積回路装置 | |
JPH04180660A (ja) | パワーデバイス実装板 | |
JP2000138340A (ja) | ハイブリッドモジュール | |
JPH0714938A (ja) | 混成集積回路装置 | |
JPS6131620B2 (ja) | ||
JPS6225444A (ja) | 連続配線基板 | |
JPS61188999A (ja) | プリント配線基板用放熱、シ−ルド板 | |
JPS61113248A (ja) | 電子回路装置 |