JP6661565B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6661565B2
JP6661565B2 JP2017054915A JP2017054915A JP6661565B2 JP 6661565 B2 JP6661565 B2 JP 6661565B2 JP 2017054915 A JP2017054915 A JP 2017054915A JP 2017054915 A JP2017054915 A JP 2017054915A JP 6661565 B2 JP6661565 B2 JP 6661565B2
Authority
JP
Japan
Prior art keywords
lead
inner lead
semiconductor chip
leads
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017054915A
Other languages
English (en)
Other versions
JP2018157162A (ja
Inventor
柴田　豊和
豊和 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2017054915A priority Critical patent/JP6661565B2/ja
Priority to TW106126539A priority patent/TWI682507B/zh
Priority to US15/698,926 priority patent/US10796982B2/en
Publication of JP2018157162A publication Critical patent/JP2018157162A/ja
Priority to US16/567,287 priority patent/US10720381B2/en
Application granted granted Critical
Publication of JP6661565B2 publication Critical patent/JP6661565B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）では、パッケージサイズを小さくするために、複数の半導体チップを１つのパッケージに収める場合が多い。このような場合、半導体チップを積層することが多いが、半導体チップを積層しない構造のパッケージも知られている。
半導体チップを積層しない構造のパッケージの場合、各チップ毎にアウターリードを有するパッケージや、各チップに対して共通のアウターリードを有するパッケージが知られている。
特開平６−３５００１１号公報 特開平９−１２９８１９号公報
しかしながら、従来のパッケージの半導体チップ間で信号のやりとりを行なう場合、アウターリードを形成する領域が必要となり、結果として、半導体装置のパッケージのサイズが大きくなってしまう。
実施形態によれば、半導体装置は、第１ダイパッドと、モールド成形された樹脂の内部に配置された第１インナーリードと、第２ダイパッドと、樹脂の内部に配置された第２インナーリードと、樹脂の外部に配置されたアウターリードと、樹脂の内部に配置されるインナーリードとを有する複数のリードと、樹脂の内部に配置される第３インナーリードとを具備する。第１インナーリードの一部及び第２インナーリードの一部は、互いに貼り合わされて電気的に接続され、第１ダイパッドに搭載された第１半導体チップは、第１インナーリード及び第２インナーリードを介して、第２ダイパッドに搭載された第２半導体チップに電気的に接続される。貼り合わされた第１インナーリード及び第２インナーリードの一端の端面は、樹脂の側面に露出している。リードのインナーリードの一部及び第３インナーリードの一部は、互いに貼り合わされて電気的に接続され、第１半導体チップは、リード及び第３インナーリードを介して、第２半導体チップに電気的に接続され、第３インナーリードの一端の端面は、モールド成形された樹脂の側面に露出している。
実施形態の半導体装置のリード２−１、２−２とインナーリード３−１−２、３−２−２との関係を示す半導体装置Ｄの部分断面図である。 チップ間通信のためのインナーリード１２−１−２、１２−２−２とインナーリード１３−１−２、１３−２−２との関係を示す半導体装置Ｄの部分断面図である。 リード２−１、インナーリード３−１−２と、チップ間通信に使用されるインナーリード１２−１−２、１３−１−２との位置関係を説明するための上面図である。 実施形態のアウターリード２−１−１の位置関係を説明するための半導体装置Ｄのモールド形成された樹脂２２の側面の一部を示す図である。 インナーリード３−１−２（上側フレーム）に形成された凹凸部を示す図である。 インナーリード２−１−２（下側フレーム）に形成された凹凸部を示す図である。 インナーリード３−１−２とインナーリード２−１−２とが貼り合わされた状態を示す図である。 インナーリード２−１−２、２−２−２が上下方向に変化している形態を示す図である。 インナーリード１２−１−２、１２−２−２が上下方向に変化している形態を示す図である。 実施形態に係る半導体装置の製造方法を説明するためのフローチャートである。 第１ダイパッド２−３に第１半導体チップＣ−１を搭載した１枚目のリードフレームＬ１を示す図である。 第２ダイパッド３−３に第２半導体チップＣ−２を搭載した２枚目のリードフレームＬ２を示す図である。 ２枚目のリードフレームＬ２を１枚目のリードフレームＬ１に貼り合わせた状態を示す図である。 リードフレームＬ１の一例を説明するための図である。 リードフレームＬ２の一例を説明するための図である。 モールド形成された樹脂２２で固められたリードフレームＬ１、Ｌ２を示す図である。 ２枚目のリードフレームＬ２のタイバー３−１−１、３−２−１を金型により切断した状態を示す図である。 リードフレームＬ１、Ｌ２のタイバーが金型により切断されたチップ間通信に使用されるリード１２−１、１２−２、１３−１、１３−２を示す図である。 半導体装置Ｄがプリント回路板１に取り付けられた状態を示す図である。 半導体装置Ｄがプリント回路板１に取り付けられた状態を示す図である。 １枚目のリードフレームＬ１の一部を示す図である。 ２枚目のリードフレームＬ２の一部を示す図である。 図２１に示したリードフレームＬ１と図２２に示したリードフレームＬ２とを貼り合わせた状態を説明するための図である。 タイバー３−２−１、１２−２−１、１３−２−１が切断されたインナーリード３−２−２、１２−２−２、１３−２−２の状態を示す図である。
以下、実施形態について、図面を参照して説明する。
１ 構成
図１は、アウターリード２−１−１、２−２−１を有するリード２−１、２−２と、アウターリードを有さないインナーリード３−１−２、３−２−２との関係を示す半導体装置Ｄの部分断面図である。図２は、チップ間通信のためのインナーリード１２−１−２、１２−２−２とインナーリード１３−１−２、１３−２−２との関係を示す半導体装置Ｄの部分断面図である。
図１におけるリード３−１はインナーリード３−１−２と、インナーリード３−１−２に続くタイバー（図示せず）とを有するが、タイバーの部分は後述する半導体装置Ｄの製造時に切断される。リード３−２も同様である。図２におけるリード１２−１はインナーリード１２−１−２と、インナーリード１２−１−２に続くタイバー（図示せず）とを有するが、タイバーの部分は後述する半導体装置Ｄの製造時に切断される。リード１３−１、１２−２、１３−２も同様である。
図１及び図２に示すように、プリント回路板１（ＰＣＢ：Ｐｒｉｎｔ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）の配線が形成されている面は、ハンダＳにより、モールド成形された樹脂２２から露出された第１ダイパッド２−３の下面に固定されている。
第１ダイパッド２−３の上面には、第１半導体チップＣ−１が搭載されている。これにより、第１半導体チップＣ−１で発生した熱は、第１ダイパッド２−３を介してプリント回路板１に逃がされる。
図１に示すように、第１半導体チップＣ−１の第１入出力（図示せず）は、ワイヤ２１によりリード２−１のインナーリード２−１−２に電気的に接続されている。
実施形態では、リードのうち、モールド成形された樹脂２２に覆われているものを「インナーリード」、樹脂２２で覆われていないものを「アウターリード」と呼ぶ。また、樹脂２２で覆われていないものうち、半導体装置Ｄの製造時に、インナーリードから切断されるものを「タイバー」と呼ぶ。
リード２−１は、インナーリード２−１−２と、インナーリード２−１−２に続くアウターリード２−１−１とを有する。
リード２−１のインナーリード２−１−２は、樹脂２２内において水平方向に伸びるように形成される。インナーリード２−１−２の上部には、インナーリード３−１−２が設けられる。
インナーリード２−１−２のインナーリード３−１−２との接触部の上面は、インナーリード３−１−２が貼り合わされることにより、インナーリード３−１−２の接触部の下面と接触し、電気的に接続される。
インナーリード２−１−２に続くアウターリード２−１−１は、プリント回路板１の対応する配線に接続されるように、右斜め下方向に伸びる傾斜部と、この傾斜部に続くプリント回路板１上で水平方向に伸びる水平部とを有する。このアウターリード２−１−１の水平部は、ハンダＳにより、プリント回路板１に形成された配線に接続されている。
また、第１半導体チップＣ−１の第２入出力（図示せず）は、ワイヤ２１によりリード２−２のインナーリード２−２−２に電気的に接続されている。
リード２−２は、インナーリード２−２−２と、インナーリード２−２−２に続くアウターリード２−２−１とを有する。
リード２−２のインナーリード２−２−２は、樹脂２２内において水平方向に伸びるように形成される。インナーリード２−２−２の上部には、インナーリード３−２−２が設けられる。
インナーリード２−２−２のインナーリード３−２−２との接触部の上面は、インナーリード３−２−２が貼り合わされることにより、インナーリード３−２−２の接触部の下面と接触し、電気的に接続される。
インナーリード２−２−２に続くアウターリード２−２−１は、プリント回路板１の対応する配線に接続されるように、左斜め下方向に伸びる傾斜部と、この傾斜部に続くプリント回路板１上で水平方向に伸びる水平部とを有する。このアウターリード２−２−１の水平部は、ハンダＳにより、プリント回路板１に形成された配線に接続されている。
第１半導体チップＣ−１の上方には、所定間隔の樹脂２２を介して、第２ダイパッド３−３の上面に搭載された第２半導体チップＣ−２が樹脂２２内に設けられている。第２ダイパッド３−３の下面（第２半導体チップＣ−２が搭載された面とは異なる面）は、モールド成形された樹脂２２の上面から露出するように配置される。
第２ダイパッド３−３の下面には、ヒートシンク４が設けられる。これにより、第２半導体チップＣ−２で発生した熱は、第２ダイパッド３−３を介してヒートシンク４により逃がされる。
第２半導体チップＣ−２の第１入出力（図示せず）は、ワイヤ２１によりインナーリード３−１−２に電気的に接続される。
インナーリード３−１−２は、樹脂２２内において水平方向に伸びる水平部と、この水平部に続いて、インナーリード２−１−２の接触部の上面に向けて斜め下方向に伸びる傾斜部と、この傾斜部に続き、インナーリード２−１−２の接触部の上面に接触し、水平方向に形成された接触部と、この接触部に続いて、水平方向であり、且つインナーリード１３−１−２と離れる斜め方向（図１の紙面の手前斜め方向又は図１の紙面の奥行斜め方向）に伸びる水平部とを有する。
インナーリード３−１−２の接触部の下面は、インナーリード２−１−２の接触部の上面と接触し、電気的に接続される。また、インナーリード３−１−２の水平部の一端の端面は、モールド形成された樹脂２２の側面に露出している。
第２半導体チップＣ−２の第２入出力（図示せず）は、ワイヤ２１によりインナーリード３−２−２に電気的に接続される。
インナーリード３−２−２は、樹脂２２内において水平方向に伸びる水平部と、この水平部に続いて、インナーリード２−２−２の接触部の上面に向けて斜め下方向に伸びる傾斜部と、この傾斜部に続き、インナーリード２−２−２の接触部の上面に接触し、水平方向に形成された接触部と、この接触部に続いて、水平方向であり、且つインナーリード１３−２−２と離れる斜め方向（図１の紙面の手前斜め方向又は図１の紙面の奥行斜め方向）に伸びる水平部とを有する。
インナーリード３−２−２の接触部の下面は、インナーリード２−２−２の接触部の上面と接触し、電気的に接続される。また、インナーリード３−２−２の水平部の一端の端面は、モールド形成された樹脂２２の側面に露出している。
図１に示したリード２−１、インナーリード３−１−２には、例えば、第１半導体チップＣ−１及び第２半導体チップＣ−２の第１入出力に供給される半導体装置Ｄの外部からの電源や信号が供給される。リード２−２、インナーリード３−２−２には、例えば、第１半導体チップＣ−１又は第２半導体チップＣ−２の第２入出力から半導体装置Ｄの外部への信号などが供給される。
なお、リード２−１、２−２、インナーリード３−１−２、３−２−２は、第１半導体チップＣ−１と第２半導体チップＣ−２との間の信号の伝送のために使用されても良い。
図２は、チップ間通信のためのインナーリード１２−１−２、１２−２−２とインナーリード１３−１−２、１３−２−２との関係を示す部分断面図である。
同図に示すように、第１半導体チップＣ−１の第３入出力（図示せず）は、ワイヤ２１によりリード１２−１のインナーリード１２−１−２に電気的に接続されている。
リード１２−１は、半導体装置Ｄを製造する際にタイバーが切断されたインナーリード１２−１−２のみを有し、樹脂２２内において水平方向に伸びるように形成される。インナーリード１２−１−２の上部には、リード１３−１のインナーリード１３−１−２が設けられる。
インナーリード１２−１−２は接触部を有し、接触部の上面は、リード１３−１が貼り合わされることにより、リード１３−１のインナーリード１３−１−２の接触部の下面と接触し、電気的に接続される。また、インナーリード１２−１−２の接触部の一端の端面は、モールド形成された樹脂２２の側面に露出している。
第１半導体チップＣ−１の第４入出力（図示せず）は、ワイヤ２１によりリード１２−２のインナーリード１２−２−２に電気的に接続されている。
リード１２−２は、半導体装置Ｄを製造する際にタイバーが切断されたインナーリード１２−２−２のみを有し、樹脂２２内において水平方向に伸びるように形成される。インナーリード１２−２−２の上部には、リード１３−２のインナーリード１３−２−２が設けられる。
インナーリード１２−２−２接触部は接触部を有し、接触部の上面は、リード１３−２が貼り合わされることにより、リード１３−２のインナーリード１３−２−２の接触部の下面と接触し、電気的に接続される。また、インナーリード１２−２−２の接触部の端面は、モールド形成された樹脂２２の側面に露出している。
第２半導体チップＣ−２の第３入出力（図示せず）は、ワイヤ２１によりリード１３−１のインナーリード１３−１−２に電気的に接続される。
インナーリード１３−１−２は、樹脂２２内において水平方向に伸びる水平部と、この水平部に続いて、インナーリード１２−１−２の接触部の上面に向けて右斜め下方向に伸びる傾斜部と、この傾斜部に続いて水平方向に伸びる水平部とを有する。
インナーリード１３−１−２は接触部を有し、接触部の下面は、インナーリード１２−１−２の接触部の上面と接触し、電気的に接続される。また、インナーリード１３−１−２の接触部の一端の端面は、モールド形成された樹脂２２の側面に露出している。
第２半導体チップＣ−２の第４入出力（図示せず）は、ワイヤ２１によりリード１３−２のインナーリード１３−２−２に電気的に接続される。
インナーリード１３−２−２は、樹脂２２内において水平方向に伸びる水平部と、この水平部に続いて、インナーリード１２−２−２の接触部の上面に向けて左斜め下方向に伸びる傾斜部と、この傾斜部に続いて水平方向に伸びる水平部とを有する。
インナーリード１３−２−２は接触部を有し、接触部の下面は、インナーリード１２−２−２の接触部の上面と接触し、電気的に接続される。また、インナーリード１３−２−２の接触部の一端の端面は、モールド形成された樹脂２２の側面に露出している。
図２に示したインナーリード１２−１−２、１２−２−２、１３−１−２、１３−２−２は、第１半導体チップＣ−１と第２半導体チップＣ−２との間の信号の伝送のために使用される。
例えば、インナーリード１２−１−２、１３−１−２には、第１半導体チップＣ−１の第３入出力から第２半導体チップＣ−２の第３入出力への信号が供給される。また、インナーリード１２−２−２、１３−２−２には、第２半導体チップＣ−２の第４入出力から第１半導体チップＣ−１の第４入出力への信号が供給される。
図３は、リード２−１、インナーリード３−１−２と、チップ間通信に使用されるインナーリード１２−１−２、１３−１−２との位置関係を説明するための上面図である。
同図に示すように、チップ間通信に使用されるインナーリード１２−１−２は、隣り合うインナーリード２−１−２間に配置される。チップ間通信に使用されるインナーリード１３−１−２は、隣り合うインナーリード３−１−２間に配置される。インナーリード１２−１−２、１３−１−２の一端の端面は、モールド成形された樹脂２２の側面に露出している。
リード２−１のインナーリード２−１−２の接触部ｔに接触するインナーリード３−１−２の一端の側面もモールド成形された樹脂２２の側面に露出している。
図４は、実施形態のアウターリード２−１−１の位置関係を説明するための半導体装置Ｄのモールド形成された樹脂２２の側面の一部を示す図である。
同図に示すように、第１半導体チップＣ−１と第２半導体チップＣ−２との間の信号の伝送のために使用されるインナーリード１２−１−２及びインナーリード１３−１−２は、モールド形成された樹脂２２の側面に露出している。
これらインナーリード１２−１−２及びインナーリード１３−１−２のモールド領域２２の水平方向における両側には、リード２−１のアウターリード２−１−１及び他のアウターリード２−１−１が配置されている。
アウターリード２−１−１及び他のアウターリード２−１−１の近傍には、それぞれインナーリード３−１−２及び他のインナーリード３−１−２がモールド形成された樹脂２２の側面に露出している。
これにより、第１半導体チップＣ−１及び第２半導体チップＣ−２の間の信号は、インナーリード１２−１−２及びインナーリード１３−１−２により外部から観測することができる。また、アウターリード２−１−１を流れる信号は、インナーリード３−１−２により外部から観測することができる。
リード３−１、３−２、１３−１、１３−２と、リード２−１、２−２、１２−１、１２−２とは、製造工程において貼り合わされるものである。実施形態では、これらリード３−１、３−２、１３−１、１３−２と、リード２−１、２−２、１２−１、１２−２の貼り合わせの精度を高くするために、インナーリード３−１−２、３−２−２、１３−１−２、１３−２−２と、インナーリード２−１−２、２−２−２、１２−１−２、１２−２−２の接触部ｔには、凹凸部（例えば、くぼみや溝）が形成されている。
例えば、図５及び図６に示すように、インナーリード３−１−２（上側フレーム）及びインナーリード２−１−２（下側フレーム）に凹凸部を設ける。図７は、インナーリード３−１−２とインナーリード２−１−２とが貼り合わされた状態を示す図である。
実施形態では、１枚のリードフレームに形成されるインナーリード２−１−２、２−２−２、１２−１−２、１２−２−２に形成された凹部を、他の１枚のリードフレームのインナーリード３−１−２、３−２−２、１３−１−２、１３−２−２に形成された凸部に貼り合わせることにより、２枚のリードフレームの貼り合わせ精度を高くすることができる。
なお、凹凸部を設ける位置については、接触部ｔに限られるものではない。また、凹凸部の数についても任意の数を設けることが可能である。
また、図１及び図２においては、インナーリード２−１−２、２−２−２及びインナーリード１２−１−２、１２−２−２が、水平方向に伸びる形状について説明したが、このような形状に限るものではない。
図８は、インナーリード２−１−２、２−２−２が上下方向に変化している形態を示す図である。なお、図１と同一部分には同一符号を付し、その説明を省略する。
同図に示すように、リード２−１のインナーリード２−１−２は、第１半導体チップＣ−１の第１入出力（図示せず）に、ワイヤ２１により電気的に接続されている。
インナーリード２−１−２は、第１半導体チップＣ−１の第１入出力に接続され、樹脂２２内において水平方向に伸びる水平部と、この水平部に続いて、インナーリード３−１−２の接触部の下面に向けて、斜め上方向に伸びる傾斜部と、この傾斜部に続き、インナーリード３−１−２の接触部の下面に接触し、水平方向に形成された接触部とを有する。
インナーリード２−２−２は、第１半導体チップＣ−１の第２入出力に接続され、樹脂２２内において水平方向に伸びる水平部と、この水平部に続いて、インナーリード３−２−２の接触部の下面に向けて、斜め上方向に伸びる傾斜部と、この傾斜部に続き、インナーリード３−２−２の接触部の下面に接触し、水平方向に形成された接触部とを有する。
図９は、インナーリード１２−１−２、１２−２−２が上下方向に変化している形態を示す図である。なお、図２と同一部分には同一符号を付し、その説明を省略する。
同図に示すように、リード１２−１のインナーリード１２−１−２は、第１半導体チップＣ−１の第３入出力（図示せず）に、ワイヤ２１により電気的に接続されている。
インナーリード１２−１−２は、第１半導体チップＣ−１の第３入出力に接続され、樹脂２２内において水平方向に伸びる水平部と、この水平部に続いて、インナーリード１３−１−２の接触部の下面に向けて、右斜め上方向に伸びる傾斜部と、この傾斜部に続き、インナーリード１３−１−２の接触部の下面に接触し、水平方向に形成された接触部とを有する。
インナーリード１２−２−２は、第１半導体チップＣ−１の第４入出力に接続され、樹脂２２内において水平方向に伸びる水平部と、この水平部に続いて、インナーリード１３−２−２の接触部の下面に向けて、左斜め上方向に伸びる傾斜部と、この傾斜部に続き、インナーリード１３−２−２の接触部の下面に接触し、水平方向に形成された接触部とを有する。
２ 半導体装置の製造方法
以下、実施形態に係る半導体装置の半導体製造装置による半導体製造方法について説明する。
図１０は、実施形態に係る半導体装置の製造方法を説明するためのフローチャートである。
まず、１枚目のリードフレームＬ１の第１ダイパッド２−３と、２枚目のリードフレームＬ２の第２ダイパッド３−３にそれぞれ第１半導体チップＣ−１、第２半導体チップＣ−２を搭載する（図１０のＳ１及び図１１及び図１２）。
なお、図１１では、１枚目のリードフレームＬ１に形成されるリード２−１、２−２、第１ダイパッド２−３のみしか説明を簡単にするために示していないが、リード１２−１、１２−２及びその他のリードもリードフレームＬ１に形成されている。図１１において、リード２−１の２−１−２はインナーリード、２−１−１はアウターリード、リード２−２の２−２−２はインナーリード、２−２−１はアウターリードを示している。
同様に、図１２では、２枚目のリードフレームＬ２に形成されるタイバー３−１−１、３−２−１をそれぞれ有するインナーリード３−１−２、３−２−２、第２ダイパッド３−３のみしか説明を簡単にするために示していないが、リード１３−１、１３−２及びその他のリードフレームもリードフレームＬ２に形成されている。
図１４は、リードフレームＬ１の一例を説明するための図である。
同図に示すように、リードフレームＬ１は、長方形形状であり、リードフレームＬ１の枠ｆ１には、第１半導体チップＣ−１を搭載する複数の第１ダイパッド２−３が形成されている。また、第１ダイパッド２−３に搭載される第１半導体チップＣ−１の対応する入出力に接続されるリード２−１、１２−１を含む複数のリードが形成されている。
図１５は、リードフレームＬ２の一例を説明するための図である。
同図に示すように、リードフレームＬ２は、長方形形状であり、リードフレームＬ２の枠ｆ２には、第２半導体チップＣ−２を搭載する複数の第２ダイパッド３−３が形成されている。また、第２ダイパッド３−３に搭載される第２半導体チップＣ−２の対応する入出力に接続されるインナーリード３−１−２、１３−１−２を含む複数のリードが形成されている。
次に、２枚目のリードフレームＬ２を裏返して、２枚目のリードフレームＬ２を１枚目のリードフレームＬ１に第１半導体チップＣ−１と第２半導体チップＣ−２とが所定間隔で互いに対向するように貼り合わせる（図１０のＳ２：図１３）。
リードフレームＬ１、Ｌ２の貼り合わせの位置合わせは、図５乃至図７に示したように、接触部ｔに設けられた凹部を凸部に合わせるようにして行なわれる。これにより、リードフレームＬ１、Ｌ２の貼り合わせ精度を高くできる。
次に、モールド形成により樹脂２２を固める（図１０のＳ３：図１６）。すなわち、第１半導体チップＣ−１、第２半導体チップＣ−２、第１ダイパッド２−３、第２ダイパッド３−３、リードフレームＬ１、Ｌ２のインナーリード（２−１−２、３−１−２、２−２−２、３−２−２、１２−１−２、１３−１−２、１２−２−２、１３−２−２）などを樹脂２２により固める。
この際、第１ダイパッド２−３及び第２ダイパッド３−３の下面が樹脂２２から露出されるように樹脂２２を固めるが、樹脂を固めた後に、研磨により、第１ダイパッド２−３及び第２ダイパッド３−３の下面を露出させても良い。
次に、リードフレームＬ１、Ｌ２のチップ間通信に使用される１枚目のリードフレームＬ１のリード１２−１、１２−２のタイバー１２−１−１、１２−２−１及び２枚目のリードフレームＬ２のリード１３−１、１３−２のタイバー１３−１−１、１３−２−１及びリード３−１、３−２のタイバー３−１−１、３−２−１を金型により切断する（図１０のＳ４：図１７及び図１８）
この際、リード１２−１、１２−２、１３−１、１３−２のタイバー１２−１−１、１２−２−１、１３−１−１、１３−２−１の切断は、リード３−１、３−２のタイバー３−１−１、３−２−１の切断とともに行なわれる。
その後、半導体装置Ｄは、プリント回路板１にハンダＳにより取り付けられる（図１０のＳ５：図１９及び図２０）。この際、半導体装置Ｄのアウターリード２−１−１及び２−２−１は、プリント回路板１の対応する配線にハンダＳにより接続される（図示せず）。また、第１半導体チップＣ−１の下面もハンダＳによりプリント回路板１に固定される（図１９及び図２０）。
次に、第２半導体チップＣ−２の第２ダイパッド３−３の樹脂２２から露出した底面にヒートシンク４が取り付けられる（図１０のＳ６：図１及び図２）。
次に、半導体装置Ｄのリードフレームの貼り合わせについて説明する。ここでは、図８及び図９に示したインナーリード２−１−２、２−２−２、１２−１−２、１２−２−２が上下方向に変化している形態について説明する。
図２１は、１枚目のリードフレームＬ１の一部を示す図である。リードフレームＬ１のリードフレームＬ１の枠ｆ１には、複数のリード２−２及びチップ間通信に使用されるリード１２−２が設けられている。
リード１２−２は、隣り合うリード２−２との間に設けられ、幅ｗ１を有し、水平方向に伸びる第１水平部と、この第１水平部に続き、リードフレームＬ２のリード１３−２の接触部ｔの下面に接触する幅ｗ２を有する接触部ｔと、接触部ｔに続き、幅ｗ２を有し、下斜め方向に伸びる傾斜部と、傾斜部に続き、水平方向に伸びる第２水平部とを有する。
リード２−２は、リード１２−２の延伸方向と直交する方向において両側に設けられ、幅ｗ２を有し、水平方向に伸びる第１水平部と、第１水平部に続き、幅ｗ３を有し、水平方向に伸びる第２水平部と、第２水平部に続き、リードフレームＬ２の接触部ｔの下面に接触する幅ｗ２を有する接触部ｔと、接触部ｔに続き、幅ｗ２を有し、下斜め方向に伸びる傾斜部と、傾斜部に続き、水平方向に伸びる第２水平部とを有する。
ここで、ｗ１＜ｗ２及びｗ１＜ｗ３の関係がある。これにより、チップ間通信に使用されるインナーリード１２−２−２、１３−２−２の半導体装置Ｄのスペースを節約することができる。
図２２は、２枚目のリードフレームＬ２の一部を示す図である。リードフレームＬ２のリードフレームＬ２の枠ｆ２には、複数のタイバー３−２−１及び１３−２−１が設けられている。
インナーリード１３−２−２は、隣り合うインナーリード３−２−２との間に設けられ、幅ｗ１を有し、水平方向に伸びる第１水平部と、この第１水平部に続き、リードフレームＬ１のリード１２−２の接触部ｔの上面に接触する幅ｗ２を有する接触部ｔと、接触部ｔに続き、幅ｗ２を有し、上斜め方向に伸びる傾斜部と、傾斜部に続き、水平方向に伸びる第２水平部とを有する。
インナーリード３−２−２は、インナーリード１３−２−２の延伸方向と直交する方向において両側に設けられ、幅ｗ１を有し、水平方向に伸びる第１水平部と、第１水平部に続き、幅ｗ１を有し、水平方向且つリード１３−２の接触部ｔへ向かう斜め方向に伸びる第１傾斜部と、第１傾斜部に続き、リードフレームＬ１の接触部ｔの上面に接触する幅ｗ２を有する接触部ｔと、接触部ｔに続き、幅ｗ２を有し、上斜め方向に伸びる第２傾斜部と、第２傾斜部に続き、水平方向に伸びる第２水平部とを有する。
図２３は、図２１に示したリードフレームＬ１と図２２に示したリードフレームＬ２とを貼り合わせた状態を説明するための図である。図２４は、モールド形成により樹脂２２が固められた後に、タイバー３−２−１、１２−２−１、１３−２−１が切断されたインナーリード３−２−２、１２−２−２、１３−２−２の状態を示す図である。
３ 効果
実施形態によれば、チップ間通信に使用されるリードについては、不要なアウターリードを削減した分だけパッケージのサイズを小さくすることができる。
２枚のリードフレームＬ１、Ｌ２を貼り合わせる構造にすることで第１ダイパッド２−３及び第２ダイパッド３−３をパッケージの両面に露出させることができるため、半導体装置Ｄの両面で放熱経路を確保することができ、チップ間の熱の干渉を抑えることができる。
また、２枚のリードフレームＬ１、Ｌ２を貼り合わせる構造にすることで、単にリードフレームを折り曲げて半導体装置を製造するよりも、リードフレームの貼り合わせの精度を向上させることができる。
さらに、半導体チップを積層しない構造であるので、半導体チップにかかる局所的な応力の変動が発生せず、制約を設けずに半導体チップ上の回路のレイアウトを決定することができる。すなわち、実施形態の半導体装置によれば、半導体チップ面が均一にモールド形成された樹脂２２と均一に接合するため、半導体チップ表面にかかる応力レベルの勾配を少なくすることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…プリント回路板、２−１、２−２…リード、２−１−１、２−２−１…アウターリード、２−１−２、２−２−２…インナーリード、３−１−１、３−２−１、１２−１−１、１２−２−１、１３−１−１、１３−２−１…タイバー、３−１−２、３−２−２、１３−１−２、１３−２−２…インナーリード、２−３…第１ダイパッド、３−３…第２ダイパッド、Ｃ１…第１半導体チップ、Ｃ２…第２半導体チップ、４…ヒートシンク。

Claims (8)

  1. 第１ダイパッドと、
    モールド成形された樹脂の内部に配置された第１インナーリードと、
    第２ダイパッドと、
    前記樹脂の内部に配置された第２インナーリードと、
    前記樹脂の外部に配置されたアウターリードと、前記樹脂の内部に配置されるインナーリードとを有する複数のリードと、
    前記樹脂の内部に配置される第３インナーリードとを具備し、
    前記第１インナーリードの一部及び前記第２インナーリードの一部は、互いに貼り合わされて電気的に接続され、
    前記第１ダイパッドに搭載された第１半導体チップは、前記第１インナーリード及び前記第２インナーリードを介して、前記第２ダイパッドに搭載された第２半導体チップに電気的に接続され、
    前記貼り合わされた前記第１インナーリード及び前記第２インナーリードの一端の端面は、前記樹脂の側面に露出しており、
    前記リードの前記インナーリードの一部及び前記第３インナーリードの一部は、互いに貼り合わされて電気的に接続され、
    前記第１半導体チップは、前記リード及び前記第３インナーリードを介して、前記第２半導体チップに電気的に接続され、
    前記第３インナーリードの一端の端面は、前記モールド成形された樹脂の側面に露出している、
    半導体装置。
  2. 前記第１インナーリード及び前記第２インナーリードは、前記複数のリードの前記インナーリードの間に配置される、請求項１記載の半導体装置。
  3. 前記第２ダイパッドの前記第２半導体チップが搭載された面とは異なる面は、前記樹脂の表面に露出している、請求項１記載の半導体装置。
  4. 前記第２ダイパッドの前記第２半導体チップが搭載された面とは異なる面は、前記第２半導体チップで発生した熱を放熱するための部材に接触している、請求項３記載の半導体装置。
  5. 第１ダイパッドと、第１インナーリードと、前記第１インナーリードから伸びる第１タイバーとを有する第１リードの前記第１ダイパッドに第１半導体チップを搭載し、
    第２ダイパッドと、第２インナーリードと、前記第２インナーリードから伸びる第２タイバーとを有する第２リードの前記第２ダイパッドに第２半導体チップを搭載し、
    前記第１インナーリードと、前記第２インナーリードとを、前記第１半導体チップと前記第２半導体チップとが所定間隔で互いに対向するように貼り合わせ、
    前記第１ダイパッド、前記第２ダイパッド、前記第１インナーリード、前記第２インナーリード、前記第１半導体チップ、及び前記第２半導体チップを樹脂で覆い、
    前記樹脂で覆われた前記第１インナーリードから前記第１タイバーを切断し、前記樹脂で覆われた前記第２インナーリードから前記第２タイバーを切断する、
    半導体装置の製造方法。
  6. 前記第１リードを有する第１フレームはさらに、前記第１半導体チップに電気的に接続された第３インナーリードと前記第３インナーリードから伸びるアウターリードとを有し、
    前記第２リードを有する第２フレームはさらに、前記第２半導体チップに電気的に接続された第４インナーリードと前記第４インナーリードから伸びる第３タイバーとを有し、
    前記第１タイバー及び前記第２タイバーを切断することは、前記第３タイバーを切断することとともに行なわれる、請求項５記載の半導体装置の製造方法。
  7. 前記第１インナーリードと前記第２インナーリードとを貼り合わせることは、前記第１インナーリード及び前記第２インナーリードに形成された位置合わせ用の凹部又は凸部を使用して行なわれる、請求項５記載の半導体装置の製造方法。
  8. 前記第１インナーリードと前記第２インナーリードとを貼り合わせることは、前記第３インナーリード及び前記第４インナーリードに形成された位置合わせ用の凹部又は凸部を使用して行なわれる、請求項６記載の半導体装置の製造方法。
JP2017054915A 2017-03-21 2017-03-21 半導体装置及びその製造方法 Expired - Fee Related JP6661565B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017054915A JP6661565B2 (ja) 2017-03-21 2017-03-21 半導体装置及びその製造方法
TW106126539A TWI682507B (zh) 2017-03-21 2017-08-07 半導體裝置及其製造方法
US15/698,926 US10796982B2 (en) 2017-03-21 2017-09-08 Semiconductor device and method of manufacturing the same
US16/567,287 US10720381B2 (en) 2017-03-21 2019-09-11 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017054915A JP6661565B2 (ja) 2017-03-21 2017-03-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2018157162A JP2018157162A (ja) 2018-10-04
JP6661565B2 true JP6661565B2 (ja) 2020-03-11

Family

ID=63583615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017054915A Expired - Fee Related JP6661565B2 (ja) 2017-03-21 2017-03-21 半導体装置及びその製造方法

Country Status (3)

Country Link
US (2) US10796982B2 (ja)
JP (1) JP6661565B2 (ja)
TW (1) TWI682507B (ja)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6137540A (ja) 1984-07-30 1986-02-22 Kubota Ltd 走行用伝動装置
JPH0778596B2 (ja) 1988-08-19 1995-08-23 富士写真フイルム株式会社 ハロゲン化銀写真乳剤の製造方法
JPH0312954A (ja) 1989-06-12 1991-01-21 Nec Corp 樹脂封止型半導体装置
JPH0329354A (ja) 1989-06-26 1991-02-07 Mitsubishi Electric Corp 半導体装置
JP2960283B2 (ja) 1993-06-14 1999-10-06 株式会社東芝 樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置
JPH088389A (ja) 1994-04-20 1996-01-12 Fujitsu Ltd 半導体装置及び半導体装置ユニット
JPH09129819A (ja) 1995-11-01 1997-05-16 Hitachi Ltd 半導体装置およびその製造方法
KR100285664B1 (ko) * 1998-05-15 2001-06-01 박종섭 스택패키지및그제조방법
US6384487B1 (en) * 1999-12-06 2002-05-07 Micron Technology, Inc. Bow resistant plastic semiconductor package and method of fabrication
TW558810B (en) * 2002-07-05 2003-10-21 Siliconware Precision Industries Co Ltd Semiconductor package with lead frame as chip carrier and fabrication method thereof
KR20040037575A (ko) * 2002-10-29 2004-05-07 한국시그네틱스 주식회사 사선형 에칭부를 갖는 엠.엘.피（ｍｌｐ）형 반도체 패키지
KR101146973B1 (ko) * 2005-06-27 2012-05-22 페어차일드코리아반도체 주식회사 패키지 프레임 및 그를 이용한 반도체 패키지
TWI287876B (en) * 2005-10-21 2007-10-01 Siliconware Precision Industries Co Ltd Semiconductor package
US8358017B2 (en) * 2008-05-15 2013-01-22 Gem Services, Inc. Semiconductor package featuring flip-chip die sandwiched between metal layers
US7564123B1 (en) * 2008-05-19 2009-07-21 Powertech Technology Inc. Semiconductor package with fastened leads
TWI490960B (zh) * 2012-01-17 2015-07-01 Chipmos Technologies Inc 半導體封裝結構及其製作方法
JP5512784B2 (ja) * 2012-11-26 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2014112714A (ja) * 2014-02-10 2014-06-19 Renesas Electronics Corp 半導体装置
US9892997B2 (en) * 2016-04-19 2018-02-13 Infineon Technologies Americas Corp. Adaptable molded leadframe package and related method

Also Published As

Publication number Publication date
TW201843779A (zh) 2018-12-16
TWI682507B (zh) 2020-01-11
US20180277466A1 (en) 2018-09-27
US10720381B2 (en) 2020-07-21
US20200006206A1 (en) 2020-01-02
JP2018157162A (ja) 2018-10-04
US10796982B2 (en) 2020-10-06

Similar Documents

Publication Publication Date Title
JP5190122B2 (ja) 熱拡散抵抗を低減した半導体アセンブリおよびその製造方法
US7489044B2 (en) Semiconductor package and fabrication method thereof
US10541225B2 (en) Methods of assembling a flip chip on a locking dual leadframe
KR102228461B1 (ko) 반도체 패키지 장치
US10002852B1 (en) Package on package configuration
US20170345771A1 (en) Package substrate with embedded noise shielding walls
JP2012028513A (ja) 半導体装置及びその製造方法
KR100914172B1 (ko) 코인볼을 이용한 반도체 패키지
JP6661565B2 (ja) 半導体装置及びその製造方法
US9006904B2 (en) Dual side package on package
US20120261820A1 (en) Assembly of stacked devices with semiconductor components
US20080164620A1 (en) Multi-chip package and method of fabricating the same
JP6111973B2 (ja) 半導体装置
KR20100124407A (ko) 적층형 반도체 패키지
KR101264735B1 (ko) 반도체 패키지 및 이의 제조 방법
JP5499437B2 (ja) モールドパッケージ
KR101020612B1 (ko) 반도체 패키지 제조용 몰드 및 이를 이용한 반도체 패키지제조 방법
JP4433399B2 (ja) 半導体装置の製造方法及び三次元半導体装置
US20230197576A1 (en) Leadframe strip with complimentary design
KR100726774B1 (ko) 다열 리드형 리드 프레임 및 이를 구비하는 다열 리드형반도체 패키지
KR20130015685A (ko) 반도체 패키지 및 이의 제조 방법
KR100922372B1 (ko) 반도체 패키지 제조 방법
US20230133029A1 (en) Leadframe with pre-separated leads
JP2011211077A (ja) 半導体積層パッケージ及びその製造方法
US20080246142A1 (en) Heat dissipation unit and a semiconductor package that has the heat dissipation unit

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170911

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170912

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200212

R150 Certificate of patent or registration of utility model

Ref document number: 6661565

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees