JPH04144265A - リードフレーム部材 - Google Patents

リードフレーム部材

Info

Publication number
JPH04144265A
JPH04144265A JP26810990A JP26810990A JPH04144265A JP H04144265 A JPH04144265 A JP H04144265A JP 26810990 A JP26810990 A JP 26810990A JP 26810990 A JP26810990 A JP 26810990A JP H04144265 A JPH04144265 A JP H04144265A
Authority
JP
Japan
Prior art keywords
insulating film
film
lead frame
corner
square
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26810990A
Other languages
English (en)
Inventor
Yutaka Yagi
裕 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP26810990A priority Critical patent/JPH04144265A/ja
Publication of JPH04144265A publication Critical patent/JPH04144265A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体組立用部材であるリードフレーム部材
に関するものである。
[従来の技術] 従来、第2図に示すように半導体パッケージの組立用部
材として用いられるリードフレーム20+は、アウター
リード部202、インナーリード部203、及びダイバ
ンド部204から構成されているのが一般的である。こ
のようなリードフレーム20+においては、例えばコバ
ール、42合金、銅系合金などのように、導電性がよく
、かつ強度の大きい金属材料を用いて、フォトエツチン
グ法あるいはスタンピング法などによって、アウターリ
ード部202、インナーリード部203及びダイパッド
部204が一体成形されている。これらの方法によって
製造されたリードフレーム201は、ダイパッド部20
4に半導体チップが取り付けられると共に、この半導体
チップのパッドとインナーリード203aとを後述する
ようにワイヤーによってボンディングすることにより用
いられている。そのために、通常はインナーリード部2
03のボンディング位置に、金、銀等の貴金属のめっき
を施して、ワイヤーボンディングを確実に行うことがで
きるようにしている。
一方、近年半導体チップはそのI10端子が増大する傾
向にあり、これに伴い、種々のサイズの半導体チップが
製造されている。特に電子機器においては、小型、軽量
化が強く要求されており、このような要望に対応するた
めに、半導体ノくンケージのより一層の小型化及び同一
サイズでの多ヒ。
ン化が行われてきた。このようなことから、半導体素子
用リードフレームに対しては、加工サイズの微細化が求
められている。
ところで従来のリードフレーム201においては、イン
ナーリード部203の各インナーリード203a、20
3b、・はダイパッド部204の方へ大きく突出するよ
うにして形成さね し、たがってフォトエツチング法お
よびスタ゛/ピング法によってこのリードフレーム20
+を製造する場合には、これらのインナーリード203
aが互いに他のインナーリード203aと接触すること
のないようにして形成しなければならない。しかしなが
らこのように形成するのはきわめて困難であり、このた
めインナーリードを所定の寸法内に無制限に形成するこ
とができなく、その加工に限界が生じていた。
その上、前述の多ビン化の要求に応えようとすると、各
インナーリード203aの線も細くしなければならない
。このため、 リードフレーム201の製造がより一層
難しくなる。また、仮により多くのインナーリード20
3aが形成されたリードフレーム201を製造すること
ができたとしてもリードフレーム201を輸送したり、
取り扱ったりしているうちにインナーリード203aが
曲がって互し1に接触し7てしまい、信頼性が損なわれ
る。そこでこの接触を防止するために、従来は同図に示
すようにテービ°ング205を行って各インナーリード
203aを固定し、その強度を上げるようにしているが
、テーヒ°ングイ乍業のために余計な労力が必要となっ
ている。
一方、半導体パッケージを製造する際をこ、インナーリ
ード部203とダイパッド部204上の半導体チップの
電極(パッド)とをワイヤー)こよって連結するワイヤ
ーボンディングが行われる。し力1し、前述のように一
定の範囲内に形成可能なインナーリード203の敷には
限界があるので、チップを多ピン化するには、インナー
リード形成部分を大きくする必要があるが、その範囲を
大きくすると、インナーリード部203とダイパッド部
204との距離が大きくなってしまう。このため、必然
的にワイヤーの長さも長くなって、樹脂封止時にワイヤ
ーどうしが接触してしまう。したがって、この方法によ
っても、依然としてチップの多ピン化に充分対応するこ
とができない。
このようなことから、チップの超多ピン化に対応するた
めに、加工サイズの微細化を簡単にできるようにすると
共に、信頼性を向上することのできる半導体素子用リー
ドフレームの開発が必要となっている。そこで、第3図
に示すように、ダイパッド部304上に配設された絶縁
性基板または絶縁性フィルム306と、:の絶縁性基板
または絶縁性フィルム306上に^2投さ托 半導体素
子とインナーリード303との間の配線を中継するため
の、相互に独立した型棒である多数の中間バッド307
とを備えることにより、超多ビ〉′化を達成した半導体
素子用リードフレーム301が考えられている。
このリードフレーム301においては、半導体素子とイ
ンナーリード部303とを直接結線することなく、例え
ば第4図に示すように、ダイパッド部404上の絶縁性
基板または絶縁性フィルム406上に配した中間パッド
407を介して半導体素子411とインナーリード40
3aとをワイヤー4088.408bでボンディングで
きるようにしているので、インナーリード部403とダ
イパッド部404との間のワイヤー長をそれほど長く延
長することなく、インナーリード部403をダイパッド
部404から離間させることが可能となる。
したがって、インナーリード部403の形成領域を拡張
することができ、インナーリード403aの数を増やし
て、容易に超多ピン化が可能となる。
ところで、このようなリードフレームを製造する場合、
例えば第5図に示すようにリードフレーム501本体の
ダイパッド部504に、中間バッド507が設けられた
絶縁性基板または絶縁性フィルム506を、各インナー
リード503aと中間パッド507どの位置関係が所定
の関係となるように張り合わせることにより、 リード
フレーム501を製造している。その場合、ダイパッド
部504と絶縁性基板または絶縁性フィルム506との
張り合わせを行う方法として、第6図に示すように平坦
性を有するダイパッド部604の上面に耐熱性の接着層
L 半田あるいは低融点金属等の接着層609を介して
絶縁性基板または絶縁性フィルム606を重ね合わせた
後、加熱・加圧治具610によって加熱圧着する方法が
考えられる。その場合、゛加熱・加圧治具610による
加熱及び加圧は中間パッド507 、607を介して絶
縁性フィルムに伝えられる。
[発明が解決しようとする課題] しかしながら、ダイパッド部604に絶縁性フィルム6
06を加熱圧着した場合、絶縁性フィルム606及び第
5図に示す絶縁性フィルム506の角部にかかる加熱・
加圧治具610の加熱及び加圧は小さい。すなわち、加
熱・加圧治具6]0の温度分布、圧力分布は、加熱・加
圧治具6】0の加工精度及び治具周辺部からの熱放散に
より周辺部の角部にいくにつれて不均一になって悪化す
る。したがってその角部の接着力が低下して、ときには
その角部から剥がれてしまうことがある。このように、
絶縁性フィルム606を均一に接合することは困難なも
のとなっている。
本発明は、このような事情に艦みてなされたものであり
、その目的は、絶縁性フィルムをダイパッド部に均一か
つ確実に張り合わせることができるリードフレーム部材
を提供することである。
口課題を解決するための手段] 前述の課題を解決するために、本発明は、回路に接続さ
れるアウターリード部と、独立電極が形成されている多
角形状の絶縁基板または絶縁性フィルムが張り付けられ
たダイパッド部と、前記アラターリ H部から延長形成
されると共に他端が前記独立電極とワイヤーにより接続
されるインナーリード部とを備えたリードフレームであ
−・て前記絶縁性フィルムの角部が円弧状のR部とされ
ていることを特徴としている。
その場合、前記R部は、前記角部を挟む前記絶縁フィル
ムの両辺に形成されかつ前記角部に最も近い独立電極パ
ターンから150μm以上離れた位置の両辺を結ぶ円弧
であることが望ましい。
[作用] このように構成された本発明のリードフレーム部材によ
れば、多角形状の絶縁性基板または絶縁性フィルムの各
角部がR部とされているので、角部においても加熱・加
圧が充分に行われるようになり、絶縁性フィルムはダイ
パッド部により均一に張り合わされるようになる。した
がって、絶縁性フィルムの角部における接合力が低下し
なくなり、その結果絶縁性フィルムが角部から剥がれる
ようなことはなくなる。さらに角部がR部に形成されて
いるので、このR部に外力に加えられても、その外力に
より剥がれることも少なくなる。
また、前記絶縁フィルムの外形加工には通常金型を用い
た打ち抜き加工法が採用されているが、この加工法によ
る加工精度は±100μm程度であるので、前記R部を
角部に最も近い独立fJ、hパターンから150μm以
上離れた位置を始点とする円弧で形成することにより 
打ち抜き加工法により外形加工を行っても、その打ち抜
き加工の精度の影響を受けることはない。
[実施例] 以下、図面を用いて本発明の詳細な説明する。
第1図(A)は、本発明に係るリードフレーム部材に張
り合わさる絶縁性フィルムの一実施例を示す平面図であ
る。
第1図(A)に示すように、絶縁性フィルム106は四
角形に形成されており、その上面に各辺に沿って所定数
の独立電極からなる独立電極パターン107を有してい
る。この絶縁性フィルム106の各角部106aは円弧
状ののR部108とされている。第1図(B)に示すよ
うに、このR部108の始点位置αは、角部106aに
最も近い独立電極パターン107の端から150μm以
上離れた位置に設定されている。
このよ)に形成された絶縁性フィルム106は、第1図
(C)に示すリードフレーム部材101のダイパッド部
104のHに第6図に示す従来と同様の方法で接着剤筈
により張り合わされる。なお、 リードフレーム部材!
01は従来のリードフレームと同様にアウターリード部
102およびインナーリード部103を有している。
そして、絶縁性フィルム106の各角部106aには、
R部108が形成されているので、加熱・加圧治具61
0による加熱及ぶ加圧はR部108とされた各角部10
6&に効果的に伝えられる。すなわち、絶縁性フィルム
106は各角部106aにおいてもより均一に加熱及び
加圧される。その結果、絶縁性フィルム106は各角部
106aにおいても強固に接着されるようになり、絶縁
性フィルム+06はこれらの角部106aかも剥離する
ようなことはなくなる。さらに前記絶縁フィルム106
の角部106aにR部+08が形成されていることから
、外力がこの角部】08に加えられても剥がれにく(な
る。このようにして絶縁性フィルム+06はダイパッド
104部により一層確実に接着されるようになる。こう
して、R@I08により絶縁性フィルム106の接着性
が大幅に向上する。
また、前記絶縁性フィルム106の外形加工には通常金
型を用いた打ち抜き加工法が採用されているが、この加
工法による加工精度は±100μm程度である。しかし
、本実施例においてはRm108を角部106aに最も
近い独立電極パターン107から150μm以上離れた
位置αを始点とする円弧で形成しているので、打ち抜き
加工法により外形加工を行っても、その打ち抜き加工の
精度の影響を受けることはない。
なお、本発明は前述の実施例に限定されるものではなく
、種々の設計変更が可能である。例えば、前述の実施例
では、絶縁性フィルム106の形状を四角形としている
が、他の多角形形状に形成された絶縁性フィルムでもよ
い。また、独立電極107が形成される絶縁部材は、必
ずしもフィルム状に形成されている必要がなく、絶縁性
基板として形成されているものでもよい。
[発明の効果コ 以上の説明から明らかなように、本発明に係るリードフ
レーム部材によれば、多角形形状の絶縁性基板または絶
縁性フィルムの角部を円弧状のR部としているので、加
熱・加圧により絶縁性フィルムをリードフレーム部材の
ダイパッド部に張り合わせる際に、絶縁性フィルムの角
部においても確実にかつ強固にダイパッド部に張り合わ
せることができる。したがって、絶縁性フィルムの接着
性が向上し、絶縁性フィルムがその角部から剥離するこ
とを確実に防止できる。
また、前記R部を角部に最も近い独立電極パターンから
150μm以上離れた位置を始点とする円弧で形成する
ことにより、打ち抜き加工法により外形加工を行っても
、その打ち抜き加工の精度の影響を受けることを確実に
防止できる。
【図面の簡単な説明】
第1図は本発明のリードフレーム部材に用いられる絶縁
性フィルムの一実施例を示し、同図(A)はその平面図
、同図(B)は(A)におけるA部の部分拡大図、同図
(C)はこの実施例の絶縁性フィルムが張り付けられる
リードフレーム部材の一例を示す平面図、第2図は従来
のリードフレームを示し、 (A)はその平面図、 (
B)は(A)におけるJIB−mB線に沿う断面図、第
3図は多ピン化を可能にするための一例として考えられ
る絶縁性フィルムが張り合わされるリードフレームを示
し、 (A)はその平面図、 (B)は(A)における
mB−IIIBに沿う断面図、第4図はそのリードフレ
ームに取り付けられた半導体素子、インナーリード及び
中間パッドの連結状態を示す図、第5図はリードフレー
ムと絶縁性フィルムとの組み合わせを説明する図であり
、 (A)はその平面図、 (B)は(A)におけるV
B−VB線に沿う断面図、第6図はリードフレームに絶
縁性フィルムを張り合わせる工程の説明図である。 101・・・リードフレーム部材、 102・・・アウ
ターリード畝103・・・インナーリードs、104・
・・ダイパッド阻106・・絶縁性フィルム、106a
・・・角a  107・・・独立電極(中間パッド)、
108・・・R部 特許 出 願人 大日本印刷株式会社

Claims (2)

    【特許請求の範囲】
  1. (1)回路に接続されるアウターリード部と、独立電極
    が形成されている多角形状の絶縁基板または絶縁性フィ
    ルムが張り付けられたダイパッド部と、前記アウターリ
    ード部から延長形成されると共に他端が前記独立電極と
    ワイヤーにより接続されるインナーリード部とを備えた
    リードフレームであって、前記絶縁性フィルムの角部が
    円弧状のR部とされていることを特徴とするリードフレ
    ーム部材。
  2. (2)前記R部は、前記角部を挟む前記絶縁フィルムの
    両辺に形成されかつ前記角部に最も近い独立電極パター
    ンから150μm以上離れた位置の両辺を結ぶ円弧であ
    ることを特徴とする請求項1記載のリードフレーム部材
JP26810990A 1990-10-05 1990-10-05 リードフレーム部材 Pending JPH04144265A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26810990A JPH04144265A (ja) 1990-10-05 1990-10-05 リードフレーム部材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26810990A JPH04144265A (ja) 1990-10-05 1990-10-05 リードフレーム部材

Publications (1)

Publication Number Publication Date
JPH04144265A true JPH04144265A (ja) 1992-05-18

Family

ID=17454022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26810990A Pending JPH04144265A (ja) 1990-10-05 1990-10-05 リードフレーム部材

Country Status (1)

Country Link
JP (1) JPH04144265A (ja)

Similar Documents

Publication Publication Date Title
US5652461A (en) Semiconductor device with a convex heat sink
JP4294161B2 (ja) スタックパッケージ及びその製造方法
JP3032964B2 (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
JP2522524B2 (ja) 半導体装置の製造方法
JPH0794553A (ja) 半導体装置およびその製造方法
JPH04277636A (ja) 半導体装置とその製造方法及びこれに用いる接合体
JPH0448767A (ja) 樹脂封止型半導体装置
JPH03204965A (ja) 樹脂封止型半導体装置
KR100274854B1 (ko) 반도체장치 및 반도체장치용 리이드프레임
EP0458469A1 (en) Composite lead frame and semiconductor device using the same
JPS62232948A (ja) リ−ドフレ−ム
JPH0831879A (ja) 半導体装置とtabテープ及びそれぞれの製造方法
JPH03125440A (ja) 電子部品
JPH04127564A (ja) リードフレームの製造方法
EP0723293B1 (en) Semiconductor device with a heat sink and method of producing the heat sink
JP3421478B2 (ja) 半導体装置及びその製造方法
JPH06177315A (ja) 多層リードフレーム
JPH04144265A (ja) リードフレーム部材
JPH03283646A (ja) 半導体装置
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
JPH06120403A (ja) 電子回路素子搭載用リードフレーム
JPH04118231A (ja) 金属箔積層フィルムおよび絶縁性基板または絶縁性フイルムの製造方法
JPH07122701A (ja) 半導体装置およびその製造方法ならびにpga用リードフレーム
JP2600898B2 (ja) 薄型パッケージ装置
JPH05129514A (ja) リードフレームおよびその製造方法