JPH04118231A - 金属箔積層フィルムおよび絶縁性基板または絶縁性フイルムの製造方法 - Google Patents

金属箔積層フィルムおよび絶縁性基板または絶縁性フイルムの製造方法

Info

Publication number
JPH04118231A
JPH04118231A JP23922390A JP23922390A JPH04118231A JP H04118231 A JPH04118231 A JP H04118231A JP 23922390 A JP23922390 A JP 23922390A JP 23922390 A JP23922390 A JP 23922390A JP H04118231 A JPH04118231 A JP H04118231A
Authority
JP
Japan
Prior art keywords
film
metal foil
copper foil
layer
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23922390A
Other languages
English (en)
Inventor
Yutaka Yagi
裕 八木
Kikuo Ichiki
一木 喜久夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP23922390A priority Critical patent/JPH04118231A/ja
Publication of JPH04118231A publication Critical patent/JPH04118231A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、例えばリードフレーム用部材とじて用いられ
る絶縁性基板または絶縁性フィルムを形成するための金
属箔積層フィルムおよび絶縁性基板または絶縁性フィル
ムの製造方法に関するものである。
[従来の技術] 従来、第2図に示すように半導体パッケージの組立用部
材として用いられるリードフレーム201は、アウター
リード部202、インナーリード部203、及びダイパ
ッド部204から構成されているのが一般的である。こ
のようなリードフレーム201においては、例えばコパ
ール、42合金、銅系合金などのように、導電性がよく
、かつ強度の大きい金属材料を用いて、フォトエツチン
グ法あるいはスタンピング法などによって、アウターリ
ード部202、インナーリード部203及びダイパッド
部204が一体成形されている。これらの方法によって
製造されたリードフレーム201は、ダイパッド部20
4に半導体チップが取り付けられると共に、この半導体
チップのパッドとインナーリード203aとを後述する
ようにワイヤーによってボンディングすることにより用
いられている6 そのために、通常はインナーリード部
203のボンディング位置に、金、銀等の貴金属のめっ
きを施して、ワイヤーボンディングを確実に行うことが
できるようにしている。
一方、近年半導体チップはそのI10端子が増大する傾
向にあり、これに伴い、種々のサイズの半導体チップが
製造されている。特に電子機器においては、小型、軽量
化が強く要求されており、このような要望に対応するた
めに、半導体パッケージのより一層の小型化及び同一サ
イズでの多ピン化が行われてきた。このようなことから
、半導体素子用リードフレームに対しては、加工サイズ
の微細化が求められている。
ところで従来のリードフレーム201においては、イン
ナーリード部203の各インナーリード203a、20
3b、・・・はダイパッド部204の方へ大きく突出す
るようにして形成さね したがってフォトエツチング法
およびスタンピング法によってこのリードフレーム20
1を製造する場合には、これらのインナーリード203
aが互いに他のインナーリード203aと接触すること
のないようにして形成しなければならない、しかしなが
らこのように形成するのはきわめて困難であり、このた
めインナーリードを所定の寸法内に無制限に形成するこ
とができなく、その加工に限界が生じていた。
その上、前述の多ピン化の要求に応えようとすると、各
インナーリード203aの線も細くしなければならない
。このため、 リードフレーム201の製造がより一層
難しくなる。また、仮により多くのインナーリード20
3aが形成されたリードフレーム201を製造すること
ができたとしてもリードフレーム201を輸送したり、
取り扱ったりしているうちにインナーリード203aが
曲がって互いに接触してしまい、信頼性が損なわれる。
そこでこの接触を防止するために、従来は同図に示すよ
うにテーピング205を行って各インナーリード203
aを固定し、その強度を上げるようにしているが、テー
ピング作業のために余計な労力が必要となっている。
一方、半導体パッケージを製造する際に、インナーリー
ド部203とグイバンド部204上の半導体チップの電
極(パッド)とをワイヤーによって連結するワイヤーボ
ンディングが行われる。しかし、前述のように一定の範
囲内に形成可能なインナーリード203の数には限界が
あるので、チップを多ビン化するには、インナーリード
形成部分を大きくする必要があるが、その範囲を大きく
すると、インナーリード部203とダイバンド部204
との距離が大きくなってしまう。このため、必然的にワ
イヤーの長さも長くなって、樹脂封止時にワイヤーどう
しが接触してしまう。したがって、この方法によっても
、依然としてチップの多ビン化に充分対応することがで
きない。
このようなことから、チップの超多ピン化に対応するた
めに、加工サイズの微細化を簡単にできるようにすると
共に、信頼性を向上することのできる半導体素子用リー
ドフレームの開発が必要となっている。
そこで、第3図に示すように、ダイパッド部304上に
配設された絶縁性基板または絶縁性フィルム306と、
この絶縁性基板または絶縁性フィルム306上に配役さ
ね 半導体素子とインナーリード303との間の配線を
中継するための、相互に独立した電極である多数の中間
パッド307とを備えることにより、超多ピン化を達成
した半導体素子用リードフレーム301が考えられてい
る。
このリードフレーム301においては、半導体素子とイ
ンナーリード部303とを直接結線することなく、例え
ば第4図に示すように、グイパッド部404上の絶縁性
基板または絶縁性フィルム406上に配した中間パッド
407を介して半導体素子411とインナーリード40
3aとをワイヤー408a、408bでボンディングで
きるようにしているので、インナーリード部403とダ
イパッド部404との間のワイヤー長をそれほど長く延
長することなく、インナーリード部403をダイパッド
部404から離間させることが可能となる。したがって
、インナーリード部403の形成領域を拡張することが
でき、インナーリード403aの数を増やして、容易に
超多ピン化が可能となる。
ところで、このようなリードフレームを製造する場合、
例えば第5図に示すようにリードフレーム501本体の
ダイパッド部504に、中間パッド507が設けられた
絶縁性基板または絶縁性フィルム506を、各インナー
リード503aと中間パッド507との位置関係が所定
の関係となるように張り合わせることにより、 リード
フレーム501を製造している。その場合、ダイパッド
部504と絶縁性基板または絶縁性フィルム506との
張り合わせを行う方法として、第6図に示すように平坦
性を有するダイパッド部604の上面に耐熱性の接着層
L 半田あるいは低融点金属等の接着層609を介して
絶縁性基板または絶縁性フィルム606を重ね合わせた
後、加圧・加熱治具610によって加熱圧着する方法が
考えられており、このリードフレームの製造方法は実用
に供されている。
しかしながら、前述のようなリードフレームの特徴であ
る独立電極を形成した絶縁性基板または絶縁性フィルム
は金属箔積層フィルムの基材から形成されるが、この基
材から絶縁性基板または絶縁性フィルムを製造すること
は、きわめて困難である。その理由は、このリードフレ
ームの特徴を活かすために微細な加工を行わなければな
らないが、このため独立電極を形成した絶縁性基板また
は絶縁性フィルムは、印刷法で製造することが難しく、
したがってフォトエツチング法により製造しなければな
らないからである。
フォトエツチング法においては、きわめて重要な工程と
してレジストコーティングがあるが、この工程では如何
に均一かつ密着性の良好なレジスト層を形成するかが重
要となる。第3図に示すリードフレームにおける絶縁性
基板または絶縁性フィルムのような高精細F P C(
Flexible Pr1ntedCircuit)基
板用の基材等の自己支持性のない基材に対するレジスト
のコーティング法としては、水系レジストの掛は流し法
によるものがコストパフォーマンスの点で一番良好であ
る。
[,5!明が解決しようとする課題] しかしながら、このとき問題となる点は、絶縁性基板ま
たは絶縁性フィルムの基材に反りが生じるということで
ある。特に、前述のような高精細なFPC基板用の基材
は銅箔と各種有機材料を積層したものであるので、大変
反りを生じやすい。
基材に反りがあると、レジストコーティング工程におい
てレジスト被膜が均一にならず、露光現像時に不具合が
生じる。すなわち、エツチングした後に断線、ショート
、寸法異常等の種々の問題が生じる。
本発明は、このような問題に艦みてなされたものであり
、その目的は、絶縁性基板または絶縁性フィルムの反り
を低減することができる金属箔積層フィルムを提供する
ことにある。
本発明の他の目的は、前記金属箔積層フィルムを用いて
、生産性を向上することのできる絶縁性基板または絶縁
性フィルムの製造方法を提供することにある。
口課題を解決するための手段] 前述の課題を解決するために、本発明に係る金属箔積層
フィルムは、離形処理を施した保護フィルムの両面に、
耐熱性接着剤層、ポリイミド樹脂等の電気絶縁性フィル
ム層および銅等の電気伝導性を有する金属箔層が外側に
向かってこれらの順に積層されていることを特徴として
いる。
また、本発明に係る絶縁性基板または絶縁性フィルムの
製造方法は、前記金属箔積層フィルムの両面の金属箔層
に対して、前記絶縁性基板または絶縁性フィルムの製造
における各工程を同時に行うことを特徴としている。
[作用コ このように構成された本発明の金属箔積層フィルムによ
れば、離形処理を施した保護フィルムの両面に、この保
護フィルムを中心に接着剤層、絶縁性フィルム層および
金属箔層が対称に配設されることになる。したがって、
金属箔積層フィルムは反りが生じなくなる。
また、本発明の絶縁性基板または絶縁性フィルムの製造
方法によれば、両面に形成される金属箔層に対して、レ
ジスト成膜工程、エツチング行程、レジスト剥膜工程、
およびめっき工程等の絶縁性基板または絶縁性フィルム
の各製造工程が両面で同時に行われるので、絶縁性基板
または絶縁性フィルムの生産性が向上する。
[実施例] 以下、図面を用いて本発明の詳細な説明する。
第1図(A)は本発明にかかる金属箔積層フィルムの一
実施例で、金属箔として銅箔を用いた例を示す断面図、
同図(B)はこの実施例の金属箔を用いて絶縁性基板ま
たは絶縁性フィルムを製造する方法の一実施例を説明す
る図である。
第1図(A)に示すように、銅箔積層フィルム1は、離
形処理を施した保護フィルム2の画面に、リードフレー
ムに張り合わせるための高耐熱性の接着剤層3,3、ポ
リイミド樹脂等の電気絶縁性および耐熱性に優れたフィ
ルム層4,4、および銅箔層5,5が、外側に向かって
これらの順に積層されて形成されている。すなわち、銅
箔積層フィルム1は、保護フィルム2を中心に接着剤層
3、絶縁性フィルム層4および銅箔層5が対称に配設さ
れた構造とされている。したがって、銅箔積層フィルム
1は反りが生じないものとなる。なお、絶縁性フィルム
層4は銅箔層5を接着する接着剤層をも含むものである
このように構成された銅箔積層フィルムから、絶縁性基
板または絶縁性フィルムを製造するには、第1図(B)
に示すようにまず両側の銅箔層5゜5の表面にエツチン
グ用レジストをコーティングしてレジスト膜6を形成す
る。次に、銅箔層5゜5に対してエツチングを施して、
独立電極の所定のパターンを形成し、その後レジストを
除去する。
次いで、めっき用レジスト7をコーティングして、独立
電極のワイヤボンディング部にめっきαを施し、その後
めっき用レジスト7を除去する。こうして、絶縁性基板
または絶縁性フィルムが銅箔積層フィルム1から形成さ
れる。
このようにして行われる絶縁性基板または絶縁性フィル
ムの製造においては、レジスト成膜工程、エツチング加
工工程、レジスト剥膜工程、およびめっき工程の各工程
が銅箔積層フィルム1の両面で同時に進行するので、製
造工程中に銅箔積層フィルム1が反るようなこともなく
なる。しかも、各製造工程が両面で同時に進行すること
により、絶縁性基板または絶縁性フィルムの生産性が向
上する。
そして、同図(b)■に示すように上下2枚の絶縁性基
板または絶縁性フィルムはそれぞれ保護フィルム2から
剥されて、外形加工された後にリードフレームに張り付
けられる。
なお、前述の実施例では金属箔として銅箔を用いるもの
としているが、本発明はこれに限定されるものではなく
、他の電気伝導性に優れた金属箔を用いることもできる
[発明の効果] 以上の説明から明らかなように、本発明の金属箔積層フ
ィルムによれば、独立電極が形成された絶縁性基板また
は絶縁性フィルムの製造に際して反りが発生することが
ないので、反りを原因とする断線、ショート、寸法異常
等の不具合を防止することができる。
また、本発明の絶縁性基板または絶縁性フィルムの製造
方法によれば、金属箔積層フィルムの両面でその製造の
各工程が同時に進行するので、生産性が向上するととも
に、製造コストが低減する。
【図面の簡単な説明】
第1図(A)は本発明にかかる金属箔積層フィルムの一
実施例で、金属箔として銅箔を用いた例を示す断面図、
同図(B)はこの実施例の金属箔を用いて絶縁性基板ま
たは絶縁性フィルムを製造する方法の一実施例を説明す
る図、第2図は従来のリードフレームの一例を示し、 
(A)はその平面図、 (B)は(A)におけるIIB
−IIB線に沿う断面図、第3図は多ビン化を可能にす
るための一例として考えられる絶縁性基板または絶縁性
フィルムが張り合わされるリードフレームを示し、(A
)はその平面図、 (B)は(A)における■B−11
1B線に沿う断面図、第4図はそのリードフレームに取
り付けられた半導体素子、インナーリードおよび中間パ
ッドの連結状態を示す図、第5図はリードフレームと絶
縁性基板または絶縁性フィルムとの組み合わせを説明す
る図であり、 (A)はその平面図、 (B)は(A)
におけるVB−VB線に沿った断面図、第6図は絶縁性
基板または絶縁性フィルムが張り合わされたリードフレ
ームの製造過程の説明図である。 1・・・銅箔積層フィルム、 2・・保護フィルム、 
3・・・接着剤層、4・・・絶縁性フィルム、5・・銅
箔層特許 出 願人 大日本印刷株式会社

Claims (2)

    【特許請求の範囲】
  1. (1)離形処理を施した保護フィルムの両面に、耐熱性
    接着剤層、ポリイミド樹脂等の電気絶縁性フィルム層お
    よび銅等の電気伝導性を有する金属箔層が外側に向かっ
    てこれらの順に積層されていることを特徴とする金属箔
    積層フィルム。
  2. (2)請求項1記載の金属箔積層フィルムから絶縁性基
    板または絶縁性フィルムを製造する方法において、 前記金属箔積層フィルムの両面の金属箔層に対して、前
    記絶縁性基板または絶縁性フィルムの製造における各工
    程を同時に行うことを特徴とする絶縁性基板または絶縁
    性フィルムの製造方法。
JP23922390A 1990-09-10 1990-09-10 金属箔積層フィルムおよび絶縁性基板または絶縁性フイルムの製造方法 Pending JPH04118231A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23922390A JPH04118231A (ja) 1990-09-10 1990-09-10 金属箔積層フィルムおよび絶縁性基板または絶縁性フイルムの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23922390A JPH04118231A (ja) 1990-09-10 1990-09-10 金属箔積層フィルムおよび絶縁性基板または絶縁性フイルムの製造方法

Publications (1)

Publication Number Publication Date
JPH04118231A true JPH04118231A (ja) 1992-04-20

Family

ID=17041582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23922390A Pending JPH04118231A (ja) 1990-09-10 1990-09-10 金属箔積層フィルムおよび絶縁性基板または絶縁性フイルムの製造方法

Country Status (1)

Country Link
JP (1) JPH04118231A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028817A (ja) * 2011-10-27 2012-02-09 Fujimori Kogyo Co Ltd Fpc用保護フィルム、fpc用保護フィルム付樹脂導体箔積層体およびそれを用いたフレキシブルプリント配線基板の製造方法
JP2014123755A (ja) * 2014-02-03 2014-07-03 Fujimori Kogyo Co Ltd Fpc用保護フィルム、fpc用保護フィルム付樹脂導体箔積層体およびそれを用いたフレキシブルプリント配線基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028817A (ja) * 2011-10-27 2012-02-09 Fujimori Kogyo Co Ltd Fpc用保護フィルム、fpc用保護フィルム付樹脂導体箔積層体およびそれを用いたフレキシブルプリント配線基板の製造方法
JP2014123755A (ja) * 2014-02-03 2014-07-03 Fujimori Kogyo Co Ltd Fpc用保護フィルム、fpc用保護フィルム付樹脂導体箔積層体およびそれを用いたフレキシブルプリント配線基板の製造方法

Similar Documents

Publication Publication Date Title
KR100537972B1 (ko) 집적 회로 패키지용 칩 스케일 볼 그리드 어레이
US5652461A (en) Semiconductor device with a convex heat sink
US6246114B1 (en) Semiconductor device and resin film
US6025650A (en) Semiconductor device including a frame terminal
US6596561B2 (en) Method of manufacturing a semiconductor device using reinforcing patterns for ensuring mechanical strength during manufacture
US7005327B2 (en) Process and structure for semiconductor package
US6020218A (en) Method of manufacturing ball grid array semiconductor package
US20110177657A1 (en) Semiconductor device
JPH0794553A (ja) 半導体装置およびその製造方法
JP4070470B2 (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
KR100658022B1 (ko) 회로 장치의 제조 방법
KR100639737B1 (ko) 회로 장치의 제조 방법
JPH04118231A (ja) 金属箔積層フィルムおよび絶縁性基板または絶縁性フイルムの製造方法
JPH0831879A (ja) 半導体装置とtabテープ及びそれぞれの製造方法
JP3915226B2 (ja) 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ
JP3421478B2 (ja) 半導体装置及びその製造方法
US20040245613A1 (en) Chip scale package and method of fabricating the same
JPH06177315A (ja) 多層リードフレーム
TW201036113A (en) Substrateless chip package and fabricating method
JPH0927563A (ja) 半導体装置の製造方法
JPH0685127A (ja) 金属箔積層フィルム
JPH04118956A (ja) リードフレーム部材
JP3262262B2 (ja) 半導体装置の製造方法
KR0152576B1 (ko) 센터 패드를 갖는 적층칩 패키지
JPH05326814A (ja) 電子回路素子搭載用リードフレーム