CN106560919B - 焊垫及焊垫制作方法 - Google Patents

焊垫及焊垫制作方法 Download PDF

Info

Publication number
CN106560919B
CN106560919B CN201510644990.7A CN201510644990A CN106560919B CN 106560919 B CN106560919 B CN 106560919B CN 201510644990 A CN201510644990 A CN 201510644990A CN 106560919 B CN106560919 B CN 106560919B
Authority
CN
China
Prior art keywords
weld pad
contact portion
layer
outer part
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510644990.7A
Other languages
English (en)
Other versions
CN106560919A (zh
Inventor
衡弘强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peng Ding Polytron Technologies Inc
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Peng Ding Polytron Technologies Inc
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peng Ding Polytron Technologies Inc, Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Peng Ding Polytron Technologies Inc
Priority to CN201510644990.7A priority Critical patent/CN106560919B/zh
Priority to TW104134478A priority patent/TWI608775B/zh
Publication of CN106560919A publication Critical patent/CN106560919A/zh
Application granted granted Critical
Publication of CN106560919B publication Critical patent/CN106560919B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)

Abstract

本发明涉及一种焊垫，形成在一基体上并与该基体电连接。所述焊垫包括接触部及围绕所述接触部的外围部。所述外围部形成有多条凹槽。所述接触部的厚度大于所述外围部的厚度。所述接触部与所述外围部形成阶梯结构。本发明还涉及一种焊垫制作方法。

Description

焊垫及焊垫制作方法
技术领域
本发明涉及一种焊垫及焊垫制作方法。
背景技术
现有技术中在焊垫上面焊接零件时，由于焊垫表面平整，当焊接在焊垫上的零件遭受外推力作用时，所述零件连通焊料一起从所述焊垫表面剥离。为解决零件受外推力作用时，其连同焊料一起自所述焊垫表面剥离的问题，通常会针对焊接零件增加点胶制程。然而，此将造成生产流程的冗长及生产成本的增加。
发明内容
有鉴于此，有必要提供一种克服上述问题的一种焊垫及焊垫制作方法。
一种焊垫，形成在一基体上并与该基体电连接。所述焊垫包括接触部及围绕所述接触部的外围部。所述接触部和所述外围部分别设置于所述基体上，且所述接触部的厚度大于所述外围部的厚度以使所述接触部与所述外围部形成阶梯结构，所述外围部形成有多条凹槽。所述接触部用于承载焊料以焊接零件，所述凹槽用于容置流入熔融的所述焊料。
一种焊垫制作方法，包括步骤：提供一基体，其一侧表面形成有导电金属层，所述导电金属层包括一预形成接触部区及围绕所述预形成接触部区的周边区；在所述预形成接触部区形成一镀层，从而得到接触部，所述接触部包括所述镀层及与所述镀层接触的所述导电金属层；选择性移除部分位于所述周边区的所述导电金属层形成多条凹槽，以形成位于所述周边区且围绕所述接触部的外围部，进而形成焊垫；其中，所述接触部的厚度大于所述外围部的厚度以使所述接触部与所述外围部形成阶梯结构。
相较于现有技术，本发明提供的焊垫及焊垫制作方法，由于所述焊垫包括接触部及围绕接触部的外围部，且所述外围部形成有多条凹槽，在焊接零件时，增大了焊料与所述焊垫之间的接触面积，从而增强了焊接强度，一方面，可使得焊接在焊垫上的零件在遭受外推力时不易从焊垫表面剥离，另一方面，可免去点胶固定焊接在焊垫上的零件的步骤，缩短生产流程及降低生产成本。
附图说明
图1是本发明提供的焊垫的俯视示意图。
图2是本发明提供的焊垫的剖面示意图。
图3是本发明提供的一侧表面形成有导电金属层的基体的俯视示意图。
图4是图3的一侧表面形成有导电金属层的基体的剖面示意图。
图5是在图3的导电金属层的预形成接触部区形成镀层后的俯视示意图。
图6是图5的导电金属层的预形成接触部区形成有镀层的剖视示意图。
图7是选择性移除图6中部分位于周边区的导电金属层形成多条凹槽后的俯视示意图。
图8是图7的选择性移除图6中部分位于周边区的导电金属层形成多条凹槽后的剖视图。
图9是在图7所示的形成有多条凹槽的导电金属层上形成防焊层后的俯视图。
图10是在图7所示的形成有多条凹槽的导电金属层上形成防焊层后的剖视图。
图11是在图9中自所述防焊层露出的导电金属层上形成保焊层后的俯视图。
图12是在图9中自所述防焊层露出的导电金属层上形成保焊层后的剖视图。
图13-15是在焊垫上焊接零件的过程剖视图。
主要组件符号说明
基体 100
焊垫 10、31
接触部 11
外围部 12
基层 111
镀层 112
凹槽 121
保焊层 13
导电金属层 101
预形成接触部区 1011
周边区 1012
防焊层 14
开口 141
焊料 20
零件 30
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下麺结合具体实施方式对本发明提供的焊垫及焊垫制作方法进行详细说明。
请一并参阅图1及图2，本发明提供的焊垫10形成在一基体100上。所述焊垫10与所述基体100电性连接。所述焊垫10可由铜、铝、银等导电材料制成。所述基体100可为电路板、芯片或其他电子组件。
所述焊垫10包括接触部11及外围部12。接触部11和外围部12分别设置于基体100上，且外围部12围绕接触部11设置。本实施方式中，所述接触部的厚度大于所述外围部12的厚度以使接触部11与所述外围部12形成阶梯结构。
本实施方式中，所述接触部11包括基层111及镀层112。所述镀层112设置于所述基层111背离所述基体100的一侧。
所述外围部12形成有多条凹槽121。本实施方式中，所述多条凹槽121自所述接触部11向外发散分布。所述凹槽121在厚度方向上贯穿所述外围部12。部分所述基体100自所述凹槽121露出。
所述焊垫10还包括保焊层13。所述保焊层13可为金层或有机保焊层。所述保焊层13覆盖所述接触部11及外围部12。所述凹槽121自所述保焊层13露出。
可以理解的是，其他实施方式中，所述多条凹槽121可延伸至所述接触部11。
本发明还提供一种上述焊垫10的制作方法。所述焊垫制作方法包括以下步骤。
第一步，请一并参阅图3及图4，提供一个基体100。
所述基体100可为电路板基材、电路板、芯片或其他电子组件。所述基体100一侧表面形成有导电金属层101。所述导电金属层101可为铜、铝、银等。所述导电金属层101包括预形成接触部区1011及围绕所述预形成接触部区1011的周边区1012。本实施方式中，所述导电金属层101包括两个间隔的预形成接触部区1011。
第二步，请一并参阅图5及图6，在所述预形成接触部区1011形成镀层112，从而得到所述接触部11。所述接触部11包括所述镀层112及与所述镀层112接触的所述导电金属层101。
所述镀层112凸出于所述导电金属层101。所述镀层112可通过电镀或化学镀的方式形成。第三步，请一并参阅图7及图8，选择性移除部分位于所述周边区1012的所述导电金属层101形成多条凹槽121，以形成位于所述周边区1012且围绕所述接触部11的外围部12，从而形成两个所述焊垫10。其中，所述接触部11的厚度大于所述外围部12的厚度以使所述接触部11与所述外围部12形成阶梯结构。
本实施方式中，所述多条凹槽121自所述接触部11发散分布。所述两个焊垫10相向侧未形成所述凹槽121。所述凹槽121在厚度方向上贯穿所述导电金属层101。部分所述基体100自所述凹槽121露出。所述多条凹槽121可通过影像转移及蚀刻的方式形成。
可以理解的是，请一并参阅图9及图10，当所述基体100为电路板基材或电路板时，在形成所述凹槽121后，所述焊垫制作方法还包括形成防焊层14的步骤。所述防焊层14开设有开口141。所述焊垫10自所述开口141露出。
可以理解的是，请一并参阅图11及图12，在形成所述防焊层14后，所述焊垫制作方法还包括形成所述保焊层13。所述保焊层13可为金层或有机保焊层。所述保焊层13覆盖所述接触部11及外围部12。部分所述凹槽121自所述保焊层13露出。
可以理解的是，当所述基体100为电路板基材时，在形成所述焊垫10的过程中可同时将电路板基材制作形成电路板。
可以理解的是，其他实施方式中，也可不在所述预形成接触部区1011形成所述镀层112。
当在所述焊垫10上焊接零件30时，请一并参图13、图14及图15，首先，在所述焊垫10的接触部11形成焊料20；接着，将零件30安装在所述焊垫10上，所述零件30的焊垫31经由所述焊料20与所述接触部电连接；然后，经回炉焊，将所述零件30焊接在所述焊垫10上，由于回炉焊时高温使所述焊料20熔融而流至所述外围部12，并灌入所述凹槽121，增大了所述焊料20与所述焊垫10之间的接触面积，并将所述零件30受外推力作用的应力点引至所述焊垫10内部，因此，可使得所述零件30在遭受外推力时不易从所述焊垫10表面剥离。
另外，由于所述凹槽121是自所述接触部11向外发散分布，在回炉焊时，气体可沿所述凹槽121逃逸，从而不易在焊接中形成气泡。
相较于现有技术，本发明提供的焊垫及焊垫制作方法，由于所述焊垫包括接触部及围绕接触部的外围部，且所述外围部形成有多条凹槽，在焊接零件时，增大了焊料与所述焊垫之间的接触面积，从而增强了焊接强度，一方面，可使得焊接在焊垫上的零件在遭受外推力时不易从焊垫表面剥离，另一方面，可免去点胶固定焊接在焊垫上的零件的步骤，缩短生产流程及降低生产成本。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种焊垫，形成在一基体上并与该基体电连接，其特征在于：所述焊垫包括接触部及围绕所述接触部的外围部，所述接触部和所述外围部分别设置于所述基体上，且所述接触部的厚度大于所述外围部的厚度以使所述接触部与所述外围部形成阶梯结构，所述外围部形成有多条凹槽，所述接触部用于承载焊料以焊接零件，所述凹槽用于容置流入熔融的所述焊料。
2.如权利要求1所述的焊垫，其特征在于，所述凹槽自所述接触部发散分布。
3.如权利要求1所述的焊垫，其特征在于，所述焊垫还包括保焊层，所述保焊层覆盖所述接触部及部分外围部，所述凹槽自所述保焊层露出。
4.如权利要求3所述的焊垫，其特征在于，所述保焊层为金层。
5.如权利要求3所述的焊垫，其特征在于，所述保焊层为有机保焊层。
6.如权利要求1所述的焊垫，其特征在于，所述凹槽曝露部分所述基体。
7.一种焊垫制作方法，包括步骤：
提供一基体，其一侧表面形成有导电金属层，所述导电金属层包括一预形成接触部区及围绕所述预形成接触部区的周边区；
在所述预形成接触部区形成一镀层，从而得到接触部，所述接触部包括所述镀层及与所述镀层接触的所述导电金属层；
选择性移除部分位于所述周边区的所述导电金属层形成多条凹槽，以形成位于所述周边区且围绕所述接触部的外围部，进而形成焊垫；其中，所述接触部的厚度大于所述外围部的厚度以使所述接触部与所述外围部形成阶梯结构。
8.如权利要求7所述的焊垫制作方法，其特征在于，选择性移除部分位于所述周边区的所述导电金属层形成多条凹槽，以形成位于所述周边区且围绕所述接触部的外围部之后，还包括在所述焊垫表面形成防焊层，所述防焊层开设有开口，所述焊垫自所述开口露出。
9.如权利要求8所述的焊垫制作方法，其特征在于，在所述焊垫表面形成防焊层之后，还包括在所述焊垫表面形成保焊层。
10.如权利要求7所述的焊垫制作方法，其特征在于，通过影像转移及蚀刻的方式选择性移除部分位于所述周边区的所述导电金属层形成多条凹槽，以形成位于所述周边区且围绕所述接触部的外围。
CN201510644990.7A 2015-10-06 2015-10-06 焊垫及焊垫制作方法 Active CN106560919B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510644990.7A CN106560919B (zh) 2015-10-06 2015-10-06 焊垫及焊垫制作方法
TW104134478A TWI608775B (zh) 2015-10-06 2015-10-21 焊墊及焊墊製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510644990.7A CN106560919B (zh) 2015-10-06 2015-10-06 焊垫及焊垫制作方法

Publications (2)

Publication Number Publication Date
CN106560919A CN106560919A (zh) 2017-04-12
CN106560919B true CN106560919B (zh) 2019-03-12

Family

ID=58485253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510644990.7A Active CN106560919B (zh) 2015-10-06 2015-10-06 焊垫及焊垫制作方法

Country Status (2)

Country Link
CN (1) CN106560919B (zh)
TW (1) TWI608775B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114222425A (zh) * 2021-12-17 2022-03-22 浪潮商用机器有限公司 Pcb板焊盘及电路板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101018451A (zh) * 2007-03-06 2007-08-15 友达光电股份有限公司 焊垫结构
US8163643B1 (en) * 2009-08-31 2012-04-24 Linear Technology Corporation Enhanced pad design for solder attach devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
TW200826771A (en) * 2006-12-15 2008-06-16 Inventec Appliances Corp Printed circuit board with enhanced solder joint strength
US7808089B2 (en) * 2007-12-18 2010-10-05 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features
CN101384136B (zh) * 2008-10-17 2014-04-02 林克治 软性线路板表面贴装工艺及其使用的磁性治具

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101018451A (zh) * 2007-03-06 2007-08-15 友达光电股份有限公司 焊垫结构
US8163643B1 (en) * 2009-08-31 2012-04-24 Linear Technology Corporation Enhanced pad design for solder attach devices

Also Published As

Publication number Publication date
TW201720258A (zh) 2017-06-01
CN106560919A (zh) 2017-04-12
TWI608775B (zh) 2017-12-11

Similar Documents

Publication Publication Date Title
WO2015151273A1 (ja) 半導体装置
CN101192587B (zh) 半导体器件的制造方法
CN101636038B (zh) 具有增强机械强度的印刷电路板球栅阵列系统
US9437565B2 (en) Semiconductor substrate and semiconductor package structure having the same
CN104659003B (zh) 半导体器件及其制造方法
US10192804B2 (en) Bump-on-trace packaging structure and method for forming the same
TW201533860A (zh) 配線基板及使用其之半導體裝置
KR20090081472A (ko) 실장 기판 및 이를 이용한 반도체 패키지의 제조 방법
JP6008603B2 (ja) 半導体装置
CN105742256A (zh) 封装结构及其制法
US20150206852A1 (en) Copper clad laminate having barrier structure and method of manufacturing the same
JP2008181977A (ja) パッケージ、そのパッケージの製造方法、そのパッケージを用いた半導体装置、そのパッケージを用いた半導体装置の製造方法
CN1980530A (zh) 电路板导电凸块结构的制法
CN106560919B (zh) 焊垫及焊垫制作方法
CN105489580B (zh) 半导体衬底及半导体封装结构
US20140117540A1 (en) Semiconductor manufacturing method and semiconductor structure thereof
KR20110122242A (ko) 반도체 패키지 및 그 제조방법
JP2014116569A (ja) 半導体、およびその製造方法
WO2020213133A1 (ja) 半導体装置
JP2008198916A (ja) 半導体装置及びその製造方法
US20140120715A1 (en) Semiconductor manufacturing method, semiconductor structure and package structure thereof
US20100065246A1 (en) Methods of fabricating robust integrated heat spreader designs and structures formed thereby
US20130153282A1 (en) Printed circuit board
TW202022896A (zh) 導電物質的布局方法、布局結構及包含其之ｌｅｄ顯示器
CN104124180A (zh) 芯片封装结构的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Guangdong city of Shenzhen province Baoan District Songgang street Chuanyan Luo Lu Yan

Applicant after: Peng Ding Holdings (Shenzhen) Limited by Share Ltd

Applicant after: Hongqisheng Precision Electronic (Qinhuangdao) Co., Ltd.

Applicant after: Peng Ding Polytron Technologies Inc

Address before: 518000 Guangdong city of Shenzhen province Baoan District Songgang streets Yan Chuanyan Luzhen Luo Ding Technology Park plant A1 building to building A3

Applicant before: Fuku Precision Components (Shenzhen) Co., Ltd.

Applicant before: Hongqisheng Precision Electronic (Qinhuangdao) Co., Ltd.

Applicant before: Peng Ding Polytron Technologies Inc

GR01 Patent grant
GR01 Patent grant