CN105210202B - 发光半导体器件和用于制造发光半导体器件的方法 - Google Patents

发光半导体器件和用于制造发光半导体器件的方法 Download PDF

Info

Publication number
CN105210202B
CN105210202B CN201480026324.0A CN201480026324A CN105210202B CN 105210202 B CN105210202 B CN 105210202B CN 201480026324 A CN201480026324 A CN 201480026324A CN 105210202 B CN105210202 B CN 105210202B
Authority
CN
China
Prior art keywords
radiation
guide layer
semiconductor chip
semiconductor devices
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480026324.0A
Other languages
English (en)
Other versions
CN105210202A (zh
Inventor
托马斯·施瓦茨
弗兰克·辛格
亚历山大·林科夫
斯特凡·伊莱克
沃尔夫冈·门希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN105210202A publication Critical patent/CN105210202A/zh
Application granted granted Critical
Publication of CN105210202B publication Critical patent/CN105210202B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

提出一种发射辐射的半导体器件，其具有‑至少一个具有半导体层序列(200)的半导体芯片(2)，所述半导体层序列具有设置用于产生辐射的有源区域(20)；‑安装面(11)，在所述安装面上构成有用于外部接触半导体芯片的至少一个电接触部(51，52)，其中安装面平行于半导体层序列的主延伸平面伸展；‑辐射出射面(10)，所述辐射出射面倾斜于或垂直于安装面伸展；‑辐射引导层(3)，所述辐射引导层设置在半导体芯片和辐射出射面之间的光路中；和‑反射器本体(4)，所述反射器本体局部地邻接于辐射引导层并且在半导体器件的俯视图中遮盖半导体芯片。此外，提出一种用于制造发射辐射的半导体器件的方法。

Description

发光半导体器件和用于制造发光半导体器件的方法
技术领域
本发明涉及一种发射辐射的半导体器件以及一种用于制造发射辐射的半导体器件的方法。
背景技术
在手持电子设备、例如移动式无线电设备中通常应用液晶显示器，也能够将LED用于所述手持电子设备的背光照明。然而，随着这种设备的结构高度的进一步降低，也提高对LED的结构高度的要求，使得所述要求不再能够借助常规的结构形式容易地达到。
发明内容
本发明的目的是：提出一种发射辐射的半导体器件，所述半导体器件在结构高度小的情况下提供足以用于设备应用的光流。此外，应提出一种方法，借助所述方法能够简单地且成本适宜地制造这种发射辐射的半导体器件。
所述目的还通过根据本发明的发射辐射的半导体器件或方法来实现。其他的设计方案和有利方案是下文的主题。
根据至少一个实施方式，发射辐射的半导体器件具有至少一个具有半导体层序列的半导体芯片。半导体层序列具有设置用于产生辐射的有源区域。有源区域尤其设置用于产生可见、紫外或红外光谱范围中的辐射。半导体层序列例如具有第一传导类型的第一半导体层和与第一传导类型不同的第二传导类型的第二半导体层。有源区域设置在第一半导体层和第二半导体层之间。为了半导体芯片的电接触，半导体芯片适当地具有第一连接面和第二连接面。
根据发射辐射的半导体器件的至少一个实施方式，半导体器件具有安装面，在所述安装面上构成有用于外部电接触半导体芯片的至少一个电接触部。安装面尤其平行于半导体层序列的半导体层的主延伸平面伸展。术语“平行”也包括半导体层序列的主延伸平面和安装面的相对设置方式，其中受生产条件限制地安装面和主延伸平面围成小的角度、例如最高10°的角度。半导体器件在竖直方向上在半导体器件的前侧和安装面之间延伸。将竖直方向理解为垂直于安装面伸展的方向。相应地，将横向方向理解为平行于安装面伸展的方向。
特别地，在安装面上构成第一电接触部和第二电接触部。
根据发射辐射的半导体器件的至少一个实施方式，半导体器件具有辐射出射面，所述辐射出射面倾斜于或垂直于安装面伸展。例如，辐射出射面与安装面围成60°和120°之间的、尤其85°和95°之间的角度，其中包括边界值。辐射出射面构成在半导体器件的在横向方向上对半导体器件限界的侧面上。辐射出射面尤其在横向方向上与半导体芯片隔开。特别地，半导体器件具有刚好一个辐射出射面。换而言之，半导体器件的其余的侧面和半导体器件的前侧没有辐射出射面。发射辐射的半导体器件的主放射方向尤其平行于安装面伸展。
根据发射辐射的半导体器件的至少一个实施方式，半导体器件具有辐射引导层。辐射引导层尤其设置在半导体芯片和辐射出射面之间的光路中。辐射引导层是对于在半导体芯片的有源区域中产生的辐射透明的或至少半透明的。特别地，辐射引导层连续地从半导体芯片延伸至辐射出射面。这就是说，辐射引导层邻接于半导体芯片并且形成辐射出射面。辐射引导层因此局部地形成半导体器件的侧面。
根据发射辐射的半导体器件的至少一个实施方式，半导体器件具有反射器本体。反射器本体尤其局部地邻接于辐射引导层。反射器本体设置用于将在辐射引导层中引导的且沿朝反射器本体的方向伸展的辐射反射回到辐射引导层中。反射器本体能够漫反射地和/或定向反射地构成。例如，反射器本体包含塑料，所述塑料掺有提高反射率的颗粒。例如硅树脂的聚合物材料例如适合用于反射器本体。例如氧化钛适合用于颗粒。
在半导体器件的俯视图中，反射器本体至少局部地、优选完全地遮盖半导体芯片。借助于反射器本体避免将通过半导体芯片的前侧射出的辐射沿竖直方向从发射辐射的半导体器件中射出。特别地，辐射能够向回反射到辐射引导层中并且随后穿过侧向的辐射出射面射出。
在发射辐射的半导体器件的至少一个实施方式中，半导体器件具有：至少一个具有半导体层序列的半导体芯片，所述半导体层序列具有设置用于产生辐射的有源区域。发射辐射的半导体器件包括安装面，将用于外部接触半导体芯片的至少一个电接触部构成在所述安装面上，其中安装面平行于半导体层序列的主延伸平面伸展。辐射出射面倾斜于或垂直于安装面伸展。此外，发射辐射的半导体器件包括辐射引导层，所述辐射引导层设置在半导体芯片和辐射出射面之间的光路中。此外，发射辐射的半导体器件包括反射器本体，所述反射器本体局部地邻接于辐射引导层并且在半导体器件的俯视图中遮盖半导体芯片。
借助于辐射引导层和反射器本体以简单的方式实现半导体器件，所述半导体器件的特征能够在于特别小的结构高度，并且通过辐射出射面、尤其仅通过刚好一个侧向的辐射出射面在运行中发射辐射。半导体器件的特征还在于与常规的侧向发射的半导体器件相比更好的散热，在所述常规的侧向发射的半导体器件中将半导体芯片安置在预制的壳体中。此外，半导体器件能够特别成本适宜地以晶圆级来制造。
发射辐射的半导体器件尤其构成为可表面安装的器件(Surface MountedDevice,SMD)。
根据发射辐射的半导体器件的至少一个实施方式，辐射引导层包含辐射转换材料。辐射转换材料设置用于：将具有第一峰值波长的、在半导体芯片中、尤其在有源区域中产生的初级辐射至少部分地转换成具有与第一峰值波长不同的第二峰值波长的次级辐射。辐射转换材料能够完全地或仅部分地转换在半导体芯片中产生的初级辐射。半导体器件例如发射混合光、尤其对于人眼显现白色的光。例如，由半导体器件总共放射的辐射包含红色、绿色和蓝色光谱范围中的辐射份额。这种半导体器件是对于显示设备、例如液晶显示器的背光照明特别适合的。
根据发射辐射的半导体器件的至少一个实施方式，辐射引导层形成辐射出射面。反射器本体在侧视图中沿着整个环周围绕辐射出射面。因此，反射器本体对辐射出射面限界并且防止辐射从辐射出射面的侧面射出。
根据发射辐射的半导体器件的至少一个实施方式，半导体芯片借助于接触带与接触部连接。例如，接触带局部地设置在辐射引导层和反射器层之间。接触带尤其能够局部地不仅邻接于辐射引导层而且邻接于反射器层。接触带例如构成为施加在辐射引导层上的覆层。替选地，接触带例如能够通过线键合连接形成。
根据发射辐射的半导体器件的至少一个实施方式，在半导体器件的俯视图中辐射引导层完全地、尤其在有源区域的高度上围绕半导体芯片。特别地，半导体芯片的侧面完全地用辐射引导层覆盖。例如，辐射引导层模制到半导体芯片上。
根据半导体器件的至少一个实施方式，辐射引导层在横向方向上设置在半导体芯片和辐射出射面之间。因此，在横向方向上从半导体芯片中射出的辐射直接地耦合输入到辐射引导层中。在竖直方向上，辐射出射面位于与半导体芯片相同的高度上。
根据发射辐射的半导体器件的至少一个实施方式，在半导体器件的俯视图中半导体芯片的前侧没有辐射引导层。特别地，辐射引导层从安装面起观察在竖直方向上不延伸超出半导体芯片或仅稍微延伸超出半导体芯片，即超出最大竖直扩展的最高10％。因此，辐射引导层在竖直方向上不引起放射的辐射的扩宽。由此简化到扁平的光导体中的耦合输入。
根据发射辐射的半导体器件的至少一个实施方式，辐射引导层具有至少一个留空部，半导体芯片通过所述留空部与接触部导电地连接。留空部尤其在竖直方向上完全地延伸穿过辐射引导层。特别地，留空部设置在半导体芯片和辐射出射面之间的直接的光路之外。因此，从半导体芯片的朝向辐射出射面的侧面中沿朝辐射出射面的方向放射的辐射不能够在没有之前进行反射的情况下射到留空部上。为了建立半导体芯片和接触部之间的导电的连接，留空部适当地用导电材料、例如金属填充。
根据半导体器件的至少一个实施方式，辐射引导层在竖直方向上设置在半导体芯片和反射器本体之间。因此，通过半导体芯片的前侧放射的辐射耦合输入到辐射引导层中。沿竖直方向从半导体芯片中放射的辐射借助于反射器本体沿朝辐射出射面的方向偏转。在竖直方向上，辐射出射面从安装面起观察位于半导体芯片之上。该设计方案尤其适合于构成为表面发射器的半导体芯片，即适合于其中仅小部分辐射、例如最多30％的辐射从侧面射出的半导体芯片。在该设计方案中，辐射出射面的竖直扩展在制造时能够与半导体芯片的竖直扩展无关地借助于辐射引导层的竖直扩展来调节。
在一个设计变型形式中，反射器本体在横向方向上完全地围绕半导体芯片。因此，借助于反射器本体避免半导体芯片的侧向的放射，使得通过半导体芯片的前侧完全地或至少至80％或更高地进行到辐射引导层中的耦合输入。
在一个替选的设计变型形式中，辐射引导层完全地或至少部分地覆盖半导体芯片的前侧还有半导体芯片的至少一个侧面、尤其全部侧面。因此，到辐射引导层中的辐射耦合输入能够在半导体芯片的相对大的表面之上进行。
根据发射辐射的半导体器件的至少一个实施方式，半导体芯片在至少两个外面上具有镜层。特别地，半导体芯片除在朝向辐射出射面的侧面上之外能够在全部外侧上设有镜层。镜层例如能够借助于金属层和/或借助于介电的镜结构、例如布拉格镜形成。借助于镜层能够限定：在半导体芯片的哪个部位处应避免辐射耦合输出。
根据发射辐射的半导体器件的至少一个实施方式，半导体芯片设置在导体框上。导体框尤其形成用于电接触半导体器件的接触部。
根据发射辐射的半导体器件的至少一个实施方式，接触部通过在半导体芯片上的覆层构成。这种覆层的特征能够在于与导体框相比更小的厚度，使得尽可能减小半导体器件的结构高度。特别地，接触部和反射器本体在安装面处在竖直方向上相互齐平。
在用于制造多个发射辐射的半导体器件的方法中，根据至少一个实施方式，提供多个半导体芯片，所述半导体芯片分别具有带有设置用于产生辐射的有源区域的半导体层序列。例如，半导体芯片矩阵状地定位，例如定位在辅助载体上或导体框复合件上。构成邻接于半导体芯片的辐射引导层。将辐射引导层至少局部地借助用于构成反射器本体的反射器材料改型。随后，分割成发射辐射的半导体器件，其中每个半导体器件具有至少一个半导体芯片，并且其中在分割时将辐射引导层和反射器本体分开，使得辐射引导层形成分割的半导体器件的辐射出射面。
反射器本体的构成和/或辐射引导层的构成例如能够借助于浇注进行，其中术语浇注通常称作用于施加模塑材料的方法并且尤其也包括注射成形(injection moulding)、压铸(transfer moulding)和模压(compression moulding)。
根据方法的至少一个实施方式，辐射引导层在分割之前在横向方向上完全地由反射器本体包围并且在分割时露出。因此，在分割时形成器件的露出辐射引导层的侧面。反射器本体和辐射引导层在所述侧面上齐平，辐射出射面构成在所述侧面上。
分割例如能够机械地、例如通过锯割或切割，化学地、例如通过刻蚀，或通过用相干辐射、例如借助激光器进行。
因此，分割的半导体器件的侧面、尤其辐射出射面能够具有分割步骤的痕迹、例如机械或化学处理的痕迹或激光辐射作用的痕迹。
根据方法的至少一个实施方式，在辐射引导层中在用反射器材料改型之前构成分离沟槽。特别地，辐射引导层通过分离沟槽分离成与要制造的半导体器件的数量相对应数量的区段。因此，辐射引导层的侧面在构成分离沟槽时形成。特别地，反射器材料在对辐射引导层改型时模制到辐射引导层的在构成分离沟槽时形成的侧面上。与其不同的是，辐射引导层的各个区段也能够在构成辐射引导层时已经形成、例如通过相应成形的浇注模形成。
在对辐射引导层改型之前，辐射引导层的分别具有至少一个半导体芯片的各个区段设置在新的网栅中，使得辐射引导层的各个区段之间的间距在用反射器材料改型时大于分离沟槽的宽度。
根据方法的至少一个实施方式，在构成辐射引导层之后电接触半导体芯片。例如，构成接触带，所述接触带局部地在半导体芯片上和局部地在辐射引导层上伸展。特别地，在构成辐射引导层和构成反射器本体之间进行半导体芯片的接触。
根据方法的至少一个实施方式，半导体芯片穿过辐射引导层中的留空部电接触。留空部已经能够在构成辐射引导层时构成或通过辐射引导层的后续的材料剥离、例如借助于激光进行材料剥离来构成。
根据方法的至少一个实施方式，在构成辐射引导层时辐射引导层模制到半导体芯片的侧面上。因此，辐射引导层邻接于半导体芯片的侧面。
根据方法的至少一个实施方式，半导体芯片的侧面在构成辐射引导层之前设有另一反射器材料。在该情况下，另一反射器材料邻接于半导体芯片的侧面并且防止辐射从半导体芯片侧向地射出。术语“反射器材料”和“另一反射器材料”不表示在执行方法时的所述步骤的顺序方面的顺序。反射器材料和另一反射器材料能够在材料方面是相同类型的或彼此不同。
根据方法的至少一个实施方式，辐射引导层包含辐射转换材料，并且在分割成发射辐射的半导体器件之后通过辐射引导层的材料剥离来调节由半导体器件放射的辐射的色度坐标。材料剥离能够均匀地在辐射出射面的整个面之上进行或仅局部地进行，例如借助于局部的开槽来进行。
半导体芯片和辐射出射面之间的间距优选为50μm和500μm之间，其中包括边界值。间距越小，在反射器本体处反射辐射时的吸收损失就能够越小。另一方面，由于分割截面的例如由制造所引起的定位波动引起的、相对于半导体芯片的间距波动造成色度坐标波动，其中在制造中在间距小的情况下的小的偏差具有比在间距较大的情况下时百分比更大的作用。50μm和500μm之间的间距证实为是尤其适合的，其中包括边界值。尤其指出：例如能够在CIE图表中实现坐标为cx＝0.29和cy＝0.27的色度坐标。该色度坐标对应于大约8500K的色温。然而色度坐标不位于黑体辐射器的曲线上。
所描述的方法尤其适合于制造更前面描述的发射辐射的半导体器件。因此，结合半导体器件阐述的特征也能够考虑用于方法并且反之亦然。
附图说明
其他的特征、设计方案和有利方案从实施例的结合附图的下面的描述中得出。
其示出：
图1A至1D示出半导体器件的实施例的示意俯视图(图1A)、示意剖面图(图1B)和在图1C和1D中示出两个立体图；
图2A、3A、4A和5A分别示出半导体器件的实施例的示意俯视图并且图2B、3B、4B和5B分别示出相应的剖面图；以及
图6A至6J根据示意示出的中间步骤示出用于制造半导体器件的方法的实施例的不同的立体图。
相同的、相同类型的或起相同作用的元件在附图中设有相同的附图标记。
附图中示出的元件彼此间的大小比例和附图不能够视为是合乎比例的。更确切地说，为了更好的示出和/或为了更好的理解能够夸大地示出个别元件和尤其层厚度。
具体实施方式
半导体器件的第一实施例在图1A至1D中示出。半导体器件1沿竖直方向在安装面11和前侧13之间延伸。侧面12在安装面和前侧之间伸展，所述侧面沿横向方向对半导体器件1限界。侧面垂直于或至少基本上垂直于安装面伸展。在侧面12中的一个上构成辐射出射面10。由半导体器件放射的辐射的主放射方向垂直于辐射出射面且平行于安装面伸展。
半导体器件1示例地包括两个设置用于产生辐射的半导体芯片2。半导体芯片在竖直方向上在背侧23和前侧24之间延伸。在横向方向上，半导体芯片通过侧面27限界。半导体芯片2在前侧24上分别具有第一连接面25和第二连接面26。半导体芯片2具有矩形的、非方形的基面。平行于辐射出射面，半导体芯片的扩展优选比在垂直于辐射出射面伸展的方向上大至少20％。因此，与具有方形的基面的半导体芯片相比需要在朝辐射出射面的方向上的更强的辐射耦合输出。但是与其不同的是，也能够应用具有方形的基面的半导体芯片。为了简化视图，在图1A至1D中、尤其在图1B的沿着线AA’的剖面图中没有示出半导体芯片的细节、尤其设置用于产生辐射的有源区域。半导体芯片例如能够如下面结合图2B描述的那样构成。
在安装面11上，半导体器件1具有第一接触部51和第二接触部52。第一接触部51与第一连接面25导电连接，第二接触部52与第二连接面26导电连接。通过在第一和第二接触部之间施加外部电压，载流子能够从不同的侧注入到半导体芯片的有源区域中并且在那里通过发射辐射来复合。
半导体器件1还包括辐射引导层3。辐射引导层沿着整个环周邻接于半导体芯片2。辐射引导层例如借助于模塑材料形成，所述模塑材料在制造时模制到半导体芯片2上。辐射引导层3邻接于半导体芯片2并且形成辐射出射面10。在半导体芯片2中在运行时产生的、通过侧面27耦合输出的辐射能够直接地经由辐射引导层3从半导体器件1中耦合输出，而没有穿过另一边界面。在朝向安装面11的一侧上，辐射引导层3和半导体芯片2齐平。
半导体器件1还包括反射器本体4。如在图1C中的立体图中可见，反射器本体4在半导体器件的侧视图中沿着整个环周环绕辐射引导层3。因此，反射器本体4形成围绕辐射引导层3的框架。在半导体器件1的俯视图中，反射器本体4完全地遮盖半导体芯片2。因此，借助于反射器本体避免：辐射穿过半导体器件1的前侧13耦合输出。
反射器本体4局部地形成半导体器件的安装面11。此外，反射器本体完全地或至少局部地形成前侧13和侧面12。因此，反射器本体4至少部分地形成半导体器件的全部外面。
反射器本体4优选对于在半导体芯片1中产生的辐射具有至少80％的、尤其优选至少90％的反射率。例如，对于反射器层适合的是聚合物材料、如硅树脂，所述聚合物材料填充有反射颗粒、例如氧化钛颗粒。
辐射引导层3包含辐射转换材料，所述辐射转换材料设置用于：将在半导体芯片2中产生的初级辐射完全地或至少部分地转换成次级辐射。例如，半导体芯片和辐射转换材料能够构成为，使得半导体器件整体上发射红色、绿色和蓝色光谱范围中的辐射。这种半导体器件尤其适合于用于显示设备、例如液晶显示器的背光照明单元。
然而，根据半导体器件1的应用也能够考虑：辐射引导层3没有辐射转换材料并且半导体器件仅发射在半导体芯片2中产生的初级辐射、例如蓝色光谱范围中的初级辐射。在辐射引导层3中构成留空部31，所述留空部在竖直方向上完全地延伸穿过辐射引导层。穿过所述留空部将半导体芯片2的连接面25、26与相应所属的接触部51、52导电连接。在半导体器件的俯视图中留空部31构成为，使得半导体芯片2的朝向辐射出射面10的侧面和辐射出射面之间的光路没有留空部。这样避免了通过留空部对辐射出射面遮暗的危险。替选于穿过辐射引导层的留空部，也能够在反射器本体4中进行电接触。这结合图2B详细阐述。
在辐射引导层3上构成接触带55，在半导体器件的俯视图中所述接触带从半导体芯片的连接面25、26延伸至留空部31。接触带设置在辐射引导层和反射器本体4之间进而在半导体器件的俯视图中不可见。
在所示出的实施例中，尤其经由侧面27从半导体芯片中进行辐射耦合输出。因此，对于半导体芯片尤其适合的是构成为体积发射器(Volumenemitter)的半导体芯片。在体积发射器中也经由半导体芯片的侧面进行辐射耦合输出，例如通过半导体芯片的半导体序列的生长衬底的侧面进行辐射耦合输出。
接触部51、52构成为半导体芯片2的覆层。优选地，接触部具有至少10μm的厚度、尤其优选至少25μm的厚度。由此确保：反射器本体4的设置在接触部侧面的部分厚至，足以偏转沿朝安装面11的方向放射的辐射。替选地能够考虑：在安装面的侧面设有用于改进效率的镜覆层。在该情况下，接触部也能够具有更小的厚度。
辐射引导层3的竖直伸展基本上对应于半导体芯片2的竖直伸展。半导体器件的总结构高度通过辐射引导层3的竖直伸展和反射器本体4在辐射引导层之上和之下的竖直伸展的总和中得出。借助该结构能够实现尤其小的结构高度。此外，这种半导体器件尤其适合于侧向地耦合输入到相对薄的光导体中。优选地，半导体器件1具有最高500μm的结构高度、即竖直伸展，优选100μm和300μm之间的、例如200μm的结构高度，其中包括边界值。
在图2A中在俯视图和在图2B中沿着线BB’的相应的剖视图中示出的实施例基本上对应于结合图1A至1D描述的第一实施例。与其不同的是，辐射引导层3在竖直方向上设置在半导体器件1的前侧13和半导体芯片2之间。因此，到辐射引导层中的辐射耦合输入通过半导体芯片2的前侧24进行。
反射器本体4在该实施例中通过子体42和另一子体43形成。在制造半导体器件时，子体和另一子体分别由反射器材料形成、例如借助于浇注形成。子体和另一子体能够在材料方面相同类型地或彼此不同地构成。子体42在横向方向上完全地环绕半导体芯片2。因此，借助于子体42来避免从半导体芯片中的侧向的辐射耦合输出。另一子体43设置在子体42的背离安装面11的侧上。因此，在竖直方向上，辐射引导层3局部地在反射器本体的两个子体之间伸展。在侧视图中，由子体42和另一子体43形成的反射器本体4如结合图1C描述那样框架状地围绕由辐射引导层3形成的辐射出射面。
在子体42中构成开口41，通过所述开口将半导体芯片2与接触部51、52导电接触。因此不再需要辐射引导层中的留空部。
图2B中示出的半导体芯片构成为体积发射器，其中将半导体层序列200设置在载体29上。载体例如是用于外延沉积半导体层序列200的生长衬底。半导体层序列包括设置用于产生辐射的有源区域20，所述有源区域设置在第一传导类型的、例如n型传导的第一半导体层21和与第一传导类型不同的第二传导类型的、例如p型传导的第二半导体层22之间。半导体层序列的半导体层的主延伸平面平行于安装面11伸展。对于半导体层序列200例如适合的是III-V族化合物半导体材料。对于氮化物半导体材料，尤其AlxInyGa1-x-yN，其中0≤x≤1，0≤y≤1并且x+y≤1而言，适合作为生长衬底的例如是蓝宝石或碳化硅。辐射耦合输出尤其也通过载体29的侧面进行。
在图3A和3B中的俯视图和沿着线CC’的相应的剖面图中示出的实施例与根据图2A和2B描述的实施例的区别尤其在于：半导体芯片2构成为薄膜半导体芯片。在该情况下，载体29与半导体层序列的生长衬底不同。半导体层序列200借助于连接层28、例如焊料层或导电粘结层固定在载体29上。
半导体芯片在背侧23上具有第一连接面25并且在前侧24上具有第二连接面26。因此，穿过载体29进行电接触。第二半导体层22经由第二连接层260与第二连接面26导电连接。第二连接层用作为用于在有源区域20中产生的辐射的镜层。这种薄膜半导体芯片非常近似地表现为表面发射器。在半导体层序列200中构成凹处251，所述凹处从朝向载体29的一侧起穿过第二半导体层22和有源区域20延伸到第一半导体层21中。在所述凹处中将第一半导体层21与第一连接层250导电连接。第二连接层局部地在第一连接层和半导体层序列之间伸展。第二连接面26设置在半导体层序列200的侧面，使得能够避免有源区域20的遮暗。
与所描述的实施例不同，半导体芯片2也能够构成为，使得第一连接面25和第二连接面26设置在半导体芯片的前侧24上、尤其在半导体层序列200的侧面上。
在图4A和图4B的俯视图和沿着线DD’的相应的剖面图中示出的实施例基本上对应于结合图1A至1D描述的第一实施例。与其不同，半导体芯片2设置在导体框5上并且借助于固定层53、例如焊料层或能导电的粘结层固定在导体框上。导体框5形成第一接触部51和第二接触部52。壳体层44局部地邻接于导体框5。
壳体层44将第一接触部51和第二接触部52机械稳定地彼此连接。壳体层44形成腔室45，在所述腔室中设置有半导体芯片2。在腔室中设置有辐射引导层3。在制造半导体器件1时，腔室至少部分地用辐射引导层3的材料填充。
为了改进机械稳定性，导体框5具有底切56。壳体层44和导体框5之间的啮合部由此被提高。
导体框5能够设置用于借助覆层、例如银覆层提高反射率。此外，通过应用导体框改进从半导体芯片2的散热。然而，导体框也造成半导体器件的更大的结构高度。
壳体层44借助于用于反射的模塑材料形成。接触带55在该实施例中构成为键合线，所述键合线将半导体芯片2的连接面25、26与第一接触部51或第二接触部52导电连接。在辐射引导层3的背离安装面11的侧上构成反射器本体4。接触带55在反射器本体4之内伸展。
此外，半导体器件1包括电器件6。电器件例如构成为ESD保护元件、例如构成为齐纳二极管，并且保护半导体芯片免于静电放电影响。电子器件6嵌入到反射器本体4中。
在图5A和5B的俯视图和沿着线EE’的相应的剖面图中示出的实施例与图4A和4B中示出的实施例的区别尤其在于：辐射引导层3如结合图2A和2B描述那样在竖直方向上设置在半导体芯片2和半导体器件的前侧13之间。因此，仅经由半导体芯片的前侧24进行到辐射引导层3中的辐射耦合输入。为了避免从半导体芯片中侧向的耦合示出，半导体芯片的侧面27设有反射覆层7。对于覆层7例如适合的是金属层或介电镜结构。这种覆层也能够在上面描述的实施例中在半导体芯片2的外面上构成，没有辐射穿过所述侧面射出。显然地，在该实施例中薄膜半导体芯片也是适合的(参见图3B)。
用于制造发射辐射的半导体器件的方法的实施例在图6A至6J中示出，其中示例地制造如结合图1A至1D描述的那样构成的半导体器件。
设置用于产生辐射的半导体芯片2定位在辅助载体8上(图6A)。例如临时的刚性的载体或薄膜适合作为辅助载体。所述描述示例地针对具有两个半导体芯片的半导体器件进行。然而，半导体器件也能够具有仅一个半导体芯片或多于两个半导体芯片。此外，半导体芯片也能够具有多个、尤其横向彼此隔开的发射区域，所述发射区域至少部分地串联电连接。这种半导体芯片能够在较高的运行电压下运行。例如，具有双倍长度和至少两个发射区域的半导体芯片能够取代具有两个彼此并排设置的半导体芯片的装置。由此降低所需要的连接面的数量，这能够引起辐射吸收的降低。
半导体芯片还能够在前侧上和/或在背侧上具有反射覆层。半导体芯片的侧面，除了在制成的半导体器件中朝向辐射出射面的侧面之外，也能够具有这种覆层。
下面，半导体芯片如图6B的立体剖面图中示出那样用模塑材料、例如掺有辐射转换材料的硅树脂改型，以用于构成辐射引导层3。半导体芯片2的前侧24至少部分地保持没有辐射引导层的材料，使得连接面25、26是对于半导体芯片的电接触可触及的。朝向辅助载体8的背侧23同样保持没有模塑材料。
在辐射引导层3中如在图6C中示出那样构成留空部31，例如借助于激光或借助于刻蚀法构成。与其不同的是，辐射引导层3也已经能够构成为使得其例如借助于用于浇注法的适当的成形工具而具有留空部。
其中可见贯穿留空部31的剖面的相应的立体剖面图在图6D中示出。所述方法阶段的背侧视图在图6E中示出。
下面，如图6F中示出那样，在半导体芯片的连接面25、26和相应的留空部31之间构成用于建立导电连接的接触带55。在所示出的实施例中，分别属于半导体器件的半导体芯片2彼此串联地电连接。
为了构成接触带55，能够例如借助于溅射、并且随后局部地加强，例如借助于电镀来整面地沉积胚层(Keimschicht)。不要加强的区域能够通过保护漆覆盖。在移除保护漆之后，能够移除胚层的不被加强的区域。
如在图6G中示出，在之后的半导体器件的背侧上施加第一接触部51和第二接触部52。接触部分别与半导体芯片和留空部31重叠。
可选地，辐射引导层3能够在前侧上和/或在背侧上设有反射覆层。为了覆层和接触部或接触带之间的电绝缘，所述接触部或接触带能够在覆层时被空出。替选地，电绝缘能够通过绝缘层进行。借助于这种覆层能够改进半导体器件的光学和热学特性。
在之后的分割后属于不同的半导体器件的半导体芯片之间分别构成分离沟槽35，所述分离沟槽将辐射引导层3分割成各个彼此隔开的区段。分离沟槽沿着两个彼此垂直的方向伸展(图6H)。
辐射引导层3的各个区段现在能够以新的网栅尺寸定位在另一辅助载体85上，例如矩阵状地定位。在辅助载体85上，将辐射引导层3的各个区段用模塑材料、例如填充氧化钛颗粒的硅树脂改型，以构成反射器本体4(图6I)。
在此，模塑材料也填充辐射引导层3和辅助载体85之间的构成在接触部51、52侧面的间隙。在横向方向上，辐射引导层3的各个区段完全地由反射器本体4的材料包围。
最后，反射器本体4如图6J中示出那样，在分割步骤中分开，使得形成各个半导体器件。在分割步骤中，之前掩埋的辐射引导层3在半导体器件的刚好一个侧面上露出，使得在分割时形成辐射出射面。分割剖面垂直于辐射出射面完全地在反射器本体之内伸展。
能够机械地(例如借助于锯割)、化学地(例如借助于刻蚀)或借助于相干辐射(例如以激光分离工艺)实现分割成半导体器件(图6J)以及构成分离沟槽35。
借助所描述的方法，能够以简单且可靠的方式制造半导体器件，其中辐射出射面倾斜于或垂直于半导体器件的安装面伸展。特别地，半导体器件的特征能够在于尤其小的结构高度。同时，半导体器件能够在运行时提供高的辐射功率并且尤其适合于到扁平的光导体中的耦合输入以对显示设备进行背光照明。
与所描述的实施例不同，该方法也能够修改成，使得在辐射引导层3构成之前，半导体芯片2在横向方向上首先由用于构成反射器本体4的子体的用于反射的模塑材料改型。由此能够制造如结合图2A和2B描述那样构成的半导体器件。
在辐射转换材料嵌入其中的辐射引导层3中，色度坐标还通过半导体芯片的辐射出射面10和与辐射出射面10最近的侧面27之间的间距确定。为了设定色度坐标，从辐射出射面10起能够将辐射引导层的材料整面地或仅局部地、例如通过构成开槽移除。因此，能够以简单且可靠的方式补偿由于在构成分割步骤时相对于半导体芯片的校准公差引起的、取决于制造的色度坐标波动。
本专利申请要求德国专利申请10 2013 104 840.4的优先权，其公开内容通过参引并入本文。
本发明不局限于根据实施例进行的描述。更确切地说，本发明包括每个新特征以及特征的任意的组合，这尤其是包含在权利要求中的特征的任意组合，即使所述特征或所述组合自身没有明确地在权利要求中或实施例中说明时也如此。

Claims (16)

1.一种发射辐射的半导体器件，其具有
-至少一个具有半导体层序列(200)的半导体芯片(2)，所述半导体层序列具有设置用于产生辐射的有源区域(20)；
-安装面(11)，在所述安装面上构成有用于外部接触所述半导体芯片的至少一个电的接触部(51，52)，其中所述安装面平行于所述半导体层序列的主延伸平面伸展；
-辐射出射面(10)，所述辐射出射面倾斜于或垂直于所述安装面伸展；
-辐射引导层(3)，所述辐射引导层设置在所述半导体芯片和所述辐射出射面之间的光路中；和
-反射器本体(4)，所述反射器本体局部地邻接于所述辐射引导层并且在所述半导体器件的俯视图中遮盖所述半导体芯片，其中所述反射器本体局部地形成所述安装面；
其中所述半导体芯片借助于接触带(55)与所述接触部连接，并且其中所述接触带局部地设置在所述辐射引导层和所述反射器层之间，并且局部地不仅邻接于所述反射器层而且邻接于所述辐射引导层。
2.根据权利要求1所述的发射辐射的半导体器件，
其中所述辐射引导层包含辐射转换材料。
3.根据权利要求1所述的发射辐射的半导体器件，
其中所述辐射引导层形成所述辐射出射面，并且所述反射器本体在侧视图中沿着整个环周围绕所述辐射出射面。
4.根据权利要求1至3中任一项所述的发射辐射的半导体器件，
其中在所述半导体器件的俯视图中所述辐射引导层完全地围绕所述半导体芯片。
5.根据权利要求4所述的发射辐射的半导体器件，
其中在所述半导体器件的俯视图中所述半导体芯片的背离所述安装面的前侧(24)没有所述辐射引导层。
6.根据权利要求4所述的发射辐射的半导体器件，
其中所述辐射引导层具有至少一个留空部(31)，所述半导体芯片穿过所述留空部与所述接触部电连接。
7.根据权利要求1至3中任一项所述的发射辐射的半导体器件，
其中所述辐射引导层在垂直于所述安装面伸展的方向上设置在所述半导体本体和所述反射器本体之间，并且其中所述反射器本体在横向方向上完全地围绕所述半导体芯片。
8.根据权利要求1至3中任一项所述的发射辐射的半导体器件，
其中所述半导体芯片在至少两个外面上设有镜层。
9.根据权利要求1至3中任一项所述的发射辐射的半导体器件，
其中所述半导体芯片设置在导体框(5)上，并且所述导体框形成所述接触部。
10.一种用于制造多个发射辐射的半导体器件的方法，其具有如下步骤：
a)提供多个半导体芯片(2)，所述半导体芯片分别具有带有设置用于产生辐射的有源区域(20)的半导体层序列(200)；
b)构成辐射引导层(3)，所述辐射引导层邻接于所述半导体芯片；
c)将所述辐射引导层借助构成反射器本体(4)的反射器材料至少局部地改型；和
d)分割成发射辐射的所述半导体器件(1)，其中每个半导体器件具有至少一个半导体芯片，其中在分割时将所述辐射引导层和所述反射器本体分开，使得所述辐射引导层形成分割的所述半导体器件的辐射出射面；
其中所述反射器本体局部地形成安装面，并且其中在步骤b)之后电接触所述半导体芯片。
11.根据权利要求10所述的方法，
其中所述辐射引导层在步骤d)之前在横向方向上完全地由所述反射器本体包围并且在步骤d)中露出。
12.根据权利要求10所述的方法，
其中在步骤c)之前，在相邻的半导体芯片之间，在所述辐射引导层中构成分离沟槽(35)。
13.根据权利要求10至12中任一项所述的方法，
其中所述半导体芯片穿过所述辐射引导层中的留空部(31)电接触。
14.根据权利要求10至12中任一项所述的方法，
其中所述辐射引导层在步骤b)中模制到所述半导体芯片的侧面(27)上。
15.根据权利要求10至12中任一项所述的方法，
其中所述半导体芯片的侧面在构成所述辐射引导层之前设有另一反射器材料。
16.根据权利要求10至12中任一项所述的方法，
其中所述辐射引导层包含辐射转换材料，并且在步骤d)之后通过所述辐射引导层的材料剥离来调节由所述半导体器件放射的辐射的色度坐标。
CN201480026324.0A 2013-05-10 2014-05-05 发光半导体器件和用于制造发光半导体器件的方法 Expired - Fee Related CN105210202B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE201310104840 DE102013104840A1 (de) 2013-05-10 2013-05-10 Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterbauelementen
DE102013104840.4 2013-05-10
PCT/EP2014/059079 WO2014180772A1 (de) 2013-05-10 2014-05-05 Lichtemittierendes halbleiterbauelement und verfahren zur herstellung von lichtemittierenden halbleiterbauelementen

Publications (2)

Publication Number Publication Date
CN105210202A CN105210202A (zh) 2015-12-30
CN105210202B true CN105210202B (zh) 2018-04-27

Family

ID=50680026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480026324.0A Expired - Fee Related CN105210202B (zh) 2013-05-10 2014-05-05 发光半导体器件和用于制造发光半导体器件的方法

Country Status (6)

Country Link
US (1) US9837591B2 (zh)
JP (1) JP6261718B2 (zh)
CN (1) CN105210202B (zh)
DE (1) DE102013104840A1 (zh)
TW (1) TWI589022B (zh)
WO (1) WO2014180772A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170674B2 (en) * 2013-06-28 2019-01-01 Citizen Watch Co., Ltd. LED device
JP6438648B2 (ja) * 2013-11-15 2018-12-19 日亜化学工業株式会社 半導体発光装置およびその製造方法
WO2015175108A1 (en) * 2014-05-15 2015-11-19 3M Innovative Properties Company Flexible circuit on reflective substrate
DE102015100686A1 (de) * 2015-01-19 2016-07-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
DE102015104886A1 (de) * 2015-03-30 2016-10-06 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US10763639B2 (en) * 2018-02-12 2020-09-01 Lumentum Operations Llc Emitter-on-sub-mount device
JP6912728B2 (ja) * 2018-03-06 2021-08-04 日亜化学工業株式会社 発光装置及び光源装置
CN108933189A (zh) * 2018-07-10 2018-12-04 江西新正耀光学研究院有限公司 一种单面出光的led芯片及其制备方法
DE102022121519A1 (de) 2022-08-25 2024-03-07 Ams-Osram International Gmbh Strahlung emittierendes halbleiterbauelement und verfahren zur herstellung von strahlung emittierenden halbleiterbauelementen

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103038903A (zh) * 2010-07-23 2013-04-10 奥斯兰姆奥普托半导体有限责任公司 发射辐射的器件和用于制造发射辐射的器件的方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5246820B2 (zh) 1973-12-13 1977-11-28
JPS5092182U (zh) * 1973-12-26 1975-08-04
JPS575356A (en) * 1980-06-13 1982-01-12 Toshiba Corp Hybrid integrated circuit device
KR100832956B1 (ko) 2000-04-24 2008-05-27 로무 가부시키가이샤 측면발광반도체 발광장치
JP4077170B2 (ja) * 2000-09-21 2008-04-16 シャープ株式会社 半導体発光装置
JP2002344030A (ja) 2001-05-18 2002-11-29 Stanley Electric Co Ltd 横方向発光型面実装ｌｅｄ及びその製造方法
DE60320613T2 (de) * 2002-03-29 2009-06-10 Panasonic Corp., Kadoma Optische Vorrichtung und deren Herstellungsverfahren, optisches Modul, und optisches Transmissionssystem
JP2004127604A (ja) * 2002-09-30 2004-04-22 Citizen Electronics Co Ltd 発光ダイオード及びバックライトユニット
KR100576856B1 (ko) * 2003-12-23 2006-05-10 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
JP4357311B2 (ja) * 2004-02-04 2009-11-04 シチズン電子株式会社 発光ダイオードチップ
JP4516337B2 (ja) * 2004-03-25 2010-08-04 シチズン電子株式会社 半導体発光装置
TWI248218B (en) * 2004-12-31 2006-01-21 Ind Tech Res Inst Light-emitting diode package structure and fabrication method thereof
JP5123466B2 (ja) * 2005-02-18 2013-01-23 日亜化学工業株式会社 発光装置
KR101204115B1 (ko) 2005-02-18 2012-11-22 니치아 카가쿠 고교 가부시키가이샤 배광 특성을 제어하기 위한 렌즈를 구비한 발광 장치
US7293906B2 (en) * 2005-05-23 2007-11-13 Avago Technologies Ecbu Ip (Singapore) Pte Ltd Light source adapted for LCD back-lit displays
JP2007059612A (ja) * 2005-08-24 2007-03-08 Sharp Corp 発光ダイオード
KR101235460B1 (ko) * 2006-02-14 2013-02-20 엘지이노텍 주식회사 측면 발광형 엘이디 및 그 제조방법
US7626210B2 (en) * 2006-06-09 2009-12-01 Philips Lumileds Lighting Company, Llc Low profile side emitting LED
TWI411123B (zh) * 2007-01-09 2013-10-01 Epistar Corp 發光裝置
JP2008187030A (ja) * 2007-01-30 2008-08-14 Stanley Electric Co Ltd 発光装置
JP4903179B2 (ja) * 2007-04-23 2012-03-28 サムソン エルイーディー カンパニーリミテッド． 発光装置及びその製造方法
JP5270861B2 (ja) * 2007-05-15 2013-08-21 シチズン電子株式会社 バックライト光源
US9046634B2 (en) * 2007-06-14 2015-06-02 Philips Lumileds Lighting Company, Llc Thin flash or video recording light using low profile side emitting LED
US7538359B2 (en) * 2007-08-16 2009-05-26 Philips Lumiled Lighting Company, Llc Backlight including side-emitting semiconductor light emitting devices
JP2009110737A (ja) * 2007-10-29 2009-05-21 Citizen Electronics Co Ltd 照明装置及びその製造方法
JP2009224376A (ja) * 2008-03-13 2009-10-01 Toshiba Discrete Technology Kk 側面型発光装置及びその製造方法
TWI372175B (en) * 2008-06-10 2012-09-11 Gigno Technology Co Ltd Phosphor film
JP2010199547A (ja) * 2009-01-30 2010-09-09 Nichia Corp 発光装置及びその製造方法
TWI463708B (zh) * 2009-02-24 2014-12-01 Advanced Optoelectronic Tech 側面出光型發光元件封裝結構及其製造方法
JP2010225754A (ja) * 2009-03-23 2010-10-07 Stanley Electric Co Ltd 半導体発光装置
JP5286122B2 (ja) * 2009-03-23 2013-09-11 スタンレー電気株式会社 半導体発光装置および半導体発光装置の製造方法
US20110062470A1 (en) * 2009-09-17 2011-03-17 Koninklijke Philips Electronics N.V. Reduced angular emission cone illumination leds
DE102009051748A1 (de) * 2009-11-03 2011-05-05 Osram Opto Semiconductors Gmbh Verfahren und Vorrichtung zur Herstellung eines strahlungsemittierenden Halbleiterbauelements und strahlungsemittierendes Halbleiterbauelement
CN102347426A (zh) 2010-07-26 2012-02-08 旭硝子株式会社 发光元件搭载用基板、其制造方法及发光装置
TW201214793A (en) * 2010-07-26 2012-04-01 Asahi Glass Co Ltd Substrate for mounting light emitting element, method for manufacturing the same and light emitting device
JP2013021175A (ja) 2011-07-12 2013-01-31 Toshiba Corp 半導体発光素子
JP6038443B2 (ja) * 2011-11-21 2016-12-07 スタンレー電気株式会社 半導体発光装置および半導体発光装置の製造方法
JP5976406B2 (ja) * 2012-06-11 2016-08-23 シチズンホールディングス株式会社 半導体発光装置
KR102033928B1 (ko) * 2012-09-13 2019-10-18 엘지이노텍 주식회사 발광 소자 및 조명 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103038903A (zh) * 2010-07-23 2013-04-10 奥斯兰姆奥普托半导体有限责任公司 发射辐射的器件和用于制造发射辐射的器件的方法

Also Published As

Publication number Publication date
CN105210202A (zh) 2015-12-30
JP6261718B2 (ja) 2018-01-17
US9837591B2 (en) 2017-12-05
US20160087177A1 (en) 2016-03-24
TWI589022B (zh) 2017-06-21
DE102013104840A1 (de) 2014-11-13
TW201501353A (zh) 2015-01-01
WO2014180772A1 (de) 2014-11-13
JP2016517186A (ja) 2016-06-09
DE102013104840A8 (de) 2015-04-30

Similar Documents

Publication Publication Date Title
CN105210202B (zh) 发光半导体器件和用于制造发光半导体器件的方法
CN105103314B (zh) 半导体器件和用于制造半导体器件的方法
JP6599295B2 (ja) 斜角反射体を備えた発光素子およびその製造方法
CN104078551B (zh) 发光装置及其制造方法
CN104364921B (zh) 光电子模块和用于制造光电子模块的方法
KR101768720B1 (ko) 표면 실장 ｌｅｄ 모듈 및 표면 실장 ｌｅｄ 모듈의 제조 방법
CN107223285B (zh) 发光元件以及发光二极管
US8936953B2 (en) Light emitting diode thermally enhanced cavity package and method of manufacture
US20100171215A1 (en) Method of Producing Optoelectronic Components and Optoelectronic Component
US9653670B2 (en) Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component
US20140110728A1 (en) Submount with cavities and through vias for led packaging
CN105264675A (zh) 层压有磷光体片的发光二极管及其制造方法
KR102116749B1 (ko) 반사기를 구비한 소자 및 소자들을 제조하기 위한 방법
CN102687295A (zh) 通过转换元件接触光电半导体构件和相应的光电半导体构件
CN106575691B (zh) 半导体器件、照明设备和用于制造半导体器件的方法
US20190115510A1 (en) Light-Emitting Semiconductor Chip, Light-Emitting Component and Method for Producing a Light-Emitting Component
US11211533B2 (en) Optoelectronic component and display device
US10943892B2 (en) Light-emitting semiconductor chip, light-emitting component and method for producing a light-emitting component

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180427